FR2806189A1 - Circuit integre renforce et procede de renforcement de circuits integres - Google Patents

Circuit integre renforce et procede de renforcement de circuits integres Download PDF

Info

Publication number
FR2806189A1
FR2806189A1 FR0003089A FR0003089A FR2806189A1 FR 2806189 A1 FR2806189 A1 FR 2806189A1 FR 0003089 A FR0003089 A FR 0003089A FR 0003089 A FR0003089 A FR 0003089A FR 2806189 A1 FR2806189 A1 FR 2806189A1
Authority
FR
France
Prior art keywords
integrated circuit
face
reinforcing
adhesive layer
reinforcing sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0003089A
Other languages
English (en)
Other versions
FR2806189B1 (fr
Inventor
Sophie Girard
Michel Gouiller
Stephane Provost
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axalto SA
Original Assignee
Schlumberger Systemes SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Systemes SA filed Critical Schlumberger Systemes SA
Priority to FR0003089A priority Critical patent/FR2806189B1/fr
Priority to CNB018060072A priority patent/CN1165874C/zh
Priority to PCT/IB2001/000377 priority patent/WO2001067387A1/fr
Priority to EP01912057A priority patent/EP1261938A1/fr
Priority to JP2001565128A priority patent/JP2003526216A/ja
Priority to US10/221,245 priority patent/US20030038349A1/en
Publication of FR2806189A1 publication Critical patent/FR2806189A1/fr
Application granted granted Critical
Publication of FR2806189B1 publication Critical patent/FR2806189B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

La présente invention concerne un circuit intégré comprenant une face active (2) sur laquelle débouchent des bornes (3) et une face inactive (4) opposée à la face active. Une feuille de renfort (5, 6) recouvre chacune des faces du circuit intégré.L'invention a également pour objet un procédé de renforcement de circuits intégrés.

Description

La présente invention concerne un circuit intégré renforcé et un procédé de renforcement circuits intégrés L'invention est notamment utilisable dans le domaine objets portatifs tels que des cartes à contact ou sans contact comme des cartes bancaires ou téléphoniques, des cartes d'accès, ou bien encore dans le domaine étiquettes à circuit intégré.
circuit intégré est couramment réalisé à partir d'une plaquette de silicium qui présente une face active sur laquelle débouchent des bornes et une face inactive qui est opposée à la face active. Le silicium est matériau relativement fragile qui est peu résistant aux contraintes de flexion et de chocs.
Dans le cas d'une implantation du circuit intégré dans une carte, le circuit intégré est en général préalablement collé sur un support et relié à des plages conductrices solidaires de ce dernier pour former un module. Le circuit intégré est ensuite encapsulé dans un bloc de résine associé à un renfort, ce qui améliore la résistance mécanique du module et protège les connexions du circuit intégré aux plages conductrices. La réalisation d'un tel module est cependant relativement coûteuse. En outre, l'agencement en module n'est pas adapte à tous les types cartes (notamment de faible épaisseur) et aux étiquettes, ni à certains modes de fabrication de celles- ci.
problème de la résistance des circuits intégrés à la flexion est encore amplifié par le fait que les circuits intégrés utilisés actuellement dans les cartes ont une surface qui tend à s'accroître alors que l'épaisseur de ceux-ci diminue.
Un but de l'invention est de proposer moyen pour augmenter la résistance mécanique des circuits intégrés.
En vue de la réalisation de ce but, on prévoit, selon l'invention, un circuit intégré comprenant une face active sur laquelle débouchent des bornes et une face inactive opposée à la face active, une feuille de renfort recouvrant chacune des faces du circuit intégré.
Les feuilles de renfort confèrent au circuit intégré une bonne résistance à la flexion et protège les faces du circuit intégré qu'elles recouvrent contre les chocs. Les circuits intégrés ainsi renforcés peuvent être facilement implantés dans des cartes de faible épaisseur ou des étiquettes. En outre, le circuit intégré peut alors être disposé dans l'épaisseur du corps de carte dans une position voisine de la fibre neutre. Ceci limite les contraintes de flexion auxquelles le circuit intégré risque d'être soumis.
Avantageusement, la feuille de renfort est fixée à la face correspondante du circuit intégré au moyen d'une couche adhésive, la couche adhésive ayant préférentiellement une épaisseur suffisante pour compenser des variations de dilatation entre la feuille de renfort et le circuit intégré. Une feuille de renfort ayant un coefficient de dilatation différent de celui du matériau conz,tituant le circuit intégré proprement dit peut ainsi être utilisé.
L'invention a également pour objet un procédé de renforcement de circuits intégrés ayant une face active sur laquelle débouchent des bornes et une face inactive opposée à face active, comprenant les étapes de - déposer une feuille de renfort sur chacune des faces des circuits intégrés alors que ceux-ci sont associ' sous forme d'une galette, - individualiser les circuits intégrés par découpe de la galette.
Ainsi, en une seule opération, plusieurs centaines de circuits intégrés sont recouverts de la feuille renfort. En outre, la feuille de renfort étant découpée même temps que la galette lors de l'individualisation des circuits intégrés, la feuille de renfort est parfaitement positionnée sur le circuit intégré. Enfin, la feuille de renfort améliore la résistance de la galette avant la découpe de celle-ci et empêche la propagation de fissures qui seraient éventuellement amorcées lors de la découpe de la galette.
D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description qui suit de modes de réalisation particuliers non limitatifs de l'invention Il sera fait référence aux dessins annexés parmi lesquels - figure 1 est une vue en coupe transversale d'un circuit intégré conforme à un premier mode de réalisation de l'invention, - la figure 2 est une vue de dessus d'une galette de circuits intégrés conformes au premier mode de réalisation, - la figure 3 est une vue en coupe transversale d'une galette de circuits intégrés conformes à un deuxième mode de réalisation de l'invention.
En référence aux figures, un circuit intégré 1 comporte de manière connue une plaquette de silicium qui présente une face active 2 sur laquelle débouchent des bornes 3 et une face inactive 4 opposée à la face active 2.
En référence plus particulièrement aux figures 1 et 2 et conformément à l'invention, des feuilles de renfort 5, 6 sont fixées respectivement sur la face active et la face inactive 4 du circuit intégré 1 au moyen d' couche adhésive 7, 8.
Les feuilles de renfort 5, 6 sont ici réalisées en un métal tel que du nickel ou du cuivre et ont une épaisseur l'ordre de 100 pm.
couches adhésives 7, 8 ont une épaisseur suffisante pour compenser les variations de dilatation existant entre le métal des feuilles de renfort 5, 6 et silicium et absorber les contraintes provoquées par variations de dilatation. Ainsi, le silicium a coefficient de dilatation de l'ordre de 10-7 et une feuille de renfort en cuivre a un coefficient de dilatation de l'ordre 10-6. Dans ce cas, il est possible de réaliser couche adhésive 7, 8 au moyen d'une colle ayant coefficient de dilatation de 10-3 ou 10-4 étalée en couche ayant une épaisseur de l'ordre de quelques dizaines de micrometres.
feuille de renfort 5 et la couche adhésive 7 recouvrant la face active 2 présentent des ouvertures 9, 10 à l'aplomb des bornes 3.
Le renforcement d'un circuit intégré 1 est réalisé alors que le circuit intégré 1 est associé à d'autres circuits intégrés sous la forme d'une galette généralement désignée en 11 (couramment dénommée wafer) comportant plusieurs milliers de circuits intégrés.
Les feuilles de renfort 5, 6 sont découpées aux dimensions de la galettes 11 et les ouvertures 9 sont réalisées par photogravure dans la feuille de renfort 5.
La face active 2 des circuits intégrés 1 est recouverte par une résine adhésive photosensible pour former couche adhésive 7 et la face inactive 4 circuits intégrés 1 est recouverte par une résine adhésive pour former la couche adhésive 8. Pour chaque couche adhésive 7, 8, la résine peut être déposée sur la face correspondante 2, 4 de la galette 11 selon une méthode dite "à la tournette" consistant à mettre la galette 11 en rotation à verser la résine sur cette face de manière que la résine s'étale sur la galette 11 sous l'effet de la force centrifuge.
Un collage sous vide primaire des feuilles de renfort est alors effectué en appliquant les feuilles de renfort 5, 6 contre les couches adhésives 7, 8 respectivement. Le collage sous vide primaire permet d'éviter que des bulles ne se forment au niveau de la couche adhésive. Dans le même but, il est possible également de réaliser des perforations microscopiques dans les feuilles de renfort 5, 6 par exemple au moyen d'un laser pour permettre à l'air qui serait emprisonné entre la feuille de renfort et la couche adhésive de s'échapper. Lors du collage de la feuille de renfort 5, les ouvertures 9 la feuille de renfort 5 seront disposées en regard des bornes 3 de la galette 11.
Si la résine utilisée est une résine réactivable chaud, il est procédé à un chauffage des couches adhésives simultanément à l'application des feuilles de renfort 5, 6.
La résine formant la couche adhésive 7 à l'aplomb des bornes 3 est ensuite éliminée pour former les ouvertures 10. Cette élimination est par exemple réalisée de manière classique en insolant la couche adhésive 7 avec rayons ultraviolets au travers de la feuille de renfort 5 qui forme ainsi un masque puis en effectuant une attaque de la couche adhésive 7 par un solvant qui n'est actif que sur les zones de la couche adhésive 7 qui ont été insolées, c'est-à-dire les zones en regard des ouvertures 9.
Selon une première variante, la couche de résine 7 peut également être déposée sur la galette 11 de circuits intégrés 1 par sérigraphie en utilisant un écran de telle manière que les bornes 3 ne soient pas recouvertes par la résine formant la couche adhésive 7.
Selon une deuxième variante, la couche adhésive 7 peut être formée par une résine contenant des particules électroconductrices qui la rendent anisotropique électriquement de telle manière que les zones de la couche adhésive 7 situées à l'aplomb des bornes 3 puissent être rendues localement conductrices par compression à chaud de la résine selon une direction normale aux bornes 3.
Selon une troisième variante, les couches adhésives 7, 8 peuvent être formées par des films adhésifs appliqués par pressage à chaud sur les faces active et inactive 2, 4 de galette 11 ou sur les feuilles de renfort 5, 6. Le collage est ensuite réalisé par pressage à chaud des feuilles de renfort 5, 6 respectivement sur la face active 2 sur la face inactive 4 de la galette 11.
Une fois les feuilles de renfort 5, 6 fixées sur les faces 2, 4 de la galette 11, il est procédé de manière classique à la découpe de la galette pour individualiser les circuits intégrés. Afin de faciliter cette opération, on pourra prévoir que les feuilles de renfort 5, 6 comportent des zones d'épaisseur moindre agencées selon des chemins de sciage qui seront empruntés par l'outil de découpe.
En variante, le procédé peut comprendre l'étape de diminuer l'épaisseur du circuit intégré à partir de la face inactive 4 de celui-ci préalablement à la fixation de la feuille de renfort 6. Cette étape est réalisée par exemple par polissage de la face inactive 4. Ainsi, est possible d'obtenir un circuit intégré qui, une fois renforcé, a une épaisseur similaire à celle d'un circuit intégré non renforcé.
Les éléments identiques ou analogues à ceux précédemment décrits porteront une référence numérique identique dans la description qui suit d' deuxième mode de réalisation de l'invention.
En référence à la figure 3, plots 12 sont réalisés sur les bornes 3 des circuits intégrés 1 associés sous forme d'une galette 11. Les plots 12 peuvent être réalisés par sérigraphie. Le produit utilisé pour la réalisation des plots 12 est alors un polymère chargé à l'argent ou une pâte à braser. Les plots 12 peuvent également être réalisés par un procédé electrochimique de croissance.
La résine utilisée pour former la couche adhésive 7 est électriquement isolante et est déposée à la tournette sur la face active 2 des circuits intégrés 1 de la galette 11. La hauteur de la couche adhésive 7 est inférieure à celle des plots 12.
La feuille de renfort 5 dans laquelle des ouvertures 9 ont été préalablement ménagées pour recevoir les plots 12 est ensuite appliquée par pressage à chaud contre la couche adhésive 7. La feuille de renfort 5 est ici en matériau isolant comme un matériau thermoplastique. Les plots 12 dépassent legèrement de la feuille de renfort 5.
La fixation de la feuille de renfort 6 et la découpe de la galette 1 pour individualiser les circuits intégrés 1 sont réalisées comme précédemment.
Bien entendu, l'invention n'est pas limitée au mode de réalisation décrit on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
En particulier, feuilles de renfort 5, 6 du circuit intégré de la figure 1 peuvent être en des métaux différents ou, d'une manière plus générale, en des matériaux différents. preférence, les matériaux utilisés pour former les feuilles de renfort 5, 6 ont des caractéristiques mécaniques équivalentes et ont par exemple un coefficient de dilatation proche, ce qui permet d'éviter que le circuit intégré ou la galette ne s'incurve à la manière d'un bilame sous l'effet d'une élévation de température. Les feuilles de renfort 5, 6 peuvent en outre avoir des épaisseurs différentes. La somme des épaisseurs des deux feuilles de renfort peut aussi être supérieure ou égale à celle d'un circuit intégré non renforcé.

Claims (12)

<U>REVENDICATIONS</U>
1. Circuit intégré pour objet portatif type carte à puce, le circuit intégré comprenant une face active (2) sur laquelle débouchent des bornes (3) et face inactive (4) opposée à la face active, caractérisé en ce qu'une feuille de renfort (5, 6) recouvre chacune des faces du circuit intégré.
2. Circuit intégré selon la revendication 1, caractérise en ce que la feuille de renfort (5, 6) est fixée à face correspondante (2, 4) du circuit intégré (1) au moyen d'une couche adhésive (7, 8).
3. Circuit intégré selon la revendication 2, caractérisé en ce que la couche adhésive (7, 8) a une épaisseur suffisante pour compenser des variations de dilatation entre la feuille de renfort (5, 6) et le circuit intégré (1 .
4. Circuit intégré selon l'une quelconque des revendications 1 à 3, caractérisé en ce que des bornes (3) de la face active (2) sont pourvues de plots (12) en saillie de la feuille de renfort (5).
5. Circuit intégré selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'au moins une des feuilles renfort (5, 6) est réalisée en métal.
6. Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé en ce que les feuilles de renfort (5, 6) ont des caractéristiques mécaniques voisines telles qu'un coefficient de dilatation voisin.
7. Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé en ce que les feuilles de renfort (5, 6) sont sensiblement de même épaisseur.
8. Procédé de renforcement de circuits intégrés (1) ayant une face active (2) sur laquelle débouchent des bornes (3) et une face inactive (4) opposée à la face active, caractérisé en ce qu'il comprend les étapes de - déposer une feuille de renfort (5, 6) sur chacune des faces des circuits intégrés alors que ceux-ci sont associés sous forme d'une galette (11), - individualiser les circuits intégrés par découpe de la galette.
9. Procédé selon la revendication 8, caractérisé en ce qu'au moins une des feuilles de renfort (5, 6) est fixée par collage sous vide primaire.
10. Procédé selon la revendication 8 ou la revendication 9, en relation avec la fixation de la feuille de renfort (5) sur la face active (2) des circuits intégrés, cette feuille de renfort présentant des ouvertures (9) destinées être disposées en regard des bornes (3), caractérisé en ce que la feuille de renfort est fixée sur la face active par collage au moyen d'une couche adhésive (7) photosensible, et en ce qu'après le collage une insolation de la couche adhésive est réalisée au travers de la feuille de renfort et une attaque de zones insolées de la couche adhésive est effectuée au moyen d'un solvant.
11. Procédé selon la revendication 8 ou la revendication 9, en relation avec la fixation de la feuille de renfort (5) sur la face active (2) des circuits intégrés, cette feuille de renfort présentant des ouvertures (9) destinées être disposées en regard des bornes (3), caractérisé en ce que la feuille de renfort est fixée sur la face active par collage au moyen d'une couche adhésive (7) étalée sur la face active après que des plots (12) ont été réalisés sur les bornes (3), la couche adhésive ayant une épaisseur inférieure à une hauteur des plots.
12. Procédé selon l'une quelconque des revendications 8 à 11, caractérisé en ce qu'il comprend l'étape de diminuer l'épaisseur circuit intégré à partir de la face inactive (4) de celui ' préalablement au dépôt de la feuille de renfort (6) sur la face inactive (4).
FR0003089A 2000-03-10 2000-03-10 Circuit integre renforce et procede de renforcement de circuits integres Expired - Fee Related FR2806189B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR0003089A FR2806189B1 (fr) 2000-03-10 2000-03-10 Circuit integre renforce et procede de renforcement de circuits integres
CNB018060072A CN1165874C (zh) 2000-03-10 2001-03-07 加强的集成电路
PCT/IB2001/000377 WO2001067387A1 (fr) 2000-03-10 2001-03-07 Circuit integre renforce
EP01912057A EP1261938A1 (fr) 2000-03-10 2001-03-07 Circuit integre renforce
JP2001565128A JP2003526216A (ja) 2000-03-10 2001-03-07 補強された集積回路
US10/221,245 US20030038349A1 (en) 2000-03-10 2001-03-07 Glycogen phosphorylase inhibitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0003089A FR2806189B1 (fr) 2000-03-10 2000-03-10 Circuit integre renforce et procede de renforcement de circuits integres

Publications (2)

Publication Number Publication Date
FR2806189A1 true FR2806189A1 (fr) 2001-09-14
FR2806189B1 FR2806189B1 (fr) 2002-05-31

Family

ID=8847951

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0003089A Expired - Fee Related FR2806189B1 (fr) 2000-03-10 2000-03-10 Circuit integre renforce et procede de renforcement de circuits integres

Country Status (6)

Country Link
US (1) US20030038349A1 (fr)
EP (1) EP1261938A1 (fr)
JP (1) JP2003526216A (fr)
CN (1) CN1165874C (fr)
FR (1) FR2806189B1 (fr)
WO (1) WO2001067387A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047151A2 (fr) * 2000-12-05 2002-06-13 Gemplus Method de fabrication d'une puce semi-conductrice a l'aide d'une couche de rigidite integree

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447844A3 (fr) * 2003-02-11 2004-10-06 Axalto S.A. Plaquette semiconductrice renforcée
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0246973A1 (fr) * 1986-05-21 1987-11-25 Gérard Jacques Guy Michot Objet associé à un élément électronique et procédé d'obtention
US4841134A (en) * 1985-07-27 1989-06-20 Dai Nippon Insatsu Kabushika Kaisha IC card
US5214566A (en) * 1990-07-10 1993-05-25 Gemplus Card International Reinforced i.c. card
EP0919950A1 (fr) * 1997-06-23 1999-06-02 Rohm Co., Ltd. Module pour carte a circuit integre, carte a circuit integre, et procede de fabrication d'un tel module
FR2774197A1 (fr) * 1998-01-26 1999-07-30 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit et carte obtenue par la mise en oeuvre de ce procede

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228743A (ja) * 1983-06-10 1984-12-22 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
US4701999A (en) * 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures
NL8601404A (nl) * 1986-05-30 1987-12-16 Papier Plastic Coating Groning Gegevensdragende kaart, werkwijze voor het vervaardigen van een dergelijke kaart en inrichting voor het uitvoeren van deze werkwijze.
US4700273A (en) * 1986-06-03 1987-10-13 Kaufman Lance R Circuit assembly with semiconductor expansion matched thermal path
EP0339763A3 (fr) * 1988-04-28 1990-04-25 Citizen Watch Co. Ltd. Carte à circuit intégré
JPH04336448A (ja) * 1991-05-13 1992-11-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0567599A (ja) * 1991-09-06 1993-03-19 Mitsubishi Electric Corp 半導体装置の製造方法
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JPH0883861A (ja) * 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
JPH08324166A (ja) * 1995-05-30 1996-12-10 Toppan Printing Co Ltd Ｉｃカード用モジュール及びｉｃカード
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3045107B2 (ja) * 1997-06-20 2000-05-29 日本電気株式会社 固体撮像素子の組立方法
JP3914620B2 (ja) * 1997-10-16 2007-05-16 シチズン時計株式会社 Ｉｃカード
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US5920769A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Method and apparatus for processing a planar structure
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4841134A (en) * 1985-07-27 1989-06-20 Dai Nippon Insatsu Kabushika Kaisha IC card
EP0246973A1 (fr) * 1986-05-21 1987-11-25 Gérard Jacques Guy Michot Objet associé à un élément électronique et procédé d'obtention
US5214566A (en) * 1990-07-10 1993-05-25 Gemplus Card International Reinforced i.c. card
EP0919950A1 (fr) * 1997-06-23 1999-06-02 Rohm Co., Ltd. Module pour carte a circuit integre, carte a circuit integre, et procede de fabrication d'un tel module
FR2774197A1 (fr) * 1998-01-26 1999-07-30 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit et carte obtenue par la mise en oeuvre de ce procede

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047151A2 (fr) * 2000-12-05 2002-06-13 Gemplus Method de fabrication d'une puce semi-conductrice a l'aide d'une couche de rigidite integree
WO2002047151A3 (fr) * 2000-12-05 2003-02-13 Gemplus Card Int Method de fabrication d'une puce semi-conductrice a l'aide d'une couche de rigidite integree

Also Published As

Publication number Publication date
FR2806189B1 (fr) 2002-05-31
EP1261938A1 (fr) 2002-12-04
CN1411589A (zh) 2003-04-16
JP2003526216A (ja) 2003-09-02
CN1165874C (zh) 2004-09-08
WO2001067387A1 (fr) 2001-09-13
US20030038349A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
EP0094716B1 (fr) Procédé pour connecter un semi-conducteur à des éléments d&#39;un support, notamment d&#39;une carte portative
EP1019870B1 (fr) Procede pour la fabrication d&#39;un dispositif electronique a puce et a antenne et dispositif obtenu par le procede
EP2140406B1 (fr) Carte incorporant un affichage electronique
EP0297991B1 (fr) Procédé de fabrication d&#39;une carte à microcircuits électroniques
EP1057139A1 (fr) Dispositif electronique a memoire electronique sans contact, et procede de fabrication d&#39;un tel dispositif
EP1018092A1 (fr) Procede de fabrication d&#39;un module ou etiquette electronique, module ou etiquette obtenu et support comportant un tel module ou etiquette
WO1995005677A1 (fr) Procede d&#39;interconnexion de pastilles semi-conductrices en trois dimensions, et composant en resultant
FR2827986A1 (fr) Procede de fabrication d&#39;un article comportant une couche fibreuse et au moins une puce electronique, et article ainsi obtenu
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP3050003B1 (fr) Carte a puce a afficheur et son procede de fabrication
FR2857157A1 (fr) Procede d&#39;interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
EP1267427A1 (fr) Procédé de fabrication en grand nombre d&#39;une multiplicité de capteurs magnétiques
EP0321327B1 (fr) Procédé de mise en place d&#39;un composant électronique et de ses connexions électriques sur un support
FR2806189A1 (fr) Circuit integre renforce et procede de renforcement de circuits integres
EP3518307A1 (fr) Procédé d&#39;encapsulation d&#39;un dispositif microélectronique, par des substrats fins ou ultrafins, facilement manipulables
FR2625839A1 (fr) Procede de passivation d&#39;un circuit integre
EP0305267B1 (fr) Procédé pour la réalisation d&#39;un ensemble de motifs électriquement conducteurs sur une surface isolante de forme complexe
EP0921566B1 (fr) Composant microélectromécanique, tel que microcapteur ou microactionneur reportable sur un substrat de circuit hybride
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d&#39;un tel dispositif
WO2000057467A1 (fr) Procede de fabrication de puces de circuits integres
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
FR3099292A1 (fr) Procede d’amincissement et d’encapsulation de composants microelectroniques
FR2569052A1 (fr) Procede d&#39;interconnexion de circuits integres
EP3746394B1 (fr) Procede d&#39;encapsulation d&#39;un dispositif microelectronique, comprenant une etape d&#39;amincissement du substrat et du capot d&#39;encapsulation
EP0497644B1 (fr) Procédé de lithogravure sur substrat semi-conducteur, notamment pour le traitement localisé sur saillie

Legal Events

Date Code Title Description
ST Notification of lapse