JP3661444B2 - 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 - Google Patents
半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3661444B2 JP3661444B2 JP30755498A JP30755498A JP3661444B2 JP 3661444 B2 JP3661444 B2 JP 3661444B2 JP 30755498 A JP30755498 A JP 30755498A JP 30755498 A JP30755498 A JP 30755498A JP 3661444 B2 JP3661444 B2 JP 3661444B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- semiconductor device
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高密度実装モジュールやマルチチップモジュール等に用いられるチップサイズパッケージを有する半導体装置とその製法、および半導体装置の作成に用いられる半導体ウエハに関するものである。
【０００２】
【従来の技術】
近年、電子デバイスの小型化、高性能化に伴いその中に用いられる半導体装置も高集積度化、高密度化、処理速度の高速化が要求されてきている。これに対応して、半導体装置の実装方法も、実装密度を上げるためにピン挿入型から表面実装型へ、また多ピン化対応のためにDIP(dual inline package)からQFP(quad flat package)やPGA(pin grid array)などのパッケージが開発されている。
【０００３】
しかし、QFPはパッケージの周辺部のみに実装基板との接続リードが集中しリード自体が細く、変形し易いため、多ピン化が進むに従い実装が困難になりつつある。また、PGAは実装基板と接続するための端子が細長く、非常に密集しているため電気特性的に高速化が難しく、またピン挿入型であるため表面実装できず、高密度実装において不利である。
【０００４】
最近ではこれらの課題を解決し高速化対応の半導体装置を実現するため半導体チップと配線回路が形成された基板の間に応力緩衝層を有し、配線回路が形成された基板の実装基板面側に外部端子であるバンプ電極を有するBGA(ball grid array)パッケージも開発されている(米国特許第5148265号)。この構造を有するパッケージは、実装基板と接続するための端子がボール状はんだであることから、QFPのようなリードの変形がなく、実装面全体に端子が分散していることから端子間のピッチも大きくとれ、表面実装が容易である。また、PGAに比べ外部端子であるバンプ電極の長さが短いために、インダクタンス成分が小さく信号速度が速くなり高速対応可能となる。
【０００５】
一方、特開平8-172159号公報には、保護膜を備えたチップとして、封止材／チップ／保護膜／封止材の断面構成からなるLOC（Lead On Chip）パッケージが開示されている。この保護膜は、封止材とチップの密着性を向上させると共に、ピックアップピンによる傷の防止を図るものである。
【０００６】
また、特開平7-135189公報には、LOC構造のような半導体装置を製造するためのウエハ粘着シートに関する発明が開示されている。このウエハ粘着シートは、半導体製造過程において、チップをパッケージにマウントするまでの保護膜として用いられる。
【０００７】
近年、携帯情報端末機器の普及に伴い、半導体装置の小型化、高密度実装化が要求されている。このため最近ではパッケージサイズがチップとほぼ同じ大きさのCSP(Chip scale package)が開発されている。日経BP社発行(1998年2月)の「日経マイクロデバイス」（p38〜p64）は様々なタイプのCSPが開示されている。これらは、配線層の形成されたポリイミドやセラミック基板上に個片に切断された半導体チップを接着後、配線層と半導体チップをワイヤボンディングやシングルポイントボンディング、ギャグボンディング、バンプボンディング等の方法により電気的接続し、接続部を樹脂封止して最後に半田バンプ等の外部端子を形成して製造される。また、特開平9-232256や特開平10-27827はCSPを大量生産するための製造方法について開示している。これらは半導体ウエハ上にバンプを形成し、このバンプを介して配線基板を電気的接続した後、接続部分に樹脂封入し、配線基板上に外部電極を形成し、最後に個片に切断して半導体装置を製造するものである。また、日経BP社発行(1998年4月)の「日経マイクロデバイス」（p164〜p167）は別のCSPを大量生産するための製造方法について開示している。これは半導体ウエハ上にメッキによりバンプを形成しバンプ以外の部分を樹脂封止する。更に前記バンプ部分に外部電極を形成し、最後に個片に切断して半導体装置を製造するものである。
【０００８】
【発明が解決しようとする課題】
前記CSPに関し、前記ポリイミドやセラミック基板上に個片に切断された半導体チップを接着して組立るタイプのCSPのなかで、配線層とチップとの接続をワイヤボンディングで接続するものは、配線層のボンディングエリアがチップの外側になるため必然的にチップサイズより大きくなる。また、バンプボンディングで接続するものは、接続後チップと基板との間をポッティング樹脂で封止するため、ポッティング時の液だれ防止のためチップより基板が大きくなる。よってこれらCSPのパッケージサイズはチップより大きくなってしまう問題があった。
【０００９】
また、上記個片に切断されたチップを使用するタイプのCSPは、チップをダイシングした後、各々のチップ毎に基板上に位置決めし接着し、電気的接続して封止するため半導体装置の製造に時間がかかる問題があった。
【００１０】
また、配線層にポリイミドやガラエポ等の樹脂基板を用いたタイプのCSPは、接着材を介してチップを接着しているためパッケージを実装基板に実装する際のリフロー時に吸湿した水分がパッケージ内部で膨張し、発泡や剥離などの不良が生じる問題があった。
【００１１】
さらに、半導体ウエハ上にバンプ形成後、基板と接続し基板と半導体ウエハの間を樹脂封止し外部電極を形成後個片に切断するタイプでは、ウエハの１方にのみ樹脂層が形成されるため樹脂の硬化収縮による半導体ウエハおよび半導体装置の反りの問題があった。
【００１２】
これ以外にも、ワイヤボンディングタイプのCSPを除きCSPの多くはチップの電極が形成された面とは逆の面が露出している。そのためパッケージ搬送中の落下や実装時のピックアップ等の取扱時に、チップ端面のクラックや裏面の傷など不良発生の問題があった。
【００１３】
本発明は上記のような事情を考慮し、パッケージサイズがチップサイズと等しく、反りや傷などの外観不良の発生しにくい半導体装置および半導体ウエハを提供するとともに、それらの製造方法も提供することを目的とする。
【００１４】
本発明の他の目的は、パッケージサイズがチップサイズと等しく、実装信頼性に優れ、反りや傷などの外観不良の発生しにくい、量産性に優れた半導体装置および半導体ウエハを提供するとともに、それらの製造方法も提供することにある。
【００１６】
本発明の特徴は、半導体チップと、該半導体チップの回路及び電極が形成された側の面上に設けられた多孔質の応力緩和層と、該応力緩和層の上に設けられ前記電極に接続された配線層と、該配線層上に設けられた外部電極とを有する半導体装置において、前記半導体チップの前記応力緩和層とは反対側の面上に保護膜を有し、前記応力緩和層、前記半導体チップ及び前記保護膜の各側面が同一面上で外部に露出していることにある。
【００１７】
本発明の他の特徴は、半導体チップの回路及び電極が形成された面上に多孔質の応力緩衝層を有し、前記応力緩衝層上に配線層を有し、前記半導体チップ上の電極と前記配線層との間に電気的接続のための異方性導電材を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記半導体チップの回路及び電極を有した面の反対側の面に保護膜を有し、前記応力緩衝層、前記半導体チップ及び前記保護膜の側面が同一面上で外部に露出していることにある。
【００１８】
本発明の他の特徴は、夫々回路及び電極を有する複数のチップエリアと、該チップエリアの回路及び電極が形成された側の面上に設けられた多孔質の応力緩和層と、該応力緩和層の上に設けられた配線層とを有し、前記電極と前記配線層との間にビアホールを有し、該ビアホール内に前記配線層と前記電極とを電気的に接続するための導体部を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記チップエリアの前記応力緩和層とは反対側の面上に、保護膜を有することにある。
【００１９】
本発明の特徴は、多孔質の応力緩衝層上に配線層を形成する工程と、前記配線層を有した前記応力緩衝層をチップエリアの電極を有している側に貼り付ける工程と、前記チップエリアの電極を有している側と反対側に保護膜を形成する工程と、前記応力緩衝層にビアホールを形成する工程と、前記ビアホール内に導体部を形成する工程と、前記配線層上に外部電極を形成する工程と、前記チップエリアと前記配線を有した基板と前記保護膜を、切断後に得られる半導体装置が動作する最小単位になるよう同一面で切断する工程とを具備したことにある。
【００２０】
本発明に記載の半導体ウエハには、表面上に所定のプロセスにより形成されたロジック、メモリ、ゲートアレイ等の半導体回路と半導体ウエハ外部との電気信号の授受を行うための電極を持つ半導体装置が動作する最小単位の回路すなわちチップエリアが複数個規則的に形成されている。半導体装置の電極は、図１１に示す様に配置されている。
【００２１】
本発明において、配線層が形成された基板は、多孔質の応力緩衝層と配線回路が形成された配線層から構成される。多孔質体とは、内部に微細な孔隙が多数存在する連続気泡構造体や３次元網目構造体で通気性を有する構造体である。これは部材に中性子を照射し薬品でエッチングするトラックエッチング法や、結晶性ポリマに熱をかけたり可塑材で可塑化した後延伸する延伸法や、温度により溶解度の異なる溶媒を用いた溶融層分離法や、ポリマに無機塩やシリカ等を均一混合し成膜した後無機塩やシリカのみを抽出する抽出法や、ポリマ、良溶媒、貧溶媒等を混合し成膜した後良溶媒のみを乾燥させる層転移法などの方法により形成される。このほかにも溶媒中で繊維状に重合させたものを漉いてシート状にした不織布も含まれる。通気性とは水蒸気や空気などの気体が多孔質体をその内部に存在する微細な孔隙を通し通過する現象を意味する。
【００２２】
本発明において、保護膜の線膨張係数は、応力緩衝層または、応力緩衝層と半導体チップを接着するための接着層の線膨張係数に近いものが好ましい。保護膜と応力緩衝層及び接着層との線膨張係数差を小さくすることで、熱応力による半導体チップ及び半導体ウエハの反りが防止できる。また、保護膜はシート状の膜を半導体ウエハの回路が形成された面の反対側の面にに貼り合わせるかまたは、ワニス状の膜材料をスピンコートによりコーティングし形成される。
【００２３】
本発明において、多孔質体からなる緩衝層材料としては、ポリカーボネート、ポリエステル、芳香族ポリエステル、ポリテトラフロロエチレン、ポリエチレン、ポリプロピレン、ポリビニリデンフロリード、酢酸セルロース、ポリスルーフォン、ポリアクリロニトリル、ポリアミド、芳香族ポリアミドポリイミド、芳香族ポリイミド及びこれらの化合物を用いることができる。さらに緩衝層の一部が感光性材料により形成されていてもよい。
【００２４】
配線層は、金又は銅、アルミ及びそれらの導電体の最表面上に金メッキを施したもので形成される。これらは絶縁基板上に導電体により配線回路が形成されたものでも良い。絶縁基板としては、ポリイミド等の耐熱性が高く機械的特性に優れたエンジニアリングプラスチックが好ましい。
【００２５】
配線層は緩衝層上に直接、蒸着やメッキにより導体層を形成した後エッチングにより配線回路を形成し作成する。または、絶縁基板上に導電体により配線回路が形成されたものを応力緩衝層上に接着したものでもよい。接着剤はエポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエステル、ポリオレフィン、ポリウレタン等の樹脂やこれら樹脂にシリコンゴム、ニトリルブタジエンゴムなどのゴム成分を加えた混合物から構成される。このほかにも加熱、乾燥、加圧、光照射等により接着力を発現するものでも良い。また、接着剤は上記化合物単体のほか多孔質体やガラスクロス等の心材に上記化合物を含浸させシート状に形成されたものでもよい。前記配線層が形成された基板は、前記接着剤により半導体ウエハに接着される。
【００２６】
また、配線層の形成法として、前記多孔質の緩衝層を半導体ウエハの電極側の面に形成した後、前記緩衝層上に接着、メッキ、蒸着等の方法により導体層を形成する。この導体層を所定のプロセスによりパターンエッチングし配線層を形成する場合もある。
【００２７】
配線層と半導体ウエハの間に形成されるビアホールはHe-Neレーザ、Arレーザ、YAGレーザ、炭酸ガスレーザなどのレーザにより加工される。これ以外にも緩衝層の半導体ウエハの電極と配線層に位置する部分に感光性の材料を用い露光、現像、エッチングによりビアホールを形成する場合もある。
【００２８】
半導体ウエハと配線層を電気的に接続する導体部はエポキシ系樹脂、やシリコン系樹脂、ポリイミド系樹脂などの樹脂系バインダ中にカーボン、グラファイト粉末、金、銀、銅、ニッケル、銀メッキ銅や銀メッキガラスなどの導電性微粉末を配合した導電性樹脂により形成される。また、メッキ法により銅などの金属をビアホール内にメッキ膜を形成して電気的導通をとることもできる。更に、金、銅などの金属を真空中で加熱蒸着やスパッタ蒸着しビアホール内面に蒸着膜を形成して導体部を形成することもできる。これ以外に半導体ウエハと配線層の端子の間に厚さ方向にのみ異方導電性を有する材料を配しウエハと配線層間の電気的接続をとる場合もある。異方導電性を有する材料はポリイミド等の絶縁フィルムに20から30μmピッチでスルーホールを形成した後、スルーホール内を銅などの導電物により充填した材料である。これは厚さ方向に同じ位置の電極が存在する場合のみ電気的導通し、XY方向は導電性を示さない。
【００２９】
配線層が形成された基板上に形成される外部電極は、加熱により溶融し電気的に接続する導電体で，具体的には錫，亜鉛，鉛，を含む半田合金、銀、銅又は金あるいはそれらを金で被覆しボール状に形成したものであれば，加熱溶融あるいは加熱せずに接触、振動させることで半導体装置を電気的接続することができる。これ以外にモリブデン，ニッケル，銅，白金，チタンなどの１つあるいはこれらを２つ以上組み合わせた合金もしくは２つ以上の多重膜とした構造の端子でもよい。
【００３０】
半導体モジュールに用いられる実装基板は、導体層と絶縁層から構成され、絶縁層にはエポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリテトラフロロエチレン等の樹脂や、これら樹脂の共重合体、あるいは、シリコンゴム、ニトリルブタジエンゴムなどのゴム成分を加えたもので構成される。上記の樹脂に感光性を付与し露光現像等のプロセスによりパターン形成できるものは特に好ましい。さらに、上記樹脂単体の他に多孔質体やガラスクロス等の心材に上記樹脂を含浸させ形成したものでもよい。導体層は金又は銅、アルミニウムなどの金属で構成される。また、実装基板は電気特性を考慮し、配線層の他にグランド層や電源層が形成された基板が好ましい。
【００３１】
本発明によると、パッケージサイズがチップサイズと等しいCSPが提供できる。応力緩衝層に多孔質を用いている。この多孔質体は半導体ウエハ切断の時同時に切断される。端面は必ずパッケージ側面に露出している。そのため実装リフロー時の吸湿水分はこの多孔質体を通過し外部に放出される。従って水の蒸気圧による剥離などの不良が回避され信頼性の高いCSPが提供できる。また、ウエハレベルで組立た後、一括して切断、個片化するため量産性の高いCSPが提供できる。更に、半導体ウエハ裏面に形成された保護膜により熱応力による反りが少なくまた、パッケージの搬送などの取り扱いの際の半導体チップの割れや欠けなどの外観不良の発生しにくいCSPを提供できる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（実施例１）
図１は、本発明の一実施例の半導体装置の製造工程と、この製造工程で選られた半導体装置を表す。以下の工程（ａ）〜（ｉ）に従って、本発明の半導体ウエハおよび半導体装置を作成した。
【００３３】
（a）絶縁基板１としては、エポキシ系接着剤が塗布された厚さ50μmのポリイミドフィルム（ユーピレックスｓ：宇部興産社製）を用いた。この絶縁基板１にパンチング加工を施し、デバイスホールを形成した。次いで、上記ポリイミドフィルムに厚さ18μmの電解銅箔を150℃のローラで加熱圧着した。次いで、上記電解銅箔上に感光性レジスト（P-RS300S：東京応化社製）を塗布後、90℃/30分ベークし、パターンを露光現像しエッチングマスクを形成した。
【００３４】
次いで、40℃の塩化鉄水溶液（塩化鉄濃度は40°ボーメ：比重約1.38）中で銅をエッチングし、レジストを剥離させ銅配線を形成した。この配線部分を電気金メッキして配線２を形成した。このようにして、半導体ウエハ上の、複数のチップエリアのそれぞれに対応する、配線２を形成した。
【００３５】
（b）150μmの３次元網目構造を持つポリイミド不織布からなる多孔質体３の１方の表面に、不揮発成分30％の接着剤ワニス（メチルエチルケトン溶媒にビスフェノールA型エポキシ樹脂(EP1010：油化シェル社製)を溶かし、オルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え触媒(トリフェニルフォスフィン：和光純薬社製)を配合）を塗布乾燥した。この接着剤を介し工程（a.）で作成した配線層２を120℃で5秒間加熱圧着し配線層が形成された基板を作成した。
【００３６】
（ｃ）配線層が形成された基板１、接着剤４、半導体ウエハ６、ウエハ保護膜７を図のように配置した。この際、配線層が形成された基板１とウエハ上電極５は位置合わせを行った。半導体ウエハ６は４ｉｎｃｈで厚さ２８０μｍの半導体ウエハを使用した。
【００３７】
接着剤４およびウエハ保護膜７は、30μmのポリイミド不織布に不揮発成分35％の接着剤ワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かし、オルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え、一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)と触媒(トリフェニルフォスフィン：和光純薬社製)を配合）を含浸させ、乾燥して作製した。
【００３８】
（d）上記部材を120℃で5秒間加熱圧着した。さらに170℃で60分間加熱硬化させた。
【００３９】
（e）YAGレーザ(ESI社製、波長355nm、ピーク出力4kW、エネルギー200μJ、パルス幅50ns)を用いて、穴径50μmのビアホール ８を形成した。
【００４０】
（f）導電性ペースト(GP913：旭化成製)を印刷法によりビアホール ８内に注入し、170℃40分加熱硬化させ導体部９を形成した。
【００４１】
（g）配線層２が形成された基板１の半田ボール接続部に、フラックスを塗布しφ0.6mmの共晶半田ボール（Pb63:Sn37）を載せ、240℃５秒の赤外線リフロー加熱により、外部電極10を形成した。
【００４２】
以上の工程により図２のような複数のチップエリア６２が形成された半導体ウエハ６を作成した。この半導体ウエハ６の反り量を触針式膜厚測定機（dectac: ULVAC社製）により評価した。
【００４３】
（h）上記半導体ウエハ６を切断後に得られる半導体装置１７が動作する最小単位すなわちチップ６４になるよう、ダイサー（DAD520：disco社製）に厚さ200μmのダイシングソウ 11を取り付け、配線層が形成された基板１、接着剤４、半導体ウエハ ６、ウエハ保護膜７を同時に同一面で切断した。
【００４４】
（i.）本発明の半導体装置１７を作成した。この半導体装置１７を実装基板に実装し、−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃で５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を下記の表１に示す。
【００４５】
【表１】
【００４６】
本実施例で作成した半導体ウエハ６は、反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は、反りが小さい。導電性樹脂によりチップ６４と配線層２の接続をとることで導体部を低弾性率化でき、応力緩衝層の効果と相まって温度サイクル性に特に優れる。また、多孔質応力緩衝層のため、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にできる。本実施例のプロセスにより、ダイシングするだけでパッケージが得られるため量産性に優れている。
【００４７】
（実施例２）
図３は、本発明の他の実施例になる半導体装置の製造工程および、この製造工程により得られた半導体装置を表す。この実施例では、以下の工程（ａ）〜（ｈ）に従って、半導体ウエハ６および半導体装置１７を作成した。
【００４８】
（a）図のように延伸法により作成した150μmの３次元網目構造を持つポリテトラフロロエチレンの多孔質体３、接着剤４、半導体ウエハ ６、ウエハ保護膜７を配置した。半導体ウエハ ６は４inchで厚さ280μmの半導体ウエハを使用した。
【００４９】
接着剤４およびウエハ保護膜７は、三次元網目構造を持つ30μmのポリテトラフロロエチレンシートに不揮発成分35％の接着剤ワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かし、オルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え、一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)と触媒(トリフェニルフォスフィン：和光純薬社製)を配合）を含浸させ、乾燥して作製した。上記部材を120℃で5秒間加熱圧着した。さらに170℃で60分間加熱硬化させた。
【００５０】
（b）YAGレーザ(ESI社製、波長355nm、ピーク出力4kW、エネルギー200μJ、パルス幅50ns)を用いて、穴径50μmのビアホール ８を形成した。
【００５１】
（c）上記多孔質体にビアホールが形成されウエハ保護膜が裏打ちされた半導体ウエハを、70℃のメッキ液中に浸漬し無電解銅メッキしメッキ膜12を形成した。メッキ前に触媒無電解銅メッキ触媒処理のため増感剤（HS101B：日立化成製）の酸性水溶液に浸漬した。メッキ液は硫酸銅５水和物0.04モル/l、エチレンジアミン４酢酸２水和物0.1モル/l、グリオキシル酸0.03モル/l、水酸化ナトリウム0.1モル/l、2,2'ピリジル0.0002モル/l、ポリエチレングリコール0.03モル/l組成の溶液を用いた。
【００５２】
（d.）銅のメッキ膜上に感光性レジスト（P-RS300S：東京応化社製）を塗布後、90℃/30分ベークし、パターンを露光現像しエッチングマスクを形成した。次いで、40℃の塩化鉄水溶液（塩化鉄濃度は40°ボーメ：比重約1.38）中で銅をエッチングし、レジストを剥離させ銅配線を形成した。この配線部分を電気金メッキし配線２を形成した。
【００５３】
（e）配線２上に感光性のソルダーレジスト剤（PSR4000:太陽インキ）を用い外部電極用のランドが形成されたソルダーーレジスト膜13を形成した。ソルダーレジスト剤をウエハの配線側にスピンコートし80℃/20分乾燥後、露光現像してランドを形成した。更に150℃/60分で硬化させた。
【００５４】
（f）ランド部にフラックスを塗布し、φ0.6mmの共晶半田ボール（Pb63:Sn37）を載せ240℃５秒の赤外線リフロー加熱により外部電極10を形成した。
【００５５】
以上の工程により図２のようなチップエリア６２が複数個形成された半導体ウエハ６を作成した。この半導体ウエハ６の反り量を触針式膜厚測定機（ dectac
ULVAC社製）により評価した。
【００５６】
（g）上記半導体ウエハ６を切断後に得られる半導体装置１７が動作する最小単位すなわちチップ６４になるよう、単位ダイサー（DAD520：disco社製）に厚さ200μmのダイシングソウ11を取り付け、配線層が形成された基板１、接着剤４、半導体ウエハ６、ウエハ保護膜７を同時に同一面で切断した。
【００５７】
（h）本発明の半導体装置１７を作成した。この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００５８】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、応力緩衝層に低弾性率の多孔質ポリテトラフロロエチレンを用いているため、特に温度サイクル性に優れ、また低吸湿率のため実装時のリフロー不良が発生しない。チップと配線層の電気的接続をメッキによりビア部と配線層の導体部分の形成が１括でできるため量産性に優れる。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。また、本実施例のプロセスでは配線層とチップ上パッドとの間の位置合わせが不要となりさらに製造プロセスが簡略化できる。
【００５９】
（実施例３）
図4（a）は本発明の他の実施例の半導体装置の断面を、（ｂ）は斜視図を表す。以下の工程でこの半導体装置を作製した。
【００６０】
実施例２と同様の工程でビアホールまで形成した後、真空蒸着により銅の膜をビアホール内や多孔質体表面に形成した。これ以降の工程は実施例と同様の工程で半導体ウエハ６および半導体装置１７を作成した。
【００６１】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００６２】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、応力緩衝層に低弾性率の多孔質ポリテトラフロロエチレンを用いているため、特に温度サイクル性に優れ、また低吸湿率のため実装時のリフロー不良が発生しない。導体部を蒸着で形成するため、高純度の導体層が形成でき、電気抵抗を低減できるため電気信号の高速化に対応する。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００６３】
（実施例４）
図５（a）は、本発明の他の実施例になる半導体装置の断面を、（ｂ）は斜視図を表す。以下の工程でこの半導体装置１７を作製した。
【００６４】
多孔質体（３）に層転移法により作成した３次元網目構造を持つ厚さ120μmの多孔質ポリイミドを用い、接着剤およびウエハ保護膜に30μmの熱可塑性ポリイミド（TP-D:カネカ製）を用いて実施例１と同様の方法で半導体ウエハおよび半導体装置を作成した。但し、層間の接着のための加熱圧着は260℃１秒とした。
【００６５】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００６６】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さい。導電性樹脂によりチップと配線層の接続をとることで導体部を低弾性率化でき、応力緩衝層の効果と相まって温度サイクル性に特に優れる。また、多孔質応力緩衝層のため、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００６７】
（実施例５）
図４と同じタイプの半導体装置１７を、以下の工程により作成した。
多孔質体に層転移法により作成した３次元網目構造を持つ厚さ120μmの多孔質ポリイミドを用い、接着剤およびウエハ保護膜に30μmの熱可塑性ポリイミド（TP-D:カネカ製）を用いて実施例２と同様の方法で半導体ウエハ６および半導体装置１７を作成した。
【００６８】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００６９】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。チップと配線層の電気的接続をメッキによりビア部と配線層の導体部分の形成が１括でできるため量産性に優れる。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７０】
（実施例６）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に層転移法により作成した３次元網目構造を持つ厚さ120μmの多孔質ポリイミドを用い、接着剤およびウエハ保護膜に30μmの熱可塑性ポリイミド（TP-D:カネカ製）を用いて実施例３と同様の方法で半導体ウエハおよび半導体装置を作成した。
【００７１】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００７２】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。導体部を蒸着で形成するため、高純度の導体層が形成でき、電気抵抗を低減できるため電気信号の高速化に対応する。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７３】
（実施例７）
図５と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に厚さ100μmのアラミド不織布(サーマウント:デュポン社製)を用い、接着剤およびウエハ保護膜に30μmのゴム変性エポキシ樹脂からなるシートを用いて実施例１と同様の方法で半導体ウエハおよび半導体装置を作成した。接着シートはペットフィルム上にワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かしオルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)とニトリルブタジエンゴム(XER-91：日本合成ゴム)と触媒(トリフェニルフォスフィン：和光純薬社製)とを配合）を塗布、乾燥して作成した。
【００７４】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００７５】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さい。導電性樹脂によりチップと配線層の接続をとることで導体部を低弾性率化でき、応力緩衝層の効果と相まって温度サイクル性に特に優れる。また、多孔質応力緩衝層のため、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７６】
（実施例８）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に厚さ100μmのアラミド不織布(サーマウント:デュポン社製)を用い、接着剤およびウエハ保護膜に30μmのゴム変性エポキシ樹脂からなるシートを用いて実施例２と同様の方法で半導体ウエハおよび半導体装置を作成した。接着シートはペットフィルム上にワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かしオルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)とニトリルブタジエンゴム(XER-91：日本合成ゴム)と触媒(トリフェニルフォスフィン：和光純薬社製)とを配合）を塗布、乾燥して作成した。
【００７７】
この半導体装置１７実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００７８】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７９】
（実施例９）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に厚さ100μmのアラミド不織布(サーマウント:デュポン社製)を用い、接着剤およびウエハ保護膜に30μmのゴム変性エポキシ樹脂からなるシートを用いて実施例３と同様の方法で半導体ウエハおよび半導体装置を作成した。接着シートはペットフィルム上にワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かしオルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)とニトリルブタジエンゴム(XER-91：日本合成ゴム)と触媒(トリフェニルフォスフィン：和光純薬社製)とを配合）を塗布、乾燥して作成した。
【００８０】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００８１】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。導体部を蒸着で形成するため、高純度の導体層が形成でき、電気抵抗を低減できるため電気信号の高速化に対応する。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００８２】
（実施例１０）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
図６（ａ）のように、半導体ウエハ６のウエハ上電極が無い部分に多孔質ポリテトラフロロエチレンで多孔質体部分１５を１２０℃５秒で加熱圧着した。この際同時に実施例１と同じウエハ保護膜７をウエハ裏面に貼り付けた。次にウエハ上電極５上に感光性樹脂部はＢＬ−９５００（日立化成製）を用い、感光性材料部分１４をスクリーン印刷し８０℃１０分乾燥させ半導体ウエハを作成した。
【００８３】
この感光性部分を露光現像してビアホールを形成した後180℃で２時間硬化した。これ以降実施例２と同様の工程で半導体ウエハ６および半導体装置１７を作成した。
【００８４】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００８５】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、応力緩衝層に低弾性率の多孔質ポリテトラフロロエチレンを用いているため、特に温度サイクル性に優れ、また低吸湿率のため実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００８６】
（実施例１１）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
図６（ｂ）のように、半導体ウエハ６のウエハ上電極が無い部分に、半導体ウエハと接着するための熱可塑性ポリイミド接着層が形成された１５０μｍの３次元網目構造を持つ多孔質ポリイミドの多孔質体部分１５を配置し、ウエハ上電極５上に異方導電性フィルム（ＡＳＭＡＴ：日東電工製）を用い異方導電性部分１６を配置した後、２６０℃２秒で加熱圧着し半導体ウエハを作成した。この際熱可塑性ポリイミドのウエハ保護膜７をウエハ裏面に貼り付けた。これ以降実施例２と同様の工程で半導体ウエハ６および半導体装置１７を作成した。
【００８７】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００８８】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さい。チップと配線層間の導体部を異方導電性材を用いることで導体部の低弾性率化が可能になり、応力緩衝層の効果との相乗効果によりさらに温度サイクル性に優れる。また、多孔質応力緩衝層により実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００８９】
（実施例12）
図７（a）に本発明の半導体モジュールの断面図、（b）に斜視図を示す。以下の工程により本発明の半導体モジュールを作成した。
【００９０】
実施例１と実施例２で作成した半導体装置１７を、４層配線のビルドアップ実装基板１８上の所定の場所にフラックスを介し搭載した後、240℃で３秒間リフロー処理した。
【００９１】
本実施例で作成した半導体モジュールは、実装時のリフロー工程でも不良は発生しない。また、温度サイクル試験でも不良が発生しない。
【００９２】
（比較例１）
図８の半導体装置を以下の工程により作成し、評価した。
実施例１と同様の方法で配線層を形成後、ダイボンディング剤19を介し半導体チップ20接着した。次に超音波を用い配線層とチップを金ワイヤ21で電気的に接続した。トランスファモールド法によりチップおよび配線層の接合部をエポキシ系の封止材22で樹脂モールドした。最後に外部電極を形成して半導体装置を作成した。
【００９３】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００９４】
本比較例の場合、封止部が片面であるためパッケージ反りが大きい。また応力緩衝層を持たないため温度サイクル時に断線不良が発生する。さらに蒸気を逃がす多孔質構造を有しないためリフロー不良が発生する。また、チップと配線の接続をワイヤボンディングにより接続するためパッケージサイズがチップサイズより大きくなる。
【００９５】
（比較例２）
図９の半導体装置を以下の工程により作成し、評価した。
実施例１と同様の方法で配線層を形成後、この上に印刷法によりシリコン系ゴムで緩衝層を作成した。この緩衝層23上にシリコン系接着剤を塗布し半導体チップを接着した。２６は金めっきリードである。チップと配線層を超音波で接合した後、シリコン系の封止材22で接合部を封止した。最後に外部電極10を形成して半導体装置を作成した。
【００９６】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００９７】
本比較例の場合、応力緩衝層にシリコン系材料を用いたために温度サイクル時のエラストマ層の変位によりチップと配線層をつなぐリード部に応力が集中し断線不良が発生。また、チップ裏面に保護膜を持たないために落下試験にてチップクラック等の不良が発生した。また、リード部を封止する部分がチップより大きくなりパッケージサイズがチップサイズより大きい。
【００９８】
（比較例３）
図10の半導体装置を以下の工程により作成し、評価した。
半導体ウエハの電極部分５にメッキバンプ24を形成する。次に半導体ウエハと基本的に同じ大きさのエポキシ系配線基板25を位置合わせしてメッキバンプ24を介して電気的に接合する。配線基板と半導体ウエハの間に液状のエポキシ樹脂系の封止材22を流し込み硬化させる。配線基板25に外部電極10を形成した後、ダイシングを行い半導体装置を作成した。
【００９９】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【０１００】
本比較例の場合、チップ裏面に保護膜が無いため、ウエハ及びパッケージの反りが大きく、落下試験でもチップクラック等の不良が発生。また、応力緩衝層を持たないために温度サイクル試験で導通不良発生。また、封止部分が圧力解放のための多孔質構造になって無いためリフロー時に不良が発生した。
【０１０１】
前記各実施例に示した本発明の半導体装置は比較例１、３の半導体装置と比べて応力緩衝層の存在により外部電極に生じる応力が小さく1000サイクル時点の不良発生率が低い。また、応力緩衝層に多孔質体を用いているため実装リフロー時の不良が発生しない。また、半導体チップ裏面の保護膜の存在により比較例１、３に比べパッケージの反りが少ない。さらに比較例２、３に比べ落下試験によるチップの欠けや割れによる不良率が小さい。半導体ウエハ、応力緩衝層、配線層を同一面で切断し個片化するため、比較例１、２に比べチップ面積に対するパッケージ面積が小さい。
【０１０２】
【発明の効果】
本発明の半導体装置は、外部電極とチップの間に多孔質の応力緩衝層を有し、かつ、チップ裏面に保護膜が形成されているため、半導体装置の反りが少なく、しかも、落下時のチップ端部の欠けや割れが発生しにくい。
【０１０３】
また、本発明の半導体装置は、外部電極とチップの間に多孔質の応力緩衝層を有するため、実装後の温度サイクルによる外部電極の断線が発生しない。
【０１０４】
更に、上記緩衝層が連続気泡構造体又は３次元網目構造を有するため、実装リフロー時に発生する水蒸気がこのコア層を介して半導体装置外部に解放され、実装時に配線回路が形成された基板の膨れや破裂を生じることがない。
【０１０５】
また、本発明の半導体装置の製造方法により、ウエハ単位で一括して組立加工するためパッケージサイズがチップサイズと等しく、量産性に優れる。
【０１０６】
さらに、本発明の半導体ウエハにより、上記のような信頼性の高い半導体装置を量産することが可能となる。また、本発明の半導体モジュールは、本発明の半導体装置が搭載されているため信頼性が高い。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置およびその製造工程の断面模式図である。
【図２】図１の製造工程により得られた本発明による半導体ウエハの斜視図である。
【図３】本発明の他の実施例によるに半導体装置およびその製造工程の断面模式図である。
【図４】本発明の他の実施例による半導体装置の一例を示し、（a）は断面模式図、（b）は斜視図である。
【図５】本発明の他の実施例による半導体装置の一例を示し、（a）は断面模式図、（b）は斜視図である。
【図６】本発明の他の実施例による半導体装置の製造工の一部を示す斜視図である。
【図７】本発明による半導体モジュールの一例を示し、（a）は断面模式図、（b）は斜視図である。
【図８】比較例としての半導体装置の一例を示す断面模式図である。
【図９】比較例としての半導体装置の一例を示す断面模式図である。
【図１０】比較例としての半導体装置の一例を示す断面模式図である。
【図１１】本発明に用いられる半導体チップの電極配置模式図である。
【符号の説明】
１…絶縁基板、２…配線、３…多孔質体、４…接着剤、５…ウエハ上電極、６…半導体ウエハ、７…ウエハ保護膜、８…ビアホール、９…導体部、10…外部電極、１１…ダイシングソウ、１２…メッキ膜、１３…ソルダーーレジスト膜、１４…感光性材料部分、１５…多孔質体部分、１６…異方導電性部分、１７…半導体装置、１８…実装基板、１９…ダイボンディング剤、２０…半導体チップ、２１…金ワイヤ、２２…封止材、２３…緩衝層、６２…チップエリア、６４…チップ
【発明の属する技術分野】
本発明は、高密度実装モジュールやマルチチップモジュール等に用いられるチップサイズパッケージを有する半導体装置とその製法、および半導体装置の作成に用いられる半導体ウエハに関するものである。
【０００２】
【従来の技術】
近年、電子デバイスの小型化、高性能化に伴いその中に用いられる半導体装置も高集積度化、高密度化、処理速度の高速化が要求されてきている。これに対応して、半導体装置の実装方法も、実装密度を上げるためにピン挿入型から表面実装型へ、また多ピン化対応のためにDIP(dual inline package)からQFP(quad flat package)やPGA(pin grid array)などのパッケージが開発されている。
【０００３】
しかし、QFPはパッケージの周辺部のみに実装基板との接続リードが集中しリード自体が細く、変形し易いため、多ピン化が進むに従い実装が困難になりつつある。また、PGAは実装基板と接続するための端子が細長く、非常に密集しているため電気特性的に高速化が難しく、またピン挿入型であるため表面実装できず、高密度実装において不利である。
【０００４】
最近ではこれらの課題を解決し高速化対応の半導体装置を実現するため半導体チップと配線回路が形成された基板の間に応力緩衝層を有し、配線回路が形成された基板の実装基板面側に外部端子であるバンプ電極を有するBGA(ball grid array)パッケージも開発されている(米国特許第5148265号)。この構造を有するパッケージは、実装基板と接続するための端子がボール状はんだであることから、QFPのようなリードの変形がなく、実装面全体に端子が分散していることから端子間のピッチも大きくとれ、表面実装が容易である。また、PGAに比べ外部端子であるバンプ電極の長さが短いために、インダクタンス成分が小さく信号速度が速くなり高速対応可能となる。
【０００５】
一方、特開平8-172159号公報には、保護膜を備えたチップとして、封止材／チップ／保護膜／封止材の断面構成からなるLOC（Lead On Chip）パッケージが開示されている。この保護膜は、封止材とチップの密着性を向上させると共に、ピックアップピンによる傷の防止を図るものである。
【０００６】
また、特開平7-135189公報には、LOC構造のような半導体装置を製造するためのウエハ粘着シートに関する発明が開示されている。このウエハ粘着シートは、半導体製造過程において、チップをパッケージにマウントするまでの保護膜として用いられる。
【０００７】
近年、携帯情報端末機器の普及に伴い、半導体装置の小型化、高密度実装化が要求されている。このため最近ではパッケージサイズがチップとほぼ同じ大きさのCSP(Chip scale package)が開発されている。日経BP社発行(1998年2月)の「日経マイクロデバイス」（p38〜p64）は様々なタイプのCSPが開示されている。これらは、配線層の形成されたポリイミドやセラミック基板上に個片に切断された半導体チップを接着後、配線層と半導体チップをワイヤボンディングやシングルポイントボンディング、ギャグボンディング、バンプボンディング等の方法により電気的接続し、接続部を樹脂封止して最後に半田バンプ等の外部端子を形成して製造される。また、特開平9-232256や特開平10-27827はCSPを大量生産するための製造方法について開示している。これらは半導体ウエハ上にバンプを形成し、このバンプを介して配線基板を電気的接続した後、接続部分に樹脂封入し、配線基板上に外部電極を形成し、最後に個片に切断して半導体装置を製造するものである。また、日経BP社発行(1998年4月)の「日経マイクロデバイス」（p164〜p167）は別のCSPを大量生産するための製造方法について開示している。これは半導体ウエハ上にメッキによりバンプを形成しバンプ以外の部分を樹脂封止する。更に前記バンプ部分に外部電極を形成し、最後に個片に切断して半導体装置を製造するものである。
【０００８】
【発明が解決しようとする課題】
前記CSPに関し、前記ポリイミドやセラミック基板上に個片に切断された半導体チップを接着して組立るタイプのCSPのなかで、配線層とチップとの接続をワイヤボンディングで接続するものは、配線層のボンディングエリアがチップの外側になるため必然的にチップサイズより大きくなる。また、バンプボンディングで接続するものは、接続後チップと基板との間をポッティング樹脂で封止するため、ポッティング時の液だれ防止のためチップより基板が大きくなる。よってこれらCSPのパッケージサイズはチップより大きくなってしまう問題があった。
【０００９】
また、上記個片に切断されたチップを使用するタイプのCSPは、チップをダイシングした後、各々のチップ毎に基板上に位置決めし接着し、電気的接続して封止するため半導体装置の製造に時間がかかる問題があった。
【００１０】
また、配線層にポリイミドやガラエポ等の樹脂基板を用いたタイプのCSPは、接着材を介してチップを接着しているためパッケージを実装基板に実装する際のリフロー時に吸湿した水分がパッケージ内部で膨張し、発泡や剥離などの不良が生じる問題があった。
【００１１】
さらに、半導体ウエハ上にバンプ形成後、基板と接続し基板と半導体ウエハの間を樹脂封止し外部電極を形成後個片に切断するタイプでは、ウエハの１方にのみ樹脂層が形成されるため樹脂の硬化収縮による半導体ウエハおよび半導体装置の反りの問題があった。
【００１２】
これ以外にも、ワイヤボンディングタイプのCSPを除きCSPの多くはチップの電極が形成された面とは逆の面が露出している。そのためパッケージ搬送中の落下や実装時のピックアップ等の取扱時に、チップ端面のクラックや裏面の傷など不良発生の問題があった。
【００１３】
本発明は上記のような事情を考慮し、パッケージサイズがチップサイズと等しく、反りや傷などの外観不良の発生しにくい半導体装置および半導体ウエハを提供するとともに、それらの製造方法も提供することを目的とする。
【００１４】
本発明の他の目的は、パッケージサイズがチップサイズと等しく、実装信頼性に優れ、反りや傷などの外観不良の発生しにくい、量産性に優れた半導体装置および半導体ウエハを提供するとともに、それらの製造方法も提供することにある。
【００１６】
本発明の特徴は、半導体チップと、該半導体チップの回路及び電極が形成された側の面上に設けられた多孔質の応力緩和層と、該応力緩和層の上に設けられ前記電極に接続された配線層と、該配線層上に設けられた外部電極とを有する半導体装置において、前記半導体チップの前記応力緩和層とは反対側の面上に保護膜を有し、前記応力緩和層、前記半導体チップ及び前記保護膜の各側面が同一面上で外部に露出していることにある。
【００１７】
本発明の他の特徴は、半導体チップの回路及び電極が形成された面上に多孔質の応力緩衝層を有し、前記応力緩衝層上に配線層を有し、前記半導体チップ上の電極と前記配線層との間に電気的接続のための異方性導電材を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記半導体チップの回路及び電極を有した面の反対側の面に保護膜を有し、前記応力緩衝層、前記半導体チップ及び前記保護膜の側面が同一面上で外部に露出していることにある。
【００１８】
本発明の他の特徴は、夫々回路及び電極を有する複数のチップエリアと、該チップエリアの回路及び電極が形成された側の面上に設けられた多孔質の応力緩和層と、該応力緩和層の上に設けられた配線層とを有し、前記電極と前記配線層との間にビアホールを有し、該ビアホール内に前記配線層と前記電極とを電気的に接続するための導体部を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記チップエリアの前記応力緩和層とは反対側の面上に、保護膜を有することにある。
【００１９】
本発明の特徴は、多孔質の応力緩衝層上に配線層を形成する工程と、前記配線層を有した前記応力緩衝層をチップエリアの電極を有している側に貼り付ける工程と、前記チップエリアの電極を有している側と反対側に保護膜を形成する工程と、前記応力緩衝層にビアホールを形成する工程と、前記ビアホール内に導体部を形成する工程と、前記配線層上に外部電極を形成する工程と、前記チップエリアと前記配線を有した基板と前記保護膜を、切断後に得られる半導体装置が動作する最小単位になるよう同一面で切断する工程とを具備したことにある。
【００２０】
本発明に記載の半導体ウエハには、表面上に所定のプロセスにより形成されたロジック、メモリ、ゲートアレイ等の半導体回路と半導体ウエハ外部との電気信号の授受を行うための電極を持つ半導体装置が動作する最小単位の回路すなわちチップエリアが複数個規則的に形成されている。半導体装置の電極は、図１１に示す様に配置されている。
【００２１】
本発明において、配線層が形成された基板は、多孔質の応力緩衝層と配線回路が形成された配線層から構成される。多孔質体とは、内部に微細な孔隙が多数存在する連続気泡構造体や３次元網目構造体で通気性を有する構造体である。これは部材に中性子を照射し薬品でエッチングするトラックエッチング法や、結晶性ポリマに熱をかけたり可塑材で可塑化した後延伸する延伸法や、温度により溶解度の異なる溶媒を用いた溶融層分離法や、ポリマに無機塩やシリカ等を均一混合し成膜した後無機塩やシリカのみを抽出する抽出法や、ポリマ、良溶媒、貧溶媒等を混合し成膜した後良溶媒のみを乾燥させる層転移法などの方法により形成される。このほかにも溶媒中で繊維状に重合させたものを漉いてシート状にした不織布も含まれる。通気性とは水蒸気や空気などの気体が多孔質体をその内部に存在する微細な孔隙を通し通過する現象を意味する。
【００２２】
本発明において、保護膜の線膨張係数は、応力緩衝層または、応力緩衝層と半導体チップを接着するための接着層の線膨張係数に近いものが好ましい。保護膜と応力緩衝層及び接着層との線膨張係数差を小さくすることで、熱応力による半導体チップ及び半導体ウエハの反りが防止できる。また、保護膜はシート状の膜を半導体ウエハの回路が形成された面の反対側の面にに貼り合わせるかまたは、ワニス状の膜材料をスピンコートによりコーティングし形成される。
【００２３】
本発明において、多孔質体からなる緩衝層材料としては、ポリカーボネート、ポリエステル、芳香族ポリエステル、ポリテトラフロロエチレン、ポリエチレン、ポリプロピレン、ポリビニリデンフロリード、酢酸セルロース、ポリスルーフォン、ポリアクリロニトリル、ポリアミド、芳香族ポリアミドポリイミド、芳香族ポリイミド及びこれらの化合物を用いることができる。さらに緩衝層の一部が感光性材料により形成されていてもよい。
【００２４】
配線層は、金又は銅、アルミ及びそれらの導電体の最表面上に金メッキを施したもので形成される。これらは絶縁基板上に導電体により配線回路が形成されたものでも良い。絶縁基板としては、ポリイミド等の耐熱性が高く機械的特性に優れたエンジニアリングプラスチックが好ましい。
【００２５】
配線層は緩衝層上に直接、蒸着やメッキにより導体層を形成した後エッチングにより配線回路を形成し作成する。または、絶縁基板上に導電体により配線回路が形成されたものを応力緩衝層上に接着したものでもよい。接着剤はエポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエステル、ポリオレフィン、ポリウレタン等の樹脂やこれら樹脂にシリコンゴム、ニトリルブタジエンゴムなどのゴム成分を加えた混合物から構成される。このほかにも加熱、乾燥、加圧、光照射等により接着力を発現するものでも良い。また、接着剤は上記化合物単体のほか多孔質体やガラスクロス等の心材に上記化合物を含浸させシート状に形成されたものでもよい。前記配線層が形成された基板は、前記接着剤により半導体ウエハに接着される。
【００２６】
また、配線層の形成法として、前記多孔質の緩衝層を半導体ウエハの電極側の面に形成した後、前記緩衝層上に接着、メッキ、蒸着等の方法により導体層を形成する。この導体層を所定のプロセスによりパターンエッチングし配線層を形成する場合もある。
【００２７】
配線層と半導体ウエハの間に形成されるビアホールはHe-Neレーザ、Arレーザ、YAGレーザ、炭酸ガスレーザなどのレーザにより加工される。これ以外にも緩衝層の半導体ウエハの電極と配線層に位置する部分に感光性の材料を用い露光、現像、エッチングによりビアホールを形成する場合もある。
【００２８】
半導体ウエハと配線層を電気的に接続する導体部はエポキシ系樹脂、やシリコン系樹脂、ポリイミド系樹脂などの樹脂系バインダ中にカーボン、グラファイト粉末、金、銀、銅、ニッケル、銀メッキ銅や銀メッキガラスなどの導電性微粉末を配合した導電性樹脂により形成される。また、メッキ法により銅などの金属をビアホール内にメッキ膜を形成して電気的導通をとることもできる。更に、金、銅などの金属を真空中で加熱蒸着やスパッタ蒸着しビアホール内面に蒸着膜を形成して導体部を形成することもできる。これ以外に半導体ウエハと配線層の端子の間に厚さ方向にのみ異方導電性を有する材料を配しウエハと配線層間の電気的接続をとる場合もある。異方導電性を有する材料はポリイミド等の絶縁フィルムに20から30μmピッチでスルーホールを形成した後、スルーホール内を銅などの導電物により充填した材料である。これは厚さ方向に同じ位置の電極が存在する場合のみ電気的導通し、XY方向は導電性を示さない。
【００２９】
配線層が形成された基板上に形成される外部電極は、加熱により溶融し電気的に接続する導電体で，具体的には錫，亜鉛，鉛，を含む半田合金、銀、銅又は金あるいはそれらを金で被覆しボール状に形成したものであれば，加熱溶融あるいは加熱せずに接触、振動させることで半導体装置を電気的接続することができる。これ以外にモリブデン，ニッケル，銅，白金，チタンなどの１つあるいはこれらを２つ以上組み合わせた合金もしくは２つ以上の多重膜とした構造の端子でもよい。
【００３０】
半導体モジュールに用いられる実装基板は、導体層と絶縁層から構成され、絶縁層にはエポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリテトラフロロエチレン等の樹脂や、これら樹脂の共重合体、あるいは、シリコンゴム、ニトリルブタジエンゴムなどのゴム成分を加えたもので構成される。上記の樹脂に感光性を付与し露光現像等のプロセスによりパターン形成できるものは特に好ましい。さらに、上記樹脂単体の他に多孔質体やガラスクロス等の心材に上記樹脂を含浸させ形成したものでもよい。導体層は金又は銅、アルミニウムなどの金属で構成される。また、実装基板は電気特性を考慮し、配線層の他にグランド層や電源層が形成された基板が好ましい。
【００３１】
本発明によると、パッケージサイズがチップサイズと等しいCSPが提供できる。応力緩衝層に多孔質を用いている。この多孔質体は半導体ウエハ切断の時同時に切断される。端面は必ずパッケージ側面に露出している。そのため実装リフロー時の吸湿水分はこの多孔質体を通過し外部に放出される。従って水の蒸気圧による剥離などの不良が回避され信頼性の高いCSPが提供できる。また、ウエハレベルで組立た後、一括して切断、個片化するため量産性の高いCSPが提供できる。更に、半導体ウエハ裏面に形成された保護膜により熱応力による反りが少なくまた、パッケージの搬送などの取り扱いの際の半導体チップの割れや欠けなどの外観不良の発生しにくいCSPを提供できる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（実施例１）
図１は、本発明の一実施例の半導体装置の製造工程と、この製造工程で選られた半導体装置を表す。以下の工程（ａ）〜（ｉ）に従って、本発明の半導体ウエハおよび半導体装置を作成した。
【００３３】
（a）絶縁基板１としては、エポキシ系接着剤が塗布された厚さ50μmのポリイミドフィルム（ユーピレックスｓ：宇部興産社製）を用いた。この絶縁基板１にパンチング加工を施し、デバイスホールを形成した。次いで、上記ポリイミドフィルムに厚さ18μmの電解銅箔を150℃のローラで加熱圧着した。次いで、上記電解銅箔上に感光性レジスト（P-RS300S：東京応化社製）を塗布後、90℃/30分ベークし、パターンを露光現像しエッチングマスクを形成した。
【００３４】
次いで、40℃の塩化鉄水溶液（塩化鉄濃度は40°ボーメ：比重約1.38）中で銅をエッチングし、レジストを剥離させ銅配線を形成した。この配線部分を電気金メッキして配線２を形成した。このようにして、半導体ウエハ上の、複数のチップエリアのそれぞれに対応する、配線２を形成した。
【００３５】
（b）150μmの３次元網目構造を持つポリイミド不織布からなる多孔質体３の１方の表面に、不揮発成分30％の接着剤ワニス（メチルエチルケトン溶媒にビスフェノールA型エポキシ樹脂(EP1010：油化シェル社製)を溶かし、オルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え触媒(トリフェニルフォスフィン：和光純薬社製)を配合）を塗布乾燥した。この接着剤を介し工程（a.）で作成した配線層２を120℃で5秒間加熱圧着し配線層が形成された基板を作成した。
【００３６】
（ｃ）配線層が形成された基板１、接着剤４、半導体ウエハ６、ウエハ保護膜７を図のように配置した。この際、配線層が形成された基板１とウエハ上電極５は位置合わせを行った。半導体ウエハ６は４ｉｎｃｈで厚さ２８０μｍの半導体ウエハを使用した。
【００３７】
接着剤４およびウエハ保護膜７は、30μmのポリイミド不織布に不揮発成分35％の接着剤ワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かし、オルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え、一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)と触媒(トリフェニルフォスフィン：和光純薬社製)を配合）を含浸させ、乾燥して作製した。
【００３８】
（d）上記部材を120℃で5秒間加熱圧着した。さらに170℃で60分間加熱硬化させた。
【００３９】
（e）YAGレーザ(ESI社製、波長355nm、ピーク出力4kW、エネルギー200μJ、パルス幅50ns)を用いて、穴径50μmのビアホール ８を形成した。
【００４０】
（f）導電性ペースト(GP913：旭化成製)を印刷法によりビアホール ８内に注入し、170℃40分加熱硬化させ導体部９を形成した。
【００４１】
（g）配線層２が形成された基板１の半田ボール接続部に、フラックスを塗布しφ0.6mmの共晶半田ボール（Pb63:Sn37）を載せ、240℃５秒の赤外線リフロー加熱により、外部電極10を形成した。
【００４２】
以上の工程により図２のような複数のチップエリア６２が形成された半導体ウエハ６を作成した。この半導体ウエハ６の反り量を触針式膜厚測定機（dectac: ULVAC社製）により評価した。
【００４３】
（h）上記半導体ウエハ６を切断後に得られる半導体装置１７が動作する最小単位すなわちチップ６４になるよう、ダイサー（DAD520：disco社製）に厚さ200μmのダイシングソウ 11を取り付け、配線層が形成された基板１、接着剤４、半導体ウエハ ６、ウエハ保護膜７を同時に同一面で切断した。
【００４４】
（i.）本発明の半導体装置１７を作成した。この半導体装置１７を実装基板に実装し、−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃で５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を下記の表１に示す。
【００４５】
【表１】
本実施例で作成した半導体ウエハ６は、反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は、反りが小さい。導電性樹脂によりチップ６４と配線層２の接続をとることで導体部を低弾性率化でき、応力緩衝層の効果と相まって温度サイクル性に特に優れる。また、多孔質応力緩衝層のため、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にできる。本実施例のプロセスにより、ダイシングするだけでパッケージが得られるため量産性に優れている。
【００４７】
（実施例２）
図３は、本発明の他の実施例になる半導体装置の製造工程および、この製造工程により得られた半導体装置を表す。この実施例では、以下の工程（ａ）〜（ｈ）に従って、半導体ウエハ６および半導体装置１７を作成した。
【００４８】
（a）図のように延伸法により作成した150μmの３次元網目構造を持つポリテトラフロロエチレンの多孔質体３、接着剤４、半導体ウエハ ６、ウエハ保護膜７を配置した。半導体ウエハ ６は４inchで厚さ280μmの半導体ウエハを使用した。
【００４９】
接着剤４およびウエハ保護膜７は、三次元網目構造を持つ30μmのポリテトラフロロエチレンシートに不揮発成分35％の接着剤ワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かし、オルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え、一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)と触媒(トリフェニルフォスフィン：和光純薬社製)を配合）を含浸させ、乾燥して作製した。上記部材を120℃で5秒間加熱圧着した。さらに170℃で60分間加熱硬化させた。
【００５０】
（b）YAGレーザ(ESI社製、波長355nm、ピーク出力4kW、エネルギー200μJ、パルス幅50ns)を用いて、穴径50μmのビアホール ８を形成した。
【００５１】
（c）上記多孔質体にビアホールが形成されウエハ保護膜が裏打ちされた半導体ウエハを、70℃のメッキ液中に浸漬し無電解銅メッキしメッキ膜12を形成した。メッキ前に触媒無電解銅メッキ触媒処理のため増感剤（HS101B：日立化成製）の酸性水溶液に浸漬した。メッキ液は硫酸銅５水和物0.04モル/l、エチレンジアミン４酢酸２水和物0.1モル/l、グリオキシル酸0.03モル/l、水酸化ナトリウム0.1モル/l、2,2'ピリジル0.0002モル/l、ポリエチレングリコール0.03モル/l組成の溶液を用いた。
【００５２】
（d.）銅のメッキ膜上に感光性レジスト（P-RS300S：東京応化社製）を塗布後、90℃/30分ベークし、パターンを露光現像しエッチングマスクを形成した。次いで、40℃の塩化鉄水溶液（塩化鉄濃度は40°ボーメ：比重約1.38）中で銅をエッチングし、レジストを剥離させ銅配線を形成した。この配線部分を電気金メッキし配線２を形成した。
【００５３】
（e）配線２上に感光性のソルダーレジスト剤（PSR4000:太陽インキ）を用い外部電極用のランドが形成されたソルダーーレジスト膜13を形成した。ソルダーレジスト剤をウエハの配線側にスピンコートし80℃/20分乾燥後、露光現像してランドを形成した。更に150℃/60分で硬化させた。
【００５４】
（f）ランド部にフラックスを塗布し、φ0.6mmの共晶半田ボール（Pb63:Sn37）を載せ240℃５秒の赤外線リフロー加熱により外部電極10を形成した。
【００５５】
以上の工程により図２のようなチップエリア６２が複数個形成された半導体ウエハ６を作成した。この半導体ウエハ６の反り量を触針式膜厚測定機（ dectac
ULVAC社製）により評価した。
【００５６】
（g）上記半導体ウエハ６を切断後に得られる半導体装置１７が動作する最小単位すなわちチップ６４になるよう、単位ダイサー（DAD520：disco社製）に厚さ200μmのダイシングソウ11を取り付け、配線層が形成された基板１、接着剤４、半導体ウエハ６、ウエハ保護膜７を同時に同一面で切断した。
【００５７】
（h）本発明の半導体装置１７を作成した。この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００５８】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、応力緩衝層に低弾性率の多孔質ポリテトラフロロエチレンを用いているため、特に温度サイクル性に優れ、また低吸湿率のため実装時のリフロー不良が発生しない。チップと配線層の電気的接続をメッキによりビア部と配線層の導体部分の形成が１括でできるため量産性に優れる。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。また、本実施例のプロセスでは配線層とチップ上パッドとの間の位置合わせが不要となりさらに製造プロセスが簡略化できる。
【００５９】
（実施例３）
図4（a）は本発明の他の実施例の半導体装置の断面を、（ｂ）は斜視図を表す。以下の工程でこの半導体装置を作製した。
【００６０】
実施例２と同様の工程でビアホールまで形成した後、真空蒸着により銅の膜をビアホール内や多孔質体表面に形成した。これ以降の工程は実施例と同様の工程で半導体ウエハ６および半導体装置１７を作成した。
【００６１】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００６２】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、応力緩衝層に低弾性率の多孔質ポリテトラフロロエチレンを用いているため、特に温度サイクル性に優れ、また低吸湿率のため実装時のリフロー不良が発生しない。導体部を蒸着で形成するため、高純度の導体層が形成でき、電気抵抗を低減できるため電気信号の高速化に対応する。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００６３】
（実施例４）
図５（a）は、本発明の他の実施例になる半導体装置の断面を、（ｂ）は斜視図を表す。以下の工程でこの半導体装置１７を作製した。
【００６４】
多孔質体（３）に層転移法により作成した３次元網目構造を持つ厚さ120μmの多孔質ポリイミドを用い、接着剤およびウエハ保護膜に30μmの熱可塑性ポリイミド（TP-D:カネカ製）を用いて実施例１と同様の方法で半導体ウエハおよび半導体装置を作成した。但し、層間の接着のための加熱圧着は260℃１秒とした。
【００６５】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００６６】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さい。導電性樹脂によりチップと配線層の接続をとることで導体部を低弾性率化でき、応力緩衝層の効果と相まって温度サイクル性に特に優れる。また、多孔質応力緩衝層のため、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００６７】
（実施例５）
図４と同じタイプの半導体装置１７を、以下の工程により作成した。
多孔質体に層転移法により作成した３次元網目構造を持つ厚さ120μmの多孔質ポリイミドを用い、接着剤およびウエハ保護膜に30μmの熱可塑性ポリイミド（TP-D:カネカ製）を用いて実施例２と同様の方法で半導体ウエハ６および半導体装置１７を作成した。
【００６８】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００６９】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。チップと配線層の電気的接続をメッキによりビア部と配線層の導体部分の形成が１括でできるため量産性に優れる。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７０】
（実施例６）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に層転移法により作成した３次元網目構造を持つ厚さ120μmの多孔質ポリイミドを用い、接着剤およびウエハ保護膜に30μmの熱可塑性ポリイミド（TP-D:カネカ製）を用いて実施例３と同様の方法で半導体ウエハおよび半導体装置を作成した。
【００７１】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００７２】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。導体部を蒸着で形成するため、高純度の導体層が形成でき、電気抵抗を低減できるため電気信号の高速化に対応する。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７３】
（実施例７）
図５と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に厚さ100μmのアラミド不織布(サーマウント:デュポン社製)を用い、接着剤およびウエハ保護膜に30μmのゴム変性エポキシ樹脂からなるシートを用いて実施例１と同様の方法で半導体ウエハおよび半導体装置を作成した。接着シートはペットフィルム上にワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かしオルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)とニトリルブタジエンゴム(XER-91：日本合成ゴム)と触媒(トリフェニルフォスフィン：和光純薬社製)とを配合）を塗布、乾燥して作成した。
【００７４】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００７５】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さい。導電性樹脂によりチップと配線層の接続をとることで導体部を低弾性率化でき、応力緩衝層の効果と相まって温度サイクル性に特に優れる。また、多孔質応力緩衝層のため、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７６】
（実施例８）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に厚さ100μmのアラミド不織布(サーマウント:デュポン社製)を用い、接着剤およびウエハ保護膜に30μmのゴム変性エポキシ樹脂からなるシートを用いて実施例２と同様の方法で半導体ウエハおよび半導体装置を作成した。接着シートはペットフィルム上にワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かしオルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)とニトリルブタジエンゴム(XER-91：日本合成ゴム)と触媒(トリフェニルフォスフィン：和光純薬社製)とを配合）を塗布、乾燥して作成した。
【００７７】
この半導体装置１７実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００７８】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００７９】
（実施例９）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
多孔質体に厚さ100μmのアラミド不織布(サーマウント:デュポン社製)を用い、接着剤およびウエハ保護膜に30μmのゴム変性エポキシ樹脂からなるシートを用いて実施例３と同様の方法で半導体ウエハおよび半導体装置を作成した。接着シートはペットフィルム上にワニス（メチルエチルケトン溶媒にビフェニル型エポキシ樹脂(YX-4000：油化シェル社製)を溶かしオルソクレゾールノボラック型フェノール硬化剤(H-1：明和化成社製)を加え一次粒子平均径が12nmの微小フィラ(R974：日本アエロジル社製)とニトリルブタジエンゴム(XER-91：日本合成ゴム)と触媒(トリフェニルフォスフィン：和光純薬社製)とを配合）を塗布、乾燥して作成した。
【００８０】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００８１】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置は反りが小さく、温度サイクル性に優れ、実装時のリフロー不良が発生しない。導体部を蒸着で形成するため、高純度の導体層が形成でき、電気抵抗を低減できるため電気信号の高速化に対応する。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００８２】
（実施例１０）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
図６（ａ）のように、半導体ウエハ６のウエハ上電極が無い部分に多孔質ポリテトラフロロエチレンで多孔質体部分１５を１２０℃５秒で加熱圧着した。この際同時に実施例１と同じウエハ保護膜７をウエハ裏面に貼り付けた。次にウエハ上電極５上に感光性樹脂部はＢＬ−９５００（日立化成製）を用い、感光性材料部分１４をスクリーン印刷し８０℃１０分乾燥させ半導体ウエハを作成した。
【００８３】
この感光性部分を露光現像してビアホールを形成した後180℃で２時間硬化した。これ以降実施例２と同様の工程で半導体ウエハ６および半導体装置１７を作成した。
【００８４】
この半導体装置１７を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００８５】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さく、応力緩衝層に低弾性率の多孔質ポリテトラフロロエチレンを用いているため、特に温度サイクル性に優れ、また低吸湿率のため実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００８６】
（実施例１１）
図４と同じタイプの半導体装置１７を以下の工程により作成した。
図６（ｂ）のように、半導体ウエハ６のウエハ上電極が無い部分に、半導体ウエハと接着するための熱可塑性ポリイミド接着層が形成された１５０μｍの３次元網目構造を持つ多孔質ポリイミドの多孔質体部分１５を配置し、ウエハ上電極５上に異方導電性フィルム（ＡＳＭＡＴ：日東電工製）を用い異方導電性部分１６を配置した後、２６０℃２秒で加熱圧着し半導体ウエハを作成した。この際熱可塑性ポリイミドのウエハ保護膜７をウエハ裏面に貼り付けた。これ以降実施例２と同様の工程で半導体ウエハ６および半導体装置１７を作成した。
【００８７】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００８８】
本実施例で作成した半導体ウエハ６は反りが5μm以下で小さい。また、本実施例で作成した半導体装置１７は反りが小さい。チップと配線層間の導体部を異方導電性材を用いることで導体部の低弾性率化が可能になり、応力緩衝層の効果との相乗効果によりさらに温度サイクル性に優れる。また、多孔質応力緩衝層により実装時のリフロー不良が発生しない。また落下試験でもチップの欠けなど不良が発生しない。更にパッケージサイズがチップと同等にでき、本実施例の半導体ウエハよりダイシングするだけでパッケージが得られるため量産性に優れている。
【００８９】
（実施例12）
図７（a）に本発明の半導体モジュールの断面図、（b）に斜視図を示す。以下の工程により本発明の半導体モジュールを作成した。
【００９０】
実施例１と実施例２で作成した半導体装置１７を、４層配線のビルドアップ実装基板１８上の所定の場所にフラックスを介し搭載した後、240℃で３秒間リフロー処理した。
【００９１】
本実施例で作成した半導体モジュールは、実装時のリフロー工程でも不良は発生しない。また、温度サイクル試験でも不良が発生しない。
【００９２】
（比較例１）
図８の半導体装置を以下の工程により作成し、評価した。
実施例１と同様の方法で配線層を形成後、ダイボンディング剤19を介し半導体チップ20接着した。次に超音波を用い配線層とチップを金ワイヤ21で電気的に接続した。トランスファモールド法によりチップおよび配線層の接合部をエポキシ系の封止材22で樹脂モールドした。最後に外部電極を形成して半導体装置を作成した。
【００９３】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００９４】
本比較例の場合、封止部が片面であるためパッケージ反りが大きい。また応力緩衝層を持たないため温度サイクル時に断線不良が発生する。さらに蒸気を逃がす多孔質構造を有しないためリフロー不良が発生する。また、チップと配線の接続をワイヤボンディングにより接続するためパッケージサイズがチップサイズより大きくなる。
【００９５】
（比較例２）
図９の半導体装置を以下の工程により作成し、評価した。
実施例１と同様の方法で配線層を形成後、この上に印刷法によりシリコン系ゴムで緩衝層を作成した。この緩衝層23上にシリコン系接着剤を塗布し半導体チップを接着した。２６は金めっきリードである。チップと配線層を超音波で接合した後、シリコン系の封止材22で接合部を封止した。最後に外部電極10を形成して半導体装置を作成した。
【００９６】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【００９７】
本比較例の場合、応力緩衝層にシリコン系材料を用いたために温度サイクル時のエラストマ層の変位によりチップと配線層をつなぐリード部に応力が集中し断線不良が発生。また、チップ裏面に保護膜を持たないために落下試験にてチップクラック等の不良が発生した。また、リード部を封止する部分がチップより大きくなりパッケージサイズがチップサイズより大きい。
【００９８】
（比較例３）
図10の半導体装置を以下の工程により作成し、評価した。
半導体ウエハの電極部分５にメッキバンプ24を形成する。次に半導体ウエハと基本的に同じ大きさのエポキシ系配線基板25を位置合わせしてメッキバンプ24を介して電気的に接合する。配線基板と半導体ウエハの間に液状のエポキシ樹脂系の封止材22を流し込み硬化させる。配線基板25に外部電極10を形成した後、ダイシングを行い半導体装置を作成した。
【００９９】
この半導体装置を実装基板に実装し−55℃〜125℃での温度サイクル試験を実施した。実装基板はガラス布基材エポキシ銅張積層板FR-4（MC-E-67：日立化成社製）を用いた。また、温度85℃、相対湿度85％の雰囲気中で48時間吸湿させた後、240℃５秒のリフロー試験を実施した。１mの高さから厚さ５mmのガラス板上に落下させた時のチップクラック等の外観検査を行った。更にチップ面積に対するパッケージ面積の評価を行った。更にパッケージの反り量も評価した。結果を前記表１に示す。
【０１００】
本比較例の場合、チップ裏面に保護膜が無いため、ウエハ及びパッケージの反りが大きく、落下試験でもチップクラック等の不良が発生。また、応力緩衝層を持たないために温度サイクル試験で導通不良発生。また、封止部分が圧力解放のための多孔質構造になって無いためリフロー時に不良が発生した。
【０１０１】
前記各実施例に示した本発明の半導体装置は比較例１、３の半導体装置と比べて応力緩衝層の存在により外部電極に生じる応力が小さく1000サイクル時点の不良発生率が低い。また、応力緩衝層に多孔質体を用いているため実装リフロー時の不良が発生しない。また、半導体チップ裏面の保護膜の存在により比較例１、３に比べパッケージの反りが少ない。さらに比較例２、３に比べ落下試験によるチップの欠けや割れによる不良率が小さい。半導体ウエハ、応力緩衝層、配線層を同一面で切断し個片化するため、比較例１、２に比べチップ面積に対するパッケージ面積が小さい。
【０１０２】
【発明の効果】
本発明の半導体装置は、外部電極とチップの間に多孔質の応力緩衝層を有し、かつ、チップ裏面に保護膜が形成されているため、半導体装置の反りが少なく、しかも、落下時のチップ端部の欠けや割れが発生しにくい。
【０１０３】
また、本発明の半導体装置は、外部電極とチップの間に多孔質の応力緩衝層を有するため、実装後の温度サイクルによる外部電極の断線が発生しない。
【０１０４】
更に、上記緩衝層が連続気泡構造体又は３次元網目構造を有するため、実装リフロー時に発生する水蒸気がこのコア層を介して半導体装置外部に解放され、実装時に配線回路が形成された基板の膨れや破裂を生じることがない。
【０１０５】
また、本発明の半導体装置の製造方法により、ウエハ単位で一括して組立加工するためパッケージサイズがチップサイズと等しく、量産性に優れる。
【０１０６】
さらに、本発明の半導体ウエハにより、上記のような信頼性の高い半導体装置を量産することが可能となる。また、本発明の半導体モジュールは、本発明の半導体装置が搭載されているため信頼性が高い。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置およびその製造工程の断面模式図である。
【図２】図１の製造工程により得られた本発明による半導体ウエハの斜視図である。
【図３】本発明の他の実施例によるに半導体装置およびその製造工程の断面模式図である。
【図４】本発明の他の実施例による半導体装置の一例を示し、（a）は断面模式図、（b）は斜視図である。
【図５】本発明の他の実施例による半導体装置の一例を示し、（a）は断面模式図、（b）は斜視図である。
【図６】本発明の他の実施例による半導体装置の製造工の一部を示す斜視図である。
【図７】本発明による半導体モジュールの一例を示し、（a）は断面模式図、（b）は斜視図である。
【図８】比較例としての半導体装置の一例を示す断面模式図である。
【図９】比較例としての半導体装置の一例を示す断面模式図である。
【図１０】比較例としての半導体装置の一例を示す断面模式図である。
【図１１】本発明に用いられる半導体チップの電極配置模式図である。
【符号の説明】
１…絶縁基板、２…配線、３…多孔質体、４…接着剤、５…ウエハ上電極、６…半導体ウエハ、７…ウエハ保護膜、８…ビアホール、９…導体部、10…外部電極、１１…ダイシングソウ、１２…メッキ膜、１３…ソルダーーレジスト膜、１４…感光性材料部分、１５…多孔質体部分、１６…異方導電性部分、１７…半導体装置、１８…実装基板、１９…ダイボンディング剤、２０…半導体チップ、２１…金ワイヤ、２２…封止材、２３…緩衝層、６２…チップエリア、６４…チップ
Claims (17)
- 半導体チップと、該半導体チップの回路及び電極が形成された側の面上に設けられた多孔質の応力緩和層と、該応力緩和層の上に設けられ前記電極に接続された配線層と、該配線層上に設けられた外部電極とを有する半導体装置において、
前記半導体チップの前記応力緩和層とは反対側の面上に保護膜を有し、前記応力緩和層、前記半導体チップ及び前記保護膜の各側面が同一面上で外部に露出していることを特徴とする半導体装置。 - 半導体チップの回路及び電極が形成された面上に多孔質の応力緩衝層を有し、前記応力緩衝層上に配線層を有し、前記半導体チップ上の電極と前記配線層との間にビアホールを有し、該ビアホール内に前記配線層と前記電極とを電気的に接続するための導体部を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記半導体チップの回路及び電極が形成された面の反対側の面に保護膜を有し、前記応力緩衝層、前記半導体チップ及び前記保護膜の側面が同一面上で外部に露出していることを特徴とする半導体装置。
- 請求項１又は２の半導体装置において、前記保護膜が、前記応力緩和層と同等の線膨張係数を有することを特徴とする半導体装置。
- 請求項２に記載の半導体装置において、前記応力緩衝層は、多孔質ポリテトラフロロエチレンから構成されていることを特徴とする半導体装置。
- 請求項２に記載の半導体装置において、前記ビアホール内の前記導体部は、導電性樹脂から構成されていることを特徴とする半導体装置。
- 請求項２に記載の半導体装置において、前記ビアホール内の前記導体部は、メッキにより形成された導電体であることを特徴とする半導体装置。
- 請求項２に記載の半導体装置において、前記ビアホール内の前記導体部は、蒸着により形成された導電体であることを特徴とする半導体装置。
- 半導体チップの回路及び電極が形成された面上に多孔質の応力緩衝層を有し、前記応力緩衝層上に配線層を有し、前記半導体チップ上の電極と前記配線層との間に電気的接続のための異方性導電材を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記半導体チップの回路及び電極を有した面の反対側の面に保護膜を有し、前記応力緩衝層、前記半導体チップ及び前記保護膜の側面が同一面上で外部に露出していることを特徴とする半導体装置。
- 夫々回路及び電極を有する複数のチップエリアと、該チップエリアの回路及び電極が形成された側の面上に設けられた多孔質の応力緩和層を有し、前記応力緩衝層上に配線層を有し、前記電極と前記配線層との間にビアホールを有し、該ビアホール内に前記配線層と前記電極とを電気的に接続するための導体部を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、
前記チップエリアの前記応力緩和層とは反対側の面上に、保護膜を有することを特徴とする半導体ウエハ。 - 請求項９に記載の半導体ウエハにおいて、前記保護膜が、前記応力緩和層と同等の線膨張係数を有することを特徴とする半導体ウエハ。
- 請求項９に記載の半導体ウエハおいて、前記応力緩衝層は、多孔質ポリテトラフロロエチレンから構成されていることを特徴とする半導体ウエハ。
- 請求項９に記載の半導体ウエハおいて、前記ビアホール内の前記導体部は、導電性樹脂から構成されていることを特徴とする半導体ウエハ。
- 請求項９に記載の半導体ウエハおいて、前記ビアホール内の前記導体部は、メッキにより形成された導電体であることを特徴とする半導体ウエハ。
- 請求項９に記載の半導体ウエハおいて、前記ビアホール内の前記導体部は、蒸着により形成された導電体であることを特徴とする半導体ウエハ。
- 夫々回路及び電極を有する複数のチップエリアと、該チップエリアの回路及び電極が形成された側の面上に設けられた多孔質の応力緩衝層とを有し、該応力緩衝層上に配線層を有し、前記チップエリア上の電極と前記配線層との間に電気的接続のための異方性導電材を有し、前記配線上の所定の場所にグリットアレイ状に外部電極を有し、前記チップエリアの回路及び電極を有した面の反対側の面に保護膜を有していることを特徴とする半導体ウエハ。
- 多孔質の応力緩衝層上に配線層を形成する工程と、
前記配線層を有した前記応力緩衝層をチップエリアの電極を有している側に貼り付ける工程と、
前記チップエリアの電極を有している側の反対側に保護膜を形成する工程と、
前記応力緩衝層にビアホールを形成する工程と、
前記ビアホール内に導体部を形成する工程と、
前記配線層上に外部電極を形成する工程と、
前記チップエリアと前記配線を有した基板と前記保護膜を、切断後に得られる半導体装置が動作する最小単位になるよう同一面で切断する工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 請求項１ないし８のいずれかに記載の半導体装置を複数個搭載したことを特徴とする半導体モジュール。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30755498A JP3661444B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
| SG9905306A SG85141A1 (en) | 1998-10-28 | 1999-10-20 | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device |
| TW088118155A TW445528B (en) | 1998-10-28 | 1999-10-20 | Semiconductor device, semiconductor wafer, semiconductor module and manufacturing method for semiconductor device |
| MYPI99004556A MY125437A (en) | 1998-10-28 | 1999-10-21 | Semiconductor device, semiconductor wafer, semiconductor module and a method of manufacturing semiconductor device |
| KR1019990046103A KR100670751B1 (ko) | 1998-10-28 | 1999-10-22 | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 |
| US09/429,297 US6888230B1 (en) | 1998-10-28 | 1999-10-28 | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device |
| CNB991273842A CN100487888C (zh) | 1998-10-28 | 1999-10-28 | 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法 |
| US10/861,523 US7217992B2 (en) | 1998-10-28 | 2004-06-07 | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30755498A JP3661444B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133683A JP2000133683A (ja) | 2000-05-12 |
| JP3661444B2 true JP3661444B2 (ja) | 2005-06-15 |
Family
ID=17970493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30755498A Expired - Fee Related JP3661444B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6888230B1 (ja) |
| JP (1) | JP3661444B2 (ja) |
| KR (1) | KR100670751B1 (ja) |
| CN (1) | CN100487888C (ja) |
| MY (1) | MY125437A (ja) |
| SG (1) | SG85141A1 (ja) |
| TW (1) | TW445528B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
| JP2003139956A (ja) * | 1999-02-26 | 2003-05-14 | Asahi Glass Co Ltd | 位相差素子、光学素子および光ヘッド装置 |
| FR2806189B1 (fr) * | 2000-03-10 | 2002-05-31 | Schlumberger Systems & Service | Circuit integre renforce et procede de renforcement de circuits integres |
| JP3610887B2 (ja) * | 2000-07-03 | 2005-01-19 | 富士通株式会社 | ウエハレベル半導体装置の製造方法及び半導体装置 |
| JP2002057252A (ja) * | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR100679816B1 (ko) * | 2001-01-03 | 2007-02-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| JP4638614B2 (ja) * | 2001-02-05 | 2011-02-23 | 大日本印刷株式会社 | 半導体装置の作製方法 |
| JP4103342B2 (ja) * | 2001-05-22 | 2008-06-18 | 日立電線株式会社 | 半導体装置の製造方法 |
| DE10202881B4 (de) * | 2002-01-25 | 2007-09-20 | Infineon Technologies Ag | Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips |
| US7169685B2 (en) * | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
| AU2003236251A1 (en) * | 2002-04-17 | 2003-10-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for assembling the same |
| JP3825370B2 (ja) * | 2002-05-24 | 2006-09-27 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
| TW546805B (en) * | 2002-07-18 | 2003-08-11 | Advanced Semiconductor Eng | Bumping process |
| JP2005026363A (ja) | 2003-06-30 | 2005-01-27 | Toshiba Corp | 半導体装置とその製造方法 |
| JP4462997B2 (ja) * | 2003-09-26 | 2010-05-12 | 株式会社ディスコ | ウェーハの加工方法 |
| KR100604334B1 (ko) * | 2003-11-25 | 2006-08-08 | (주)케이나인 | 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법 |
| JP4470504B2 (ja) * | 2004-02-03 | 2010-06-02 | 株式会社デンソー | 積層型圧電素子及びその製造方法 |
| JP5170915B2 (ja) * | 2005-02-25 | 2013-03-27 | 株式会社テラミクロス | 半導体装置の製造方法 |
| TWI262565B (en) * | 2005-10-31 | 2006-09-21 | Ind Tech Res Inst | Protecting structure and method for manufacturing electronic packaging joints |
| JP4929784B2 (ja) * | 2006-03-27 | 2012-05-09 | 富士通株式会社 | 多層配線基板、半導体装置およびソルダレジスト |
| WO2008044537A1 (en) | 2006-10-05 | 2008-04-17 | Nec Corporation | Semiconductor package and method for producing semiconductor package |
| EP1970951A3 (en) * | 2007-03-13 | 2009-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20090042574A (ko) * | 2007-10-26 | 2009-04-30 | 삼성전자주식회사 | 반도체 모듈 및 이를 구비하는 전자 장치 |
| US7482180B1 (en) * | 2008-04-29 | 2009-01-27 | International Business Machines Corporation | Method for determining the impact of layer thicknesses on laminate warpage |
| TW201018340A (en) * | 2008-10-30 | 2010-05-01 | Nan Ya Printed Circuit Board | Method for improving yield of solder bumps |
| US9082708B2 (en) | 2009-10-09 | 2015-07-14 | Sumitomo Bakelite Co., Ltd. | Semiconductor device |
| JP2015015442A (ja) * | 2013-07-08 | 2015-01-22 | 三菱電機株式会社 | 半導体装置 |
| JP6484983B2 (ja) * | 2014-09-30 | 2019-03-20 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| TWI555145B (zh) * | 2014-12-31 | 2016-10-21 | 矽品精密工業股份有限公司 | 基板結構 |
| US10651103B2 (en) | 2016-10-28 | 2020-05-12 | Qorvo Us, Inc. | Environmental protection for wafer level and package level applications |
| US11877505B2 (en) | 2020-10-15 | 2024-01-16 | Qorvo Us, Inc. | Fluorinated polymers with low dielectric loss for environmental protection in semiconductor devices |
| CN115148609B (zh) * | 2022-09-05 | 2022-11-08 | 山东中清智能科技股份有限公司 | 一种散热型功率模块及其制备方法 |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
| DE3914172A1 (de) * | 1989-04-28 | 1990-10-31 | Hartmut Lohmeyer | Sitzmoebel |
| JP3061059B2 (ja) * | 1989-08-07 | 2000-07-10 | ジャパンゴアテックス株式会社 | Ｉｃパッケージ |
| JPH03136338A (ja) * | 1989-10-23 | 1991-06-11 | Mitsubishi Electric Corp | 半導体装置およびその製造のためのロウ付け方法 |
| JPH0521655A (ja) * | 1990-11-28 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置および半導体装置用パツケージ |
| US5002359A (en) * | 1990-05-22 | 1991-03-26 | W. L. Gore & Associates, Inc. | Buffered insulated optical waveguide fiber cable |
| US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| JP2927982B2 (ja) * | 1991-03-18 | 1999-07-28 | ジャパンゴアテックス株式会社 | 半導体装置 |
| WO1994018701A1 (en) * | 1993-02-05 | 1994-08-18 | W.L. Gore & Associates, Inc. | Stress-resistant semiconductor chip-circuit board interconnect |
| US5435876A (en) * | 1993-03-29 | 1995-07-25 | Texas Instruments Incorporated | Grid array masking tape process |
| JP3410202B2 (ja) | 1993-04-28 | 2003-05-26 | 日本テキサス・インスツルメンツ株式会社 | ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法 |
| US5641997A (en) * | 1993-09-14 | 1997-06-24 | Kabushiki Kaisha Toshiba | Plastic-encapsulated semiconductor device |
| US5449427A (en) * | 1994-05-23 | 1995-09-12 | General Electric Company | Processing low dielectric constant materials for high speed electronics |
| JP2792532B2 (ja) * | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
| JP2581017B2 (ja) * | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH08172159A (ja) | 1994-12-16 | 1996-07-02 | Hitachi Ltd | 半導体集積回路装置の製造方法、それに用いるウエハ搬送治具および半導体集積回路装置 |
| JPH08262487A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| JPH09107048A (ja) * | 1995-03-30 | 1997-04-22 | Mitsubishi Electric Corp | 半導体パッケージ |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JP3467611B2 (ja) * | 1995-09-29 | 2003-11-17 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
| US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
| US6010769A (en) * | 1995-11-17 | 2000-01-04 | Kabushiki Kaisha Toshiba | Multilayer wiring board and method for forming the same |
| KR100274333B1 (ko) * | 1996-01-19 | 2001-01-15 | 모기 쥰이찌 | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 |
| JP3621182B2 (ja) * | 1996-02-23 | 2005-02-16 | 株式会社シチズン電子 | チップサイズパッケージの製造方法 |
| JP3376203B2 (ja) * | 1996-02-28 | 2003-02-10 | 株式会社東芝 | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 |
| JP2843315B1 (ja) * | 1997-07-11 | 1999-01-06 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP3195236B2 (ja) * | 1996-05-30 | 2001-08-06 | 株式会社日立製作所 | 接着フィルムを有する配線テープ，半導体装置及び製造方法 |
| JPH1027827A (ja) * | 1996-07-10 | 1998-01-27 | Toshiba Corp | 半導体装置の製造方法 |
| JP3287233B2 (ja) * | 1996-09-27 | 2002-06-04 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6482673B2 (en) * | 1996-10-17 | 2002-11-19 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate |
| TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| TW459323B (en) * | 1996-12-04 | 2001-10-11 | Seiko Epson Corp | Manufacturing method for semiconductor device |
| KR100222299B1 (ko) * | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
| WO1998040915A1 (fr) * | 1997-03-10 | 1998-09-17 | Seiko Epson Corporation | Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime |
| JPH10270624A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | チップサイズパッケージ及びその製造方法 |
| JPH10303327A (ja) | 1997-04-23 | 1998-11-13 | Yamaichi Electron Co Ltd | 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法 |
| JP3955659B2 (ja) * | 1997-06-12 | 2007-08-08 | リンテック株式会社 | 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置 |
| KR100211421B1 (ko) * | 1997-06-18 | 1999-08-02 | 윤종용 | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 |
| JP3405136B2 (ja) * | 1997-08-06 | 2003-05-12 | 松下電器産業株式会社 | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 |
| US6353182B1 (en) * | 1997-08-18 | 2002-03-05 | International Business Machines Corporation | Proper choice of the encapsulant volumetric CTE for different PGBA substrates |
| JP3152180B2 (ja) * | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5920769A (en) * | 1997-12-12 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for processing a planar structure |
| US6107107A (en) * | 1998-03-31 | 2000-08-22 | Advanced Micro Devices, Inc. | Analyzing an electronic circuit formed upon a frontside surface of a semiconductor substrate by detecting radiation exiting a backside surface coated with an antireflective material |
| US6130472A (en) * | 1998-07-24 | 2000-10-10 | International Business Machines Corporation | Moisture and ion barrier for protection of devices and interconnect structures |
| JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
-
1998
- 1998-10-28 JP JP30755498A patent/JP3661444B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-20 SG SG9905306A patent/SG85141A1/en unknown
- 1999-10-20 TW TW088118155A patent/TW445528B/zh not_active IP Right Cessation
- 1999-10-21 MY MYPI99004556A patent/MY125437A/en unknown
- 1999-10-22 KR KR1019990046103A patent/KR100670751B1/ko not_active IP Right Cessation
- 1999-10-28 CN CNB991273842A patent/CN100487888C/zh not_active Expired - Fee Related
- 1999-10-28 US US09/429,297 patent/US6888230B1/en not_active Expired - Fee Related
-
2004
- 2004-06-07 US US10/861,523 patent/US7217992B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040217453A1 (en) | 2004-11-04 |
| CN100487888C (zh) | 2009-05-13 |
| KR20000029261A (ko) | 2000-05-25 |
| US6888230B1 (en) | 2005-05-03 |
| CN1260590A (zh) | 2000-07-19 |
| TW445528B (en) | 2001-07-11 |
| JP2000133683A (ja) | 2000-05-12 |
| KR100670751B1 (ko) | 2007-01-18 |
| SG85141A1 (en) | 2001-12-19 |
| MY125437A (en) | 2006-08-30 |
| US7217992B2 (en) | 2007-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| KR100327491B1 (ko) | 프린트배선판 및 그 제조방법 | |
| US6433440B1 (en) | Semiconductor device having a porous buffer layer for semiconductor device | |
| JP2001210761A (ja) | 半導体装置及びその製造方法 | |
| JP2002246757A (ja) | 多層プリント配線板の製造方法 | |
| JP2001230341A (ja) | 半導体装置 | |
| US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
| JP4248157B2 (ja) | 多層プリント配線板 | |
| JP4137389B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP2002246756A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4127884B2 (ja) | 半導体装置 | |
| JP2002185145A (ja) | 多層プリント配線板およびその製造方法 | |
| JP3852405B2 (ja) | 半導体パッケージの製造方法 | |
| JP3768653B2 (ja) | 半導体装置 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP2000223613A (ja) | 半導体装置 | |
| JP2002246761A (ja) | 半導体素子を内蔵した多層プリント配線板 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |