JP2002246761A - 半導体素子を内蔵した多層プリント配線板 - Google Patents

半導体素子を内蔵した多層プリント配線板

Info

Publication number
JP2002246761A
JP2002246761A JP2001123875A JP2001123875A JP2002246761A JP 2002246761 A JP2002246761 A JP 2002246761A JP 2001123875 A JP2001123875 A JP 2001123875A JP 2001123875 A JP2001123875 A JP 2001123875A JP 2002246761 A JP2002246761 A JP 2002246761A
Authority
JP
Japan
Prior art keywords
resin
layer
chip
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001123875A
Other languages
English (en)
Other versions
JP4785268B2 (ja
Inventor
Hajime Sakamoto
一 坂本
Touto O
東冬 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001123875A priority Critical patent/JP4785268B2/ja
Publication of JP2002246761A publication Critical patent/JP2002246761A/ja
Application granted granted Critical
Publication of JP4785268B2 publication Critical patent/JP4785268B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 電気的接続性や信頼性を向上させる半導体素
子を内蔵した多層プリント配線板を提案する。 【解決手段】 ＩＣチップ２０の直上外の領域Ｒ２に半
田バンプ７６を配設することによって、セラミックから
成り熱膨張係数の小さなＩＣチップ２０と、樹脂から成
る熱膨張係数の大きな層間絶縁層５０、１５０、２５０
およびソルダーレジスト層７０との熱膨張による影響を
小さくできる。これにより、半田バンプ７６の周囲など
に発生する剥離、クラックを防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビルドアップ多層
プリント配線板に関し、特にＩＣチップなどの電子部品
を内蔵する多層プリント配線板に関するのもである。
【０００２】
【従来の技術】ＩＣチップは、ワイヤーボンディング、
ＴＡＢ、フリップチップなどの実装方法によって、プリ
ント配線板との電気的接続を取っていた。ワイヤーボン
ディングは、プリント配線板にＩＣチップを接着剤によ
りダイボンディングさせて、該プリント配線板のパッド
とＩＣチップのパッドとを金線などのワイヤーで接続さ
せた後、ＩＣチップ並びにワイヤーを守るために熱硬化
性樹脂あるいは熱可塑性樹脂などの封止樹脂を施してい
た。ＴＡＢは、ＩＣチップのバンプとプリント配線板の
パッドとをリードと呼ばれる線を半田などによって一括
して接続させた後、樹脂による封止を行っていた。フリ
ップチップは、ＩＣチップとプリント配線板のパッド部
とをバンプを介して接続させて、バンプとの隙間に樹脂
を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、それぞ
れの実装方法は、ＩＣチップとプリント配線板の間に接
続用のリード部品（ワイヤー、リード、バンプ）を介し
て電気的接続を行っている。それらの各リード部品は、
切断、腐食し易く、これにより、ＩＣチップとの接続が
途絶えたり、誤作動の原因となることがあった。また、
それぞれの実装方法は、ＩＣチップを保護するためにエ
ポキシ樹脂等の熱可塑性樹脂によって封止を行っている
が、その樹脂を充填する際に気泡を含有すると、気泡が
起点となって、リード部品の破壊やＩＣパッドの腐食、
信頼性の低下を招いてしまう。熱可塑性樹脂による封止
は、それぞれの部品に合わせて樹脂装填用プランジャ
ー、金型を作成する必要が有り、また、熱硬化性樹脂で
あってもリード部品、ソルダーレジストなどの材質など
を考慮した樹脂を選定しなくては成らないために、それ
ぞれにおいてコスト的にも高くなる原因にもなった。
【０００４】このため基板内に半導体素子を埋め込む技
術が種々提案されている。基板に半導体素子を埋め込ん
で、その上層にビルドアップ層を形成させることにより
電気的接続を取る技術としては、特開平９−３２１４０
８号（ＵＳＰ５８７５１００）、特開平１０−２５６４
２９号、特開平１１−１２６９７８号、などが提案され
ている。
【０００５】特開平９−３２１４０８号（ＵＳＰ５８７
５１００）では、ダイパッド上にスタッドバンプを形成
した半導体素子をプリント配線板に内蔵して、スタッド
バンプ上に配線を形成して電気的接続を取っていた。し
かし、このスタッドバンプの高さのばらつきが大きいた
め、接続性に問題があった。また、このスタッドバンプ
をボンディングにより一つ一つ植設しており、生産性に
も問題があった。
【０００６】特開平１０−２５６４２９号では、セラミ
ック基板に半導体素子を内蔵して、フリップチップ形態
により電気的接続を取っていた。しかし、セラミックは
外形加工性が悪く、半導体素子の納まりがよくない。ま
た、該バンプの高さのばらつきが大きいため、接続性に
問題があった。
【０００７】特開平１１−１２６９７８号では、バイア
ホールを介して積蔵された多層プリント配線板の空隙の
収容部に半導体素子を内蔵して、導体回路と接続を取っ
ていた。しかし、収容部が空隙であるため、位置ずれを
引き起こしやすく、接続性に問題があった。また、ダイ
パッドと導体回路とを直接接続させているため、ダイパ
ッドに酸化被膜ができやすく、絶縁抵抗が上昇する問題
もあった。
【０００８】また、半導体素子を埋め込み、収容、収納
された基板で構成された多層プリント配線板をパッケー
ジ基板、チップセットなどとして用いる場合には、外部
基板（いわゆるマザーボード、ドータボードと呼ばれる
もの）と電気接続させることによって、機能を発揮する
ことができる。そのため、該多層プリント配線板には、
ＢＧＡや導電性接続ピン（ＰＧＡ）を配設することが必
要となる。このＢＧＡ、ＰＧＡは、多層プリント配線板
の表層のソルダーレジスト層に、半田パッドを配設する
ことで形成される。
【０００９】しかしながら、半導体素子を埋め込んだ基
板で表層に半田バンプを配設して、外部基板と電気的に
接続させて機能試験や信頼性試験を行うと、層間絶縁
層、ソルダーレジスト層、層間樹脂絶縁層やソルダーレ
ジスト、半田バンプおよび半田バンプの周囲（半田層や
耐食金属などを意図する）にクラック、剥離が発生し
て、半田バンプの脱落や位置ずれが確認された。特に、
層間絶縁層を貫通して、半導体素子のパッドにクラック
が発生しているものも確認された。したがって、半導体
素子を内蔵する多層プリント配線板においては、半田バ
ンプと導体回路との電気的接続性や信頼性の低下が明ら
かになった。
【００１０】本発明は上述した課題を解決するためにな
されたものであり、その目的とするところは、電気的接
続性や信頼性の高い多層プリント配線板、特に、半導体
素子が内蔵された多層プリント配線板を提案することを
目的とする。
【００１１】
【課題を解決するための手段】上記した目的を達成する
ため、請求項１に記載の多層プリント配線板では、半導
体素子が埋め込み、収容又は収納された基板上に層間絶
縁層と導体層とが繰り返し形成され、前記層間絶縁層に
は、バイアホールが形成され、前記バイアホールを介し
て電気的接続される多層プリント配線板において、前記
基板内の半導体素子の直上以外の領域にのみ外部接続端
子（ＢＧＡ／ＰＧＡ）を形成したことを技術的特徴とす
る。
【００１２】請求項１の発明では、多層プリント配線板
の半導体素子が内蔵された基板上の領域と、半導体素子
が内蔵されていない基板上の領域とを区別する。そし
て、半導体素子が内蔵されていない基板上の領域に外部
接続端子（ＢＧＡ／ＰＧＡ）を配設する。上述した外部
接続端子（ＢＧＡ／ＰＧＡ）の周囲などに発生した剥
離、クラックは、半導体素子、外部基板、層間絶縁層お
よびソルダーレジスト層の熱膨張係数の差から生じてい
る。即ち、セラミックから成る半導体素子および外部基
板は、熱膨張係数が小さく、熱膨張による伸びは小さ
い。一方、樹脂から成る層間絶縁層およびソルダーレジ
スト層は、半導体素子および外部基板と比較して熱膨張
係数が大きいため、熱膨張による伸びは大きい。この熱
膨張係数の差によって、外部接続端子（ＢＧＡ／ＰＧ
Ａ）の周囲などに応力が集中して剥離、クラックが発生
する。つまり、半導体素子の内蔵されていない基板上の
領域に外部接続端子（ＢＧＡ／ＰＧＡ）を配設すること
によって、熱膨張による影響を小さくできるため、外部
接続端子（ＢＧＡ／ＰＧＡ）の周囲などに発生する剥
離、クラックを防止できる。したがって、外部接続端子
（ＢＧＡ／ＰＧＡ）の脱落や位置ずれを防止して、電気
的接続性や信頼性を向上させることが可能となる。
【００１３】ここで、外部接続端子とは、ＩＣチップを
実装した基板において、外部基板、いわゆるマザーボー
ド、ドータボードとの接続を取るための端子を意味す
る。懸案の端子とは、ＢＧＡ、ＰＧＡ及び半田バンプを
言う。
【００１４】請求項２の発明では、請求項１に記載の多
層プリント配線板において、前記半導体素子のパッド部
分には、最下層の前記層間絶縁層に形成された前記バイ
アホールと接続するためのトランジション層を形成した
ことを技術的特徴とする。
【００１５】請求項２の発明では、半導体素子のパッド
を覆うようにしてトランジション層を形成させている。
ＩＣチップのダイパッドにトランジション層を設ける理
由は、次の通りである。ＩＣチップのダイパッドは一般
的にアルミニウムなどで製造されている。トランジショ
ン層を形成させていないダイパッドのままで、フォトエ
ッチングにより層間絶縁層のバイアホールを形成させた
時、ダイパッドのままであれば露光、現像後にダイパッ
ドの表層に樹脂が残りやすかった。それに、現像液の付
着によりダイパッドの変色を引き起こした。一方、レー
ザの場合、ビア径がダイパッド径より大きいときには、
ダイパッド及びパシベーション（ＩＣの保護膜）がレー
ザによって破壊される。また、後工程に、酸や酸化剤あ
るいはエッチング液に浸漬させたり、種々のアニール工
程を経ると、ＩＣチップのダイパッドの変色、溶解が発
生した。更に、ＩＣチップのダイパッドは、２０〜６０
μｍ程度の径で作られており、バイアホールはそれより
大きいので位置ずれの際に未接続が発生しやすい。
【００１６】これに対して、ダイパッド上に銅等からな
るトランジション層を設けることで、溶剤の使用が可能
となりダイパッド上の樹脂残りを防ぐことができる。ま
た、後工程の際に酸や酸化剤あるいはエッチング液に浸
漬させたり、種々のアニール工程を経てもダイパッドの
変色、溶解が発生しない。ダイパッドの酸化皮膜の形成
を防げる。これにより、ダイパッドとバイアホールとの
接続性や信頼性を向上させる。更に、ＩＣチップのダイ
パッド上に２０μｍよりも大きな径のトランジション層
を介在させることで、バイアホールを確実に接続させる
ことができる。望ましいのは、トランジション層は、バ
イアホール径と同等以上のものがよい。
【００１７】また、パッドより大きいトランジション層
を形成させることによって、検査用プローブピンが接触
しやすくなり、検査を容易に行える。即ち、半導体素子
を基板に内蔵する前もしくはその後に検査を行えるた
め、予め製品の可否を判定することができる。したがっ
て、生産性の向上やコストの低減が可能となる。つま
り、トランジション層を備える半導体素子は、プリント
配線板の埋め込み、収容、収納するための半導体素子で
あるといえる。
【００１８】本発明で定義されているトランジション層
について説明する。トランジション層は、半導体素子で
あるＩＣチップとプリント配線板とを直接に接続を取る
ため、設けられた中間の仲介層を意味する。その特徴と
して、ダイパッド上に薄膜層を形成し、その上に厚付け
層が形成されてなる、少なくとも２層以上の金属層で形
成されている。そして、半導体素子であるＩＣチップの
ダイパッドよりも大きくさせる。それによって、電気的
接続や位置合わせ性を向上させるものであり、かつ、ダ
イパッドにダメージを与えることなくレーザやフォトエ
ッチングによるバイアホール加工を可能にするものであ
る。そのため、ＩＣチップのプリント配線板への埋め込
み、収容、収納や接続を確実にすることができる。ま
た、トランジション層には、直接、プリント配線板の導
体回路である金属を形成することを可能にする。その導
体回路の一例としては、層間絶縁層のバイアホールや基
板上のスルーホールなどがある。
【００１９】トランジション層は、次のように形成され
る。ＩＣチップの全面に蒸着、スパッタリングなどを行
い、全面に導電性の金属膜（第１薄膜層）を形成させ
る。その金属としては、スズ、クロム、チタン、ニッケ
ル、亜鉛、コバルト、金、銅などがよい。厚みとして
は、０．００１〜２．０μｍの間で形成させるのがよ
い。０．００１μｍ未満では、全面に均一に積層できな
い。２．０μｍを越えるものを形成させることは困難で
あり、効果が高まるのもでもなかった。クロムの場合に
は０．１μｍの厚みが望ましい。特に、０．０１〜１．
０μｍが望ましい。特に、ニッケル、クロム、チタンで
形成するのがよい。界面から湿分の侵入がなく、金属密
着性に優れるからである。
【００２０】第１薄膜層により、ダイパッドの被覆を行
い、トランジション層とＩＣチップにダイパッドとの界
面の密着性を高めることができる。また、これら金属で
ダイパッドを被覆することで、界面への湿分の侵入を防
ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高める
ことができる。また、この第１薄膜層によって、リード
のない実装方法によりＩＣチップとの接続を取ることが
できる。ここで、クロム、チタンを用いることが、界面
への湿分の侵入を防ぐために望ましい。
【００２１】第１薄膜層上に、スパッタ、蒸着、又は、
無電解めっきにより第２薄膜層を形成させる。その金属
としてはニッケル、銅、金、銀などがある。電気特性、
経済性、また、後程で形成される厚付け層は主に銅であ
ることから、銅を用いるとよい。
【００２２】ここで第２薄膜層を設ける理由は、第１薄
膜層では、後述する厚付け層を形成するための電解めっ
き用のリードを取ることができないためである。第２薄
膜層３６は、厚付けのリードとして用いられる。その厚
みは０．０１〜５μｍの範囲で行うのがよい。０．０１
μｍ未満では、リードとしての役割を果たし得ず、５μ
ｍを越えると、エッチングの際、下層の第１薄膜層がよ
り多く削れて隙間ができてしまい、湿分が侵入し易くな
り、信頼性が低下するからである。
【００２３】第２薄膜層上に、無電解あるいは電解めっ
きにより厚付けさせる。形成される金属の種類としては
銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特
性、経済性、トランジション層としての強度や構造上の
耐性、また、後程で形成されるビルドアップである導体
層は主に銅であることから、銅を用い電解めっきで形成
するのが望ましい。その厚みは１〜２０μｍの範囲で行
うのがよい。１μｍより薄いと、上層のバイアホールと
の接続信頼性が低下し、２０μｍよりも厚くなると、エ
ッチングの際にアンダーカットが起こってしまい、形成
されるトランジション層とバイアホールと界面に隙間が
発生するからである。また、場合によっては、第１薄膜
層上に直接厚付けめっきしても、さらに、多層に積層し
てもよい。
【００２４】その後、エッチングレジストを形成して、
露光、現像してトランジション層以外の部分の金属を露
出させてエッチングを行い、ＩＣチップのダイパッド上
に第１薄膜層、第２薄膜層、厚付け層からなるトランジ
ション層を形成させる。
【００２５】また、上記トランジション層の製造方法以
外にも、ＩＣチップ上に形成した金属膜上に電解めっき
によって厚付けした後、ドライフィルムレジストを形成
してトランジション層に該当する以外の部分を除去させ
て、ダイパッド上にトランジション層を形成させること
もできる。更に、ＩＣチップをコア基板に取り付けた後
に、同様にしてＩＣチップのダイパッド上にトランジシ
ョン層を形成させることもできる。
【００２６】請求項３の発明では、請求項１に記載の多
層プリント配線板において、半導体素子を埋め込み、収
容又は収納する前記基板の凹部または通孔と、前記半導
体素子との間に、樹脂充填材料を充填したことを技術的
特徴とする。
【００２７】請求項３の発明では、基板の凹部または通
孔と、半導体素子との間に、樹脂充填材料を充填するこ
とにより、基板と半導体素子との接着性を向上させる。
また、この樹脂充填材料は、熱膨張によって発生した応
力を緩和するため、コア基板のクラック、層間樹脂絶縁
層及びソルダーレジスト層のうねりを防止することが可
能となる。このため、半田バンプの周囲などに発生する
剥離、クラックを防止できる。したがって、半田パンプ
の脱落や位置ずれを防止できるため、電気的接続性や信
頼性を向上させることが可能となる。樹脂充填材料は、
熱硬化性樹脂、熱可塑性樹脂、もしくはそれらの複合体
を用いることができる。
【００２８】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。 [第１実施形態]先ず、本発明の第１実施形態に係る多層
プリント配線板の構成について、多層プリント配線板１
０の断面を示す図１４を参照して説明する。
【００２９】図１４に示すように多層プリント配線板１
０は、ＩＣチップ２０を収容するコア基板３０と、層間
樹脂絶縁層５０、層間樹脂絶縁層１５０、層間樹脂絶縁
層２５０とからなる。層間樹脂絶縁層５０には、バイア
ホール６０および導体回路５８が形成され、層間樹脂絶
縁層１５０には、バイアホール１６０および導体回路１
５８が形成され、層間樹脂絶縁層２５０には、バイアホ
ール２６０および導体回路２５８が形成されている。
【００３０】層間樹脂絶縁層２５０の上には、ソルダー
レジスト層７０が配設されている。ソルダーレジスト層
７０の開口部７１下の導体回路２５８には、図示しない
ドータボード、マザーボード等の外部基板と接続するた
めのＢＧＡ７６が設けられている。ＢＧＡ７６は、ＩＣ
チップ２０の直上の領域Ｒ１以外の領域Ｒ２に配設され
ている。
【００３１】ＩＣチップ２０には、ＩＣチップ２０を保
護するパッシベーション膜２４が被覆され、該パッシベ
ーション膜２４の開口内に入出力端子を構成するダイパ
ッド２２が配設されている。パッド２２の上には、主と
して銅からなるトランジション層３８が形成されてい
る。
【００３２】ＩＣチップ２０と、基板３０の凹部３２内
との間には、樹脂材料である接着材料３４が充填されて
いる。接着材料３４によって、ＩＣチップ２０は基板３
０の凹部内で固定されている。この樹脂充填材料３４
は、熱膨張によって発生した応力を緩和するため、コア
基板３０のクラック、層間樹脂絶縁層５０、１５０、２
５０及びソルダーレジスト層７０のうねりを防止するこ
とが可能となる。このため、ＢＧＡ７６の周囲などに発
生する剥離、クラックを防止できる。したがって、半田
パンプ７６の脱落や位置ずれを防止できるため、電気的
接続性や信頼性を向上させることが可能となる。
【００３３】図１４中の多層プリント配線板１０のＥ−
Ｅ断面を図１６に示す。図１６の点線で示される内側の
領域は、ＩＣチップ２０が内蔵されている領域Ｒ１であ
る。図１６の点線の外側から実線の内側の領域は、ＩＣ
チップ２０が内蔵されていない領域Ｒ２である。導体回
路２５８は、放射線状に領域Ｒ１から領域Ｒ２へ広がる
ように形成されている。ＢＧＡ７６と接続するための半
田パッド７５は、領域Ｒ２内でグリッド状に配置されて
いる。
【００３４】図１７（Ａ）は、図１４中の多層プリント
配線板１０の平面図を示している。ＢＧＡ７６は、領域
Ｒ２内でグリッド状に配置されて、図示しないドータボ
ード、マザーボード等の外部基板と接続される。なお、
ＢＧＡ７６は、図１７（Ｂ）に示すように領域Ｒ２内で
千鳥状に形成されてもよい。
【００３５】本実施形態の多層プリント配線板では、Ｉ
Ｃチップ２０が内蔵されていない基板上の領域Ｒ２にＢ
ＧＡ７６を配設する。つまり、ＩＣチップ２０の直上外
の領域Ｒ２にＢＧＡ７６を配設することによって、セラ
ミックから成り熱膨張係数の小さなＩＣチップ２０と、
樹脂から成る熱膨張係数の大きな層間絶縁層５０、１５
０、２５０およびソルダーレジスト層７０との熱膨張に
よる影響を小さくできるため、ＢＧＡ７６の周囲などに
発生する剥離、クラックを防止できる。したがって、半
田パンプ７６の脱落や位置ずれを防止して、電気的接続
性や信頼性を向上させることが可能となる。
【００３６】また、本実施例の多層プリント配線板１０
では、コア基板３０にＩＣチップ２０を内蔵させて、該
ＩＣチップ２０のパッド２２にはトランジション層３８
を配設させている。このため、リード部品や封止樹脂を
用いず、ＩＣチップと多層プリント配線板（パッケージ
基板）との電気的接続を取ることができる。また、ＩＣ
チップ部分にトランジション層３８が形成されているこ
とから、ＩＣチップ部分には平坦化されるので、上層の
層間絶縁層５０も平坦化されて、膜厚みも均一になる。
更に、トランジション層によって、上層のバイアホール
６０を形成する際も形状の安定性を保つことができる。
【００３７】更に、ダイパッド２２上に銅製のトランジ
ション層３８を設けることで、パッド２２上の樹脂残り
を防ぐことができ、また、後工程の際に酸や酸化剤ある
いはエッチング液に浸漬させたり、種々のアニール工程
を経てもパッド２２の変色、溶解が発生しない。これに
より、ＩＣチップのパッドとバイアホールとの接続性や
信頼性を向上させる。更に、４０μｍ径パッド２２上に
６０μｍ径以上のトランジション層３８を介在させるこ
とで、６０μｍ径のバイアホールを確実に接続させるこ
とができる。
【００３８】Ａ．半導体素子 先ず、図１８を参照して上述した多層プリント配線板１
０に収容、収納又は埋め込む半導体素子（ＩＣチップ）
の構成について、半導体素子２０の断面を示す図３
（Ｂ）、及び、平面図を示す図４（Ｂ）を参照して説明
する。
【００３９】図３（Ｂ）に示すように半導体素子２０の
上面には、ダイパッド２２及び配線（図示せず）が配設
されており、該ダイパッド２２及び配線の上に、パッシ
ベーション膜２４が被覆され、該ダイパッド２２には、
パッシベーション膜２４の開口が形成されている。ダイ
パッド２２の上には、主として銅からなるトランジショ
ン層３８が形成されている。トランジション層３８は、
薄膜層３３と電解めっき膜（厚付け膜）３７とからな
る。言い換えると、２層以上の金属膜で形成されてい
る。
【００４０】[第１の製造方法]引き続き、図３（Ｂ）を
参照して上述した半導体素子の第１の製造方法につい
て、図１〜図４を参照して説明する。
【００４１】（１）先ず、図１（Ａ）に示すシリコンウ
エハー２０Ａに、定法により配線２１及びダイパッド２
２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示
す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）の
Ｂ−Ｂ断面を表している）。 （２）次に、ダイパッド２２及び配線２１の上に、パッ
シベーション膜２４を形成し、ダイパッド２２上に開口
２４ａを設ける（図１（Ｃ））。
【００４２】（３）シリコンウエハー２０Ａに蒸着、ス
パッタリングなどの物理的な蒸着を行い、全面に導電性
の金属膜（薄膜層）３３を形成させる（図２（Ａ））。
その厚みは、０．００１〜２μｍの範囲で形成させるの
がよい。その範囲よりも下の場合は、全面に薄膜層を形
成することができない。その範囲よりも上の場合は、形
成される膜に厚みのバラツキが生じてしまう。最適な範
囲は０．０１〜１．０μｍである。形成する金属として
は、スズ、クロム、チタン、ニッケル、亜鉛、コバル
ト、金、銅の中から、選ばれるものを用いることがよ
い。それらの金属は、ダイパッドの保護膜となり、か
つ、電気特性を劣化させることがない。第１の製造方法
では、薄膜層３３は、スパッタを用いてクロムにより形
成される。また、クロム薄膜層３３の上に銅薄膜層をス
パッタを用いて形成してもよい。クロム、銅の２層を真
空チャンバー内で連続して形成することもできる。この
とき、クロム０．０５μｍ−０．１μｍ、銅０．５μｍ
程度の厚みである。
【００４３】（４）その後、液状レジスト、感光性レジ
スト、ドライフィルムのいずれかのレジスト層を薄膜層
３３上に形成させる。トランジション層３８を形成する
部分が描画されたマスク（図示せず）を該レジスト層上
に、載置して、露光、現像を経て、メッキレジスト３５
に非形成部３５ａを形成させる。電解メッキを施してレ
ジスト層の非形成部３５ａに厚付け層（電解めっき膜）
３７を設ける（図２（Ｂ））。形成されるメッキの種類
としては銅、ニッケル、金、銀、亜鉛、鉄などがある。
電気特性、経済性、また、後程で形成されるビルドアッ
プである導体層は主に銅であることから、銅を用いると
よく、第１の製造方法では、銅を用いる。その厚みは１
〜２０μｍの範囲で行うのがよい。
【００４４】（５）メッキレジスト３５をアルカリ溶液
等で除去した後、メッキレジスト３５下の金属膜３３を
硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅
錯体−有機酸塩等のエッチング液によって除去すること
で、ＩＣチップのパッド２２上にトランジション層３８
を形成する（図２（Ｃ））。
【００４５】（６）次に、基板にエッチング液をスプレ
イで吹きつけ、トランジション層３８の表面をエッチン
グすることにより粗化面３８αを形成する（図３（Ａ）
参照）。無電解めっきや酸化還元処理を用いて粗化面を
形成することもできる。
【００４６】（７）最後に、トランジション層３８が形
成されたシリコンウエハー２０Ａを、ダイシングなどに
よって個片に分割して半導体素子２０を形成する（図３
（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参
照）。その後、必要に応じて、分割された半導体素子２
０の動作確認や電気検査を行なってもよい。半導体素子
２０は、ダイパッド２２よりも大きなトランジション層
３８が形成されているので、プローブピンが当てやす
く、検査の精度が高くなっている。
【００４７】[第２の製造方法]第２の製造方法に係る半
導体素子２０の製造方法について図５及び図６を参照し
て説明する。 （１）第１の製造方法で図２（Ｂ）を参照して上述した
ように、シリコンウエハー２０Ａに蒸着、スパッタリン
グなどの物理的な蒸着を行い、全面に導電性の金属膜
（第１薄膜層）３３を形成させる（図５（Ａ））。その
厚みは、０．００１〜２μｍの範囲がよい。その範囲よ
りも下の場合は、全面に薄膜層を形成することができな
い。その範囲よりも上の場合は、形成される膜に厚みの
バラツキが生じてしまう。最適な範囲は０．０１〜１．
０μｍで形成されることがよい。形成する金属として
は、スズ、クロム、チタン、ニッケル、亜鉛、コバル
ト、金、銅の中から、選ばれるものを用いることがよ
い。それらの金属は、ダイパッドの保護膜となり、か
つ、電気特性を劣化させることがない。第２の製造方法
では、薄膜層３３は、クロムにより形成される。
【００４８】（２）第１薄膜層３３の上に、スパッタ、
蒸着、無電解めっきによって第２薄膜層３６を積層する
（図５（Ｂ））。その場合積層できる金属は、ニッケ
ル、銅、金、銀の中から選ばれるものがよい。特に、
銅、ニッケルのいずれかで形成させることがよい。銅
は、廉価であることと電気伝達性がよいからである。ニ
ッケルは、薄膜との密着性がよく、剥離やクラックを引
き起こし難い。第２の製造方法では、第２薄膜層３６を
無電解銅めっきにより形成する。厚みは、０．０１〜５
μｍがよく、特に、０．１〜３μｍが望ましい。なお、
望ましい第１薄膜層と第２薄膜層との組み合わせは、ク
ロム−銅、クロム−ニッケル、チタン−銅、チタン−ニ
ッケルである。金属との接合性や電気伝達性という点で
他の組み合わせよりも優れる。
【００４９】（３）その後、レジスト層を厚付け層上に
形成させる。トランジション層３８を形成する部分が描
画されたマスク（図示せず）を該レジスト層上に、載置
して、露光、現像を経て、メッキレジスト３５に非形成
部３５ａを形成させる。電解メッキを施してレジスト層
の非形成部３５ａに厚付け層（電解めっき膜）３７を設
ける（図５（Ｃ））。形成されるメッキの種類としては
銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特
性、経済性、また、後程で形成されるビルドアップであ
る導体層は主に銅であることから、銅を用いるとよく、
第２の製造方法では、銅を用いる。その厚みは１〜２０
μｍの範囲で行うのがよい。
【００５０】（４）メッキレジスト３５をアルカリ溶液
等で除去した後、メッキレジスト３５下の金属膜３３、
金属膜３６を硫酸−過酸化水素水、塩化第二鉄、塩化第
二銅、第二銅錯体−有機酸塩等のエッチング液によって
除去することで、ＩＣチップのパッド２２上にトランジ
ション層３８を形成する（図６）。
【００５１】（５）次に、基板にエッチング液をスプレ
イで吹きつけ、トランジション層３８の表面をエッチン
グすることにより粗化面を形成する。以降の工程は、第
１の製造方法と同様であるため説明を省略する。
【００５２】[第３の製造方法]第３の製造方法に係る半
導体素子２０の製造方法について図７及び図８を参照し
て説明する。第３の製造方法の半導体素子の構成は、図
３（Ｂ）を参照して上述した第１の製造方法とほぼ同様
である。但し、第１の製造方法では、セミアディテブ工
程を用い、レジスト非形成部に厚付け層３７を形成する
ことでトランジション層３８を形成した。これに対し
て、第３の製造方法では、フルアディテブ工程を用い、
厚付け層３７を均一に形成した後、レジストを設け、レ
ジスト非形成部をエッチングで除去することでトランジ
ション層３８を形成する。
【００５３】この第３の製造方法の製造方法について参
照して説明する。 （１）第１の製造方法で図２（Ｂ）を参照して上述した
ように、シリコンウエハー２０Ａに蒸着、スパッタリン
グなどの物理的な蒸着を行い、全面に導電性の金属膜３
３を形成させる（図７（Ａ））。その厚みは、０．００
１〜２．０μｍの範囲がよい。その範囲よりも下の場合
は、全面に薄膜層を形成することができない。その範囲
よりも上の場合は、形成される膜に厚みのバラツキが生
じてしまう。最適な範囲は０．０１〜１．０μｍで形成
されることがよい。形成する金属としては、スズ、クロ
ム、チタン、ニッケル、亜鉛、コバルト、金、銅の中か
ら、選ばれるものを用いることがよい。それらの金属
は、ダイパッドの保護膜となり、かつ、電気特性を劣化
させることがない。第３の製造方法では、薄膜層３３
は、クロムにより形成される。さらに、その上に、薄膜
層を積層してもよい。その場合積層できる金属は、ニッ
ケル、銅、金、銀の中から選ばれるものがよい。特に、
銅、ニッケルのいずれかで形成させるとことがよい。銅
は、廉価であることと電気伝達性がよいからである。ニ
ッケルは、薄膜との密着性がよく、剥離やクラックを引
き起こし難い。なお、望ましい第２薄膜層との組み合わ
せは、クロム−銅、クロム−ニッケル、チタン−銅、チ
タン−ニッケルである。金属との接合性や電気伝達性と
いう点で他の組み合わせよりも優れる。また、薄膜の形
成には、スパッタ、蒸着、無電解めっきによって行うこ
とができる。
【００５４】ＩＣチップ２０Ａの全面に蒸着、スパッタ
リングなどの物理的な蒸着を行い、全面に導電性の金属
膜３６を形成させる（図７（Ｂ））。その金属として
は、スズ、クロム、チタン、ニッケル、亜鉛、コバル
ト、金、銅などの金属を１層以上形成させるものがよ
い。厚みとしては、０．００１〜２．０μｍの間で形成
させるのがよい。
【００５５】該金属膜３６の上に、更に無電解めっき等
により金属膜を設けることもできる。上側の金属膜は、
ニッケル、銅、金、銀などの金属を１層以上形成させる
ものがよい。
【００５６】その金属膜３６上に、無電解あるいは電解
めっきにより、厚付けしめっき膜３７を形成させる（図
７（Ｃ））。形成されるめっきの種類としてはニッケ
ル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済
性、また、後程で形成されるビルドアップである導体層
は主に銅であることから、銅を用いることがよい。その
厚みは１〜２０μｍの範囲で行うのがよい。それより厚
くなると、エッチングの際にアンダーカットが起こって
しまい、形成されるトランジション層とバイアホールと
界面に隙間が発生することがある。その後、エッチング
レジストを形成して、露光、現像してトランジション層
以外の部分の金属を露出させてエッチングを行い、ＩＣ
チップのパッド上にトランジション層を形成させる。
【００５７】（３）その後、レジスト層３５を厚付け層
３７上に形成させる（図８（Ａ））。
【００５８】（４）メッキレジスト３５の非形成部の金
属膜３３及び厚付け層３７を硫酸−過酸化水素水、塩化
第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチ
ング液によって除去した後、メッキレジスト３５を剥離
することで、ＩＣチップのパッド２２上にトランジショ
ン層３８を形成する（図８（Ｂ））。以降の工程は、第
１の製造方法と同様であるため説明を省略する。
【００５９】引き続き、図１４を参照して上述した多層
プリント配線板の製造方法について、図９〜図１３を参
照して説明する。
【００６０】（１）先ず、ガラスクロス等の心材にエポ
キシ等の樹脂を含浸させたプリプレグを積層した絶縁樹
脂基板（コア基板）３０を出発材料として用意する（図
９（Ａ）参照）。次に、コア基板３０の片面に、ザグリ
加工でＩＣチップ収容用の凹部３２を形成する（図９
（Ｂ）参照）。ここでは、ザグリ加工により凹部を設け
ているが、開口を設けた絶縁樹脂基板と開口を設けない
樹脂絶縁基板とを張り合わせることで、収容部を備える
コア基板を形成できる。
【００６１】ＩＣチップなどの電子部品を内蔵させる樹
脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノー
ル樹脂などにガラスエポキシ樹脂などの補強材や心材を
含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグ
を積層させたものなどが用いられるが、一般的にプリン
ト配線板で使用されるものを用いることができる。それ
以外にも両面銅張積層板、片面板、金属膜を有しない樹
脂板、樹脂シートを用いることができる。ただし、３５
０℃以上の温度を加えると樹脂は、溶解、炭化をしてし
まう。
【００６２】（２）その後、凹部３２に、印刷機を用い
て接着材料３４を塗布する。このとき、塗布以外にも、
ポッティングなどをしてもよい。次に、図１〜図８を参
照して上述した製造方法に係るＩＣチップ２０を接着材
料３４上に載置する（図９（Ｃ）参照）。接着材料３４
は、コア基板３０よりも熱膨張係数の大きな樹脂を用い
る。これにより、ＩＣチップ２０とコア基板３０との熱
膨張差を吸収させる。
【００６３】（３）そして、ＩＣチップ２０の上面を押
す、もしくは叩いて凹部３２内に完全に収容させる（図
９（Ｄ）参照）。これにより、コア基板３０を平滑にす
ることができる。この際に、接着材料３４がＩＣチップ
２０の上面にかかることがあるが、後述するようにＩＣ
チップ２０の上面の樹脂層を設けてからレーザでバイア
ホール用の開口を設けるため、トランジション層とバイ
アホールとの接続に影響を与えることがない。
【００６４】（４）上記工程を経た基板３０に、厚さ５
０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで
昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネート
し、層間樹脂絶縁層５０を設ける（図１０（Ａ）参
照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００６５】層間樹脂絶縁層としては、熱硬化性樹脂、
熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部を感光
基で置換した樹脂、熱硬化性樹脂と熱可塑性樹脂との樹
脂複合体、感光性樹脂と熱可塑性樹脂との複合体などを
用いることができる。熱硬化性樹脂としては、エポキシ
樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィ
ン樹脂、フッ素樹脂等が挙げられる。熱可塑性樹脂とし
ては、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテ
ルイミド、フェノキシ樹脂などを用いることができる。
またそれらの樹脂複合体として用いた時でも、各１種類
以上の樹脂を混合して用いてもよい。例えば、エポキシ
樹脂、フェノール樹脂、フェノキシ樹脂といった組み合
わせがある。
【００６６】また、層間樹脂絶縁層５０は、上述したよ
うに、半硬化状態にした樹脂をシート状にして加熱圧着
する代わりに、予め粘度を調整した樹脂組成物を、ロー
ルコータやカーテンコータなどによって塗布することで
形成することもできる。
【００６７】（５）次に、波長１０．４μｍのＣＯ2ガ
スレーザにて、ビーム径５ｍｍ、トップハットモード、
パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショ
ットの条件で、層間樹脂絶縁層５０に直径６０μｍのバ
イアホール用開口４８を設ける（図１０（Ｂ）参照）。
６０℃の過マンガン酸を用いて、開口４８内の樹脂残り
を除去する。ダイパッド２２上に銅製のトランジション
層３８を設けることで、パッド２２上の樹脂残りを防ぐ
ことができ、これにより、パッド２２と後述するバイア
ホール６０との接続性や信頼性を向上させる。更に、４
０μｍ径パッド２２上に６０μｍ以上の径のトランジシ
ョン層３８を介在させることで、６０μｍ径のバイアホ
ール用開口４８を確実に接続させることができる。な
お、ここでは、過マンガン酸を用いて樹脂残さを除去し
たが、酸素プラズマを用いてデスミア処理を行うことも
可能である。
【００６８】（６）次に、クロム酸、過マンガン酸塩な
どの酸化剤等に浸漬させることによって、層間樹脂絶縁
層５０の粗化面５０αを設ける（図１０（Ｃ）参照）。
該粗化面５０αは、０．０５〜５μｍの範囲で形成され
ることがよい。その一例として、過マンガン酸ナトリウ
ム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬さ
せることによって、２〜３μｍの粗化面５０αを設け
る。上記以外には、日本真空技術株式会社製のＳＶ−４
５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５
０の表面に粗化面５０αを形成することもできる。この
際、不活性ガスとしてはアルゴンガスを使用し、電力２
００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分
間プラズマ処理を実施する。
【００６９】（７）粗化面５０αが形成された層間樹脂
絶縁層５０上に、金属層５２を設ける（図１１（Ａ）参
照）。金属層５２は、無電解めっきによって形成させ
る。予め層間樹脂絶縁層５０の表層にパラジウムなどの
触媒を付与させて、無電解めっき液に５〜６０分間浸漬
させることにより、０．１〜５μｍの範囲でめっき膜で
ある金属層５２を設ける。その一例として、 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピルジル １００ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ ３４℃の液温度で４０分間浸漬させた。上記以外でも上
述したプラズマ処理と同じ装置を用い、内部のアルゴン
ガスを交換した後、Ｎｉ及びＣｕをターゲットにしたス
パッタリングを、気圧０．６Ｐａ、温度８０℃、電力２
００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５
２を層間樹脂絶縁層５０の表面に形成することもでき
る。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さ
は０．２μｍである。また、スパッタの代わりに、蒸
着、電着等で金属膜を形成することもできる。更に、ス
パッタ、蒸着、電着などの物理的な方法で薄付け層を形
成した後、無電解めっきを施すことも可能である。
【００７０】（８）上記処理を終えた基板３０に、市販
の感光性ドライフィルムを貼り付け、フォトマスクフィ
ルムを載置して、１００ｍＪ／ｃｍ2で露光した後、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける（図１１（Ｂ）参照）。次
に、以下の条件で電解めっきを施して、厚さ１５μｍの
電解めっき膜５６を形成する（図１１（Ｃ）参照）。な
お、電解めっき水溶液中の添加剤は、アトテックジャパ
ン社製のカパラシドＨＬである。
【００７１】 〔電解めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤（アトテックジャパン製、カパラシドＨＬ） １９．５ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／dm２ 時間 ６５分 温度 ２２±２℃
【００７２】（９）めっきレジスト５４を５％ＮａＯＨ
で剥離除去した後、そのめっきレジスト下の金属層５２
を硝酸および硫酸と過酸化水素の混合液を用いるエッチ
ングにて溶解除去し、金属層５２と電解めっき膜５６か
らなる厚さ１６μｍの導体回路５８及びバイアホール６
０を形成する（図１２（Ａ）参照）。エッチング液とし
ては、塩化第二銅、塩化第二鉄、過酸塩類、過酸化水素
／硫酸、アルカリチャントなどを用いることができる。
続いて、第二銅錯体と有機酸とを含有するエッチング液
によって、粗化面５８α、６０αを形成する（図１２
（Ｂ）参照）。
【００７３】（１０）次いで、上記（７）〜（１２）の
工程を、繰り返すことにより、層間樹脂絶縁層５０の上
層に層間樹脂絶縁層１５０及び導体回路１５８（バイア
ホール１６０を含む）を、更に、層間樹脂絶縁層２５０
及び導体回路２５８（バイアホール２６０を含む）を形
成する（図１２（Ｃ）参照）。
【００７４】（１１）次に、ジエチレングリコールジメ
チルエーテル（ＤＭＤＧ）に６０重量％の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
（日本化薬社製）のエポキシ基５０％をアクリル化した
感光性付与のオリゴマー（分子量４０００）４６．６７
重量部、メチルエチルケトンに溶解させた８０重量％の
ビスフェノールＡ型エポキシ樹脂（油化シェル社製、商
品名：エピコート１００１）１５重量部、イミダゾール
硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）
１．６重量部、感光性モノマーである多官能アクリルモ
ノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、
同じく多価アクリルモノマー（共栄化学社製、商品名：
ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ
社製、商品名：Ｓ−６５）０．７１重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン（関東化
学社製）２．０重量部、光増感剤としてのミヒラーケト
ン（関東化学社製）０．２重量部を加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
（有機樹脂絶縁材料）を得る。なお、粘度測定は、Ｂ型
粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの
場合はローターNo.４、６ｒｐｍの場合はローターNo.３
によった。なお、ソルダーレジストとして市販のソルダ
ーレジストを用いることもできる。
【００７５】（１２）次に、基板３０に、上記ソルダー
レジスト組成物を２０μｍの厚さで塗布し、７０℃で２
０分間、７０℃で３０分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ５ｍｍのフォトマスクをソルダーレジスト層
７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光
し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開
口７１を形成する（図１３（Ａ）参照）。
【００７６】（１３）次に、ソルダーレジスト層（有機
樹脂絶縁層）７０を形成した基板を、塩化ニッケル
（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム
（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム
（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無
電解ニッケルめっき液に２０分間浸漬して、開口部７１
に厚さ５μｍのニッケルめっき層７２を形成する。さら
に、その基板を、シアン化金カリウム（７．６×１０-3
ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏ
ｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ
／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層７２上に厚さ０．０３μ
ｍの金めっき層７４を形成することで、導体回路２５８
に半田パッド７５を形成する（図１３（Ｂ）参照）。
【００７７】（１４）この後、ソルダーレジスト層７０
の開口部７１に、半田ペーストを印刷する。この半田ペ
ーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓ
ｎ／Ａｇ／Ｃｕなどを用いることができる。また、低α
線タイプの半田ペーストを用いてもよい。続いて、２０
０℃でリフローすることにより、ＢＧＡ７６をＩＣチッ
プ２０が内蔵されていない領域Ｒ２内にグリッド状（ま
たは千鳥状）になるように配設する（図１４、図１７
（Ａ）、（Ｂ）参照）。これにより、ＩＣチップ２０を
内蔵し、ＢＧＡ７６を有する多層プリント配線板１０を
得ることができる（図１４参照）。なお、ＩＣチップ２
０は、基板３０の中央部分ではなく、偏った位置に配設
してもよい。図１４では、ＢＧＡを外部接続端子として
配設しているが、図１５に示すように外部接続端子とし
てＰＧＡ９６を取り付ける場合にも、ＩＣチップ２０が
内蔵されていない領域Ｒ２内に配置することが望まし
い。
【００７８】[第１実施形態の改変例]第１実施形態の改
変例に係る多層プリント配線板について説明する。上述
した第１実施形態では、層間樹脂絶縁層にバイアホール
を形成する際、レーザを用いて行った。これに対して、
改変例では、露光することによってバイアホールを形成
する。この改変例に係る多層プリント配線板の製造方法
について、図１８を参照して説明する。
【００７９】（４）第１実施形態と同様に、上記（１）
〜（３）の工程を経た基板３０に、厚さ５０μｍの熱硬
化型エポキシ系樹脂５１を塗布する（図１８（Ａ）参
照）。
【００８０】（５）次に、バイアホール形成位置に対応
する黒円の描かれたフォトマスクフィルム（図示せず）
を層間樹脂絶縁層５０に載置して、露光を行う。続い
て、ＤＭＴＧ液でスプレー現像して、加熱処理を行うこ
とによって直径８５μｍのバイアホール用開口４８を設
ける（図１８（Ｂ）参照）。
【００８１】（６）過マンガン酸、または、クロム酸で
層間樹脂絶縁層５０の表面を粗化して、粗化面５０αを
形成する（図１８（Ｃ）参照）。粗化面５０αは、０．
０５〜５μｍの範囲で形成されることが望ましい。以降
の工程は、上述した第１実施形態の（７）〜（１４）と
同様の工程であるため説明を省略する。
【００８２】上述した実施形態では、層間樹脂絶縁層５
０、１５０、２５０に熱硬化型樹脂シートを用いた。こ
の熱硬化型樹脂シート樹脂には、難溶性樹脂、可溶性粒
子、硬化剤、その他の成分が含有されている。それぞれ
について以下に説明する。
【００８３】第１実施形態の製造方法において使用する
熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子
（以下、可溶性粒子という）が酸または酸化剤に難溶性
の樹脂（以下、難溶性樹脂という）中に分散したもので
ある。なお、第１実施形態で使用する「難溶性」「可溶
性」という語は、同一の酸または酸化剤からなる溶液に
同一時間浸漬した場合に、相対的に溶解速度の早いもの
を便宜上「可溶性」と呼び、相対的に溶解速度の遅いも
のを便宜上「難溶性」と呼ぶ。
【００８４】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒
子）、酸または酸化剤に可溶性の無機粒子（以下、可溶
性無機粒子）、酸または酸化剤に可溶性の金属粒子（以
下、可溶性金属粒子）等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、２種以上併用してもよ
い。
【００８５】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【００８６】上記可溶性粒子の平均粒径としては、０．
１〜１０μｍが望ましい。この粒径の範囲であれば、２
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均
粒径が１〜３μｍの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、第１実施形態に
おいて、可溶性粒子の粒径とは、可溶性粒子の一番長い
部分の長さである。
【００８７】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、２種以上の樹脂の混合物からなるも
のであってもよい。
【００８８】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、（メタ）アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した（メ
タ）アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
【００８９】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【００９０】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、２種以上併用してもよい。
【００９１】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【００９２】上記可溶性粒子を、２種以上混合して用い
る場合、混合する２種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂シートの絶縁性を確保す
ることができるとともに、難溶性樹脂との間で熱膨張の
調整が図りやすく、樹脂シートからなる層間樹脂絶縁層
にクラックが発生せず、層間樹脂絶縁層と導体回路との
間で剥離が発生しないからである。
【００９３】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成することできる。これらのなかで
は、熱硬化性樹脂を含有しているものが望ましい。それ
により、めっき液あるいは種々の加熱処理によっても粗
化面の形状を保持することができるからである。
【００９４】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、
ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン
樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独
で用いてもよいし、２種以上を併用してもよい。さらに
は、１分子中に、２個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。前述の粗化面を形成することが
できるばかりでなく、耐熱性等にも優れてるため、ヒー
トサイクル条件下においても、金属層に応力の集中が発
生せず、金属層の剥離などが起きにくいからである。
【００９５】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【００９６】第１実施形態で用いる樹脂シートにおい
て、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に
分散されていることが望ましい。均一な粗さの凹凸を有
する粗化面を形成することができ、樹脂シートにバイア
ホールやスルーホールを形成しても、その上に形成する
導体回路の金属層の密着性を確保することができるから
である。また、粗化面を形成する表層部だけに可溶性粒
子を含有する樹脂シートを用いてもよい。それによっ
て、樹脂シートの表層部以外は酸または酸化剤にさらさ
れることがないため、層間樹脂絶縁層を介した導体回路
間の絶縁性が確実に保たれる。
【００９７】上記樹脂シートにおいて、難溶性樹脂中に
分散している可溶性粒子の配合量は、樹脂シートに対し
て、３〜４０重量％が望ましい。可溶性粒子の配合量が
３重量％未満では、所望の凹凸を有する粗化面を形成す
ることができない場合があり、４０重量％を超えると、
酸または酸化剤を用いて可溶性粒子を溶解した際に、樹
脂シートの深部まで溶解してしまい、樹脂シートからな
る層間樹脂絶縁層を介した導体回路間の絶縁性を維持で
きず、短絡の原因となる場合がある。
【００９８】上記樹脂シートは、上記可溶性粒子、上記
難溶性樹脂以外に、硬化剤、その他の成分等を含有して
いることが望ましい。上記硬化剤としては、例えば、イ
ミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬
化剤、これらの硬化剤のエポキシアダクトやこれらの硬
化剤をマイクロカプセル化したもの、トリフェニルホス
フィン、テトラフェニルホスフォニウム・テトラフェニ
ルボレート等の有機ホスフィン系化合物等が挙げられ
る。
【００９９】上記硬化剤の含有量は、樹脂シートに対し
て０．０５〜１０重量％であることが望ましい。０．０
５重量％未満では、樹脂シートの硬化が不十分であるた
め、酸や酸化剤が樹脂シートに侵入する度合いが大きく
なり、樹脂シートの絶縁性が損なわれることがある。一
方、１０重量％を超えると、過剰な硬化剤成分が樹脂の
組成を変性させることがあり、信頼性の低下を招いたり
してしまうことがある。
【０１００】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図り多層プリント配線
板の性能を向上させることができる。
【０１０１】また、上記樹脂シートは、溶剤を含有して
いてもよい。上記溶剤としては、例えば、アセトン、メ
チルエチルケトン、シクロヘキサノン等のケトン類、酢
酸エチル、酢酸ブチル、セロソルブアセテートやトルエ
ン、キシレン等の芳香族炭化水素等が挙げられる。これ
らは単独で用いてもよいし、２種類以上併用してもよ
い。ただし、これらの層間樹脂絶縁層は、３５０℃以上
の温度を加えると溶解、炭化をしてしまう。
【０１０２】[第２実施形態]引き続き、第２実施形態の
多層プリント配線板の製造方法について、図１９〜図２
１を参照して説明する。上述した第１実施形態では、Ｉ
Ｃチップ２０にトランジション層３８を形成してからコ
ア基板３０に搭載した。これに対して、第２実施形態で
は、ＩＣチップをコア基板に搭載してからトランジショ
ン層を形成する。
【０１０３】（１）先ず、ガラスクロス等の心材にエポ
キシ等の樹脂を含浸させたプリプレグを積層した絶縁樹
脂基板（コア基板）３０を出発材料として用意する（図
１９（Ａ）参照）。次に、コア基板３０の片面に、ザグ
リ加工でＩＣチップ収容用の凹部３２を形成する（図１
９（Ｂ）参照）。
【０１０４】（２）その後、凹部３２に、印刷機を用い
て接着材料３４を塗布する。このとき、塗布以外にも、
ポッティングなどをしてもよい。次に、ＩＣチップ２０
を接着材料３４上に載置する（図１９（Ｃ）参照）。
【０１０５】（３）そして、ＩＣチップ２０の上面を押
す、もしくは叩いて凹部３２内に完全に収容させる（図
２０（Ａ）参照）。これにより、コア基板３０を平滑に
することができる。
【０１０６】（４）その後、ＩＣチップ２０を収容させ
たコア基板３０の全面に蒸着、スパッタリングなどの物
理的な蒸着を行い、全面に導電性の金属膜３３を形成さ
せる（図２０（Ｂ））。その金属としては、スズ、クロ
ム、チタン、ニッケル、亜鉛、コバルト、金、銅などの
金属を１層以上形成させるものがよい。厚みとしては、
０．００１〜２．０μｍの間で形成させるのがよい。特
に、０．０１〜１．０μｍが望ましい。
【０１０７】金属膜３３上に、無電解めっきにより、め
っき膜３６を形成させてもよい（図２０（Ｃ））。形成
されるメッキの種類としては銅、ニッケル、金、銀、亜
鉛、鉄などがある。電気特性、経済性、また、後程で形
成されるビルドアップである導体層は主に銅であること
から、銅を用いるとよい。その厚みは１〜２０μｍの範
囲で行うのがよい。
【０１０８】（５）その後、レジストを塗布し、露光、
現像してＩＣチップ２０のパッド２２の上部に開口を設
けるようにメッキレジスト３５を設け、無電解メッキを
施して無電解めっき膜３７を設ける（図２１（Ａ））。
メッキレジスト３５を除去した後、メッキレジスト３５
下の無電解めっき膜３６、金属膜３３を除去すること
で、ＩＣチップのパッド２２上にトランジション層３８
を形成する（図２１（Ｂ））。ここでは、メッキレジス
トによりトランジション層を形成したが、無電解めっき
膜３６の上に電解めっき膜を均一に形成した後、エッチ
ングレジストを形成して、露光、現像してトランジショ
ン層３８以外の部分の金属を露出させてエッチングを行
い、ＩＣチップ２０のパッド２２上にトランジション層
３８を形成させることも可能である。この場合、電解め
っき膜の厚みは１〜２０μｍの範囲がよい。それより厚
くなると、エッチングの際にアンダーカットが起こって
しまい、形成されるトランジション層とバイアホールと
界面に隙間が発生することがあるからである。
【０１０９】（６）次に、基板３０にエッチング液をス
プレイで吹きつけ、トランジション層３８の表面をエッ
チングすることにより粗化面３８αを形成する（図２１
（Ｃ）参照）。以降の工程は第１実施形態と同様である
ため説明を省略する。
【０１１０】[比較例]比較例に係る多層プリント配線板
について説明する。上述した第１実施形態では、ＩＣチ
ップの直上外の領域Ｒ２内にＢＧＡ７６を配置させた。
これに対して比較例は、図１７（Ｃ）に示すようにソル
ダーレジスト層上に均一にＢＧＡ７６が配置されてい
る。つまり、領域Ｒ１と、領域Ｒ２とを区別せずに、ソ
ルダーレジスト層全面にＢＧＡ７６をグリッド状（フル
グリッド状）に形成されている。
【０１１１】第１実施形態に係る多層プリント配線板
と、比較例の多層プリント配線板とのそれぞれを外部基
板と接続させた後、電気接続させて以下の項目の評価を
行った。 外部基板との実装後のクラックや剥離の有無 ＢＧＡの不具合の有無 信頼性試験後の外部基板との実装後のクラックや剥離
の有無 信頼性試験後のＢＧＡの不具合の有無 接触抵抗の測定 第１実施形態に係る多層プリント配線板では、好適な結
果が得られたが、比較例では、ＢＧＡの周辺におけるク
ラックや剥離などが発見された。また、接触抵抗の上昇
も確認された。図１５に示すように、ＢＧＡの代わりに
ＰＧＡを用いた場合にも同様の結果が得られた。
【０１１２】
【発明の効果】以上記述したように発明では、多層プリ
ント配線板の半導体素子が内蔵された基板上の領域と、
半導体素子が内蔵されていない基板上の領域とを区別す
る。そして、半導体素子が内蔵されていない基板上の領
域に外部接続端子（ＢＧＡ／ＰＧＡ）を配設する。つま
り、半導体素子の内蔵されていない基板上の領域に外部
接続端子（ＢＧＡ／ＰＧＡ）を配設することによって、
熱膨張による影響を小さくできるため、外部接続端子
（ＢＧＡ／ＰＧＡ）の周囲などに発生する剥離、クラッ
クを防止できる。したがって、外部接続端子（ＢＧＡ／
ＰＧＡ）の脱落や位置ずれを防止して、電気的接続性や
信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係るＩＣチップの第１の製造方法の工程図であ
る。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係
るＩＣチップの第１の製造方法の工程図である。
【図３】（Ａ）、（Ｂ）は、第１実施形態に係るＩＣチ
ップの第１の製造方法の工程図である。
【図４】（Ａ）は、第１実施形態に係るシリコンウエハ
ーの平面図であり、（Ｂ）は、個片化されたＩＣチップ
の平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係
るＩＣチップの第２の製造方法の工程図である。
【図６】第１実施形態に係るＩＣチップの第２の製造方
法の工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係
るＩＣチップの第３の製造方法の工程図である。
【図８】（Ａ）、（Ｂ）は、第１実施形態に係るＩＣチ
ップの第３の製造方法の工程図である。
【図９】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の
第１実施形態に係る多層プリント配線板の製造工程図で
ある。
【図１０】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実
施形態に係る多層プリント配線板の製造工程図である。
【図１１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実
施形態に係る多層プリント配線板の製造工程図である。
【図１２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実
施形態に係る多層プリント配線板の製造工程図である。
【図１３】（Ａ）、（Ｂ）は、本発明の第１実施形態に
係る多層プリント配線板の製造工程図である。
【図１４】第１実施形態に係る多層プリント配線板の断
面図である。
【図１５】第１実施形態に係る多層プリント配線板の断
面図である。
【図１６】図１４のＥ−Ｅ断面図である。
【図１７】（Ａ）は、本発明の第１実施形態に係る多層
プリント配線板の平面図であり、（Ｂ）は、バンプが千
鳥状に配置された多層プリント配線板の平面図であり、
（Ｃ）は、比較例に係る多層プリント配線板の平面図で
ある。
【図１８】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態の
改変例に係る多層プリント配線板の製造工程図である。
【図１９】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第２実
施形態に係る多層プリント配線板の製造工程図である。
【図２０】（Ａ）、（Ｂ）、（Ｃ）は、第２実施形態に
係る多層プリント配線板の製造工程図である。
【図２１】（Ａ）、（Ｂ）、（Ｃ）は、第２実施形態に
係る多層プリント配線板の製造工程図である。
【符号の説明】
２０ ＩＣチップ ２２ パッド ２４ パッシベーション膜 ３０ コア基板 ３２ 凹部 ３３ 金属膜 ３４ 接着材料 ３６ めっき膜 ３７ 無電解めっき膜 ３８ トランジション層 ３８α 粗化面 ５０ 層間樹脂絶縁層 ５０α 粗化面 ５２ 金属層 ５４ めっきレジスト ５６ 電解めっき膜 ５８ 導体回路 ５８α 粗化面 ６０ バイアホール ６０α 粗化面 ７０ ソルダーレジスト層 ７１ 開口部 ７２ ニッケルめっき ７４ 金めっき ７５ 半田パッド ７６ 半田バンプ １５０ 層間樹脂絶縁層 １５８ 導体回路 １６０ バイアホール ２５０ 層間樹脂絶縁層 ２５８ 導体回路 ２６０ バイアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０５Ｋ 3/28 Ｂ Ｈ０５Ｋ 3/28 Ｈ０１Ｌ 23/12 Ｐ Ｆターム(参考） 5E314 AA24 BB06 FF05 GG09 GG11 5E346 AA43 CC04 CC09 CC13 CC31 CC32 CC33 CC37 CC38 CC39 DD12 DD16 DD17 DD25 DD47 FF15 FF45 GG15 HH11

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が埋め込み、収容又は収納さ
    れた基板上に層間絶縁層と導体層とが繰り返し形成さ
    れ、前記層間絶縁層には、バイアホールが形成され、前
    記バイアホールを介して電気的接続される多層プリント
    配線板において、 前記基板内の半導体素子の直上以外の領域にのみ外部接
    続端子を形成したことを特徴とする多層プリント配線
    板。
  2. 【請求項２】 前記半導体素子のパッド部分には、最下
    層の前記層間絶縁層に形成された前記バイアホールと接
    続するためのトランジション層を形成したことを特徴と
    する請求項１に記載の多層プリント配線板。
  3. 【請求項３】 半導体素子を埋め込み、収容又は収納す
    る前記基板の凹部または通孔と、前記半導体素子との間
    に、樹脂充填材料を充填したことを特徴とする請求項１
    又は請求項２に記載の多層プリント配線板。
JP2001123875A 2000-12-15 2001-04-23 半導体素子を内蔵した多層プリント配線板 Expired - Lifetime JP4785268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001123875A JP4785268B2 (ja) 2000-12-15 2001-04-23 半導体素子を内蔵した多層プリント配線板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000382814 2000-12-15
JP2000-382814 2000-12-15
JP2000382814 2000-12-15
JP2001123875A JP4785268B2 (ja) 2000-12-15 2001-04-23 半導体素子を内蔵した多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2002246761A true JP2002246761A (ja) 2002-08-30
JP4785268B2 JP4785268B2 (ja) 2011-10-05

Family

ID=26605976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001123875A Expired - Lifetime JP4785268B2 (ja) 2000-12-15 2001-04-23 半導体素子を内蔵した多層プリント配線板

Country Status (1)

Country Link
JP (1) JP4785268B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214586A (ja) * 2002-11-14 2004-07-29 Kyocera Corp 多層配線基板
US8929090B2 (en) 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
US9635756B2 (en) 2012-09-21 2017-04-25 Tdk Corporation Circuit board incorporating semiconductor IC and manufacturing method thereof
JP7535604B2 (ja) 2020-06-25 2024-08-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気負荷にエネルギを供給するための装置のための電力出力段

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338084A (ja) * 1989-07-04 1991-02-19 Sharp Corp 回路基板の接続方法
JPH0425038A (ja) * 1990-05-16 1992-01-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04233265A (ja) * 1990-07-02 1992-08-21 General Electric Co <Ge> 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH09321408A (ja) * 1996-05-31 1997-12-12 Nec Corp 電子回路基板の高密度実装構造
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP2000311965A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338084A (ja) * 1989-07-04 1991-02-19 Sharp Corp 回路基板の接続方法
JPH0425038A (ja) * 1990-05-16 1992-01-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH04233265A (ja) * 1990-07-02 1992-08-21 General Electric Co <Ge> 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH09321408A (ja) * 1996-05-31 1997-12-12 Nec Corp 電子回路基板の高密度実装構造
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP2000311965A (ja) * 1999-04-27 2000-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214586A (ja) * 2002-11-14 2004-07-29 Kyocera Corp 多層配線基板
US8929090B2 (en) 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
US9635756B2 (en) 2012-09-21 2017-04-25 Tdk Corporation Circuit board incorporating semiconductor IC and manufacturing method thereof
JP7535604B2 (ja) 2020-06-25 2024-08-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気負荷にエネルギを供給するための装置のための電力出力段

Also Published As

Publication number Publication date
JP4785268B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4854845B2 (ja) 多層プリント配線板
JP4270769B2 (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP2002100875A (ja) プリント配線板およびコンデンサ
JP4869488B2 (ja) 多層プリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4771608B2 (ja) プリント配線板
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4475836B2 (ja) 半導体素子の製造方法
JP4854846B2 (ja) 多層プリント配線板の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4108270B2 (ja) 多層プリント配線板およびその製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4033639B2 (ja) 多層プリント配線板
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651643B2 (ja) 多層プリント配線板
JP4883843B2 (ja) プリント配線板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

R150 Certificate of patent or registration of utility model

Ref document number: 4785268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term