JPH04233265A - 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物 - Google Patents

可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物

Info

Publication number
JPH04233265A
JPH04233265A JP3173317A JP17331791A JPH04233265A JP H04233265 A JPH04233265 A JP H04233265A JP 3173317 A JP3173317 A JP 3173317A JP 17331791 A JP17331791 A JP 17331791A JP H04233265 A JPH04233265 A JP H04233265A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
metal layer
dielectric
density interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3173317A
Other languages
English (en)
Other versions
JP3246667B2 (ja
Inventor
Thomas B Gorczyca
トーマス・バート・ゴークズィカ
Jr Stanton E Weaver
スタントン・イアール・ウェアバー，ジュニア
Robert J Wojnarowski
ロバート・ジョン・ウォナロゥスキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH04233265A publication Critical patent/JPH04233265A/ja
Application granted granted Critical
Publication of JP3246667B2 publication Critical patent/JP3246667B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【関連出願の説明】本願は、　　　　　　　　年　　　
　月　　　　日に提出された「順次に低下するＴｇ　を
有する熱可塑性接着剤を用いた多段積層高密度相互接続
方法および構造物」と称するエイチ・エス・コール（Ｈ
．Ｓ．　Ｃｏｌｅ）　等の米国特許出願第　　　　　　
　　　　　　号、　　　　　　　　年　　　　月　　　
　日に提出された「スペーサ構造物およびギャップを含
む高密度相互接続構造物」と称するエイチ・エス・コー
ル（Ｈ．Ｓ．　Ｃｏｌｅ）　等の米国特許出願第　　号
、並びに　　　　　　　　年　　　　月　　　　日に提
出された「耐熱性ポリエーテルイミド組成物およびそれ
の製造方法」と称するジェイ・エイチ・ルピンスキー（
Ｊ．Ｈ．　Ｌｕｐｉｎｓｋｉ）　等の米国特許出願第　
　　　　　　　　　　　号と関連するものである。
【０００２】
【発明の分野】本発明は電子部品を相互に接続するため
の高密度相互接続構造物の分野に関するものであって、
更に詳しく言えば、２つ以上の導体層を使用したかかる
構造物に関する。
【０００３】
【発明の背景】ゼネラル・エレクトリック・カンパニー
（Ｇｅｎｅｒａｌ　Ｅｌｅｃｔｒｉｃ　Ｃｏｍｐａｎｙ
）によって開発された高密度相互接続（ＨＤＩ）構造物
は、コンパクトな電子装置の組立てのために多くの利益
をもたらす。たとえば、２インチの長さ、２インチの幅
および０．０５０インチの厚さを有する単一の基板上に
おいて、３０〜５０個のチップを組込んだマイクロコン
ピュータのごとき電子装置を完全に組立てかつ相互接続
することができるのである。 更に重要なことには、欠陥のある部品の補修または交換
を行うため、装置内に組込まれた良好な部品に顕著な悪
影響を及ぼすことなしにかかる高密度相互接続構造物を
分解して再び組立てることが可能である。このことは、
それぞれに２０００ドルの原価を有する５０個ものチッ
プを１枚の基板上に組込んで成る装置の場合において特
に重要である。このような補修可能性は、故障した部品
を交換するために装置を再加工することが不可能であっ
たり、あるいはかかる再加工が良好な部品に顕著な悪影
響を及ぼしたりするような従来の接続系に比べると実質
的な進歩を成すものである。
【０００４】上記のごとき高密度相互接続構造物につい
て簡単に述べれば、１００ミルの厚さ並びに装置全体に
とって適当な寸法および強度を有する（たとえばアルミ
ナ製の）セラミック基板が用意される。それの寸法は通
例２インチ平方であるが、それより大きい場合も小さい
場合もある。個々のチップの位置が設定された後、適当
な深さを有する個別のキャビティまたは１個の大きいキ
ャビティがそれぞれのチップの位置に形成される。その
ためには、先ず最初に、一様な厚さおよび所望の寸法を
有する未加工の基板が用意される。次いで、通常の超音
波またはレーザ切削技術の使用により、個々のチップお
よびその他の電子部品を配置すべき位置にキャビティが
形成される。チップ同士を互いに近接した状態で配置す
ることが所望される多くの系においては、ただ１個の大
きなキャビティを形成すれば事足りる。半導体チップが
実質的に一様な厚さを有する場合には、かかる大きなキ
ャビティは一様な深さを有するのが通例である。特に厚
い電子部品または特に薄い電子部品を配置することが所
望される場合には、それらの電子部品の上面が残りの電
子部品の上面および周囲の基板表面と実質的に同一平面
内に位置するようにするため、キャビティの深さを加減
すればよい。次に、キャビティの底面に熱可塑性接着剤
層が配置される。かかる熱可塑性接着剤としては、ゼネ
ラル・エレクトリック・カンパニイ（Ｇｅｎｅｒａｌ　
Ｅｌｅｃｔｒｉｃ　Ｃｏｍｐａｎｙ）からウルテム（Ｕ
ＬＴＥＭ）　６０００の商品名で入手し得るポリエーテ
ルイミド樹脂を使用することが好ましい。次いで、キャ
ビティ内の所望位置にそれぞれの電子部品を配置し、ウ
ルテム６０００の軟化点（約２３５℃）よりも高い約３
００℃の温度にまで構造物全体を加熱し、そして冷却す
れば、個々の電子部品は基板に対して熱可塑的に接着さ
れる。他方、イー・アイ・デュポン・ド・ネムール（Ｅ
．Ｉ．　ｄｕ　Ｐｏｎｔ　ｄｅ　Ｎｅｍｏｕｒｓ）社か
ら入手し得るキャプトン（Ｋａｐｔｏｎ）フィルムのご
とき厚さ約０．０００５〜０．００３インチ（約１２．
５〜７５ミクロン）のポリイミドフィルムが用意され、
そして結合力を向上させるために反応イオンエッチング
（ＲＩＥ）による前処理が施される。次いで、基板およ
び（チップを含めた）電子部品がウルテム１０００また
はその他の熱可塑性樹脂で被覆され、そして基板および
電子部品上にキャプトンフィルムが積層される。その際
には、ウルテム１０００がキャプトンフィルムを所定の
位置に保持するための熱可塑性接着剤として役立つ。そ
の後、電子部品上に配置された接触パッドに整列した位
置においてキャプトン層およびウルテム１０００層中に
（好ましくはレーザ穴あけにより）スルーホールが形成
される。続いてキャプトン層上に設置された金属層がス
ルーホールの内部にまで伸び、そしてそれの下方に位置
する接触パッドに対して電気的接触を行う。この金属層
は、それを設置する工程中においてパターン化される場
合もあれば、あるいは連続層として設置された後にホト
レジストおよびエッチングの使用によりパターン化され
る場合もある。 工程の終了時において正確に整列した導体パターンが得
られるようにするためには、レーザを用いてホトレジス
トの露光を行うことが好ましい。あるいはまた、マスク
を通して露光を行うこともできる。
【０００５】電子部品間における所望の電気的接続を完
全に達成するために必要な場合には、追加の誘電体層お
よび金属層が設置される。個々の電子部品およびそれら
の接触パッドの位置の狂いを補償するためには、適応性
のあるレーザ写真食刻装置を使用すればよい。かかるレ
ーザ写真食刻装置は、後記に列挙される米国特許および
米国特許出願明細書の一部に記載されている。
【０００６】このような高密度相互接続構造物は多くの
利点を有している。かかる利点の１つは、上記のごとき
電子装置に対し、現在利用し得る最も軽量かつ最も体積
の小さいパッケージを提供することである。かかる高密
度相互接続構造物が有するもう１つの（恐らくは一層重
要な）利点は、かかる高密度相互接続構造物の使用すれ
ば、装置を設計しかつ製造するために必要な時間が短縮
されることである。従来の方法においては、各々の半導
体チップを予めパッケージ内に封入すること、封入され
たチップ同士を相互接続するための多層回路板を設計す
ること、などが必要とされていた。多層回路板は高価で
あると共に、それらの製造のために長いリードタイムを
必要とする。それに対し、ＨＤＩ構造物を製造するため
に予め特別に準備しなければならないのは、個々の半導
体チップを装着するための基板のみである。かかる基板
は、標準的な素材に所要の加工を施すことによって得ら
れる。詳しく述べれば、半導体チップの相互接続面およ
び基板の表面が同一平面内にあるようにして個々の半導
体チップを配置するための適当なキャビティを基板に形
成すればよいのである。ＨＤＩ構造物の製造方法に従え
ば、通常の切削技術またはレーザ切削技術の使用により
、予め焼成されたセラミック基板に所要のキャビティが
形成される。このような切削作業はかなり迅速に行うこ
とのできる簡単な仕事であるから、基板に関する所望の
形状が決定されれば、半導体チップを装着するための基
板は短い期間で準備することができるのである。たとえ
ば、量産に先立って設計を確認するための原型装置を製
造するために役立つ少量の基板を得るためには、僅か１
日（通例は４時間）の期間があれば十分である。
【０００７】電子装置を構成する全てのチップおよびそ
の他の電子部品を単一の基板上において相互接続するた
めの相互接続パターンを設計するためには、１〜５週間
の期間を要するのが通例である。かかる高密度相互接続
構造物の設計が完了すれば、基板上において装置の組立
てを開始することができる。先ず最初にチップが基板上
に装着され、次いでチップおよび基板上に積層構造物が
一度に１層ずつ形成される。通例、製造プロセス全体は
１日で完了することができるが、特に作業を急いだ場合
には４時間で完了することもできる。このように、かか
る高密度相互接続構造物は電子装置に対して実質的に軽
量かつコンパクトなパッケージを提供するばかりでなく
、他のパッケージ技術を使用した場合に比べて遥かに短
い期間で原型装置を製造しかつ試験することを可能にす
るのである。
【０００８】このような高密度相互接続構造物、それの
製造方法、およびそれを製造するための道具は、「マル
チチップ集積回路パッケージ構造物および方法」と称す
るシー・ダブリュー・アイヘルベルガー（Ｃ．Ｗ．　Ｅ
ｉｃｈｅｌｂｅｒｇｅｒ）　等の米国特許第４７８３６
９５号、「高密度相互接続を行うために役立つ適応性の
ある写真食刻装置」と称するシー・ダブリュー・アイヘ
ルベルガー等の米国特許第４８３５７０４号、「多重電
子回路チップパッケージ用の高分子誘電体中にスルーホ
ールを形成する方法」と称するシー・ダブリュー・アイ
ヘルベルガー等の米国特許第４７１４５１６号、「新規
なレジストのエキシマレーザによるパターン化」と称す
るアール・ジェイ・ウォジュナロウスキー（Ｒ．Ｊ．　
Ｗｏｊｎａｒｏｗｓｋｉ）等の米国特許第４７８０１７
７号、１９８９年９月２７日に提出された「基板に接着
された部品を取除くための方法および装置」と称するア
ール・ジェイ・ウォジュナロウスキー等の米国特許出願
第２４９９２７号、１９８９年２月１４日に提出された
「重合体材料中にスルーホールを形成するためのレーザ
ビーム走査方法」と称するシー・ダブリュー・アイヘル
ベルガー等の米国特許出願第３１０１４９号、１９８９
年２月２１日に提出された「高密度相互接続用の熱可塑
性ダイ接着材料および溶剤によるダイ接着処理法」と称
するアール・ジェイ・ウォジュナロウスキー等の米国特
許出願第３１２７９８号、１９８８年１２月１２日に提
出された「高密度相互接続回路の簡略化された補修方法
」と称するシー・ダブリュー・アイヘルベルガー等の米
国特許出願第２８３０９５号、１９８９年２月３日に提
出された「製造方法および集積回路試験構造物」と称す
るエイチ・エス・コール（Ｈ．Ｓ．　Ｃｏｌｅ）　等の
米国特許出願第３０５３１４号、１９８８年９月２７日
に提出された「高い体積効率を有する高密度相互接続方
法」と称するシー・ダブリュー・アイヘルベルガー等の
米国特許出願第２５００１０号、１９８９年３月２８日
に提出された「高密度相互接続アセンブリにおいて使用
するためのダイ接着方法」と称するアール・ジェイ・ウ
ォジュナロウスキー等の米国特許出願第３２９４７８号
、１９８８年１０月４日に提出された「レーザによる相
互接続方法」と称するエイチ・エス・コール等の米国特
許出願第２５３０２０号、１９８８年８月５日に提出さ
れた「剥離可能な上層を用いた電子回路および集積回路
チップの試験方法並びに試験構造物」と称するシー・ダ
ブリュー・アイヘルベルガー等の米国特許出願第２３０
６５４号、１９８８年８月８日に提出された「集積回路
装置用金属パターンの直接形成」と称するワイ・エス・
リウ（Ｙ．Ｓ．　Ｌｉｕ）等の米国特許出願第２３３９
６５号、１９８８年８月２３日に提出された「活性剤の
紫外線レーザ切除による金属層の光パターン化方法」と
称するワイ・エス・リウ等の米国特許出願第２３７６３
８号、１９８８年８月２５日に提出された「集積回路装
置用高融点金属線の直接書込み」と称するワイ・エス・
リウ等の米国特許出願第２３７６８５号、１９８８年８
月３０日に提出された「重合体フィルム上層を用いて集
積回路チップを封入するための方法および装置」と称す
るシー・ダブリュー・アイヘルベルガー等の米国特許出
願第２４０３６７号、１９８９年４月２４日に提出され
た「電子パッケージ用途のためのシロキサンポリイミド
加工方法」と称するエイチ・エス・コール等の米国特許
出願第３４２１５３号、１９８８年１２月２７日に提出
された「導電性および非導電性基板上への選択的電着法
」と称するワイ・エス・リウ等の米国特許出願第２８９
９４４号、１９８９年２月１７日に提出された「熱可塑
性材料に熱硬化性フィルムを接合して接着可能な積層物
を形成する方法」と称するアール・ジェイ・ウォジュナ
ロウスキーの米国特許出願第３１２５３６号、１９８９
年６月８日に提出された「迅速な注文設計および特異な
試験能力を達成するための集積回路パッケージ構造物」
と称するシー・ダブリュー・アイヘルベルガー等の米国
特許出願第３６３６４６号、１９９０年１月２日に提出
された「領域選択性の金属被覆方法」と称するエイチ・
エス・コール等の米国特許出願第０７／４５９８４４号
、１９８９年１２月２６日に提出された「局部方位選択
性のルーチング装置」と称するティー・アール・ハラー
（Ｔ．Ｒ．　Ｈａｌｌｅｒ）　等の米国特許出願第０７
／４５７０２３号、１９８９年１２月２６日に提出され
た「レーザ切除可能な高分子誘電体およびそれの形成方
法」と称するエイチ・エス・コール等の米国特許出願第
４５６４２１号、１９８９年１２月２１日に提出された
「密閉型高密度相互接続電子装置」と称するダブリュー
・ピー・コーンランプ（Ｗ．Ｐ．　Ｋｏｒｎｒｕｍｐｆ
）等の米国特許出願第４５４５４６号、１９８９年１２
月２６日に提出された「増強蛍光重合体およびそれを用
いた相互接続構造物」と称するエイチ・エス・コール等
の米国特許出願第０７／４５７１２７号、１９８９年１
２月２１日に提出された「エポキシ樹脂／ポリイミド共
重合体ブレンド誘電体およびそれを組込んだ積層回路」
と称するシー・ダブリュー・アイヘルベルガー等の米国
特許出願第４５４５４５号、１９９０年４月５日に提出
された「マイクロ波モジュール用のビルディングブロッ
ク法」と称するダブリュー・ピー・コーンランプ等の米
国特許出願第０７／５０４７６０号、１９９０年４月５
日に提出された「ＨＤＩマイクロ波回路アセンブリ」と
称するダブリュー・ピー・コーンランプ等の米国特許出
願第０７／５０４８２１号、１９９０年４月５日に提出
された「高密度の電気結線を有する超音波アレイ」と称
するエル・エス・スミス（Ｌ．Ｓ．　Ｓｍｉｔｈ）等の
米国特許出願第０７／５０４７５０号、１９９０年４月
５日に提出された「マイクロ波部品試験方法および装置
」と称するダブリュー・ピー・コーンランプ等の米国特
許出願第０７／５０４８０３号、１９９０年４月５日に
提出された「コンパクトな高密度相互接続マイクロ波装
置」と称するダブリュー・ピー・コーンランプの米国特
許出願第０７／５０４７５３号、１９９０年４月５日に
提出された「柔軟な高密度相互接続構造物および柔軟に
相互接続された装置」と称するシー・ダブリュー・アイ
ヘルベルガー等の米国特許出願第０７／５０４７６９号
、１９９０年４月５日に提出された「コンパクトな焦平
面アレイ並びにそれの試験および補修方法」と称するダ
ブリュー・ピー・コーンランプ等の米国特許出願第０７
／５０４７５１号、１９９０年４月５日に提出された「
上部に取付けられた部品を有する高密度相互接続構造物
」と称するアール・ジェイ・ウォジュナロウスキー等の
米国特許出願第０７／５０４７４９号、１９９０年４月
５日に提出された「内室を含む高密度相互接続構造物」
と称するアール・ジェイ・ウォジュナロウスキー等の米
国特許出願第０７／５０４７７０号、並びに１９９０年
４月５日に提出された「調整された動作特性を有するマ
イクロ波部品および調整方法」と称するダブリュー・ピ
ー・コーンランプ等の米国特許出願第０７／５０４７４
８号の明細書中に開示されている。
【０００９】第１の金属層と以後に設置される金属層と
の間の絶縁のため、あるいは外部導体との接触に原因す
る短絡の防止のために追加の誘電体層が必要とされる場
合には、それらは所望の熱可塑性誘電体材料の溶剤溶液
をスピン塗布または吹付塗布することによって形成され
る。次いで、構造物を加熱して溶剤を追出せば、溶剤を
含まない誘電体層が得られる。あるいはまた、「エポキ
シ樹脂／ポリイミド共重合体ブレンド誘電体およびそれ
を組込んだ積層回路」と称する米国特許出願第４５４５
４５号に従い、シロキサンポリイミド／エポキシ樹脂共
重合体ブレンドをスピン塗布し、乾燥し、次いで硬化さ
せることによってかかる誘電体層を形成することもでき
る。その後、必要に応じてスルーホールが形成され、次
いでその上にパターン化金属層が設置される。かかる金
属層はスルーホールの内部にまで伸び、そして下方の金
属の間にオーム接触を成す。必要ならば、追加の誘電体
層および金属層が同様にして設置される。残念ながら、
このような上部誘電体層として使用するのに適した誘電
体材料の数は、それらが示さなければならない材料特性
の点から見れば限られている。すなわち、かかる誘電体
材料はスピン塗布または吹付塗布用の溶液として利用可
能でなければならないことに加え、下方の誘電体層およ
び金属層並びに以後に設置されることのある上方の金属
層または誘電体層の材料に対して良好な結合力を示さな
ければならない。また、それは本質的にレーザ切除可能
なものであるか、あるいは「レーザ切除可能な高分子誘
電体およびそれの形成方法」と称する米国特許出願第４
５６４２１号に従ってレーザ切除可能性を付与し得るも
のであることも必要である。
【００１０】ここで言う「熱可塑性重合体材料」とは、
多数の加熱／冷却サイクルの後にも初期の融点またはガ
ラス転移温度を実質的に保持するような重合体材料を意
味する。すなわち、加熱、融解および再凝固過程中に材
料の実質的な架橋が起こらないわけである。かかる重合
体材料は耐熱のより高い材料（重合体を含む）を基板に
接着するための接着剤層として適するばかりでなく、融
点のより低い接着剤層を用いて基板に接着すべき層自体
として使用することもできる。重合体材料のガラス転移
温度とは、該重合体材料の粘度が大幅に低下し、それに
より該重合体材料が流動しかつ他の材料に接着し得るよ
うになる温度を指す。かかるガラス転移温度よりも低い
温度にまで冷却されると、熱可塑性重合体材料は再凝固
し、そしてそれが接触している物体に対して密着した状
態に保たれる。ここで言う「熱硬化性材料」とは、それ
の初期加熱時またはそれの製造プロセス中において架橋
が起こる結果、全く融解しなくなるか、あるいは初期加
熱または製造以前の融点よりも遥かに高い温度でなけれ
ば融解しなくなるような重合体材料を意味する。
【００１１】高密度相互接続構造物の第２段およびそれ
より上位の誘電体層としてスピン塗布または吹付塗布さ
れた誘電体層を使用することは有効であるが、それは幾
つかの欠点を有すると共に、製造プロセスの複雑化をも
たらす。特に、かかる誘電体層は加熱によって溶剤を追
出すことを必要とする。それに伴う加熱時間および加熱
温度条件は、ある種の電子部品に対して悪影響を及ぼす
ことがある。また、場合によっては、隣接する誘電体層
間の結合力が低下することもある。更にまた、場合によ
っては、誘電体層中または隣接する誘電体層間の界面に
過度の応力が生じ、それが高密度相互接続構造物の品質
および信頼性に悪影響を及ぼすこともある。更にまた、
追加の誘電体層を設置する際には、溶剤が既に形成され
た未反応の熱可塑性誘電体層の表面を再溶解する傾向が
ある。これは結合力を向上させるために役立つとは言え
、過度の界面応力および誘電体層の割れまたはひび割れ
を生じ、そのために高密度相互接続構造物の使用を不可
能にすることもある。
【００１２】多層印刷回路板の製造に際して熱硬化性材
料を接着剤として使用するための技術も知られている。 一例を挙げれば、熱硬化性材料の前駆物質をスピン塗布
し、次いでそれをその場で反応させることによって熱硬
化誘電体層が形成される。かかる層を反応させた後には
、それは次の層を形成するために使用される溶剤にもは
や溶解しないから、以後の層を形成する際に下方の層が
損傷を受けることはない。かかる材料はシェルダール・
コーポレーション（Ｓｈｅｌｄａｈｌ　Ｃｏｒｐｏｒａ
ｔｉｏｎ）から入手することができる。
【００１３】もう１つの熱硬化技術は、積層回路板の製
造において使用されるような種類の積層板に関するもの
である。その実例としては、デュポン（Ｄｕｐｏｎｔ）
社からパイロラックス（Ｐｙｒｏｌｕｘ）　の商品名で
入手し得る銅／誘電体積層板が挙げられる。この系にお
いては、約１３５℃の硬化温度で熱硬化するアクリル系
接着剤が使用されている。しかし残念ながら、アクリル
系接着剤は本発明の対象となるような多くの高密度相互
接続構造物において使用するのに十分な程度の熱安定性
を有するとは考えられず、またひとたび反応させれば全
く溶解しなくなるので普通である。特に、かかる高密度
相互接続構造物を含む装置は２００℃付近あるいはそれ
以上の温度において動作し得ることが望ましいものと考
えられている。アクリル系接着剤は、１５０℃を越える
温度において使用することはできないものと考えられて
いる。エポキシ樹脂もまた熱的に不安定であり、そのた
めにかかる温度において使用することはできない。特に
、大部分のエポキシ樹脂は１５０℃で淡褐色に変わり、
そして１８０℃で黒色に変わる。
【００１４】これらの技術のいずれかによって製造され
た印刷回路板は補修のために分解できないのであって、
欠陥のある印刷回路板のほとんどは廃棄しなければなら
ない。いかなる種類の印刷回路板であれ、それらは高価
な部品を装着する前に十分な試験を受ける。それ故、高
価なチップが欠陥のある印刷回路板に装着されることは
ない。このような補修可能性の欠如は欠点であるが、印
刷回路板用途においては、この欠点は試験時における比
較的高い歩留りと熱硬化構造物が回路板に付与する高度
の耐久性との組合せによって十二分に埋合わせることが
できる。
【００１５】印刷回路板用途において熱硬化構造物を使
用することは有益であるが、本発明の対象となるような
種類の高密度相互接続構造物においてはかかる熱硬化構
造物を使用することはできない。なぜなら、高密度相互
接続構造物が製造される前に高価なチップが所定の位置
に装着されるからである。その結果、熱硬化後の高密度
相互接続構造物に欠陥が発見されれば、該構造物自体を
廃棄しなければならないばかりでなく、全てのチップも
廃棄しなければならないのである。それ故、上記のごと
き高密度相互接続構造物の代りに熱硬化構造物を採用す
ることは、多層高密度相互接続構造物の製造に関連する
諸問題の解決策として役立つとは考えられない。
【００１６】米国特許第４７８３６９５号明細書中に論
じられているごとく、熱可塑性接着剤を用いて複数の熱
硬化性誘電体層を積層することによって各々の誘電体層
が熱硬化性の上層と熱可塑性の下層とを含むような多層
構造物を製造することは、これまで実施されていなかっ
た。その理由は、後続の層を積層する際に初期に設置さ
れた層が移動、変形またはその他の変化を受け易く、そ
のために層間に設けられたスルーホール接続が破断する
傾向を示すことにある。それ故、追加の誘電体層を設置
するための新たな方法が望まれているのである。
【００１７】十分な試験を受けた完成状態の高密度相互
接続構造物をパッケージ内に封入する際に見出されたも
う１つの問題は、パッケージの底板と高密度相互接続構
造物の基板との間に十分な結合力を得るため高密度相互
接続構造物に力を加える操作を含むパッケージ封入工程
中に層間短絡が発生することである。本発明者等は、高
密度相互接続構造物中における第２段およびそれより上
位の誘電体層として使用されるスピン塗布誘電体層が軟
質または柔軟な状態にあり、そのために誘電体層が移動
する結果として短絡が生じるという結論を得た。これは
かかる回路が所望通りの丈夫さを有しないことを意味す
るばかりでなく、誘電体層の厚さが少なくとも一部の導
電路または特定の導体パターンの近傍において安定しな
いことをも意味している。このことは、かかる構造物の
マイクロ波用途に関して新たな関心を呼び起こす。なぜ
なら、マイクロ波用途の場合、所定のインピーダンスを
持った伝送線路を形成することによって所望のマイクロ
波性能を達成するため、一定の既知厚さを有する誘電体
層を設置することが要求されるからである。それ故、上
記の問題を排除もしくは低減させるような改良された高
密度相互接続方法および構造物が要望されているのであ
る。
【００１８】かかる問題は、「順次に低下するＴｇ　を
有する熱可塑性接着剤を用いた多段積層高密度相互接続
方法および構造物」と称する米国特許出願第　　　　　
　　　　　　　号明細書中に記載された多段積層方法に
よって少なくとも部分的に解決されるはずである。詳し
く述べれば、この方法は各々の金属層上に熱硬化性材料
層または高温熱可塑性材料層を設置するものである。か
かる耐熱層は短絡の問題を解決するはずである。しかし
ながら、かかる構造物はそれの熱可塑性部分の移動およ
び／または厚さの変化の問題を解決することができない
。更にまた、次第に低下するＴｇ　を有する接着剤が多
層構造物中に使用される結果、熱可塑的な移動の問題は
一層悪化することもあり得る。
【００１９】このようなわけで、かかる高密度相互接続
構造物の補修可能性を維持しながらそれらの耐久性を向
上させるようになお一層の改良を実現することが要望さ
れているのである。
【００２０】
【発明の目的】本発明の主たる目的は、２００℃を越え
る温度下での加熱が回避されるような方法によって高密
度相互接続構造物中に上部の誘電体層を積層することに
ある。
【００２１】本発明のもう１つの目的は、架橋性接着剤
を用いて接着された層を含む補修可能な高密度相互接続
構造物を提供することにある。
【００２２】本発明の更にもう１つの目的は、製造時に
おけるスルーホール接続の破壊の問題が回避されるよう
なプレーナ型の多段積層高密度相互接続構造物を提供す
ることにある。
【００２３】本発明の更にもう１つの目的は、Ｘ線およ
びガンマ線に対する抵抗性の低い材料を含まないプレー
ナ型の多段積層高密度相互接続構造物を提供することに
ある。
【００２４】本発明の更にもう１つの目的は、パッケー
ジへの封入またはその他の理由によって構造物の上面に
力が加えられた場合にも短絡の発生または誘電体層の厚
さの変化を実質的に示さないようなプレーナ型の多段積
層高密度相互接続構造物を提供することにある。
【００２５】本発明の更にもう１つの目的は、高密度相
互接続構造物、それらの製造材料、およびそれらの製造
方法における融通性および多様性を一層拡大することに
ある。
【００２６】本発明の更にもう１つの目的は、予備試験
を受けた複数の基礎高密度相互接続構造物を包括高密度
相互接続構造物により相互接続して一層複雑な系を形成
することにある。
【００２７】本発明の更にもう１つの目的は、複数のキ
ャプトン層を用いて高密度相互接続構造物のパッシベー
ションを達成することにある。
【００２８】
【発明の概要】添付の図面を含めた本明細書を考察する
ことによって明らかとなる上記およびその他の目的は、
本発明に従えば、特異な接着剤を使用しながら複数の積
層工程を実施して高密度相互接続構造物中に誘電体層を
設置することによって達成される。かかる接着剤は、次
の積層工程の実施前に十分に硬化する結果、全ての上層
積層工程が同じ積層温度下で実施される場合にも既に形
成された構造に後続の積層工程が影響を及ぼすことはな
いのである。
【００２９】本発明の実施の一態様に従えば、先ず最初
に基本高密度相互接続構造物が製造される。そのために
は、第１のガラス転移温度Ｔｇ１を有する第１の熱可塑
性接着剤を用いて電子部品上に第１の誘電体層を積層し
、接続を行うべき接触パッドに整列した位置において第
１の誘電体層中にスルーホールを形成し、次いで第１の
誘電体層上にパターン化された第１の金属層を設置すれ
ばよい。なお、かかる基本高密度相互接続構造物を製造
するためにはその他の方法を使用することもできる。本
発明に従えば、上記のごとき基本高密度相互接続構造物
を構成する第１の金属層および第１の誘電体層の露出部
分上に熱可塑性の剥離層がスピン塗布される。かかる剥
離層は少なくとも部分的にスルーホールを充填する結果
、第１の誘電体層中に設けられたスルーホールの下部に
は熱的に剥離し得る剥離層が形成されることになる。そ
の後、剥離層上に可変架橋性接着剤をスピン塗布して第
１の金属層の導体パターン間を埋めることにより、実質
的に平坦な表面が形成される。次いで、かかる架橋性接
着剤が溶剤を含まない状態にまで乾燥され、そして得ら
れた架橋性接着剤層を接着剤として使用しながら第２の
誘電体層が構造物上に積層される。この積層工程は接着
剤の硬化が完了するような条件下で実施される。なお、
第１の金属層と電子部品上の接触パッドとの間における
スルーホール接続が破壊またはその他の悪影響を受ける
のを防止するため、第２の積層工程はＴｇ１よりも低い
積層温度の下で実施することが好ましい。剥離層を設置
する目的は、架橋性接着剤が下方の接触パッドから破片
を剥ぎ取ることなしに高密度相互接続構造物本体を高温
下で下方の構造物から剥離し得るようにするためである
。第２の積層工程の完了後、電気的接続を行うことが所
望される導体に整列した位置において第２の誘電体層中
にスルーホールが形成される。かかる導体は第１の金属
層の特定部分であってもよいし、あるいは電子部品の接
触パッドであってもよい。次いで、第２の誘電体層上に
第２の金属層が設置され、そして適宜なパターン化が施
される。より多くの導電層が必要であれば、（剥離層を
設置することなく）同じ接着剤を用いて追加の誘電体層
を構造物上に積層し、そしてその上に適当な導電層を設
置すればよい。このようにすれば、装置の最高動作温度
を低下させることなしに所望数の導電層を設置すること
ができるのである。
【００３０】本発明の内容は、前記特許請求の範囲中に
詳細かつ明確に記載されている。とは言え、本発明の構
成や実施方法並びに追加の目的や利点は、添付の図面を
参照しながら以下の説明を読むことによって最も良く理
解されよう。
【００３１】
【実施例の記載】先ず図１を見ると、第１段のスルーホ
ール接続を含む従来の高密度相互接続構造物１００の小
部分が横断面図として示されている。この高密度相互接
続構造物は、積層された第１の誘電体層１２２およびス
ピン塗布された第２の誘電体層１３２を含んでいる。こ
の構造物はまた、上面に配置された接触パッド１１８を
有するチップ１１６をも含んでいる。上方に配置された
高密度相互接続構造物の積層部分を構成する第１の層１
２０は、第１の誘電体層１２２とパターン化された金属
層１２８とから成っている。第１の誘電体層１２２は、
互いに独立した下層１２４および上層１２６を含んでい
る。下層１２４はゼネラル・エレクトリック・カンパニ
ーから入手し得るポリエーテルイミド樹脂であるウルテ
ム１０００のごとき熱可塑性接着剤から成り、また上層
１２６はイー・アイ・デュポン・ド・ネムール社から入
手し得る熱硬化ポリイミドフィルムであるキャプトンフ
ィルムから成っている。金属層１２８はスルーホール１
２７の内部にまで伸び、そして接触パッド１１８との間
にオーム接触を成している。スルーホール１２７の側壁
は、レーザ穴あけによって形成された結果として、上方
に行くほど外側に向かって開いている。第１の層１２０
上には高密度相互接続構造物の積層部分を構成する第２
の層１３０が配置されているが、それは第２の誘電体層
１３２とパターン化された金属層１３８とから成ってい
る。第２の誘電体層１３２は、マイクロＳｉ（Ｍｉｃｒ
ｏＳｉ）　社から入手し得るＳＰＩシロキサンポリイミ
ドのごとき熱可塑性材料をスピン塗布して成る層である
。
【００３２】故障分析のため、以前に製造された多層積
層物のうち、各々の誘電体層が熱可塑性の下層と熱硬化
性の上層とから成りかつ後続の誘電体層を積層する過程
においてスルーホール接続が破壊されたような多層積層
物の横断面を調べた。
【００３３】次の図２には、かかる横断面の小部分が示
されている。横断面図として示された高密度相互接続構
造物２００は、積層された第１の誘電体層２２２および
第２の誘電体層２３２を含んでいる。この構造物はまた
、上面に配置された接触パッド２１８を有するチップ２
１６をも含んでいる。上方に配置された高密度相互接続
構造物の積層部分を構成する第１の層２２０は、第１の
誘電体層２２２とパターン化された金属層２２８とから
成っている。第１の誘電体層２２２は、互いに独立した
下層２２４および上層２２６を含んでいる。下層２２４
はゼネラル・エレクトリック・カンパニーから入手し得
るポリエーテルイミド樹脂であるウルテム１０００のご
とき熱可塑性接着剤から成り、また上層２２６はイー・
アイ・デュポン・ド・ネムール社から入手し得る熱硬化
ポリイミドフィルムであるキャプトンフィルムから成っ
ている。金属層２２８はスルーホール２２７の内部にま
で伸び、そしてそれの一部が接触パッド２１８との間に
オーム接触を成している。スルーホール２２７の側壁の
上部は、レーザ穴あけによって形成された結果として、
上方に行くほど外側に向かって開いている。第１の層２
２０の上には高密度相互接続構造物の積層部分を構成す
る第２の層２３０が配置されているが、それは第２の誘
電体層２３２とパターン化された金属層２３８とから成
っている。第２の誘電体層２３２は、互いに独立した下
層２３４および上層２３６を含んでいる。下層２３４は
ゼネラル・エレクトリック・カンパニーから入手し得る
ポリエーテルイミド樹脂であるウルテム１０００のごと
き熱可塑性接着剤から成り、また上層２３６はイー・ア
イ・デュポン・ド・ネムール社から入手し得る熱硬化ポ
リイミドフィルムであるキャプトンフィルムから成って
いる。
【００３４】図２に示されるような破断状態のスルーホ
ールは、スルーホールが第１の誘電体層２２２を構成す
る熱硬化性の上層２２６の直下の空間内において拡張し
ているという点で、本発明者等が調べた破断状態のスル
ーホールの典型例を成すものである。スルーホール内の
金属層は上層２２６の下端の位置において破断し、それ
によって金属層２２８中にギャップ２２９が生じるのが
通例である。積層後にこのようなスルーホール形状が生
じる理由は、第２の誘電体層２３２の下層２３４を成す
熱可塑性接着剤がスルーホール内に入り込んで横方向の
圧力を及ぼすことにある。すなわち、第２の誘電体層２
３２の下層２３４を成す熱可塑性接着剤が第１の誘電体
層２２２の熱硬化した上層２２６の下方にまで流れ込ん
だ場合、それが上層２２６の直下において前方の金属層
を圧迫し、かつその金属層が前方にある第１の誘電体層
２２２の下層２２４を圧迫することにより、金属層の破
断が起こるのである。本発明者等は、第１の誘電体層の
熱可塑性接着剤が十分な流動性を示すような温度におい
て第２の積層工程が実施される結果としてこのような問
題が生じるという結論に達した。すなわち、第２の積層
工程に際してスルーホールの側壁に加わる圧力の下で、
第１の誘電体層の熱可塑性接着剤がスルーホールの位置
から後退し得ることに問題があるのである。熱硬化性の
接着剤を用いた従来の印刷回路板技術においては、この
問題は第２の誘電体層の積層に先立って第１の誘電体層
の接着剤を熱硬化させることによって回避されている。 かかる解決策は、前述のごとく、本発明に係わる種類の
高密度相互接続構造物においては受入れることができな
い。それ故に本発明者等は、第１の誘電体層の熱可塑性
接着剤が流動しないような低い温度および積層圧力の下
で以後の積層工程を実施すれば上記の問題が解決される
という結論に達したのである。
【００３５】次の図３には、本発明に基づく高密度相互
接続構造物１０が横断面図として示されている。この高
密度相互接続構造物１０は、集積回路チップのごとき電
子部品１６を配置するため上面に設けられたキャビティ
１４を有する基板１２を含んでいる。多くの高密度相互
接続構造物においては、かかる電子部品１６は熱可塑性
接着剤１５によって基板１２に接着されている。なお、
電子部品１６は（上部の）接触面上に接触パッド１８を
有している。基板１２はまた、それの上面に配置された
導電路１３を有することもある。上方に配置された高密
度相互接続構造物の積層部分を構成する第１の層２０は
、第１の誘電体層２２とパターン化された第１の金属層
２８とから成っている。第１の誘電体層２２は、互いに
独立した下層２４および上層２６を含んでいる。上層２
６は熱硬化性材料またはＴｇ　の高い熱可塑性材料から
成っていればよい。下層２４は第１のガラス転移温度Ｔ
ｇ１を有する熱可塑性接着剤から成っている。チップま
たは電子部品が熱可塑性チップ接着剤１５によって基板
１２に接着されている場合、このチップ接着剤はＴｇ１
よりも高いガラス転移温度（Ｔｇ０）を有することが好
ましい。
【００３６】第１の誘電体層２２の上層２６は、製造プ
ロセス中においてそれをチップ上に積層する際に安定性
が維持されるようにするため、Ｔｇ１よりも高い一定の
温度範囲にわたって安定であることが必要である。特に
、上層２６はＴｇ１より少なくとも１００℃だけ高い温
度範囲にわたって安定であることが好ましい。ここで言
う「安定」とは、積層工程中において望ましくない移動
、伸縮またはその他の変化を生じない程度の粘度を有す
ることを意味する。
【００３７】上層２６は、イー・アイ・デュポン・ド・
ネムール社から販売されている熱硬化ポリイミドフィル
ムであるキャプトンフィルムのごとき熱硬化性フィルム
であることが好ましい。なお、十分な安定性を示すもの
であれば、熱可塑性樹脂を含めたその他の材料を使用す
ることもできる。下層２４はゼネラル・エレクトリック
・カンパニーから入手し得るポリエーテルイミド樹脂で
あるウルテム１０００（Ｔｇ１＝約２１７℃）から成る
ことが好ましく、またチップ接着剤１５はゼネラル・エ
レクトリック・カンパニイから入手し得るポリエーテル
イミド樹脂であるウルテム６０００（Ｔｇ２＝約２３５
℃）から成ることが好ましい。
【００３８】パターン化された第１の金属層２８は第１
の誘電体層２２中に設けられたスルーホール２３の内部
にまで伸び、そして基板１２上の接触パッド１８および
導電路１３に接触している。
【００３９】高密度相互接続構造物の積層部分を構成す
る第２の層３０は、第２の誘電体層３２とパターン化さ
れた第２の金属層３８とから成っている。第２の誘電体
層３２は、熱可塑性の剥離層３４Ｒと互いに独立した下
層３４および上層３６を含んでいる。剥離層３４ＲはＳ
ＰＩシロキサンポリイミドから成ることが好ましい。こ
の剥離層が高密度相互接続構造物中に含まれる理由は、
電子部品の１者または該構造物それ自体に欠陥のあるこ
とが判明した場合に該構造物の補修を可能にすることに
ある。すなわち、補修のために高密度相互接続構造物を
分解しなければならない場合には、Ｔｇ１よりも高い温
度に加熱することにより、該構造物の積層部分を基板お
よび電子部品から剥離することができる。しかるに、下
層３４が流動性を示す温度にまで加熱されない場合には
、剥離層３４Ｒが存在しない状態で高密度相互接続構造
物の積層部分を剥離すると、下層３４の接着剤がスルー
ホールの底部において金属層に付与する強い結合力のた
め、接触パッドおよび下方の半導体材料の破片が剥ぎ取
られることになる。
【００４０】第２の誘電体層３２の下層３４は熱硬化性
材料から成るものであるが、前記に引用された「エポキ
シ樹脂／ポリイミド共重合体ブレンド誘電体およびそれ
を組込んだ積層回路」と称する米国特許出願第４５４５
４５号明細書中に開示されているようなポリイミドと架
橋性エポキシ樹脂との共重合体ブレンドから成ることが
好ましい。かかる共重合体ブレンドを構成するポリイミ
ドは、マイクロＳｉ社から入手し得るシロキサンポリイ
ミドＳＰＩ−１２９またはＳＰＩ−１３５のごとき完全
に反応したシロキサンポリイミドであることが好ましい
。かかる共重合体ブレンドを構成する架橋性エポキシ樹
脂は、チバ・ガイギー（Ｃｉｂａ−Ｇｅｉｇｙ）社製の
ＣＹ１７９（電子用）またはユニオン・カーバイド（Ｕ
ｎｉｏｎ　Ｃａｒｂｉｄｅ）　社製のＥＲＬ４２２１（
電子用）のごとき脂環式エポキシ樹脂であることが好ま
しい。なお、その他のエポキシ樹脂を使用することもで
きる。
【００４１】上記のごとき好適な材料が特に有利である
と考えられる理由は、かかる材料が高度の放射線抵抗性
を示す結果、高密度相互接続構造物によって相互接続さ
れるシリコン半導体チップが耐えられないようなＸ線お
よびガンマ線環境中においてもかかる材料は損傷を受け
ないことにある。その上、こうして得られた構造物は極
めて安定である。すなわち、かかる材料を４０００〜５
０００時間にわたって２００℃の温度に暴露したが、そ
れらの特性に顕著な変化は認められなかったのである。
【００４２】この場合にも、上層３６は熱硬化性材料ま
たは熱可塑性材料から成り得るが、熱硬化性材料（キャ
プトンフィルム）から成ることが好ましい。パターン化
された第２の金属層３８は第２の誘電体層３２中に設け
られたスルーホール３３の内部にまで伸び、そして第１
の金属層２８に接触している。所望ならば、特定のスル
ーホール３３が第１の誘電体層２２をも貫通し、それに
よって特定の接触パッドに対する直接の接続を行うこと
もできる。とは言え、このような構成は好ましいもので
はない。その理由の１つは、深さの異なるスルーホール
を設ける必要があるために加工の複雑度が増すことにあ
る。もう１つの理由は、２２５〜２５０℃の範囲内の温
度において固体であるような材料で満たされたスルーホ
ールによって電子部品の接触パッドに対する直接接続が
行われる結果として補修可能性が悪影響を受けることに
ある。
【００４３】高密度相互接続構造物の積層部分を構成す
る第３の層４０は、第３の誘電体層４２とパターン化さ
れた第３の金属層４８とから成っている。第３の誘電体
層４２は、互いに独立した下層４４および上層４６を含
んでいる。第３の誘電体層４２の下層４４はシロキサン
ポリイミド／エポキシ樹脂架橋性共重合体ブレンドから
成ることが好ましい。この場合にも、第３の誘電体層４
２の上層４６は熱硬化性材料または熱可塑性材料から成
り得るが、熱硬化性材料から成ることが好ましい。なお
、下層４４の下方に剥離層を設置する必要はない。
【００４４】かかる高密度相互接続構造物において下層
２４、３４および４４を構成するシロキサンポリイミド
／エポキシ樹脂架橋性共重合体ブレンド接着剤は、高密
度相互接続構造物の積層部分またはそれによって相互接
続すべき電子部品に対して悪影響を及ぼさない程度の低
い温度においてそれらが硬化し得るように選定される。 その理由は、先行特許および先行特許出願の明細書中に
記載されているごとく、相互接続すべき電子部品に対し
て悪影響を及ぼすことなしに高密度相互接続構造物の製
造および（必要ならば）分解を行い得るようにすること
にある。すなわち本発明においては、下方の金属層およ
び誘電体層の両者に良く付着し、上方に積層されるフィ
ルムに対して良好な結合力を有し、積層を行うために役
立つ安定なＢ段階を示し、かつ高密度相互接続構造物の
残部に対して悪影響を及ぼさない程度の低い温度におい
て硬化するようなシロキサンポリイミド／エポキシ樹脂
架橋性共重合体ブレンド接着剤を使用することが必要な
のである。このような接着剤は本質的にレーザ切除可能
なものであることが好ましいが、さもなければ「レーザ
切除可能な高分子誘電体およびそれの形成方法」と称す
る米国特許出願第４５６４２１号に従ってレーザ切除可
能性を付与することが必要である。
【００４５】本発明の高密度相互接続構造物において使
用するためには各種の接着剤が利用可能である。とは言
え、前記に引用された「エポキシ樹脂／ポリイミド共重
合体ブレンド誘電体およびそれを組込んだ積層回路」と
称する米国特許出願第４５４５４５号明細書中に開示さ
れているようなシロキサンポリイミド／エポキシ樹脂架
橋性共重合体ブレンドを使用することが好ましい。スピ
ン塗布された誘電体層としてこのブレンドを使用するこ
とは、該特許出願明細書中に開示されている。本発明に
従えば、予め形成されたフィルムを積層するための平坦
化／接着剤層として使用することにより、かかるブレン
ドの融通性および応用性が拡張される。上記の特許出願
明細書中に記載されているごとく、シロキサンポリイミ
ドとエポキシ樹脂との比率を変えればブレンドの硬化後
特性が変化する。エポキシ樹脂を主成分とするブレンド
に対して３５１ｎｍの波長におけるレーザ穴あけを施す
ためには、前記に引用された「レーザ切除可能な高分子
誘電体およびそれの形成方法」と称する米国特許出願第
４５６４２１号明細書中に記載されているような切除可
能化染料の添加によってそれを変性することが必要であ
る。本発明者等は、高密度相互接続構造物中に剥離層３
４Ｒを設置したすれば、このような架橋性接着剤による
積層工程の使用が該構造物の補修可能性に悪影響を及ぼ
さないことを見出した。なお、シロキサンポリイミド／
エポキシ樹脂架橋性共重合体ブレンドが十分に低いＴｇ
　を有する場合には、かかる剥離層は必要でない。すな
わち、シロキサンポリイミド／エポキシ樹脂架橋性共重
合体ブレンドが十分な流動性を示すような温度にまで高
密度相互接続構造物を加熱することができ、従って補修
目的のために高密度相互接続構造物の積層部分を除去す
る際に破片の剥ぎ取りが問題とならないような場合には
、剥離層は不要なのである。
【００４６】次の図４には、図３に示された高密度相互
接続構造物１０を製造するための好適な製造プロセス４
００が示されている。
【００４７】製造プロセス４００は、基板１２上にチッ
プを装着する工程４０１から開始される。基板が完成し
た高密度相互接続構造物の一部を成す場合には、かかる
装着は永久的なものとして実施される。しかるに、柔軟
な高密度相互接続構造物を得るため製造プロセスの完了
後に基板が除去される場合には、かかる装着は一時的な
ものとして実施される。かかる装着は、熱可塑性接着剤
としてウルテム６０００を使用しながら２５０〜３００
℃の範囲内の積層温度において実施することが好ましい
。
【００４８】次の工程４０２においては、第１の誘電体
層２２の上層２６が適当な熱可塑性接着剤層２４で被覆
される。なお、熱可塑性接着剤層２４としては、ゼネラ
ル・エレクトリック・カンパニイから入手し得るポリエ
ーテルイミド樹脂であるウルテム１０００を使用するこ
とが好ましい。
【００４９】次の工程４０３においては、こうして形成
された第１の誘電体層２２が第１の積層温度Ｔ１　の下
でチップおよび基板上に積層される。なお、ウルテム１
０００については、第１の積層温度Ｔ１　は２５０〜３
００℃の範囲内にあるのが通例である。
【００５０】次の工程４０４においては、第１の誘電体
層２２中にスルーホール２３が形成される。
【００５１】次の工程４０５においては、第１の誘電体
層２２上にパターン化された第１の金属層２８が設置さ
れる。かかる目的のためには、一様な金属層を設置して
からそれのパターン化を行ってもよいし、あるいは前記
に引用された特許に基づく方法またはその他各種のパタ
ーン化堆積技術もしくは一様堆積／パターン化技術に従
ってパターン化された金属層を直接に設置してもよい。 この工程により、図３に示されたような高密度相互接続
構造物を構成する第１の層２０が完成したことになる。
【００５２】この段階までの高密度相互接続構造物製造
プロセスは、前記に引用された先行特許に基づくもので
ある。この段階に到達するまでの製造プロセスは本発明
にとって重要ではないのであって、本発明の範囲から逸
脱することなく広範囲にわたって変更することができる
。
【００５３】次の工程４０６においては、本発明に従い
、第２の誘電体層３２の下層３４の下方に位置する熱可
塑性の剥離層３４Ｒが上記のごとき構造物上（すなわち
、パターン化された第１の金属層２８および第１の誘電
体層２２の露出部分の上）にスピン塗布される。次いで
、この剥離層３４Ｒが適当な方法で乾燥される。
【００５４】次の工程４０７においては、シロキサンポ
リイミド／エポキシ樹脂架橋性共重合体ブレンドが接着
剤として剥離層３４Ｒ上に塗布される。
【００５５】詳しく述べれば、ポリイミドと架橋性エポ
キシ樹脂との共重合体ブレンドが調製され、そして必要
に応じエポキシ樹脂用の適当な硬化剤がそれに添加され
る。次いで、かかる共重合体ブレンドを剥離層３４Ｒ上
にスピン塗布または吹付塗布することによって下層３４
が形成される。好適な接着剤溶液は、２００ｇのチバ・
ガイギー社製脂環式エポキシ樹脂ＣＹ−１７９と４７２
ｇのマイクロＳｉ社製シロキサンポリイミドＳＰＩ−１
３５との均質ブレンド、２．０ｇのゼネラル・エレクト
リック・カンパニイ製オクチルオキシフェニル（フェニ
ル）ヨードニウムヘキサフルオロアンチモネート触媒、
および０．０５ｇのムーニー・ケミカル（Ｍｏｏｎｅｙ
　Ｃｈｅｍｉｃａｌ）　社製１２％ナフテン酸銅から成
るものである。なお、４７２ｇのＳＰＩ−１３５は１７
５ｇの固形分（３７％）と２９７ｇのジグリム／キシレ
ン溶剤とから成っており、また該溶剤は８０％のジグリ
ムと２０％のキシレンとから成っている。また、「エポ
キシ樹脂／ポリイミド共重合体ブレンド誘電体およびそ
れを組込んだ積層回路」と称する米国特許出願第４５４
５４５号明細書中に記載のごとくにして共重合体ブレン
ドの無溶剤塗布を行うこともできる。
【００５６】上記のごとき接着剤溶液を塗布した後の工
程４０８においては、ホットプレートまたはその他の手
段を用いて構造物を約１３５℃の温度Ｔ２　にまで加熱
して溶剤を追出すことにより、共重合体ブレンド層が乾
燥される。その際には、接着剤溶液を塗布する前に構造
物を秤量し、次いで接着剤溶液を塗布した後に再び構造
物を秤量することにより、接着剤溶液の付着量（すなわ
ち、シロキサンポリイミド、エポキシ樹脂および溶剤の
合計量）を求めることが好ましい。２×２インチの基板
上に接着剤溶液を配置してから２６００ｒｐｍ　の速度
で回転させれば、約７０ｍｇの接着剤溶液が構造物上に
一様に塗布された状態で残留する。次に、３０分毎に構
造物を秤量することによって減量が測定される。乾燥工
程は４７％の減量が生じた後に停止される。
【００５７】図５は、上記のごとき好適な接着剤溶液を
基板上にスピン塗布してから上記のごとき手順に従って
乾燥した場合の経時的な減量を示すグラフである。最初
、接着剤溶液層から溶剤が蒸発することが認められよう
。その後も蒸発が継続するが、これはエポキシ樹脂が硬
化するのと同時に蒸発するからである。ホットプレート
上においてかかる過程を完了させれば、共重合体ブレン
ドの最終組成は約６３重量％のシロキサンポリイミドと
約３７重量％のエポキシ樹脂とから成ることになる。 なお、全ての溶剤を蒸発させると共に、大部分のエポキ
シ樹脂を残留させて約５０重量％のシロキサンポリイミ
ドと約５０重量％のエポキシ樹脂とから成る最終組成を
持った共重合体ブレンドを得るためには、約１０％のエ
ポキシ樹脂が蒸発した時点で乾燥工程を停止することが
好ましい。次いで、構造物がホットプレートから取除か
れ、そして室温にまで放冷される。この段階（室温）に
おいては、共重合体ブレンド層はもはや粘着性を示さず
、従って容易に取扱うことができる。なお、かかる共重
合体ブレンド層は一般に約１２μｍ　の厚さを有してい
る。この乾燥工程においては、共重合体ブレンドの過度
の硬化を避けることが重要である。なぜなら、共重合体
ブレンドを過度に硬化させると、積層される上層３６と
下層３４との間の結合力が低下するからである。その上
、積層工程に際して共重合体ブレンドが十分に流動しな
い結果、上層（キャプトン層）３６と下層（共重合体ブ
レンド層）３４との間に存在するくぼみやその他の隙間
が完全に埋められず、従って両者間に空隙が生じること
にもなる。
【００５８】次の工程４０９においては、共重合体ブレ
ンド層への積層に先立ち、上層（キャプトン層）の下面
が反応性イオンエッチング（ＲＩＥ）によって前処理さ
れる。これは、上層３６と下層（共重合体ブレンド層）
３４との間に強い結合力を生み出すために役立つ。
【００５９】次の工程４１０においては、８０℃の温度
下で構造物を積層装置内に配置し、そして上層３６の上
側および下側を真空に引くことによってガス抜きが行わ
れる。１００ｍＴｏｒｒ　の基本真空度を得るのに十分
な排気時間（通例は約２０分）の経過後、上層３６の上
面に約３０〜４５ｐｓｉ　の窒素圧を加えることにより
、上層３６が下層３４に押付けられると共に、共重合体
ブレンドの流動によって隙間が埋められる。次いで、圧
力を維持しながら温度を１８０℃の積層温度Ｔ３　にま
で上昇させ、そして３０分間にわたり構造物を１８０℃
に保つことにより、共重合体ブレンドの硬化が完了する
。その後、構造物が１００℃未満の温度にまで冷却され
、圧力が解除され、そして積層装置から構造物が取出さ
れる。かかる積層工程に際しては、上層３６の存在によ
ってエポキシ樹脂の蒸発が防止される。なお、共重合体
ブレンド層と上層との界面におけるエポキシ樹脂の凝離
は認められなかった。すなわち、共重合体ブレンドは硬
化の完了後にも均質な状態に維持されるのである。
【００６０】エポキシ樹脂関係の当業者には容易に理解
される通り、硬化時間は硬化温度を上昇させることによ
って短縮することができ、また硬化温度は硬化時間を延
長することによって低下させることができる。
【００６１】上記のごとき１８０℃の積層温度Ｔ３　は
、ウルテム１０００のＴｇ　（２１７℃）よりも十分に
低いものである。その結果、ウルテム１０００から成る
熱可塑性接着剤層２４はこの積層工程を通じて硬質の状
態に保たれる。それ故、下層２４のＴｇ　よりも高い温
度において後続の積層工程を実施する際にスルーホール
接続の破断を示した従来の構造物とは異なり、積層圧力
の作用下でウルテム１０００の下層２４がスルーホール
の位置から押し戻される結果としてスルーホール接続が
破断することは防止されるのである。
【００６２】共重合体ブレンドをスピン塗布すれば、構
造物の全表面にわたって実質的に一様な厚さの下層３４
が形成される。下層３４は約１２μｍ　の厚さを有する
のが通例であるが、それは金属層がそれよりも薄い場合
に適用される。金属層がそれよりも厚い場合には、共重
合体ブレンドをより遅い速度でスピン塗布することによ
ってより厚い下層３４を形成することが好ましい。上層
（キャプトン層）３６は約２５μｍ　の厚さを有するこ
とが好ましい。上層３６は予め形成されたものであるか
ら、それの厚さは厳密に調節されている。その結果、第
２の誘電体層３２は３７μｍ　にほぼ等しい厚さを有す
るのであって、それの厚さの変動は下層３４の厚さの変
動に由来するものである。とは言え、この厚さはキャプ
トン層に対して２回のＲＩＥ工程を施す際に約５μｍ　
だけ減少する。第１のＲＩＥ工程は結合力を向上させる
ための前処理であって、これはキャプトン層の厚さを約
１μｍ　だけ減少させる。第２のＲＩＥ工程は穴あけ後
にスルーホールから灰またはその他の残渣を除去するた
めに実施されるクリーンアップ処理であって、これはキ
ャプトン層の厚さを約４μｍ　だけ減少させる。とは言
え、スピン塗布のみによって誘電体層を設置する場合に
比べれば、本発明の方法は遥かに一様かつ遥かに再現可
能な厚さを与えるのである。このことは、高密度相互接
続構造物中に伝送線路が形成されるようなマイクロ波装
置の製造にとって特に望ましいものである。なぜなら、
所望のインピーダンスを持ったかかる伝送線路を設計し
かつ形成するためには、誘電体層の一様性および再現可
能性が重要だからである。
【００６３】次の工程４１１においては、第２の誘電体
層３２中にスルーホール３３が形成される。
【００６４】次の工程４１２においては、所望に応じて
第１の金属層の場合と同じ技術または異なる技術を使用
することにより、第２の誘電体層３２上にパターン化さ
れた第２の金属層３８が設置される。これにより、図３
に示された高密度相互接続構造物を構成する第２の層３
０の形成が完了したことになる。
【００６５】図３に示されるごとく、高密度相互接続構
造物を構成する第３の層４０が所望される場合には、引
続いて工程４１３が実施される。この工程４１３におい
ては、本発明に基づくシロキサンポリイミド／エポキシ
樹脂架橋性共重合体ブレンドから成る下層４４が上記の
ごとき構造物上（すなわち、第２の金属層３８および第
２の誘電体層３２の露出部分の上）に設置される。この
場合には、熱可塑性の剥離層を設置することは不要であ
るが、所望ならばそれを設置することもできる。
【００６６】次の工程４１４においては、下層４４を成
す共重合体ブレンドが温度Ｔ２　（約１３５℃）におい
て乾燥される。
【００６７】次の工程４１５においては、第３の誘電体
層４２の上層４６に前処理を施した後、それが積層温度
Ｔ３　（約１８０℃）において共重合体ブレンドから成
る下層４４上に積層される。
【００６８】次の工程４１６においては、第３の誘電体
層４２中にスルーホール４３が形成される。
【００６９】次の工程４１７においては、第３の誘電体
層４２上にパターン化された第３の金属層４８が設置さ
れ、それによって図３に示された高密度相互接続構造物
の製造が完了する。なお、かかる高密度相互接続構造物
において追加の層が要求もしくは所望される場合には、
同様にして追加の層を設置し得ることが理解されよう。
【００７０】このような多段積層構造物の利点の１つは
、複雑な系を構成する個々の基礎高密度相互接続構造物
を互いに独立に製造してそれらの予備試験を行い得るこ
とである。かかる予備試験の後、図６に３００として示
されるようなより大きい系を構成する個々の基礎高密度
相互接続構造物３１８が適切な相対位置に配置される。 次いで、これらの基礎高密度相互接続構造物３１８が包
括高密度相互接続構造物３１０によって相互接続される
。かかる包括高密度相互接続構造物３１０は、互いに隣
接した基礎高密度相互接続構造物３１８間の空隙を橋絡
する追加の誘電体層３２２を含んでいる。この誘電体層
３２２上に設置された金属層３２８が、スルーホール３
２３を通して基礎高密度相互接続構造物３１８同士を相
互接続している。なお、包括高密度相互接続構造物３１
０の製造に際しては、個々の基礎高密度相互接続構造物
３１８を担体または基板（図示せず）内に配置すること
が好ましい。かかる担体または基板は、（基礎高密度相
互接続構造物３１８ばかりでなく包括高密度相互接続構
造物３１０に対する支持体として最終の系中に残存させ
てもよい。あるいはまた、図示のごとく、かかる担体ま
たは基板を構造物から取除いてもよい。かかる包括高密
度相互接続構造物３１０は十分な柔軟性を有するから、
基礎高密度相互接続構造物３１８間に位置する部分にお
いて包括高密度相互接続構造物を折り曲げることにより
、基礎高密度相互接続構造物３１８同士を重ね合わせる
こともできる。基礎高密度相互接続構造物に誘電体層３
２２を積層することによってかかる包括高密度相互接続
構造物を製造し得ることは、「柔軟な高密度相互接続構
造物および柔軟に相互接続された装置」と称する米国特
許出願第０７／５０４７６９号の図面に示された構造物
（すなわち、個々の高密度相互接続構造物の基板同士を
高密度相互接続構造物により相互接続することによって
個々の基板のチップ同士を相互接続して成る構造物）に
比べ、高密度相互接続構造物の融通性を一層拡大するこ
とになる。
【００７１】組立て済みの高密度相互接続構造物の補修
可能性の点から見れば、電子部品の１者または高密度相
互接続構造物の一部に欠陥のあることが判明した場合に
おける該構造物の補修を容易にするため、各々の接着剤
層は該構造物の寿命期間を通じて柔軟性を維持すること
が必要である。かかる柔軟性は、前記に引用された「高
密度相互接続回路の簡略化された補修方法」と称する米
国特許第４８７８９９１号明細書中に記載されているご
とく熱可塑性接着剤層２４のＴｇ１よりも高い温度に加
熱することによって高密度相互接続構造物全体をチップ
および基板から剥離することを容易にする。かかる加熱
温度はまた、接触パッドから破片が剥ぎ取られるのを防
止するため、剥離層３４ＲのＴｇ　より高いことも必要
である。
【００７２】図３に示された高密度相互接続構造物は基
板１２を含んでいるが、「高い体積効率を有する高密度
相互接続方法」と称する米国特許出願第２５００１０号
並びに「柔軟な高密度相互接続構造物および柔軟に相互
接続された装置」と称する米国特許出願第０７／５０４
７６９号に従い、高密度相互接続構造物の製造後に基板
１２を除去してもよいことを理解すべきである。この場
合には、電子部品１６は高密度相互接続構造物に直接に
接着された状態にあるのであって、それ以外には支持を
受けていないことになる。
【００７３】各々の積層工程に際しては、上記のごとく
、次の誘電体層の下層を構成するシロキサンポリイミド
／エポキシ樹脂架橋性共重合体ブレンド接着剤で構造物
の表面を被覆することが好ましい。そうすれば、特に厚
い金属層が存在する場合において、誘電体層の平坦化が
容易になる。とは言え、所望ならば、次の誘電体層の上
層を構成するフィルムにシロキサンポリイミド／エポキ
シ樹脂架橋性共重合体ブレンド接着剤を塗布することも
できる。その場合には、隣接する導体パターン間に空隙
が生じるのを回避するため、接着剤層はそれが被覆すべ
き金属層よりも厚いことが必要である。
【００７４】上記のごとき高密度相互接続構造物のいず
れにおいても、単なる絶縁目的のため、あるいは最終の
金属層を支持するため、スピン塗布によって最終の誘電
体層を設置し得ることは容易に理解されよう。このよう
にすれば、２つ以上のスピン塗布層を使用する場合に生
じる問題の多くが回避される。あるいはまた、内部にス
ルーホールが設けられておらずかつ上部に金属層が設置
されていないような最終の誘電体層を積層することもで
きる。上記のごとき材料はまた、印刷回路板の製造にも
使用することができる。
【００７５】下層３４、４４、‥‥に対しては同じ接着
剤を使用することが好ましいが、所望ならば相異なる接
着剤を使用することもできる。
【００７６】以上、特定の好適な実施の態様に関連して
本発明を詳しく説明したが、本発明の精神および範囲か
ら逸脱することなしに様々な変更態様が可能であること
は当業者にとって自明であろう。それ故、前記特許請求
の範囲はかかる変更態様の全てを包括するものと理解す
べきである。
【図面の簡単な説明】
【図１】スピン塗布された熱可塑性の上部誘電体層を有
する従来の高密度相互接続構造物における典型的な第１
段のスルーホール接続を示す概略横断面図である。
【図２】熱可塑性接着剤を使用した多段積層構造物にお
ける破断状態のスルーホール接続を示す概略横断面図で
ある。
【図３】本発明に基づく高密度相互接続構造物の横断面
図である。
【図４】図３に示された高密度相互接続構造物の製造に
係わる諸工程を示すブロック図である。
【図５】好適な熱硬化性接着剤を使用した乾燥／硬化工
程を示すグラフである。
【図６】本発明に基づく複数の独立した基礎高密度相互
接続構造物のそれぞれに積層された誘電体層を含む包括
高密度相互接続構造物によってそれらの基礎高密度相互
接続構造物を相互接続したところを示す概略斜視図であ
る。
【符号の説明】
１０　　高密度相互接続構造物 １２　　基板 １３　　導電路 １４　　キャビティ １５　　チップ接着剤 １６　　電子部品 １８　　接触パッド ２０　　第１の層 ２２　　第１の誘電体層 ２３　　スルーホール ２４　　下層 ２６　　上層 ２８　　第１の金属層 ３０　　第２の層 ３２　　第２の誘電体層 ３３　　スルーホール ３４　　下層 ３４Ｒ　　剥離層 ３６　　上層 ３８　　第２の金属層 ４０　　第３の層 ４２　　第３の誘電体層 ４３　　スルーホール ４４　　下層 ４６　　上層 ４８　　第３の金属層 ３１０　　包括高密度相互接続構造物 ３１８　　基礎高密度相互接続構造物 ３２２　　誘電体層 ３２３　　スルーホール ３２８　　金属層

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】　　（ａ）　第１の表面上に接触パッドを
    それぞれ有する複数の半導体チップ、 （ｂ）　前記半導体チップに接着された第１の誘電体層
    であって、前記第１の誘電体層は第１の下層および第１
    の上層を含み、前記第１の下層は第１のガラス転移温度
    Ｔｇ１を有する熱可塑性樹脂から成り、前記第１の上層
    はＴｇ１よりも高い一定の温度範囲にわたって安定であ
    り、かつ前記第１の誘電体層には少なくとも一部の前記
    接触パッドに整列して配置されたスルーホールが設けら
    れているような第１の誘電体層、 （ｃ）　前記第１の誘電体層上に配置され、かつ前記第
    １の誘電体層中に設けられた前記スルーホールの内部に
    まで伸びて少なくとも一部の前記接触パッドに接触して
    いるパターン化された第１の金属層、並びに（ｄ）　前
    記第１の金属層および前記第１の誘電体層の露出部分に
    接着された第２の誘電体層であって、前記第２の誘電体
    層は第２の下層および第２の上層を含み、前記第２の下
    層はＴｇ１よりも低い温度において硬化させ得る熱硬化
    性重合体から成り、かつ前記第２の上層は前記熱硬化性
    重合体の最低硬化温度よりも高い一定の温度範囲にわた
    って安定であるような第２の誘電体層の諸要素から成る
    高密度相互接続構造物。
  2. 【請求項２】　　前記第２の下層と前記第１の金属層お
    よび前記第１の誘電体層との間に配置された熱可塑性の
    剥離層が追加包含される請求項１記載の高密度相互接続
    構造物。
  3. 【請求項３】　　前記第２の誘電体層には一部の前記接
    触パッドおよび／または前記第１の金属層の特定部分に
    整列して配置されたスルーホールが設けられていると共
    に、前記第２の誘電体層上に配置され、かつ前記第２の
    誘電体層中に設けられた前記スルーホールの内部にまで
    伸びて一部の前記接触パッドおよび／または前記第１の
    金属層の特定部分に接触しているパターン化された第２
    の金属層が追加包含される請求項１記載の高密度相互接
    続構造物。
  4. 【請求項４】　　前記第２の金属層および前記第２の誘
    電体層の露出部分に接着された第３の誘電体層が追加包
    含されていて、前記第３の誘電体層は第３の下層および
    第３の上層を含み、前記第３の下層はＴｇ１よりも低い
    温度において硬化させ得る熱硬化性重合体から成り、か
    つ前記第３の上層は前記熱硬化性重合体の最低硬化温度
    よりも高い一定の温度範囲にわたって安定である請求項
    ３記載の高密度相互接続構造物。
  5. 【請求項５】　　前記第３の誘電体層には一部の前記接
    触パッドおよび／または前記第１の金属層の特定部分お
    よび／または前記第２の金属層の特定部分に整列して配
    置されたスルーホールが設けられていると共に、前記第
    ３の誘電体層上に配置され、かつ前記第３の誘電体層中
    に設けられた前記スルーホールの内部にまで伸びて一部
    の前記接触パッドおよび／または前記第１の金属層の特
    定部分および／または前記第２の金属層の特定部分に接
    触しているパターン化された第３の金属層が追加包含さ
    れる請求項４記載の高密度相互接続構造物。
  6. 【請求項６】　　前記第２の誘電体層には少なくとも前
    記第１の金属層の特定部分に整列して配置されたスルー
    ホールが設けられていると共に、前記第２の誘電体層上
    に配置され、かつ前記第２の誘電体層中に設けられた前
    記スルーホールの内部にまで伸びて少なくとも前記第１
    の金属層の特定部分に接触しているパターン化された第
    ２の金属層が追加包含される請求項１記載の高密度相互
    接続構造物。
  7. 【請求項７】　　前記第１および第２の上層が熱硬化性
    重合体から成る請求項１記載の高密度相互接続構造物。
  8. 【請求項８】　　前記第１および第２の上層が熱硬化性
    ポリイミドから成る請求項７記載の高密度相互接続構造
    物。
  9. 【請求項９】　　前記第１の下層がポリエーテルイミド
    から成り、かつ前記第２の下層がシロキサンポリイミド
    ／エポキシ樹脂共重合体ブレンドから成る請求項７記載
    の高密度相互接続構造物。
  10. 【請求項１０】　　第２の高密度相互接続構造物と、前
    記に記載された第１の高密度相互接続構造物および前記
    第２の高密度相互接続構造物に接着された包括高密度相
    互接続構造物とが追加包含されていて、前記括高密度相
    互接続構造物は前記第１および第２の高密度相互接続構
    造物上に積層された第１の包括誘電体層並びに前記第１
    の包括誘電体層上に配置された第１の包括金属層を含み
    、前記第１の包括誘電体層には前記第１および第２の高
    密度相互接続構造物の特定の導体に整列して配置された
    スルーホールが設けられており、かつ前記第１の包括金
    属層は前記スルーホールの内部にまで伸びて前記第１お
    よび第２の高密度相互接続構造物の特定の導体と電気的
    に接触している請求項１記載の高密度相互接続構造物。
  11. 【請求項１１】　　前記第１および第２の上層の少なく
    とも１者が熱可塑性を有する請求項１記載の高密度相互
    接続構造物。
  12. 【請求項１２】　　前記第１および第２の上層が熱可塑
    性を有する請求項１記載の高密度相互接続構造物。
  13. 【請求項１３】　　複数の電子チップ、前記電子チップ
    に接着された誘電体層、および前記誘電体層上または前
    記誘電体層中に配置されかつ前記電子チップ同士を電気
    的に相互接続している導体パターンを含むような高密度
    相互接続構造物の製造方法において、 （ａ）　前記電子チップ、前記電子チップに接着されか
    つ内部に複数のスルーホールを有する第１の誘電体層、
    および前記第１の誘電体層上に配置されかつ前記スルー
    ホールの内部にまで伸びて接触パッドとの間にオーム接
    触を成している部分を含むパターン化された第１の金属
    層から成る基本構造物を用意し、 （ｂ）　前記スルーホールを充填するようにして前記第
    １の金属層上に剥離層を配置し、次いで （ｃ）　前記基本構造物が安定であるような温度におい
    て硬化させ得る架橋性重合体接着剤の使用により、前記
    架橋性重合体接着剤の最低硬化温度よりも高い一定の温
    度範囲にわたって安定な第２の誘電体層を前記剥離層上
    に積層する諸工程を含んでいて、前記積層工程が前記第
    １の誘電体層を固定状態に維持し得る程度に低い温度下
    で実施される結果として前記積層工程は前記第１の金属
    層および前記接触パッドに対するそれの接触部に悪影響
    を及ぼさないことを特徴とする方法。
  14. 【請求項１４】　　（ｄ）　前記接触パッドおよび／ま
    たは前記第１の金属層の特定部分に整列した位置におい
    て前記第２の誘電体層および前記架橋性重合体接着剤中
    に第２段のスルーホールを形成し、次いで （ｅ）　前記第２段のスルーホールの内部にまで伸びて
    前記接触パッドおよび／または前記第１の金属層の特定
    部分との間にオーム接触を成している部分を含むパター
    ン化されただいの金属層を前記第２の誘電体層上に設置
    する両工程が追加包含される請求項１３記載の方法。
  15. 【請求項１５】　　（ｆ）　Ｔｇ１よりも低い温度にお
    いて硬化させ得る熱硬化性重合体剤の使用により、前記
    熱硬化性重合体の最低硬化温度よりも高い一定の温度範
    囲にわたって安定な第３の誘電体層を前記第２の金属層
    および前記第２の誘電体層の露出部分上に積層する工程
    が追加包含されていて、前記積層工程が前記第１および
    第２の誘電体層を固定状態に維持し得る程度に低い温度
    下で実施される結果として前記積層工程は前記第２の金
    属層並びに前記接触パッドおよび／または前記第１の金
    属層に対するそれの接触部に悪影響を及ぼさず、また前
    記積層工程は前記第１の金属層および前記接触パッドに
    対するそれの接触部にも悪影響を及ぼさない請求項１４
    記載の方法。
  16. 【請求項１６】　　複数の電子チップ、前記電子チップ
    に接着された誘電体層、および前記誘電体層上または前
    記誘電体層中に配置されかつ前記電子チップ同士を電気
    的に相互接続している導体パターンを含むような高密度
    相互接続構造物の製造方法において、 （ａ）　第１のガラス転移温度Ｔｇ１を有する熱可塑性
    接着剤を用いて第１の誘電体層を前記チップに積層し、
    （ｂ）　前記チップの接触パッドの少なくとも一部に整
    列した位置において前記第１の誘電体層および前記熱可
    塑性接着剤中にスルーホールを形成し、 （ｃ）　前記スルーホールの内部にまで伸びて接触パッ
    ドとの間にオーム接触を成している部分を含むパターン
    化された第１の金属層を前記第１の誘電体層上に設置し
    、（ｄ）　前記スルーホールを充填するようにして前記
    第１の金属層上に剥離層を配置し、次いで （ｅ）　このようにして得られた構造物が安定であるよ
    うな温度において硬化させ得る架橋性重合体接着剤の使
    用により、前記架橋性重合体接着剤の最低硬化温度より
    も高い一定の温度範囲にわたって安定な第２の誘電体層
    を前記剥離層上に積層する諸工程を含んでいて、前記積
    層工程が前記第１の誘電体層を固定状態に維持し得る程
    度に低い温度下で実施される結果として前記積層工程は
    前記第１の金属層および前記接触パッドに対するそれの
    接触部に悪影響を及ぼさない方法。
  17. 【請求項１７】　　（ｆ）　前記接触パッドおよび／ま
    たは前記第１の金属層の特定部分に整列した位置におい
    て前記第２の誘電体層および前記架橋性重合体接着剤中
    に第２段のスルーホールを形成し、次いで （ｇ）　前記第２段のスルーホールの内部にまで伸びて
    前記接触パッドおよび／または前記第１の金属層の特定
    部分との間にオーム接触を成している部分を含むパター
    ン化されただいの金属層を前記第２の誘電体層上に設置
    する両工程が追加包含される請求項１６記載の方法。
  18. 【請求項１８】　　（ｈ）　Ｔｇ１よりも低い温度にお
    いて硬化させ得る熱硬化性重合体剤の使用により、前記
    熱硬化性重合体の最低硬化温度よりも高い一定の温度範
    囲にわたって安定な第３の誘電体層を前記第２の金属層
    および前記第２の誘電体層の露出部分上に積層する工程
    が追加包含されていて、前記積層工程が前記第１および
    第２の誘電体層を固定状態に維持し得る程度に低い温度
    下で実施される結果として前記積層工程は前記第２の金
    属層並びに前記接触パッドおよび／または前記第１の金
    属層に対するそれの接触部に悪影響を及ぼさず、また前
    記積層工程は前記第１の金属層および前記接触パッドに
    対するそれの接触部にも悪影響を及ぼさない請求項１７
    記載の方法。
  19. 【請求項１９】　　前記積層工程が、前記剥離層上に前
    記架橋性重合体接着剤の層を設置し、前記架橋性重合体
    接着剤の層を乾燥し、次いで前記架橋性重合体接着剤を
    用いて予め形成された誘電体フィルムを前記剥離層上に
    積層することから成る請求項１６記載の方法。
  20. 【請求項２０】　　（ａ）　第１の熱硬化誘電体フィル
    ム、（ｂ）　前記第１の熱硬化誘電体フィルム上に配置
    された第１の金属層、並びに （ｃ）　シロキサンポリイミド／エポキシ樹脂架橋性共
    重合体ブレンドによって前 記第１の金属層および前記第１の熱硬化誘電体フィルム
    に接着された第２の熱硬化誘電体フィルムの諸要素を含
    む印刷回路板。
JP17331791A 1990-07-02 1991-06-19 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物 Expired - Lifetime JP3246667B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/546,959 US5161093A (en) 1990-07-02 1990-07-02 Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US546,959 1990-07-02

Publications (2)

Publication Number Publication Date
JPH04233265A true JPH04233265A (ja) 1992-08-21
JP3246667B2 JP3246667B2 (ja) 2002-01-15

Family

ID=24182728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17331791A Expired - Lifetime JP3246667B2 (ja) 1990-07-02 1991-06-19 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物

Country Status (4)

Country Link
US (1) US5161093A (ja)
EP (1) EP0465199B1 (ja)
JP (1) JP3246667B2 (ja)
DE (1) DE69128307T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
WO2010100845A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体チップ及び半導体装置
US8186045B2 (en) 2000-02-25 2012-05-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
WO2021117191A1 (ja) * 2019-12-12 2021-06-17 太陽誘電株式会社 部品モジュールおよびその製造方法

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285571A (en) * 1992-10-13 1994-02-15 General Electric Company Method for extending an electrical conductor over an edge of an HDI substrate
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
US5381445A (en) * 1993-05-03 1995-01-10 General Electric Company Munitions cartridge transmitter
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US5472539A (en) * 1994-06-06 1995-12-05 General Electric Company Methods for forming and positioning moldable permanent magnets on electromagnetically actuated microfabricated components
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5561085A (en) 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5844810A (en) * 1995-05-30 1998-12-01 General Electric Company Scaled adaptive lithography
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US5942073A (en) * 1996-05-06 1999-08-24 Ameron International Corporation Siloxane-modified adhesive/adherend systems
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5812384A (en) * 1996-12-17 1998-09-22 General Electric Company Matrix filters for low-noise power distribution systems
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5757623A (en) * 1996-12-30 1998-05-26 General Electric Company Low-noise, high-Q stripline inductor
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
JPH10223624A (ja) * 1997-02-06 1998-08-21 Nec Yamagata Ltd 半導体装置の製造方法
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
KR100253352B1 (ko) * 1997-11-19 2000-04-15 김영환 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6037044A (en) * 1998-01-08 2000-03-14 International Business Machines Corporation Direct deposit thin film single/multi chip module
US6259148B1 (en) 1998-08-13 2001-07-10 International Business Machines Corporation Modular high frequency integrated circuit structure
US6188301B1 (en) 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
CN101232779B (zh) * 1999-09-02 2013-03-27 揖斐电株式会社 印刷布线板
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
US6773962B2 (en) 2001-03-15 2004-08-10 General Electric Company Microelectromechanical system device packaging method
US6680441B2 (en) * 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US6696910B2 (en) * 2001-07-12 2004-02-24 Custom One Design, Inc. Planar inductors and method of manufacturing thereof
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
US7018575B2 (en) * 2001-09-28 2006-03-28 Hrl Laboratories, Llc Method for assembly of complementary-shaped receptacle site and device microstructures
US7253091B2 (en) * 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained
US6974604B2 (en) * 2001-09-28 2005-12-13 Hrl Laboratories, Llc Method of self-latching for adhesion during self-assembly of electronic or optical components
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US20030178388A1 (en) * 2002-03-22 2003-09-25 Phillips Kenneth L. Inverted micro-vias
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US6998327B2 (en) * 2002-11-19 2006-02-14 International Business Machines Corporation Thin film transfer join process and multilevel thin film module
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US7223635B1 (en) * 2003-07-25 2007-05-29 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
US6933443B2 (en) * 2004-01-28 2005-08-23 Infineon Technologies North America Corp. Method for bonding ceramic to copper, without creating a bow in the copper
ATE526396T1 (de) * 2004-04-23 2011-10-15 Hema Quebec Verfahren zur expansion von nabelschnurblutzellen
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
US7475964B2 (en) * 2004-08-06 2009-01-13 Hewlett-Packard Development Company, L.P. Electrical contact encapsulation
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7875952B1 (en) 2006-09-19 2011-01-25 Hrl Laboratories, Llc Method of transistor level heterogeneous integration and system
US7838419B2 (en) * 2006-12-20 2010-11-23 Intel Corporation Systems and methods to laminate passives onto substrate
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
EP2184773A1 (en) * 2008-11-05 2010-05-12 General Electric Company Recoverable electronic component
EP2184774A1 (en) * 2008-11-05 2010-05-12 General Electric Company Low-temperature recoverable electronic component
US20100148357A1 (en) * 2008-12-16 2010-06-17 Freescale Semiconductor, Inc. Method of packaging integrated circuit dies with thermal dissipation capability
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9754835B2 (en) 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TWI530241B (zh) * 2010-03-16 2016-04-11 A multi - layer circuit board manufacturing method for embedded electronic components
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8310040B2 (en) 2010-12-08 2012-11-13 General Electric Company Semiconductor device package having high breakdown voltage and low parasitic inductance and method of manufacturing thereof
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
US20130037929A1 (en) * 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
JP5648658B2 (ja) * 2012-08-02 2015-01-07 トヨタ自動車株式会社 半導体装置の製造方法
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
TW201410106A (zh) * 2012-08-24 2014-03-01 Kinsus Interconnect Tech Corp 線路載板的增層方法
WO2014203603A1 (ja) * 2013-06-18 2014-12-24 株式会社村田製作所 樹脂多層基板の製造方法
US9085826B2 (en) * 2013-09-27 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating printed circuit board (PCB) substrate having a cavity
US20150380369A1 (en) * 2013-09-30 2015-12-31 Nantong Fujitsu Microelectronics Co., Ltd Wafer packaging structure and packaging method
EP3180395A1 (en) 2014-08-14 2017-06-21 Mitsubishi Polyester Film, Inc. Laminate containing coated polyester film
EP3180192B1 (en) 2014-08-15 2022-10-26 Xamax Industries, Inc. Composite thermoplastic laminate
CN208159008U (zh) * 2015-08-10 2018-11-27 株式会社村田制作所 树脂多层基板
US10727178B2 (en) 2017-11-14 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure and methods thereof
KR102521222B1 (ko) * 2017-11-15 2023-04-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN116325377A (zh) 2020-10-02 2023-06-23 塞林克公司 用于连接柔性互连电路的方法和系统
WO2022072886A1 (en) * 2020-10-02 2022-04-07 Cellink Corporation Forming connections to flexible interconnect circuits
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501832A (en) * 1966-02-26 1970-03-24 Sony Corp Method of making electrical wiring and wiring connections for electrical components
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
DE3887054T2 (de) * 1987-10-01 1994-07-21 Rohco Inc Mcgean Herstellung einer mehrschichtigen gedruckten Schaltungsplatte.
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8186045B2 (en) 2000-02-25 2012-05-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
WO2010100845A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体チップ及び半導体装置
US8492895B2 (en) 2009-03-03 2013-07-23 Panasonic Corporation Semiconductor device with grounding conductor film formed on upper surface of dielectric film formed above integrated circuit
WO2021117191A1 (ja) * 2019-12-12 2021-06-17 太陽誘電株式会社 部品モジュールおよびその製造方法

Also Published As

Publication number Publication date
EP0465199A1 (en) 1992-01-08
DE69128307T2 (de) 1998-06-25
EP0465199B1 (en) 1997-12-03
JP3246667B2 (ja) 2002-01-15
US5161093A (en) 1992-11-03
DE69128307D1 (de) 1998-01-15

Similar Documents

Publication Publication Date Title
JP3246667B2 (ja) 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物
US5157589A (en) Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US5073814A (en) Multi-sublayer dielectric layers
US5108825A (en) Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
KR930010063B1 (ko) 다층배선기판 및 그 제조 방법
US6855892B2 (en) Insulation sheet, multi-layer wiring substrate and production processes thereof
JP4414516B2 (ja) 複合マルチコンポーネントモジュールの製造方法
US6939738B2 (en) Component built-in module and method for producing the same
US5434751A (en) Reworkable high density interconnect structure incorporating a release layer
US5745984A (en) Method for making an electronic module
EP0130417B1 (en) A method of fabricating an electrical interconnection structure for an integrated circuit module
JP4145730B2 (ja) 半導体内蔵モジュール
US5876842A (en) Modular circuit package having vertically aligned power and signal cores
US7683268B2 (en) Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
US5199163A (en) Metal transfer layers for parallel processing
JPH11220262A (ja) 回路部品内蔵モジュールおよびその製造方法
US20040089470A1 (en) Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
CN110890330A (zh) 具有介电层的用于嵌入部件承载件中的部件
US6256874B1 (en) Conductor interconnect with dendrites through film and method for producing same
EP0434311B1 (en) An epoxy/polyimide copolymer blend dielectric in multilayered circuits
CA2049272C (en) Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
JP2841966B2 (ja) 多層配線基板及びその製造方法
US20240023251A1 (en) Circuit board structure and manufacturing method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 10