JP2001185653A - 半導体装置及び基板の製造方法 - Google Patents

半導体装置及び基板の製造方法

Info

Publication number
JP2001185653A
JP2001185653A JP2000075505A JP2000075505A JP2001185653A JP 2001185653 A JP2001185653 A JP 2001185653A JP 2000075505 A JP2000075505 A JP 2000075505A JP 2000075505 A JP2000075505 A JP 2000075505A JP 2001185653 A JP2001185653 A JP 2001185653A
Authority
JP
Japan
Prior art keywords
substrate
via hole
layer
organic insulating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000075505A
Other languages
English (en)
Inventor
Masanori Iijima
真紀 飯島
Masaru Kanwa
大 貫和
Seiji Ueno
清治 上野
Munetomo Morioka
宗知 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000075505A priority Critical patent/JP2001185653A/ja
Publication of JP2001185653A publication Critical patent/JP2001185653A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Abstract

(57)【要約】 【課題】本発明は基板上に半導体素子が搭載された構成
を有する半導体装置に関し、配線層及びビアの高密度
化，高信頼性化，及び低コスト化を図ることを課題とす
る。 【解決手段】有機絶縁基板層15A 〜15C とフィルム状接
着剤層16A 〜16C が交互に積層されると共に層内に形成
された配線層17A 〜17C をビア18A 〜18C を用いて層間
接続する構成とされた多層フレキシブル基板12A と、こ
れに搭載される半導体素子11とを有する半導体装置にお
いて、ビア18A 〜18C を有機絶縁基板層15A 〜15C 及び
フィルム状接着剤層16A 〜16C を貫通して形成されたビ
ア孔23と、このビア孔23内に配設された金属ビア材26と
により構成し、更にビア孔23内における金属ビア材26が
同一材質である構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び基板
の製造方法に係り、特に基板上に半導体素子が搭載され
た構成を有する半導体装置及び基板の製造方法に関す
る。
【０００２】近年、半導体素子は高密度化が急速な勢い
で進み、これに伴い半導体素子に設けられる端子数も増
大する傾向にある。また、ＢＧＡ（ボール・グリッド・
アレイ）タイプの半導体装置に代表されるように、半導
体素子を基板上に搭載する構造を有した半導体装置が広
く利用されるようになってきている。
【０００３】よって、半導体素子を搭載する基板におい
ても、半導体素子の端子数の増大に対応できるよう高密
度化を図る必要がある。
【０００４】
【従来の技術】一般に、半導体装置に用いられる多層構
造を有した基板としては、セラミック多層基板、或いは
プリント配線基板上にビルドアップ工法を使用してビル
ドアップ層を形成した多層基板が知られている。また、
半導体素子は、これらの基板上にフェイスダウンボンデ
ィング技術を用いて搭載される。
【０００５】セラミック多層基板の製造方法としては、
グリーンシートにビア孔を形成し、このビア孔内にタン
グステンペースト等の導電材を充填し、さらに印刷法を
用いて配線パターンを形成した上で、複数のグリーンシ
ートを積層しこれを一括プレスして焼成処理を行なう方
法が採られている。
【０００６】また、プリント基板にビルドアップ工法を
使用してビルドアップ層を形成する多層基板の製造方法
としては、銅箔付のガラスエポキシにパターン形成を行
い、それらを複数枚重ねて接着した後にドリルで貫通孔
を設け、この貫通孔内に銅メッキを施し、層間の電気的
接続を行いコア基板を形成する。
【０００７】そして、このコア基板上に絶縁層を形成
し、その絶縁層上に配線パターンをサブトラクティブ，
セミアディティブ法等を使用して形成しこの工程を繰り
返し、ビルドアップ層を形成する方法が採られている。
【０００８】更に、特開平１１−５４９３４号公報に
も、半導体装置用の多層配線基板が開されている。同公
報に開示された多層配線基板は、スルーホールが形成さ
れたコア基板の上下両面それぞれに、フィルム状の片面
回路基板を複数積層した構造とされている。
【０００９】この各片面回路基板は、絶縁基材とその上
面に形成される接着剤層とにより構成されている。絶縁
基材にはバイアホール及びこれと接続された配線層が形
成されており、またバイアホールの上部にはバイアホー
ルと別構成とされたバンプが絶縁基材から突出するよ
う、かつバイアホールと電気的に接続されるよう形成さ
れる。
【００１０】接着剤層は上記構成とされた絶縁基材上に
配設され、よってバンプは、接着剤層内に位置する構成
となる。そして、上記構成とされた片面回路基板を積層
し、加圧加熱することにより、各片面回路基板は積層さ
れ、各バンプは配線層と接続することにより層間接続を
行なう構成とされている。
【００１１】
【発明が解決しようとする課題】しかしながら、半導体
装置の基板としてセラミック多層基板を用いた場合に
は、配線パターンを印刷法により形成するため、微細パ
ターンの形成に限界があるという問題点がある。このた
め、半導体素子が高密度化し端子数が増大した場合、こ
れに対応することができなくなってしまう。
【００１２】また、セラミック多層基板は、焼成時に発
生するグリーンシートの収縮を考慮に入れる必要があ
り、層間のビアを受けるためのランド径をある程度大き
く設定しなければならず、この点からも配線ルールを微
細にできないという問題点がある。更に、セラミックは
材料コストが高く、よって基板のコストが上昇してしま
うという問題点もある。
【００１３】またプリント基板にビルドアップ層を形成
し微細配線を作製する場合は、各層毎に露光，現像等の
薄膜形成技術を用いて配線及びビアを形成し、それらの
工程を繰り返すことにより多層化が可能となる。しか
し、このように薄膜形成技術を用いて各層を積層形成す
るには、高価な製造設備を要すると共に長い製造時間を
要し、また積層数にも限界があるという問題点がある。
【００１４】更に、特開平１１−５４９３４号公報に開
示された多層配線基板では、片面回路基板は絶縁基板と
接着剤層とにより構成されており、絶縁基材にバイアホ
ールが形成され、接着剤層にバンプが形成された構成と
されている。しかるに、この構成の多層配線基板では、
バイアホールとバンプは絶縁基板と接着剤層との界面に
おいて接合されることとなる。
【００１５】このように、バイアホールとバンプを別構
成とすると、その接合面（界面）における強度は弱くな
る。よって、半導体装置の実装時において熱印加され、
絶縁基板と接着剤層の熱膨張差に起因して発生する応力
が上記界面に印加されると、バイアホールとバンプとの
間にこの応力が印加され、バイアホールとバンプの接合
面において破損してしまうという問題点がある。
【００１６】本発明は上記の点に鑑みてなされたもので
あり、配線及びビアの高密度化，高信頼性化，及び低コ
スト化を図りうる半導体装置及び基板の製造方法を提供
することを目的とする。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じた事を特徴と
するものである。
【００１８】請求項１記載の発明は、有機絶縁基板層と
接着剤層が交互に積層されると共に、ビアを用いて層内
に形成された配線を層間接続する構成とされた基板と、
該基板上に搭載される半導体素子とを有する半導体装置
において、前記ビアは、前記有機絶縁基板層及び前記接
着剤層を貫通して形成されたビア孔と該ビア孔内に配設
された金属ビア材とにより構成され、かつ、前記ビア孔
内における前記金属ビア材を同一材質としたことを特徴
とするものである。
【００１９】このように、基板として有機絶縁基板層と
接着剤層とが交互に積層された構造のものを用いること
により、微細なビア孔を安価に形成することができる。
即ち、有機絶縁基板層は、従来用いられていたセラミッ
クの焼成時に発生するグリーンシートの収縮を考慮する
必要はなく、微細なビア孔を所望する位置に高精度に形
成することができる。また、有機絶縁基板層の積層処理
は、接着剤層を交互に介在させて有機絶縁基板層を積み
上げればよく、容易かつ精度よく積層することができ
る。
【００２０】更に、ビアを有機絶縁基板層及び接着剤層
を貫通して形成されたビア孔内に金属ビア材を配設した
構成とし、かつビア孔内における金属ビア材が同一材質
となるよう構成したことにより、半導体装置の実装時に
おける基板の信頼性を向上させることができる。即ち、
実装時において半導体装置に熱印加されると、有機絶縁
基板層と接着剤層の熱膨張差に起因して各層の界面に応
力が発生することが考えられる。この応力は、ビアに対
し剪断力として作用する。
【００２１】ここで仮に、有機絶縁基板層に第１のビア
を形成すると共に接着剤層に第２のビアを形成した構成
を想定すると、有機絶縁基板層と接着剤層との界面にお
いて第１のビアと第２のビアは接合することとなる。こ
のように、第１のビアと第２のビアを別構成とすると、
その接合面（界面）における強度は、金属ビア材料自体
の強度よりも小さくなる。従って、上記した応力が有機
絶縁基板層と接着剤層の界面に印加されると、第１のビ
アと第２のビアとの接合面が破損され、基板の信頼性が
低下してしまう。
【００２２】しかるに、有機絶縁基板層及び接着剤層を
貫通して形成されたビア孔内における金属ビア材が同一
材質となるよう構成したことにより、有機絶縁基板層と
接着剤層との界面に接合面は存在せず、よってビアの各
層界面における強度は強くなっている。このため、上記
の応力が発生し有機絶縁基板層と接着剤層との界面に応
力が作用しても、ビアが破損するようなことはなく、基
板の信頼性（即ち、半導体装置の信頼性）を向上させる
ことができる。
【００２３】また、請求項２記載の発明は、請求項１記
載の半導体装置において、前記基板の前記半導体素子と
対向する位置に開口部を形成し、前記半導体素子を前記
基板にフェイスダウンボンディングにより搭載し、か
つ、前記半導体素子と前記基板との間にアンダーフィル
レジンを介装した構成としたことを特徴とするものであ
る。
【００２４】上記発明では、基板の半導体素子と対向す
る位置に開口部を形成しているため、半導体素子を基板
にフェイスダウンボンディングにより搭載しアンダーフ
ィルレジンを配設する際、この開口部を介して半導体素
子と基板との間にアンダーフィルレジンを配設すること
が可能となる。
【００２５】これにより、アンダーフィルレジンの配設
時に、アンダーフィルレジンを半導体素子の内側から外
側に向け流すことができる。よって、アンダーフィルレ
ジンの流れ抵抗が小さくなり、内部にボイドが発生する
こともなくなり、良質のアンダーフィルレジンを効率よ
くかつ確実にアンダーフィルレジンを配設することが可
能となる。
【００２６】また、請求項３記載の発明は、有機絶縁基
板層と接着剤層が交互に積層されると共に、ビア孔内に
金属ビア材を形成したビアを用いて各層内に形成された
配線を層間接続する構成とされた基板の製造方法であっ
て、前記有機絶縁基板層と前記接着剤層とを接合し、基
板本体を形成する接合工程と、前記基板本体に貫通した
ビア孔を形成するビア孔形成工程と、前記基板本体の一
方面に前記ビア孔を覆うよう導電性金属膜を形成する金
属膜形成工程と、前記金属膜を電極として電解メッキ法
を用いて前記ビア孔内に前記金属ビア材を形成する処理
と前記基板本体に前記配線を形成する処理とを同時に行
なう配線形成工程と、前記金属膜を除去する除去工程と
を有することを特徴とするものである。
【００２７】上記のように、配線形成工程において、電
解メッキ法を用いてビア孔内に金属ビア材を形成する処
理と、基板本体に配線を形成する処理を同時に行なうこ
とによっても、半導体装置の実装時における基板の信頼
性を向上させることができる。
【００２８】前記のように、実装時において半導体装置
に熱印加されると、有機絶縁基板層と接着剤層の熱膨張
差に起因して各層の界面に応力が発生し、この応力はビ
アに対し剪断力として作用する。
【００２９】ここで仮に、ビア孔内に金属ビア材を形成
する処理と基板本体に配線を形成する処理とを別個に実
施する構成を想定すると、金属ビア材と配線との接合面
（界面）における強度は他の部位に比べて弱くなる。従
って、上記した応力が金属ビア材と配線との界面に印加
されると、この部位において接合面が破損され、基板の
信頼性が低下してしまうおそれがある。
【００３０】しかるに、金属ビア材を形成する処理と配
線を形成する処理を同時に行なうことにより、金属ビア
材と配線とは連続した構成となり、両者の界面に接合面
は存在しない。これにより、ビアの各層界面における強
度は強くなり、よって上記の応力が発生し金属ビア材と
配線との界面に応力が作用しても、ビアが破損するよう
なことはなく、基板の信頼性（即ち、半導体装置の信頼
性）を向上させることができる。
【００３１】また、請求項４記載の発明は、請求項３記
載の基板の製造方法において、前記ビア孔形成工程で前
記ビア孔を形成する際、レーザーを用いて前記ビア孔を
形成することを特徴とするものである。
【００３２】上記の発明では、レーザーを用いてビア孔
を形成することにより、機械加工によりビア孔を形成す
る構成に比べて小径のビア孔を精度良く形成することが
できる。また、レーザーを用いることにより、微細直径
のビア孔を効率よくかつ簡単に形成することができる。
【００３３】また、請求項５及び請求項６記載の発明
は、 請求項１乃至３のいずれかに記載の基板の製造方
法において、前記ビア孔形成工程で前記ビア孔を形成す
る際、前記ビア孔の形状を円錐台形状となるよう形成し
たことを特徴とするものである。
【００３４】上記のように、ビア孔の形状を円錐台形状
とすることにより、配線形成工程において電解メッキを
行なう際、金属ビア材はビア孔の内面から順次堆積して
ゆく。よって、ビア孔内に金属ビア材を確実に形成する
ことができる。この際、請求項６記載に記載のように、
円錐台形状のビア孔の頂角を１０°以上９０°以下に設
定することにより、ビア孔内における金属ビア材の堆積
効率が良好となり、より確実に金属ビア材をビア孔内に
確実に形成することが可能となる。
【００３５】
【発明の実施の形態】次に、本発明の実施例の形態につ
いて図面と共に説明する。
【００３６】図１は、本発明の第１実施例である半導体
装置１０Ａを示している。同図に示すように、半導体装
置１０ＡはＢＧＡ（ボール・グリッド・アレイ）構造を
有しており、大略すると半導体素子１１，多層フレキシ
ブル基板１２Ａ，及びはんだボール１９等よりなる構成
とされている。
【００３７】半導体素子１１は高密度化された素子であ
り、よって実装面１１ａには多数の端子が形成されてい
る。また、この各端子には、予めはんだよりなるバンプ
１３が形成されている。この半導体装置１０Ａは、多層
フレキシブル基板１２Ａの上面にフリップチップボンデ
ィングにより搭載されている。また、半導体素子１１と
多層フレキシブル基板１２Ａとの間には、アンダーフィ
ルレジン１４Ａが介装されており、よって半導体素子１
１と多層フレキシブル基板１２Ａの熱膨張差に起因して
発生する応力がバンプ１３に集中印加されることを防止
している。
【００３８】多層フレキシブル基板１２Ａは、有機絶縁
基板層１５Ａ〜１５Ｃ，フィルム状接着剤層１６Ａ〜１
６Ｃ，配線層１７Ａ〜１７Ｃ，及びビア１８Ａ〜１８Ｃ
等により構成されている。
【００３９】有機絶縁基板層１５Ａ〜１５Ｃは、エポキ
シ樹脂，ポリイミド樹脂等の有機系樹脂よりなる可撓性
を有した薄いフィルム状の基板層であり、その誘電率は
1.5〜5.0 のものが選定されている。このように、有機
絶縁基板層１５Ａ〜１５Ｃとして低誘電率を有する薄い
樹脂フィルムを用いることにより、多層フレキシブル基
板１２Ａの電気的特性（特に、高周波特性）を良好とす
ることができる。また、各有機絶縁基板層１５Ａ〜１５
Ｃの下面には配線層１７Ａ〜１７Ｃが形成されている。
【００４０】一方、フィルム状接着剤層１６Ａ〜１６Ｃ
は、有機絶縁基板層１５Ａ〜１５Ｃと同様に薄いフィル
ム状とされており、熱硬化型または光硬化型のエポキシ
樹脂，ポリイミド樹脂，シリコーン樹脂，或いはサイア
ネートエステル樹脂により形成されている。このフィル
ム状接着剤層１６Ａ〜１６Ｃは、積層された状態におい
て各有機絶縁基板層１５Ａ〜１５Ｃを接着する機能を奏
している。
【００４１】上記の有機絶縁基板層１５Ａ〜１５Ｃとフ
ィルム状接着剤層１６Ａ〜１６Ｃは交互に積層された構
成とされており、有機絶縁基板層１５Ａとフィルム状接
着剤層１６Ａ、有機絶縁基板層１５Ｂとフィルム状接着
剤層１６Ｂ、有機絶縁基板層１５Ｃとフィルム状接着剤
層１６Ｃがそれぞれ対を成す構成とされている。
【００４２】ビア１８Ａ〜１８Ｃは、有機絶縁基板層１
５Ａ〜１５Ｃ及びフィルム状接着剤層１６Ａ〜１６Ｃを
貫通して形成されたビア孔２３と、このビア孔２３内に
配設された金属ビア材２６とにより構成されている（図
２参照）。具体的には、ビア１８Ａは有機絶縁基板層１
５Ａ及びフィルム状接着剤層１６Ａを貫通するよう形成
されており、ビア１８Ｂは有機絶縁基板層１５Ｂ及びフ
ィルム状接着剤層１６Ｂを貫通するよう形成されてお
り、更にビア１８Ｃは有機絶縁基板層１５Ｃ及びフィル
ム状接着剤層１６Ｃを貫通するよう形成されている。
【００４３】このビア１８Ａの下端部は配線層１７Ａに
接続されており、また上端部には多層フレキシブル基板
１２Ａに搭載される半導体素子１１のバンプ１３が接合
される。また、ビア１８Ｂの下端部は配線層１７Ｂに接
続されており、また上端部は配線層１７Ａに接続されて
いる。また、ビア１８Ｃの下端部は配線層１７Ｃに接続
されており、また上端部は配線層１７Ｂに接続されてい
る。よって、各配線層１７Ａ〜１７Ｃは、各ビア１８Ａ
〜１８Ｃにより層間接続された構成となっている。
【００４４】一方、多層フレキシブル基板１２Ａの最下
部に位置する配線層１７Ｃには、外部接続端子となるは
んだボール１９が配設されている。これにより、半導体
素子１１は、バンプ１３，各配線層１７Ａ〜１７Ｃ，各
ビア１８Ａ〜１８Ｃを介してはんだボール１９と電気的
に接続された構成となる。
【００４５】ここで、各ビア１８Ａ〜１８Ｃの具体的構
成に注目すると、各ビア１８Ａ〜１８Ｃを構成するビア
孔２３は、円錐台形状を有した微細孔とされている。よ
って、ビア孔２３の壁面は、図示されるように傾斜面と
されている。また、ビア孔２３の直径Ｒ（図２（Ｃ）に
示す）は２０μｍ〜７０μｍとされており、従来用いら
れていたセラミック多層基板のビア径に比べて微細化さ
れた構成とされている。
【００４６】後述するように、このビア孔２３はレーザ
ー加工により形成される。このように、有機絶縁基板層
１５Ａ〜１５Ｃ及びフィルム状接着剤層１６Ａ〜１６Ｃ
の材料として有機樹脂材料を用い、かつビア孔２３の形
成方法として微細加工が可能なレーザー加工を用いるこ
とにより、上記の微細直径Ｒを有するビア孔２３を容易
かつ効率よく形成することが可能となる。
【００４７】即ち、有機絶縁基板層１５Ａ〜１５Ｃ及び
フィルム状接着剤層１６Ａ〜１６Ｃの材料となるエポキ
シ，ポリイミド等の有機樹脂材料は、従来用いていたセ
ラミック多層基板のように基板形成時に焼成する必要は
なく、よってグリーンシート焼成時に発生していた熱収
縮を考慮する必要がなくなる。また、有機樹脂材料は、
加工性がよく容易に孔あけ加工を行なうことができる。
【００４８】よって、有機絶縁基板層１５Ａ〜１５Ｃ及
びフィルム状接着剤層１６Ａ〜１６Ｃの材料として有機
樹脂材料を用いることにより、またビア孔２３の形成方
法として微細加工が可能なレーザー加工を用いることに
より、微細直径Ｒを有するビア孔２３を容易かつ効率よ
く形成することが可能となる。
【００４９】一方、金属ビア材２６の材質としては、Ｃ
ｕ，Ｎｉ，はんだ等の導電性金属が選定されている。こ
の金属ビア材２６は、後述するようにビア孔２３内にメ
ッキ法を用いて形成される。
【００５０】また、上記のようにビア孔２３は有機絶縁
基板層１５Ａ〜１５Ｃ及びフィルム状接着剤層１６Ａ〜
１６Ｃを貫通して形成され、このビア孔２３内に金属ビ
ア材２６は形成されるが、この際に金属ビア材２６はビ
ア孔２３内において同一材質となるよう構成されてい
る。即ち、金属ビア材２６は、各有機絶縁基板層１５Ａ
〜１５Ｃとフィルム状接着剤層１６Ａ〜１６Ｃとの界面
において、接合部や継ぎ目のない連続した構成とされて
いる。
【００５１】このように、ビア孔２３内において金属ビ
ア材２６が同一材質となるよう構成したことにより、半
導体装置１０Ａの実装時等における多層フレキシブル基
板１２Ａの信頼性を向上させることができる。
【００５２】即ち、実装時において半導体装置１０Ａが
熱印加されると、有機絶縁基板層１５Ａ〜１５Ｃとフィ
ルム状接着剤層１６Ａ〜１６Ｃの熱膨張差に起因して各
層の界面に応力が発生することが考えられる。この熱応
力は、各ビア１８Ａ〜１８Ｃに対し剪断力として作用す
る。よって、ビアのこの界面と対向する位置に強度が弱
い接合面や継ぎ目が存在すると、この位置においてビア
が破損するおそれがあることは前述した通りである。
【００５３】しかるに、ビア孔２３内における金属ビア
材２６が同一材質よりなる構成とすることにより、前記
のようにビア１８Ａ〜１８Ｃの前記界面と対向する位置
に接合面や継ぎ目が存在することはなく、界面における
強度は強くなっている。このため、上記の応力が発生し
有機絶縁基板層１５Ａ〜１５Ｃとフィルム状接着剤層１
６Ａ〜１６Ｃとの界面に応力が作用しても、ビア１８Ａ
〜１８Ｃが破損するようなことはなく、多層フレキシブ
ル基板１２Ａの信頼性（即ち、半導体装置１０Ａの信頼
性）を向上させることができる。
【００５４】また、上記構成とされた多層フレキシブル
基板１２Ａの半導体素子１１が搭載される面には、枠材
２０が配設されている。この枠材２０は、可撓性を有す
る多層フレキシブル基板１２Ａを保持するために設けら
れるものであり、またその中央位置には半導体素子１１
を搭載するための矩形開口３７が形成されている。
【００５５】この枠材２０の材料としては、Ｃｕ，Ｎ
ｉ，ＡｌＳｉＣ，４２アロイ等の金属材料、またはアル
ミナ，ムライト，ガラスセラミック，窒化アルミ等の無
機材料、またはＦＲ−４，ＦＲ−５，ＢＴレジン等の有
機材料を用いることができる。また、この枠材２０は、
例えばエポキシ，ポリイミド，サイアネートエステル，
シリコーン等の有機系接着剤により多層フレキシブル基
板１２Ａ上に固定されている。
【００５６】ここで、本実施例で用いている多層フレキ
シブル基板１２Ａの製造方法について説明する。図２
は、第１実施例である多層フレキシブル基板１２Ａの製
造方法を示している。
【００５７】多層フレキシブル基板１２Ａを製造するに
は、図２（Ａ）に示すように、有機絶縁基板層１５Ａと
フィルム状接着剤層１６Ａを用意し、図２（Ｂ）に示す
ように、フィルム状接着剤層１６Ａを有機絶縁基板層１
５Ａに接着する。
【００５８】続いて、レーザー加工装置を用いて有機絶
縁基板層１５Ａ側からレーザー光を照射して有機絶縁基
板層１５Ａとフィルム状接着剤層１６Ａを貫通するビア
孔２３を形成する。
【００５９】この時用いるレーザーとしては、発振波長
が短く大出力で微細加工に適したエキシマレーザー，炭
酸レーザーが適している。このレーザー加工を行なうこ
とにより、機械加工によりビア孔を形成する構成に比
べ、微細直径（Ｒ＝２０μｍ〜７０μｍ）のビア孔２３
を効率よくかつ簡単に形成することができる。尚、形成
されるビア孔２３の形状は、図２（Ｃ）に示すように円
錐台形状となる。
【００６０】上記のようにビア孔２３が形成されると、
次に図２（Ｄ）に示すように、フィルム状接着剤層１６
Ａ上に金属層２５を接着する。この金属層２５は導電性
金属膜（例えば、銅膜）であり、ビア孔２３を覆うよう
配設される。
【００６１】このようにフィルム状接着剤層１６Ａ上に
金属層２５が接着された有機絶縁基板層１５Ａは、図示
しないメッキ槽に浸漬され、金属層２５を電極として電
界メッキが実施される。これにより、ビア孔２３内に金
属ビア材２６をメッキ形成する。
【００６２】この際、ビア孔２３は有機絶縁基板層１５
Ａ及びフィルム状接着剤層１６Ａを貫通して形成されて
いるため、メッキ形成される金属ビア材２６は接合面や
継ぎ目等のない均一に連続した状態となる。また、メッ
キ法を用いてビア孔２３内に金属ビア材２６を形成する
ため、上記のようにビア孔２３が微小直径であっても、
確実かつ簡単にビア孔２３内に金属ビア材２６を形成す
ることができる。
【００６３】上記のようにビア孔２３の内部に金属ビア
材２６が形成されると、続いて図２（Ｆ）に示すように
金属膜２５が除去され、これによりビア１８Ａが形成さ
れる。続いて図２（Ｇ）に示すように、有機絶縁基板層
１５Ａの下面に所定のパターンで配線層１７Ａが形成さ
れる。この配線層１７Ａは、ビア１８Ａに接続される。
この配線層１７Ａを形成する方法としては、サブトラク
ティブ法，セミアディティブ法，或いはアディティブ法
を用いることができる。
【００６４】上記のように有機絶縁基板層１５Ａの下面
に配線層１７Ａが形成されると、続いて先に説明した図
２（Ａ）〜（Ｇ）の工程を繰り返し実施することによ
り、有機絶縁基板層１５Ｂ，フィルム状接着剤層１６
Ｂ，ビア１８Ｂ，配線層１７Ｂを形成し、これを図２
（Ｇ）に示す有機絶縁基板層１５Ａの下面に接着する。
この状態を図２（Ｈ）に示す。
【００６５】更に、図２（Ａ）〜（Ｇ）の工程を繰り返
し実施することにより、有機絶縁基板層１５Ｃ，フィル
ム状接着剤層１６Ｃ，ビア１８Ｃ，配線層１７Ｃを形成
し、これを図２（Ｈ）に示す有機絶縁基板層１５Ｂの下
面に接着する。以上の処理を実施することにより、図３
に示す多層フレキシブル基板１２Ａが形成される。
【００６６】そして、上記の如く形成された多層フレキ
シブル基板１２Ａに半導体素子１１をフリップチップボ
ンディングすると共に、多層フレキシブル基板１２Ａと
半導体素子１１との間にアンダーフィルレジン１４Ａを
介装し、更に枠体２０を配設することにより、図１に示
す半導体装置１０Ａを製造することができる。
【００６７】図４及び図５は、上記した多層フレキシブ
ル基板１２Ａの変形例である多層フレキシブル基板１２
Ｂ及びその製造方法を説明するための図である。
【００６８】図４に示されるように、本変形例に係る多
層フレキシブル基板１２Ｂは、各ビア１８Ａ〜１８Ｃの
先端部分に尖鋭部２９を形成したことを特徴とするもの
である。このように、各ビア１８Ａ〜１８Ｃの先端部分
に尖鋭部２９を設けることにより、図２（Ｇ）に示す状
態から図２（Ｈ）に示す状態となるよう積層処理する
際、ビア１８Ｂは配線層１７Ａに突き刺さる状態で接続
されるため、電気的接続性を向上させることができる。
同様に、図２（Ｈ）からに示す状態から図３に示す状態
となるよう積層処理する際においても、ビア１８Ｃと配
線層１７Ｂの電気的接続性を向上させることができる。
【００６９】更に、半導体素子１１を多層フレキシブル
基板１２Ｂに搭載する時には、ビア１８Ａの先端部に尖
鋭部２９が設けられていることより、この尖鋭部２９は
バンプ１３に突き刺さる状態で接続される。よって、半
導体素子１１と多層フレキシブル基板１２Ｂとの電気的
接続性も向上させることができる。
【００７０】上記の如くビア１８Ａ〜１８Ｃに尖鋭部２
９を形成するには、例えば図５に示す治具２７を用い
る。この治具２７は、例えば平坦性が確保されたシリコ
ン基板，金属板であり、そのビア１８Ａ〜１８Ｃと対向
する位置に、例えばエキシマレーザー，炭酸レーザー等
の機械的加工，或いはエッチング等の化学的加工により
凹部２８が形成されている。そして、この凹部２８が形
成された治具２７を、図２（Ｇ）で説明した処理の後に
ビア１８Ａ（１８Ｂ，１８Ｃ）に強く押圧することによ
り、ビア１８Ａ（１８Ｂ，１８Ｃ）の上端部に尖鋭部２
９を形成することができる。
【００７１】続いて、本発明の第２実施例である半導体
装置１０Ｂについて説明する。
【００７２】図６は、第２実施例である半導体装置１０
Ｂを示す断面図である。尚、図６において、また以下説
明する各実施例に用いる図において、図１乃至図４に示
した構成と同一構成については同一符合を付して、その
説明を省略する。
【００７３】本実施例に係る半導体装置１０Ｂは、枠体
２０の上部にヒートスプレッダー３０を設けたことを特
徴とするものである。このヒートスプレッダー３０は、
Ｃｕ，Ｎｉ，ＡｌＳｉＣ，４２アロイ等の金属材料、ま
たはアルミナ，ムライト，ガラスセラミック，窒化アル
ミ等の無機材料、またはＦＲ−４，ＦＲ−５，ＢＴレジ
ン等の有機材料よりなる板状部材である。このヒートス
プレッダー３０は、枠材２０上に例えばエポキシ，ポリ
イミド，サイアネートエステル，シリコーン等の有機系
接着剤３８により固定されている。更に、半導体素子１
１とヒートスプレッダー３０との間には、熱伝導性の高
い熱伝導性接着剤３１が介装されている。
【００７４】本実施例の構成とすることにより、半導体
素子１１で発生した熱は熱伝導性接着剤３１を介してヒ
ートスプレッダー３０に熱伝導し放熱される。また、図
示されるように、ヒートスプレッダー３０は広い面積を
有しているため放熱効率がよく、よって半導体素子１１
で発生する熱を効率よく放熱することが可能となる。更
に、本実施例の構成によれば、半導体素子１１は多層フ
レキシブル基板１２Ａ，枠体２０，及びヒートスプレッ
ダー３０の内部に封止された構成となり、半導体素子１
１の保護を確実に図ることができる。
【００７５】続いて、本発明の第３実施例である半導体
装置１０Ｃについて説明する。
【００７６】図７は、第３実施例である半導体装置１０
Ｃを示す断面図である。本実施例に係る半導体装置１０
Ｃは、図６に示した第２実施例に係る半導体装置１０Ｂ
に対し、更にヒートスプレッダー３０の上部に放熱フィ
ン３３を設けたことを特徴とするものである。
【００７７】この放熱フィン３３は、熱伝導率の高い金
属或いは無機材料により形成されており、また放熱面積
を増大させるため、櫛歯状のフィンが多数設けられてい
る。また、放熱フィン３３は、ヒートスプレッダー３０
の上部に熱伝導性接着剤３１により固定されている。こ
のように、ヒートスプレッダー３０の上部に放熱フィン
３３を設けることにより、更に半導体素子１１の放熱特
性を更に向上させることができる。
【００７８】尚、上記した実施例では、放熱フィン３３
を熱伝導性接着剤３１を用いてヒートスプレッダー３０
の上部に固定した構成を示したが、螺子，ソケット等を
用いることにより、放熱フィン３３をヒートスプレッダ
ー３０の上部に機械的手法により固定する構成としても
よい。
【００７９】続いて、本発明の第４実施例である半導体
装置１０Ｄについて説明する。
【００８０】図８は第４実施例である半導体装置１０Ｄ
を示す断面図であり、また図９は半導体装置１０Ｄに用
いる多層フレキシブル基板１２Ｃを示す断面図である。
【００８１】本実施例に係る半導体装置１０Ｄは、図１
に示した第１実施例に係る半導体装置１０Ａに対し、多
層フレキシブル基板１２Ｃの半導体素子１１と対向する
位置に開口部３５を形成したことを特徴とするものであ
る。また、開口部３５の内部には、半導体素子１１を保
護する封止樹脂３６が形成されている。この封止樹脂３
６は、例えばエポキシ樹脂であり、ポッティングにより
配設されている。
【００８２】ここで、上記の開口部３５の面積に注目す
ると、この開口部３５の面積は半導体素子１１の面積よ
りも小さく設定されている。より詳細には、開口部３５
の大きさ及び形成位置は、半導体素子１１に設けられて
いるバンプ１３の形成領域より内側位置で開口するよう
設定されている。
【００８３】上記構成とすることにより、半導体素子１
１を多層フレキシブル基板１２Ｃにフェイスダウンボン
ディングし、その後にアンダーフィルレジン１４Ｂを配
設する際、開口部３５を介してアンダーフィルレジン１
４Ｂを半導体素子１１と多層フレキシブル基板１２Ｃと
の間に介装することが可能となる。
【００８４】これにより、アンダーフィルレジン１４Ｂ
は、半導体素子１１の内側から外側に向け充填されるこ
ととなり、他の実施例のように半導体素子１１の外周側
からアンダーフィルレジン１４Ａを介装する構成に比べ
て充填に要する時間を短くでき、またボイドの発生を抑
制することができる。従って、上記構成とされた開口部
３５を設けることにより、アンダーフィルレジン１４Ｂ
を効率よくかつ確実に配設することが可能となる。
【００８５】尚、図１０に示す多層フレキシブル基板１
２Ｄのように、尖鋭部２９を有したビア１８Ａ〜１８Ｃ
を有した構成の基板に開口部３５を設ける構成とするこ
ともでき、上記と同様の効果を実現することができる。
【００８６】ところで、上記した各実施例で用いた多層
フレキシブル基板１２Ａ〜１２Ｄに設けられたビア１８
Ａ〜１８Ｃは、ビア孔２３内における金属ビア材２６が
同一材質で形成されているため、ビア１８Ａ〜１８Ｃ内
に接合面や継ぎ目は存在しない。このため、応力が有機
絶縁基板層１５Ａ〜１５Ｃとフィルム状接着剤層１６Ａ
〜１６Ｃとの界面に作用しても、ビア１８Ａ〜１８Ｃが
破損するようなことはなく、多層フレキシブル基板１２
Ａ〜１２Ｄの信頼性を向上させることができる。 この
各多層フレキシブル基板１２Ａ〜１２Ｄは、金属ビア材
２６をビア孔２３に形成した後、別工程として配線層１
７Ａ〜１７Ｃを形成する方法が用いられている。
【００８７】しかしながら、ビア１８Ａ〜１８Ｃの形成
工程と、配線層１７Ａ〜１７Ｃを別工程で行なうと、ビ
ア１８Ａ〜１８Ｃと配線層１７Ａ〜１７Ｃの接合は行な
われるものの、その界面における接合力は連続的に形成
されている金属ビア材２６に比べて小さくなる。よっ
て、応力がビア１８Ａ〜１８Ｃと配線層１７Ａ〜１７Ｃ
との界面に作用した場合、この界面に損傷が発生するお
それがある。また、金属ビア材２６をビア孔２３に形成
した後に、別工程として配線層１７Ａ〜１７Ｃを形成す
る方法では製造工程が複雑になるこれらの問題点を解決
しうる多層フレキシブル基板１２Ｅ及びその製造方法に
ついて、図１１を用いて以下説明する。尚、図１１にお
いて、先に説明した図２の構成と同一構成については、
同一符号を付してその説明を省略する。
【００８８】本実施例に係る多層フレキシブル基板１２
Ｅは、配線層１７Ｄ，１７Ｅと、ビア１８Ｄ，１８Ｅを
構成する金属ビア材３８，３９とを同時に形成すること
により、配線層１７Ｄ，１７Ｅと金属ビア材３８，３９
とを一体的に形成したことを特徴とするものである。
【００８９】本実施例に係る多層フレキシブル基板１２
Ｅを製造するには、図１１（Ａ）に示すように、有機絶
縁基板層１５Ａとフィルム状接着剤層１６Ａを用意し、
図１１（Ｂ）に示すように、フィルム状接着剤層１６Ａ
を有機絶縁基板層１５Ａに接着する。以下、フィルム状
接着剤層１６Ａと有機絶縁基板層１５Ａとを接着したも
のを基板本体４０Ａという。
【００９０】続いて、レーザー加工装置を用いて有機絶
縁基板層１５Ａ側からレーザー光を照射して基板本体４
０Ａを貫通するビア孔２３を形成する。この時用いるレ
ーザーは、前記と同様に発振波長が短く大出力で微細加
工に適したエキシマレーザー，炭酸レーザーが適してい
る。このレーザー加工を行なうことによりビア孔２３の
形状は、図１１（Ｃ）に示すように円錐台形状となる。
この際、円錐台形状のビア孔２３の頂角（図１１（Ｃ）
に矢印θで示す）は、１０°以上９０°以下となるよう
構成されている。この頂角θの設定は、レーザーの出力
及び照射角度を制御することにより実現することが可能
である。
【００９１】上記のようにビア孔２３が形成されると、
次に図１１（Ｄ）に示すように、フィルム状接着剤層１
６Ａ上に金属層２５を接着する。この金属層２５は導電
性金属膜（例えば、銅膜）であり、ビア孔２３を覆うよ
う配設される。また、有機絶縁基板層１５Ａ側には、レ
ジスト３７が配設される。このレジスト３７は、配線層
１７Ａが形成される既定位置以外の位置に形成される。
尚、このレジスト３７はホトレジストであり、周知のホ
トリソグラフィー技術を用いて形成される。
【００９２】続いて、フィルム状接着剤層１６Ａ上に金
属層２５が接着された基板本体４０Ａは、図示しないメ
ッキ槽に浸漬され、金属層２５を電極として電界メッキ
が実施される。これにより、ビア孔２３内に金属ビア材
３８が形成されると共に、連続的に配線層１７Ｄが形成
される。即ち、電解メッキを開始すると、先ず金属ビア
材３８はビア孔２３の内壁に沿って析出され、その後基
板本体４０Ａ（有機絶縁基板層１５Ａ）のレジスト３７
が形成されてない部分に析出して配線層１７Ｄが形成さ
れる。
【００９３】図１１（Ｅ）は、ビア孔２３の内壁に金属
ビア材３８が形成され、これと連続して配線層１７Ｄが
形成された状態を示している。この状態では、まだ金属
ビア材３８はビア孔２３の全体を埋めるほど析出してお
らず、ビア孔２３内には凹部が形成された状態となって
いる。その後、更に電解メッキを続けることにより、こ
の凹部内に金属ビア材３８が析出してゆき、図１１
（Ｆ）に示すようにビア孔２３は金属ビア材３８で埋め
られた状態となる。
【００９４】上記のようにビア孔２３の内部に金属ビア
材３８が形成されると、続いて図１１（Ｇ）に示すよう
に金属膜２５が除去され、これによりビア１８Ｄが形成
される。上記のようにビア１８Ｄを形成することによ
り、ビア孔２３は有機絶縁基板層１５Ａ及びフィルム状
接着剤層１６Ａを貫通して形成されているため、メッキ
形成される金属ビア材２６は接合面や継ぎ目等のない均
一に連続した状態となる。
【００９５】更に、本実施例では金属ビア材３８を形成
する処理と、配線層１７Ｄを形成する処理を同時に行な
っているため、金属ビア材３８と配線層１７Ｄとは連続
した構成となり、金属ビア材３８と配線層１７Ｄとの間
にも接合面は存在しない。これにより、ビア１８Ｄの強
度は強くなり、有機絶縁基板層１５Ａとフィルム状接着
剤層１６Ａとの界面に応力が印加された場合、及び金属
ビア材３８と配線層１７Ｄとの界面部分に応力が印加さ
れた場合であっても、ビア１８Ｄが破損するようなこと
はなく、基板の信頼性（即ち、半導体装置の信頼性）を
向上させることができる。
【００９６】この際、金属ビア材３８と配線層１７Ｄと
を連続的に形成するには、ビア孔２３の形状は円錐台形
状とする必要がある。本発明者は、基板本体に種々の形
状を有するビア孔を形成し、そのときの金属ビア材及び
配線層の形成される様子を調べる実験を行なった。
【００９７】その結果、ビア孔の形状が円筒形状である
場合、またビア孔の形状がフィルム状接着剤層１６Ａ側
で大径を有し、有機絶縁基板層１５Ａ側で小径を有する
形状（即ち、図１１に示すビア孔２３と上下が逆となっ
た形状）では、金属ビア材３８と配線層１７Ｄは連続的
に形成されなかった。また、円錐台形状のビア孔２３の
頂角（図１１（Ｃ）に矢印で示す角度）を１０°以上９
０°以下に設定した場合、ビア孔２３内における金属ビ
ア材３８の堆積効率が良好となり、より確実に金属ビア
材３８をビア孔２３内に形成することができた。
【００９８】上記のように基板本体４０Ａにビア１８Ｄ
及び配線層１７Ｄが同時形成されると、続いて先に説明
した図１１（Ａ）〜（Ｇ）の工程を繰り返し実施するこ
とにより、有機絶縁基板層１５Ｂ，フィルム状接着剤層
１６Ｂ，ビア１８Ｅ，配線層１７Ｄを有する基板本体４
０Ｂを形成し、これを図１１（Ｇ）に示す有機絶縁基板
層１５Ａの下面に接着する。これにより、図１１（Ｈ）
に示す多層フレキシブル基板１２Ｅが製造される。尚、
図１１（Ｈ）には２層構造の多層フレキシブル基板１２
Ｅを示したが、３層以上の多層フレキシブル基板も、上
記した工程を繰り返し実施することにより、容易に製造
することができる。
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【００９９】請求項１記載の発明によれば、有機絶縁基
板層及び接着剤層を貫通して形成されたビア孔内におけ
る金属ビア材が同一材質となるよう構成したことによ
り、有機絶縁基板層と接着剤層との界面に接合面は存在
せず、よってビアの各層界面における強度は強くなる。
これにより、有機絶縁基板層と接着剤層との界面に応力
が作用してもビアが破損するようなことはなく、基板の
信頼性（即ち、半導体装置の信頼性）を向上させること
ができる。
【０１００】また、請求項２記載の発明によれば、アン
ダーフィルレジンの配設時に、アンダーフィルレジンを
半導体素子の内側から外側に向け流すことができる。よ
って、アンダーフィルレジンの流れ抵抗が小さくなり、
内部にボイドが発生することもなくなり、良質のアンダ
ーフィルレジンを効率よくかつ確実にアンダーフィルレ
ジンを配設することが可能となる。
【０１０１】また、請求項３記載の発明によれば、金属
ビア材を形成する処理と配線を形成する処理を同時に行
なうことにより、金属ビア材と配線とは連続した構成と
なり、両者の界面に接合面は存在しない。これにより、
ビアの各層界面における強度は強くなり、よって上記の
応力が発生し金属ビア材と配線との界面に応力が作用し
てもビアが破損するようなことはなく、基板の信頼性
（即ち、半導体装置の信頼性）を向上させることができ
る。
【０１０２】また、請求項４記載の発明によれば、レー
ザーを用いてビア孔を形成するため、機械加工によりビ
ア孔を形成する構成に比べて小径のビア孔を精度良く形
成することができる。また、レーザーを用いることによ
り、微細直径のビア孔を効率よくかつ簡単に形成するこ
とができる。
【０１０３】また、請求項５及び請求項６記載の発明に
よれば、ビア孔の形状を円錐台形状とすることにより、
配線形成工程において電解メッキを行なう際に金属ビア
材はビア孔の内面から順次堆積してゆくため、ビア孔内
に金属ビア材を確実に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】第１実施例である半導体装置を構成する多層フ
レキシブル基板の製造方法を説明するための図である。
【図３】第１実施例である半導体装置を構成する多層フ
レキシブル基板を拡大して示す断面図である。
【図４】図３に示す多層フレキシブル基板の変形例であ
る多層フレキシブル基板の断面図である。
【図５】図３に示す多層フレキシブル基板の変形例であ
る多層フレキシブル基板の製造方法を説明するための図
である。
【図６】本発明の第２実施例である半導体装置の断面図
である。
【図７】本発明の第３実施例である半導体装置の断面図
である。
【図８】本発明の第４実施例である半導体装置の断面図
である。
【図９】第４実施例である半導体装置を構成する多層フ
レキシブル基板を拡大して示す断面図である。
【図１０】図９に示す多層フレキシブル基板の変形例で
ある多層フレキシブル基板の断面図である。
【図１１】ビアと配線層を同時に形成した多層フレキシ
ブル基板及びその製造方法を説明するための図である。
【符号の説明】
１０Ａ〜１０Ｄ 半導体装置 １１ 半導体素子 １２Ａ〜１２Ｅ 多層フレキシブル基板 １４Ａ，１４Ｂ アンダーフィルレジン １５Ａ〜１５Ｃ 有機絶縁基板層 １６Ａ〜１６Ｃ フィルム状接着剤 １７Ａ〜１７Ｅ 配線層 １８Ａ〜１８Ｅ ビア １９ はんだボール ２３ ビア孔 ２５Ｌ 金属膜 ２６，３８ 金属ビア材 ２７ 治具 ２８ 凹部 ２９ 尖鋭部 ３０ ヒートスプレッダー ３１ 熱伝導性接着剤 ３３ 放熱フィン ３５ 開口部 ３６ 封止樹脂 ３７ レジスト ４０Ａ，４０Ｂ 基板本体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｎ (72)発明者 上野 清治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M109 AA01 BA05 CA04 DB07 5E346 AA12 AA15 AA16 AA22 AA43 BB01 CC08 CC31 DD24 EE42 FF14 FF35 GG15 GG17 GG22 HH07 HH25 HH26

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 有機絶縁基板層と接着剤層が交互に積層
    されると共に、ビアを用いて層内に形成された配線を層
    間接続する構成とされた基板と、 該基板に搭載される半導体素子とを有する半導体装置に
    おいて、 前記ビアは、前記有機絶縁基板層及び前記接着剤層を貫
    通して形成されたビア孔と、該ビア孔内に配設された金
    属ビア材とにより構成され、 かつ、前記ビア孔内における前記金属ビア材は、同一材
    質であることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記基板の前記半導体素子と対向する位置に開口部を形
    成し、 前記半導体素子を前記基板にフェイスダウンボンディン
    グにより搭載し、 かつ、前記半導体素子と前記基板との間にアンダーフィ
    ルレジンを介装してなる構成としたことを特徴とする半
    導体装置。
  3. 【請求項３】 有機絶縁基板層と接着剤層が交互に積層
    されると共に、ビア孔内に金属ビア材を形成したビアを
    用いて各層内に形成された配線を層間接続する構成とさ
    れた基板の製造方法であって、 前記有機絶縁基板層と前記接着剤層とを接合し、基板本
    体を形成する接合工程と、 前記基板本体に貫通したビア孔を形成するビア孔形成工
    程と、 前記基板本体の一方面に前記ビア孔を覆うよう導電性金
    属膜を形成する金属膜形成工程と、 前記金属膜を電極とし、電解メッキ法を用いて前記ビア
    孔内に前記金属ビア材を形成する処理と、前記基板本体
    に前記配線を形成する処理とを同時に行なう配線形成工
    程と、 前記金属膜を除去する除去工程と、を有することを特徴
    とする基板の製造方法。
  4. 【請求項４】 請求項３記載の基板の製造方法におい
    て、 前記ビア孔形成工程で前記ビア孔を形成する際、レーザ
    ーを用いて前記ビア孔を形成することを特徴とする基板
    の製造方法。
  5. 【請求項５】 請求項１乃至３のいずれかに記載の基板
    の製造方法において、 前記ビア孔形成工程で前記ビア孔を形成する際、前記ビ
    ア孔の形状を円錐台形状となるよう形成したことを特徴
    とする基板の製造方法。
  6. 【請求項６】 請求項５記載の基板の製造方法におい
    て、 前記円錐台形状のビア孔の頂角を１０°以上９０°以下
    に設定したことを特徴とする基板の製造方法。
JP2000075505A 1999-10-12 2000-03-17 半導体装置及び基板の製造方法 Pending JP2001185653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000075505A JP2001185653A (ja) 1999-10-12 2000-03-17 半導体装置及び基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28993799 1999-10-12
JP11-289937 1999-10-12
JP2000075505A JP2001185653A (ja) 1999-10-12 2000-03-17 半導体装置及び基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001185653A true JP2001185653A (ja) 2001-07-06

Family

ID=17749683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000075505A Pending JP2001185653A (ja) 1999-10-12 2000-03-17 半導体装置及び基板の製造方法

Country Status (4)

Country Link
US (2) US6351031B1 (ja)
JP (1) JP2001185653A (ja)
KR (1) KR100647096B1 (ja)
TW (1) TW451434B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP2005085921A (ja) * 2003-09-08 2005-03-31 Toppan Printing Co Ltd 多層回路板及びその製造方法
JP2005251780A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 半導体回路部品およびその製造方法
JP2006059863A (ja) * 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
JP2007227933A (ja) * 2006-02-23 2007-09-06 Agere Systems Inc フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
JP2008091640A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008294316A (ja) * 2007-05-28 2008-12-04 Kyocera Corp 電子機器
JP2009200310A (ja) * 2008-02-22 2009-09-03 Fujikura Ltd 多層プリント配線板およびその製造方法
US7585699B2 (en) 2000-06-30 2009-09-08 Nec Corporation Semiconductor package board using a metal base
JP2010278480A (ja) * 2010-09-14 2010-12-09 Rohm Co Ltd 半導体装置
JP2011082471A (ja) * 2009-10-12 2011-04-21 Samsung Electro-Mechanics Co Ltd 電子部品内装型プリント基板及びその製造方法
US8405227B2 (en) 2004-09-28 2013-03-26 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2013516060A (ja) * 2009-12-24 2013-05-09 アイメック 窓介在型ダイパッケージング
US8536691B2 (en) 2006-11-06 2013-09-17 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2013191898A (ja) * 2013-07-04 2013-09-26 Rohm Co Ltd 半導体装置
JP2019097026A (ja) * 2017-11-22 2019-06-20 株式会社村田製作所 無線通信モジュール
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP4165045B2 (ja) * 2000-09-19 2008-10-15 松下電器産業株式会社 電子機器
JP3536914B2 (ja) * 2000-09-26 2004-06-14 船井電機株式会社 ディスクプレーヤーのピックアップ装置
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US6831371B1 (en) * 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
JP4452065B2 (ja) * 2003-11-18 2010-04-21 日本特殊陶業株式会社 配線基板の製造方法
TWI236122B (en) * 2004-02-27 2005-07-11 Via Tech Inc A low thermal expansion build-up layer packaging and a method to package a die using the same
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
US8826531B1 (en) * 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
TWI335643B (en) * 2006-11-21 2011-01-01 Unimicron Technology Crop Circuit board structure having embedded semiconductor chip and fabrication method thereof
TWI324380B (en) * 2006-12-06 2010-05-01 Princo Corp Hybrid structure of multi-layer substrates and manufacture method thereof
TWI320963B (en) * 2006-12-06 2010-02-21 Princo Corp Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7983017B2 (en) * 2006-12-26 2011-07-19 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
WO2008082977A2 (en) * 2006-12-26 2008-07-10 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US8097946B2 (en) * 2007-10-31 2012-01-17 Sanyo Electric Co., Ltd. Device mounting board, semiconductor module, and mobile device
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8378705B2 (en) * 2008-02-29 2013-02-19 Nhk Spring Co., Ltd. Wiring substrate and probe card
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
EP2141973A1 (en) * 2008-07-02 2010-01-06 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8536695B2 (en) * 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
ITMI20112084A1 (it) 2011-11-17 2013-05-18 St Microelectronics Srl Saldatura ad onda su scheda a circuito stampato di dispositivi elettronici a montaggio superficiale
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
TWI611740B (zh) * 2015-02-05 2018-01-11 頎邦科技股份有限公司 可撓性基板
US9425171B1 (en) * 2015-06-25 2016-08-23 Nvidia Corporation Removable substrate for controlling warpage of an integrated circuit package
JP6698826B2 (ja) * 2016-04-25 2020-05-27 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10515888B2 (en) 2017-09-18 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
WO2020000414A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120660A (ja) * 1992-10-05 1994-04-28 Ibiden Co Ltd 多層電子部品搭載用基板の製造方法
JPH0982835A (ja) * 1995-09-11 1997-03-28 Shinko Electric Ind Co Ltd 回路基板および多層回路基板
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
JPH11204939A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 多層回路基板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016701A (ja) * 1983-07-08 1985-01-28 Nec Corp マイクロ波プリント板回路
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
US4764413A (en) * 1984-09-13 1988-08-16 Sharp Kabushiki Kaisha Metal-based organic film substrate
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS62156847A (ja) * 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
DE69329542T2 (de) * 1992-06-05 2001-02-08 Mitsui Chemicals Inc Dreidimensionale leiterplatte, elektronische bauelementanordnung unter verwendung dieser leiterplatte und herstellungsverfahren zu dieser leiterplatte
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3356568B2 (ja) * 1994-11-30 2002-12-16 鐘淵化学工業株式会社 新規なフレキシブル銅張積層板
US5952713A (en) * 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
AU6015596A (en) * 1995-06-13 1997-01-09 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconducto r and method of production of semiconductor device
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1154934A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6060728A (en) * 1998-01-12 2000-05-09 Fed Corporation Organic light emitting device structure and process
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6153521A (en) * 1998-06-04 2000-11-28 Advanced Micro Devices, Inc. Metallized interconnection structure and method of making the same
US6187652B1 (en) * 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US6221763B1 (en) * 1999-04-05 2001-04-24 Micron Technology, Inc. Method of forming a metal seed layer for subsequent plating
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120660A (ja) * 1992-10-05 1994-04-28 Ibiden Co Ltd 多層電子部品搭載用基板の製造方法
JPH0982835A (ja) * 1995-09-11 1997-03-28 Shinko Electric Ind Co Ltd 回路基板および多層回路基板
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
JPH11204939A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 多層回路基板及びその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585699B2 (en) 2000-06-30 2009-09-08 Nec Corporation Semiconductor package board using a metal base
US7696007B2 (en) 2000-06-30 2010-04-13 Nec Corporation Semiconductor package board using a metal base
JPWO2003030602A1 (ja) * 2001-09-28 2005-01-20 凸版印刷株式会社 多層回路配線板、ｉｃパッケージ、及び多層回路配線板の製造方法
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
US7584535B2 (en) 2001-09-28 2009-09-08 Toppan Printing Co., Ltd. Method of manufacturing multi-layer wiring board
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JPWO2003039219A1 (ja) * 2001-10-31 2005-02-24 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
US6988312B2 (en) 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
JP2005085921A (ja) * 2003-09-08 2005-03-31 Toppan Printing Co Ltd 多層回路板及びその製造方法
JP2005251780A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 半導体回路部品およびその製造方法
JP2006059863A (ja) * 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
US11355462B2 (en) 2004-09-28 2022-06-07 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US10818628B2 (en) 2004-09-28 2020-10-27 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US8754535B2 (en) 2004-09-28 2014-06-17 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US10522494B2 (en) 2004-09-28 2019-12-31 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US9831204B2 (en) 2004-09-28 2017-11-28 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US8405227B2 (en) 2004-09-28 2013-03-26 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US9721865B2 (en) 2004-09-28 2017-08-01 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
US9117774B2 (en) 2004-09-28 2015-08-25 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2007227933A (ja) * 2006-02-23 2007-09-06 Agere Systems Inc フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
KR101297915B1 (ko) * 2006-02-23 2013-08-22 에이저 시스템즈 엘엘시 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법
US8685796B2 (en) 2006-10-02 2014-04-01 Renesas Electronics Corporation Electronic device and method of manufacturing the same
JP2008091640A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US8536691B2 (en) 2006-11-06 2013-09-17 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2008294316A (ja) * 2007-05-28 2008-12-04 Kyocera Corp 電子機器
JP2009200310A (ja) * 2008-02-22 2009-09-03 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2011082471A (ja) * 2009-10-12 2011-04-21 Samsung Electro-Mechanics Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2017022398A (ja) * 2009-12-24 2017-01-26 アイメックＩｍｅｃ 窓介在型ダイパッケージング
JP2013516060A (ja) * 2009-12-24 2013-05-09 アイメック 窓介在型ダイパッケージング
JP2010278480A (ja) * 2010-09-14 2010-12-09 Rohm Co Ltd 半導体装置
JP2013191898A (ja) * 2013-07-04 2013-09-26 Rohm Co Ltd 半導体装置
JP2019097026A (ja) * 2017-11-22 2019-06-20 株式会社村田製作所 無線通信モジュール

Also Published As

Publication number Publication date
US20030087483A1 (en) 2003-05-08
US6693029B2 (en) 2004-02-17
US6351031B1 (en) 2002-02-26
KR20010039553A (ko) 2001-05-15
TW451434B (en) 2001-08-21
KR100647096B1 (ko) 2006-11-17

Similar Documents

Publication Publication Date Title
JP2001185653A (ja) 半導体装置及び基板の製造方法
US6297553B1 (en) Semiconductor device and process for producing the same
JP3849573B2 (ja) 電子装置
US7595454B2 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
US6891732B2 (en) Multilayer circuit board and semiconductor device using the same
US7547577B2 (en) Method of making circuitized substrate with solder paste connections
US8347493B2 (en) Wiring board with built-in electronic component and method of manufacturing same
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
JP3577421B2 (ja) 半導体装置用パッケージ
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
US20120152606A1 (en) Printed wiring board
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP3150582B2 (ja) エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
JP2000261147A (ja) 多層配線基板及びその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
JP4680703B2 (ja) 半導体装置
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002016357A (ja) 多層配線基板の製造方法及び半導体装置
JP2005228916A (ja) 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板
JP2008091385A (ja) 多層回路配線板及び半導体装置
JP2008124260A (ja) 多層配線基板及びその製造方法
JP2004063904A (ja) ビルドアップ多層プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414