CN100388447C - 半导体构装的芯片埋入基板结构及制法 - Google Patents

半导体构装的芯片埋入基板结构及制法 Download PDF

Info

Publication number
CN100388447C
CN100388447C CNB2004101016380A CN200410101638A CN100388447C CN 100388447 C CN100388447 C CN 100388447C CN B2004101016380 A CNB2004101016380 A CN B2004101016380A CN 200410101638 A CN200410101638 A CN 200410101638A CN 100388447 C CN100388447 C CN 100388447C
Authority
CN
China
Prior art keywords
loading plate
semiconductor chip
layer
chip
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101016380A
Other languages
English (en)
Other versions
CN1797726A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB2004101016380A priority Critical patent/CN100388447C/zh
Publication of CN1797726A publication Critical patent/CN1797726A/zh
Application granted granted Critical
Publication of CN100388447C publication Critical patent/CN100388447C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

半导体构装的芯片埋入基板结构及制法，该制法包括提供具有第一承载板及第二承载板的结构，且该第二承载板形成一贯穿开孔；将半导体芯片的非电路面接置在该第一承载板上、且收纳在该第二承载板的开孔中；在该半导体芯片与第二承载板表面形成介电层，该介电层材料充填在该第二承载板开孔中；在该介电层中形成盲孔露出电极焊垫；然后在该介电层表面及内部形成线路层及导电盲孔，使该线路层能够电性连接至半导体芯片的电极焊垫；之后还可在该线路层表面设置导电元件，供承载板上的半导体芯片能够导接到外部装置；本发明可改良半导体装置的弯翘问题、提升半导体芯片的散热效能、提高品质及产量，节省成本。

Description

半导体构装的芯片埋入基板结构及制法
技术领域
本发明是有关于一种半导体构装的芯片埋入基板结构及制法，特别是关于一种整合半导体芯片与承载件的半导体构装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐向多功能、高性能的研发方向发展。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装要求，提供多个主、被动元件及线路连接的电路板(Circuit board)也逐渐由单层板演变成多层板(Multi-layer board)，在有限的空间下，配合高密度的集成电路(Integrated circuit)需求，借由层间连接技术(Interlayer connection)扩大电路板上可利用的布线面积。
因电路板的导电线路层数以及元件密度提高，高度集成化(Integration)半导体芯片运行产生的热量也会大幅增加，这些热量若不及时排出，会导致半导体封装件过热，严重威胁半导体芯片寿命。目前，球栅阵列(BGA)结构在更多管脚数(1500pin)以上及高频5GHz以上已无法符合电性及散热的要需。覆晶的球栅阵列(FCBGA)结构则可用于更多管脚数及更高频的产品，但整体的封装成本高，且在技术上仍有许多限制，尤其在电性连接部分，因为环保需求，电性连接材料，例如焊锡材料的铅(Pb)等的禁用，但是使用其它替代材料后，出现了电性、机械及物性的品质不稳定现象。
为此，新的解决方法是将半导体直接埋入基板。如图1所示，是美国专利第6,709,898号提出的散热型半导体封装件。如图所示，该半导体封装件包括一散热板102，该散热板102具有至少一凹部104；一半导体芯片114，该半导体芯片114的非作用表面118是借由一热传导粘着材料120接置在该凹部104中；一线路增层结构122是借由增层技术形成在该散热板102及该半导体芯片114上。
请参阅图2，它是该散热板102的剖面视图，如图所示，该散热板102的凹部104从该散热板102的上表面延伸到该散热板102内部一定的开孔深度处。
请参阅图3，用于支撑该半导体芯片114元件的散热板102的金属材质是单一的金属材质，虽可借由半蚀刻(halfetching)的方式先形成接置半导体芯片114的凹部104，但因蚀刻的均匀性不易控制，使该散热板102整版面的每一凹部104深度不一，无法形成平整面，不利于半导体元件的植入及接点连接，其高度及均匀性更难控制，甚至会影响后续进行线路增层结构的工序品质与电性连接可靠度。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种半导体构装的半导体芯片埋入基板结构及制法，能够同时整合半导体芯片及其承载件。
本发明的又一目的在于提供一种半导体构装的芯片埋入基板结构及制法，可提升半导体芯片嵌埋在承载件的工序优良率。
本发明的另一目的在于提供一种半导体构装的芯片埋入基板结构及制法，可均匀控制承载件与半导体芯片接置面的平整性。
本发明的另一目的在于提供一种半导体构装的芯片埋入基板结构及制法，可提升后续进行线路增层结构工序品质与电性连接的可靠度。
本发明的另一目的在于提供一种半导体构装的芯片埋入基板结构及制法，可改良半导体装置的弯翘问题。
本发明的另一目的在于提供一种半导体构装的芯片埋入基板结构及制法，可提升半导体芯片的散热效能。
为达上述及其它目的，本发明提供一种半导体构装的芯片埋入基板结构及制法，该制法包括以下步骤：首先，提供一承载结构，该承载结构具有第一承载板及无需任何粘着材料直接形成在该第一承载板上的第二承载板，且该第二承载板具有至少一贯穿开孔；接着，将至少一半导体芯片接置在该第一承载板上、且收纳在该第二承载板的开孔中，该半导体芯片的表面形成有多个电极焊垫；随后，进行线路增层工序，在该半导体芯片与第二承载板表面形成一介电层，并使介电层材料充填在该第二承载板开孔与半导体芯片的间隙中；以及在该介电层中形成有盲孔，露出该半导体芯片的电极焊垫；最后在该介电层上形成图案化线路层及在该盲孔中形成导电盲孔，令该线路层能够直接电性连接至该半导体芯片的电极焊垫。
另外，在完成该增层的线路层时，也可在该线路层上覆盖一阻层，接着蚀刻移除先前接置半导体芯片的第一承载板，使该半导体芯片背面能够直接外露出，可进一步直接外接其它散热装置提升散热效果，同时进一步缩减构装结构的整体高度，有效达到轻薄短小目的。
再者，在完成该增层的第一线路层时，也可在该线路层上覆盖一阻层，接着移除先前供接置半导体芯片的第一承载板，外露出半导体芯片，对该半导体芯片外露表面及同侧的承载层进行表面处理，接着在进行增层的后续线路工序时，在对该半导体芯片外露表面及同侧的承载层形成金属层，使半导体芯片直接连接金属层，达到提升散热效能的目的。
经由上述工序，本发明的半导体构装的芯片埋入基板结构包括一承载结构，该承载结构包括第一承载板及无需任何粘着材料直接形成在该第一承载板上的第二承载板，且该第二承载板具有至少一贯穿开孔以露出该第一承载板的部分表面；至少一半导体芯片，收纳在该第二承载板开孔中并接置在该第一承载板上，且该半导体芯片表面形成有电极焊垫；以及一线路增层结构，设于该第二承载板及该半导体芯片上，该线路增层结构包括介电层、叠置在该介电层的线路层以及形成在该介电层中并电性连接该线路层的导电盲孔，其中该介电层充填在该第二承载板开孔与半导体芯片的间隙中以将该半导体芯片固定于该开孔中，且该导电盲孔直接电性连接至该半导体芯片上的电极焊垫。
本发明提供的另一种半导体构装的芯片埋入基板结构包括：一表面形成有电极焊垫的半导体芯片；一包覆该半导体芯片周围的承载板；以及至少一线路增层结构，形成在该收纳有半导体芯片的承载板及该半导体芯片的一侧，且该线路增层结构中形成的导电盲孔电性连接至该半导体芯片上的电极焊垫，外露出该半导体芯片未设置电极焊垫的一侧。
本发明的半导体构装的芯片埋入基板结构及其制法提供至少一半导体芯片通过一导热胶粘着层接置在一散热承载结构中，有效逸散该半导体芯片在运行时产生的热量，且该半导体芯片是收纳于接置在该承载结构的第二承载板的开孔中，可缩短半导体装置的整体厚度，达轻薄短小目的；此外，本发明在该收纳有半导体芯片的承载结构上直接形成有至少一线路增层结构，令该线路增层结构能够借由导电盲孔电性导接至该半导体芯片上的电极焊垫，最后，可在该线路增层结构的外表面设置有多个例如焊球、管脚或金属凸垫等导电元件，提供该半导体构装结构电性连接至外部装置；再者，由于本发明的承载结构是采用二种不同材料的组合，可以是二种不同的金属层，因此可利用蚀刻或电镀方式，在该第二承载板中形成平整的接置面，或结合一陶瓷层及一金属层，借由陶瓷层在金属层上预铸开口，或金属层在陶瓷层上蚀刻开口以在该承载结构的第二承载板中形成有平整的接置面，供例如半导体芯片的电子元件能够平稳、一致地接置在该承载结构上，提升半导体芯片嵌埋在承载结构的工序优良率及均匀控制承载结构与半导体芯片接置面平整性，并利用不同材料特性降低半导体装置的弯翘，甚至可提升后续进行线路增层结构的工序品质与电性连接可靠度。
另外，本发明还可移除该第一承载板，使该半导体芯片得直接外露，缩减构装结构的整体高度，有效达到轻薄短小目的，同时可进一步提供直接外接其它散热装置以提升散热效果。
因此，本发明可借由整合散热承载结构、半导体芯片与线路增层结构，同时结合半导体封装技术的工序，可避免现有半导体封装技术的缺点以及半导体装置的工序界面整合问题，同时，可提高品质及优良率，节省成本，提高产量，得到良好的半导体芯片埋入基板的构装品质及产品可靠性。
附图说明
图1是美国专利第6,709,898号案提出的半导体装置的剖面示意图；
图2是为美国专利第6,709,898号案提出的散热板的剖面视图；
图3是图2所示的散热板在容置半导体芯片时产生缺失的局部剖面示意图；
图4A至图4J是本发明的半导体构装的芯片埋入基板结构的制法实施例1的剖面示意图；
图5A至图5J是本发明的半导体构装的芯片埋入基板结构的制法实施例2的剖面示意图；
图5I′是为本发明的半导体构装的芯片埋入基板结构中在外露半导体芯片的一侧接置金属层的剖面示意图；以及
图5J′图是本发明的半导体构装的芯片埋入基板结构中对应接置有金属层的线路层表面设置导电元件的剖面示意图。
具体实施方式
实施例1
图4A至图4J详细说明本发明的半导体构装的芯片埋入基板结构的制法实施例1的剖面示意图。这些附图均为简化的示意图，仅以示意方式说明本发明的基本架构，因此仅显示与本发明有关的构成，且所显示的构成并非以实际实施时的数目、形状及尺寸比例绘制，实际实施时的数目、形状及尺寸比例是一种选择性的设计，且构成布局形态可能更复杂。
请参阅图4A，首先提供一第一承载板400及第二承载板401，该第一承载板400具有一上表面400a及与该上表面400a相对的下表面400b，该第二承载板401可通过加热、加压、电镀等方法形成在该上表面400a上。其中，该第一、第二承载板400、401的材料是不同的，它可以是下列组合：Cu/Ni、Cu/Al、Al/Ni、Ni/Al，不锈钢/Cu、Cu/不锈钢、Al/不锈钢等加以选择性组合，若该第一、第二承载板是金属及陶瓷的相互对应组合，则金属可以是Cu、Al、Ni和不锈钢中的任一种材料，陶瓷是氧化铝或氮化铝等加以选择性组合，且该第一、第二承载板400、401的厚度可视需要而定。
请参阅图4B，接着在该第二承载板401上形成一图案化阻层41，该阻层41可例如是干膜或液态光阻等光阻层(Photoresist)，它是利用印刷、旋涂或贴合等方式形成在该第二承载板401表面，再借由曝光、显影等方式加以图案化，使该阻层41仅覆盖住部分第二承载板401。
请参阅图4C，进行蚀刻工序，以第一承载板400作为蚀刻挡止层，通过选择适当的蚀刻液，仅对该第二承载板401进行选择性蚀刻，移除未被该阻层41覆盖的第二承载板401，进而形成贯穿该第二承载板401表面的开孔401a，形成表面预设有多条供后续接置电子元件开口的承载结构40，其中由于该承载结构40是采用二种不同的金属层，因此可在该承载结构40的第一及第二承载板400、401接口中形成平整的接置面，供后续例如半导体芯片的电子元件能够平稳、一致地接置在该承载结构40上，提升半导体芯片嵌埋在承载结构工序的优良率及均匀控制承载结构与半导体芯片接置面的平整性，甚至会提升后续进行线路增层结构的工序品质与电性连接可靠度。此外，应注意者是若是金属材质的具有二层承载板的承载结构40制作方式，除了可利用上述选择性蚀刻方式形成平整的接置面开口外，也可借由先在第一承载板400上形成图案化阻层(图未标)，再通过电镀方式在后续未供设置电子元件的第一承载板400上形成第二承载板401，在第一及第二承载板400、401交接处形成平整的接置面。
请参阅图4D，还可利用光阻剥除技术(Stirpping process)等方式移除该阻层41。其中，由于移除该阻层41的工序是现有技术，在此不再赘述。再者，若第一及第二承载板是金属与陶瓷的选择性组合，则可用预铸、烧结的方式在陶瓷部分形成开孔，借以形成如图4D所示的双层承载板结构。其中该第二承载板是直接形成在该第一承载板上，不是通过粘着方式结合在一起的。
请参阅图4E，通过一导热胶粘着层42将一半导体芯片43的非电路面430接置在该第一承载板400上、且容纳在该第二承载板401的开孔401a中。其中，该开孔401a的尺寸是配合该半导体芯片43的尺寸。该半导体芯片43的电路面431上具有多条电极焊垫431a。
请参阅图4F，接着在该第二承载板401及该半导体芯片43电路面431上形成一介电层402，且该介电层402填充在该第二承载板的开孔401a中。其中，该介电层可例如是非感旋光性树脂，环氧树脂类，例如预浸材(prepeg)、薄膜状(film)的BT、ABF、PPE、PTFE等，或光感应性树脂(Photo-imagable Resin)等。
请参阅图4G，还可利用例如激光钻孔(laser drilling)或电浆蚀刻等方式，也或对应光感应性树脂以曝光显影方式以曝光显影方式在该介电层402上形成多条盲孔402a，外露出该半导体芯片43电路面431上的电极焊垫431a。
请参阅图4H，接着，在该介电层402上形成图案化线路层403，并对应该盲孔402a形成导电盲孔402b，令该线路层403能够借由该导电盲孔402b电性连接至该半导体芯片43的电极焊垫431a，其中，该导电盲孔的结构可采用全填满导电层(Cu via filled)或未填满的一般盲孔导电层，对于全填满导电层的结构型态可提升电气特性及散热效能。
请参阅图4I，其后还可持续在该承载结构40上进行线路的增层工序，在该收纳有半导体芯片43的承载结构40上形成有线路增层结构44，并使该线路增层结构44能够电性连接至该半导体芯片43的电极焊垫431a。
请参阅图4J，接着在该线路增层结构44的外缘表面形成图案化防焊层405，使该防焊层405形成多条开孔，外露出该线路增层结构44外缘表面的电性连接垫404部分，在该线路增层结构44外缘表面的电性连接垫404上形成多个例如焊球406、管脚或金属凸垫等导电元件，供该嵌埋入承载结构40的半导体芯片43能够电性导接至外部装置。
因此，如图4J所示，通过本发明上述的工序得到的半导体构装的半导体芯片埋入基板结构主要包括：一承载结构40，该承载结构40包括第一承载板400及直接形成在该第一承载板400上的第二承载板401，且该第二承载板401中形成有至少一贯穿开孔401a；至少一半导体芯片43，通过一导热胶粘着层42接置在该第一承载板400上并收纳在该第二承载板401的开孔401a中；以及至少一线路增层结构44，形成在半导体芯片43及该第二承载板401上，且该线路增层结构44是通过导电盲孔402b，电性连接至该半导体芯片43的电极焊垫431a。
其中，该半导体芯片43具有一非电路面430和一电路面431，且在该半导体芯片43的电路面431上形成有电极焊垫431a，它是将该半导体芯片43的非电路面430，通过导热胶粘着层42接置在该第一承载板400与该第二承载板401开孔401a形成的凹槽中，通过该导热性胶粘着层42与该承载结构40构成的散热途径(Thermally conductivepath)，直接排除该半导体芯片43运行时产生的热量。
该线路增层结构44是形成在半导体芯片43及该第二承载板401上，且该线路增层结构44包括至少一介电层402、与该介电层交错叠置的线路层403以及贯穿这些介电层402以电性连接该线路层的导电盲孔402b，且该多个导电盲孔402b能够电性连接至收纳在该第二承载板开孔401a中的该半导体芯片43上的电极焊垫431a。在该线路增层结构44最外表面的线路层上则形成有多个电性连接垫404，用以提供植置有多个例如焊球(Solder ball)406等导电元件，提供收纳在该承载结构的该半导体芯片43通过其表面的电极焊垫431a、导电盲孔402b、线路层403以及焊球406电性连接至外部装置。
实施例2
另请参阅图5A至图5J，详细说明本发明的半导体构装的芯片埋入基板结构的制法实施例2。本发明的实施例2与实施例1大致相同，其主要差异在于实施例2可移除第一承载板，使该半导体芯片能够直接外露，缩减结构的整体高度，达到轻薄短小的目的，另它还可进一步直接外接其它的散热装置以提升散热效果。
请参阅图5A，首先提供一第一承载板500及第二承载板501，该第一承载板500具有一上表面500a及与该上表面500a相对的下表面500b，该第二承载板501直接形成在该上表面500a上。其中，该第一、第二承载板500、501可以是采用不同材质的金属层或一个是陶瓷层另一个是金属层的选择性组合，且该第一、第二承载板的厚度可视需要而定。
请参阅图5B，该第一、第二承载板500、501的材质是不同的金属，或第一及第二承载板500、501材质分别是金属及陶瓷，接着在该第二承载板501上形成图案化阻层51，该阻层51可以是例如干膜或液态光阻等光阻层(Photoresist)，它是利用印刷、旋涂或贴合等方式形成在该第二承载板501表面，再借由曝光、显影等方式加以图案化，使该阻层51仅覆盖住部分第二承载板501。
请参阅图5C，若该第一、第二承载板500、501的材质是不同的金属，或第一承载板500是陶瓷板，第二承载板501是金属板，接着，进行蚀刻工序，以第一承载板500作为蚀刻挡止层，通过选择适当的蚀刻液对该第二承载板501进行选择性蚀刻，移除未被该阻层51覆盖的第二承载板501，进而形成贯穿该第二承载板501表面的开孔501a，形成表面预设有多个供后续接置电子元件开口的承载结构50，其中由于该承载结构50是采用二种不同的材料，因此可在该承载结构50的第一及第二承载板500、501相交接口中形成有平整的接置面，供后续例如半导体芯片的电子元件能够平稳、一致地接置在该承载结构上，提升半导体芯片嵌埋在承载件的工序优良率及均匀控制承载件与半导体芯片接置面的平整性，甚至可提升后续进行线路增层结构的工序品质与电性连接可靠度。此外，应注意者是该金属材质承载结构50的制作方式，除了可利用上述选择性蚀刻方式形成平整的接置面开口外，也可借由先在第一承载板500上形成图案化阻层(图未标)，再通过电镀方式在未供设置电子元件的第一承载板500上形成第二承载板501，在第一及第二承载板500、501交接处形成平整的接置面。
请参阅图5D，还可利用光阻剥除技术(Stirpping process)等方式移除该阻层51。其中，由于移除该阻层51的工序属于现有技术，在此不再赘述。再者，若第一及第二承载板是金属与陶瓷的选择性组合，则可用预铸烧结方式在陶瓷部分形成开孔，借以形成如图5D所示的双层承载板结构。其中该第二承载板是直接形成在该第一承载板上，不是采取粘着方式结合在一起的。
请参阅图5E，通过一粘着层52将至少一半导体芯片53的非电路面530接置在该第一承载板500上、且容纳在该第二承载板501的开孔501a中。其中，该开孔501a的尺寸是配合该半导体芯片53的尺寸。
请参阅图5F，接着在该第二承载板501及该半导体芯片53电路面531上形成一介电层502，且该介电层502填充在该第二承载板的开孔501a中，该半导体芯片53的电路面531上具有多个电极焊垫531a，其中，该介电层502可例如是非感旋光性树脂，环氧树脂类，例如预浸材(prepeg)、薄膜状(film)的BT、ABF、PPE、PTFE等，或光感应性树脂(Photo-imagable Resin)等。并可利用例如激光钻孔(laserdrilling)或电浆蚀刻等方式，也或对应光感应性树脂以曝光显影方式在该介电层502上形成多个盲孔502a，外露出该半导体芯片53电路面531上的电极焊垫531a。
请参阅图5G，接着，在该介电层502上形成图案化线路层503，且在该盲孔502a中形成导电盲孔502b，令该线路层503能够借由该导电盲孔502b电性连接至该半导体芯片53电路面531上的电极焊垫531a。
请参阅图5H，其后，还可持续在该承载结构50上进行线路的增层工序，并使该线路增层结构54能够电性连接至该半导体芯片53的电极焊垫531a。
请参阅图5I，还可移除该第一承载板500，使该半导体芯片53的一侧能够直接显露在外界，可缩减构装结构的整体高度，达到轻薄短小目的。甚至在移除该第一承载板500，使该半导体芯片53的一侧外露时，在该半导体芯片外露侧及同侧的第二承载板表面先进行表面处理，在形成线路增层工序中同时在该经表面处理的一侧形成金属层55，使半导体芯片的一侧能够直接连接金属层55，借以提升散热效果(如图5I′图所示)。
请参阅图5J，接着即可在该线路增层结构54的外缘表面形成图案化防焊层505，使该防焊层505形成有多个开孔，外露出该线路增层结构54外缘表面的电性连接垫504部分，在该线路增层结构54外缘表面的电性连接垫504上形成有多个例如焊球506等的导电元件，供该半导体芯片53能够电性导接至外部装置。另外，对应图5I′所示，在提供具有直接连接金属层55的半导体芯片53相连的线路增层结构54上，也能够形成有多个例如焊球506等的导电元件，供该半导体芯片53能够电性导接到外部装置(如图5J′所示)。
因此，如图5J及图5J′所示，通过本发明上述实施例2工序得到的半导体构装的半导体芯片埋入基板结构主要包括：一表面形成有电极焊垫531a的半导体芯片53；一包覆该半导体芯片53周围的承载板501；以及一线路增层结构54，是形成在该收纳有半导体芯片53的承载板501及该半导体芯片53上，且该线路增层结构54形成有导电盲孔502b，电性连接至该半导体芯片53的电极焊垫531a，而外露出该半导体芯片未设置电极焊垫的一侧。另外，该半导体芯片53未电性连接有线路增层结构的一侧可接置有一金属层55。
其中，该线路增层结构54是形成在该半导体芯片53及承载板501上，且该线路增层结构54包括至少一介电层502、与该介电层交错叠置的线路层503以及贯穿这些介电层502以电性连接该线路层503的导电盲孔502b，且该多个导电盲孔502b能够电性连接至该半导体芯片53上的电极焊垫531a。在该线路增层结构54最外表面的导电线路层上则形成有多个电性连接垫504，提供植置有多个例如焊球506等的导电元件，提供该半导体芯片53能够通过其表面的电极焊垫531a、该线路增层结构54的导电盲孔502a与线路层503以及焊球506以电性连接至外部装置。
本发明的半导体构装的芯片埋入基板结构及其制法主要是提供至少一半导体芯片通过一导热粘着层接置在一散热承载结构中，有效逸散该半导体芯片在运行时产生的热量，且该半导体芯片是收纳于接置在该承载结构的第二承载板的开孔中，可缩短半导体装置的整体厚度，达轻薄短小目的；此外，本发明在该收纳有半导体芯片的承载结构上直接形成有至少一线路增层结构，并令该线路增层结构能够借由导电盲孔，电性导接至该半导体芯片上的电极焊垫，最后，可在该线路增层结构的外表面设置有多个例如焊球的导电元件，该半导体构装结构能够直接电性连接至外部装置；再者，由于本发明的承载结构是采用二种不同的金属层，或是陶瓷及金属的组合，因此可利用蚀刻、电镀或预铸烧结等方式，在该承载结构的第二承载板中形成平整的接置面，供例如半导体芯片的电子元件能够平稳、一致地接置在该承载结构上，提升半导体芯片嵌埋在承载结构的工序优良率及均匀控制承载结构与半导体芯片接置面的平整性，甚到可提升后续进行线路增层结构的工序品质与电性连接可靠度。
另外，本发明的实施例中，还可移除该第一承载板，使该半导体芯片能够直接外露，缩减结构的整体高度，有效达到轻薄短小目的，同时可进一步提供直接外接其它散热装置以提升散热效果。
因此，本发明的半导体构装的芯片埋入基板结构可由整合散热承载结构、半导体芯片与线路增层结构，同时结合半导体封装技术的工序，避免现有半导体封装技术的缺点以及半导体装置的工序界面整合问题，同时，可提高优良率，节省成本，提高产量，得到良好的半导体芯片埋入如基板的电路板构装的品质及产品可靠性。

Claims (12)

1.一种半导体构装的芯片埋入基板结构的制法，其特征在于，该制法包括：
提供一承载结构，该承载结构具有第一承载板及无需任何粘着材料直接形成在该第一承载板上的第二承载板，且该第二承载板具有至少一贯穿开孔；
将至少一半导体芯片接置在该第一承载板上、且收纳在该第二承载板的贯穿开孔中，该半导体芯片的表面形成有多个电极焊垫；
进行线路增层工序，在该半导体芯片与第二承载板表面形成一介电层，并使介电层材料充填在该第二承载板的贯穿开孔与半导体芯片的间隙中；
在该介电层中形成有盲孔，露出该半导体芯片的电极焊垫；以及
在该介电层上形成图案化线路层及在该盲孔中形成导电盲孔，令该线路层能够直接电性连接至该半导体芯片的电极焊垫。
2.如权利要求1所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该第一、第二承载板的材质是不同的金属组合。
3.如权利要求1或2所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该承载结构的工序包括：
在该第一承载板上接置第二承载板；
在该第二承载板上形成一图案化阻层；以及
对外露出该图案化阻层的第二承载板进行选择性蚀刻，移除部分的第二承载板以形成贯穿开孔，并外露出该第一承载板。
4.如权利要求1或2所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该承载结构的工序包括：
在该第一承载板上形成图案化阻层；以及
对该第一承载板进行电镀，在该第一承载板上形成具有贯穿开孔的第二承载板。
5.如权利要求1所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该制法还包括进行线路增层工序，在该半导体芯片与该第二承载板上形成线路增层结构。
6.如权利要求5所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该线路增层结构包括介电层、叠置在该介电层的线路层以及形成在该介电层中且电性连接该线路层的导电盲孔。
7.如权利要求6所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该制法还包括在该线路增层结构的外表面上设置导电元件。
8.如权利要求1所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该制法还包括移除该第一承载板，使该半导体芯片的一侧外露。
9.如权利要求8所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该制法还包括在该半导体芯片外露侧及同侧的第二承载板表面先进行表面处理，以在形成线路增层工序中同时在该经表面处理的一侧形成金属层。
10.如权利要求1所述的半导体构装的芯片埋入基板结构的制法，其特征在于，该半导体芯片是通过一导热粘着层，接置在该第一承载板与该第二承载板的贯穿开孔形成的凹槽中。
11.一种半导体构装的芯片埋入基板结构，其特征在于，该基板结构包括：
一承载结构，该承载结构包括第一承载板及无需任何粘着材料直接形成在该第一承载板上的第二承载板，且该第二承载板具有至少一贯穿开孔以露出该第一承载板的部分表面；
至少一半导体芯片，收纳在该第二承载板的贯穿开孔中并接置在该第一承载板上，且该半导体芯片表面具有电极焊垫；以及
一线路增层结构，设于该第二承载板及该半导体芯片上，该线路增层结构包括介电层、叠置在该介电层的线路层以及形成在该介电层中并电性连接该线路层的导电盲孔，其中该介电层充填在该第二承载板的贯穿开孔与半导体芯片的间隙中以将该半导体芯片固定于该贯穿开孔中，且该导电盲孔直接电性连接至该半导体芯片上的电极焊垫。
12.如权利要求11所述的半导体构装的芯片埋入基板结构，其特征在于，该线路增层结构的外表面上植置有多个导电元件。
CNB2004101016380A 2004-12-20 2004-12-20 半导体构装的芯片埋入基板结构及制法 Expired - Fee Related CN100388447C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004101016380A CN100388447C (zh) 2004-12-20 2004-12-20 半导体构装的芯片埋入基板结构及制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004101016380A CN100388447C (zh) 2004-12-20 2004-12-20 半导体构装的芯片埋入基板结构及制法

Publications (2)

Publication Number Publication Date
CN1797726A CN1797726A (zh) 2006-07-05
CN100388447C true CN100388447C (zh) 2008-05-14

Family

ID=36818651

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101016380A Expired - Fee Related CN100388447C (zh) 2004-12-20 2004-12-20 半导体构装的芯片埋入基板结构及制法

Country Status (1)

Country Link
CN (1) CN100388447C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359639B (zh) * 2007-07-31 2012-05-16 欣兴电子股份有限公司 埋入半导体芯片的电路板结构及其制法
CN101360393B (zh) * 2007-08-01 2010-12-08 全懋精密科技股份有限公司 嵌埋半导体芯片的电路板结构及其制法
JP5404763B2 (ja) * 2008-03-31 2014-02-05 巨擘科技股▲ふん▼有限公司 多層基板の応力をバランスする方法及び多層基板
CN102117782B (zh) * 2010-01-06 2012-12-26 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
CN102254885B (zh) * 2010-05-20 2014-01-15 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2013037102A1 (zh) * 2011-09-13 2013-03-21 深南电路有限公司 芯片埋入基板的封装方法及其结构
CN102348328B (zh) * 2011-09-15 2015-05-13 深南电路股份有限公司 芯片埋入方法和芯片埋入式电路板
JP5998792B2 (ja) * 2012-09-21 2016-09-28 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
CN103972194B (zh) * 2014-05-09 2016-08-24 山东华芯微电子科技有限公司 一种封装结构
TWI581387B (zh) * 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法
US10062663B2 (en) * 2015-04-01 2018-08-28 Bridge Semiconductor Corporation Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US9837347B2 (en) * 2015-08-14 2017-12-05 Dyi-chung Hu Coaxial copper pillar
CN110858548A (zh) * 2018-08-22 2020-03-03 深南电路股份有限公司 埋入式芯片及其制造方法
CN109637985B (zh) * 2018-12-17 2020-05-05 华进半导体封装先导技术研发中心有限公司 一种芯片扇出的封装结构及其制造方法
TWI732568B (zh) * 2020-05-28 2021-07-01 欣興電子股份有限公司 內埋元件的基板結構及其製造方法
CN113035794B (zh) * 2021-02-01 2023-04-07 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351031B1 (en) * 1999-10-12 2002-02-26 Fujitsu Limited Semiconductor device and method for manufacturing substrate of the same
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US20030137057A1 (en) * 2002-01-24 2003-07-24 Nec Electronics Corporation Flip chip type semiconductor device and method of manufacturing the same
JP2003249599A (ja) * 2002-02-18 2003-09-05 Phoenix Precision Technology Corp 支持効果を有するヒートシンク装置をチップキャリアに応用する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351031B1 (en) * 1999-10-12 2002-02-26 Fujitsu Limited Semiconductor device and method for manufacturing substrate of the same
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
US20030137057A1 (en) * 2002-01-24 2003-07-24 Nec Electronics Corporation Flip chip type semiconductor device and method of manufacturing the same
JP2003249599A (ja) * 2002-02-18 2003-09-05 Phoenix Precision Technology Corp 支持効果を有するヒートシンク装置をチップキャリアに応用する方法

Also Published As

Publication number Publication date
CN1797726A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
CN100388447C (zh) 半导体构装的芯片埋入基板结构及制法
CN1322566C (zh) 半导体装置
US6639324B1 (en) Flip chip package module and method of forming the same
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
TWI331388B (en) Package substrate, method of fabricating the same and chip package
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
TWI278048B (en) Semiconductor device and its manufacturing method
CN100385621C (zh) 半导体装置及其制造方法
US6534391B1 (en) Semiconductor package having substrate with laser-formed aperture through solder mask layer
CN102098876B (zh) 用于电路基板的制造工艺
JP5385682B2 (ja) 電子部品の実装構造
US7880317B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
KR20240032172A (ko) 반도체 디바이스 어셈블리
JP6008582B2 (ja) 半導体パッケージ、放熱板及びその製造方法
US7222419B2 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
US20100101083A1 (en) Method for fabricating circuit board structure with concave conductive cylinders
CN111554639A (zh) 嵌入式芯片封装及其制造方法
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP2004335915A (ja) 半導体装置の製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
US20050258536A1 (en) Chip heat sink device and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

CF01 Termination of patent right due to non-payment of annual fee