CN110858548A - 埋入式芯片及其制造方法 - Google Patents

埋入式芯片及其制造方法 Download PDF

Info

Publication number
CN110858548A
CN110858548A CN201810962084.5A CN201810962084A CN110858548A CN 110858548 A CN110858548 A CN 110858548A CN 201810962084 A CN201810962084 A CN 201810962084A CN 110858548 A CN110858548 A CN 110858548A
Authority
CN
China
Prior art keywords
chip
metal
layer
terminal
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810962084.5A
Other languages
English (en)
Inventor
谷新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201810962084.5A priority Critical patent/CN110858548A/zh
Publication of CN110858548A publication Critical patent/CN110858548A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供一种埋入式芯片及其制造方法。该制造方法包括：提供一金属基底；在金属基底上设置有金属层，其中，金属层内形成多个凹槽；将芯片放置在金属基底上，并位于凹槽中，芯片包括远离金属基底的第一芯片表面，在第一芯片表面上设置有连接端子；在芯片的第一芯片表面上设置介质层；将芯片的连接端子扇出。本申请通过将芯片设置在金属基底和金属层的凹槽中，使得芯片的多个面被金属材质包围，例如芯片包括六个面，则其五个面，包括与金属基底接触的表面以及与金属层相邻的四个侧面均被金属材质包围，由于金属的散热性良好，因此可对埋入的芯片进行有效的散热，提高了芯片的散热能力，适用于各种芯片的散热需求。

Description

埋入式芯片及其制造方法
技术领域
本申请涉及芯片封装技术领域，特别涉及一种埋入式芯片及其制造方法。
背景技术
随着电子产品高频高速需求的发展，传统的打线封装和倒装封装互联方式难以满足高频高速信号传输的需求，因此越来越多芯片采用基板内埋入或者晶圆级的扇出工艺实现裸芯片封装，减小封装互联尺寸而实现芯片高频高速传输对信号完整性的需求。但现有技术的埋入式封装方案难以实现高散热芯片的需求。
发明内容
本申请主要解决的技术问题是提供一种埋入式芯片及其制造方法，能够提高芯片的散热效果，从而实现各种芯片的散热需求。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种埋入式芯片的制造方法，该制造方法包括：提供一金属基底；在金属基底上设置有金属层，其中，金属层内形成凹槽；将芯片放置在金属基底上，并位于凹槽中，芯片包括远离金属基底的第一芯片表面，在第一芯片表面上设置有连接端子；在芯片的第一芯片表面上设置介质层；将芯片的连接端子扇出。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种埋入式芯片，埋入式芯片包括：金属基底；金属层，设置在金属基底上，金属层内形成凹槽；芯片，设置在金属基底上，并位于凹槽中，芯片包括远离金属基底的第一芯片表面，在第一芯片表面上设置有连接端子；介质层，设置在芯片的第一芯片表面上；引出端子，与芯片的连接端子电连接，以将连接端子扇出。
本申请通过将芯片设置在金属基底上，并位于金属层的凹槽中，使得芯片的多个面被金属材质包围，例如芯片包括六个面，则其五个面，包括与金属基底接触的表面以及与金属层相邻的四个侧面均被金属材质包围，由于金属的散热性良好，因此可对埋入的芯片进行有效的散热，提高了芯片的散热能力，适用于各种芯片的散热需求。
附图说明
图1是本申请实施例提供的一种埋入式芯片的制造方法的流程示意图；
图2-图16是本申请实施例提供的另一种埋入式芯片的制造方法的流程示意图；
图17是本申请实施例提供的一种埋入式芯片的俯视结构示意图；
图18是图17沿着虚线B1-B2的方向剖切的剖面结构示意图；
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，以下所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了使本申请实施例提供的技术方案更加清楚，以下实施例结合附图对本申请技术方案进行详细描述。
请参阅图1，图1是本申请实施例提供的一种埋入式芯片的制造方法的流程示意图。如图1所示，本实施例的制造方法包括以下步骤：
步骤S1：提供一金属基底。
步骤S2：在金属基底上设置金属层，其中，金属层内形成多个凹槽。
步骤S3：将芯片放置在金属基底上，并位于凹槽中，芯片包括远离金属基底的第一芯片表面，在第一芯片表面上设置有连接端子。
步骤S4：在芯片的第一芯片表面上设置介质层。
步骤S5：将芯片的连接端子扇出。
因此，本实施例通过将芯片设置在金属基底上，并位于金属层的凹槽中，使得芯片的多个面被金属材质包围，例如芯片包括六个面，则其五个面，包括与金属基底接触的表面以及与金属层相邻的四个侧面均被金属材质包围，由于金属的散热性良好，因此可对埋入的芯片进行有效的散热，提高了芯片的散热能力，适用于各种芯片的散热需求。
请参阅图2，图2是本申请实施例提供的另一种埋入式芯片的制造方法的流程示意图，图3到图16是对应图2所示的制造方法的工艺流程示意图。如图2所示，本实施例的制造方法包括以下步骤：
步骤S10：提供一金属基底100。
如图3所示，金属基底100的大小可以根据PCB(Printed Circuit Board，印制电路板)加工设备能力选择。金属基底100的面积尺寸可以是500毫米×600毫米，金属基底100的厚度可以为30微米-500微米。金属基底100的材质可以是导热系数高、价格低廉的铜，也可以是铝、镍等廉价金属。
金属基底100包括第一基底表面111和第二基底表面112。第一基底表面111和第二基底表面112相对设置。
步骤S20：在金属基底100的第一基底表面111上设置第一感光膜层210，在第二基底表面112上设置第二感光膜层220，如图4所示。
本步骤具体可通过贴合或涂覆的方式设置该第一感光膜层210和第二感光膜层220。
第一感光膜层210和第二感光膜层220的材质可以相同也可以不同。本实施例以两者的材质相同为例。第一感光膜层210和第二感光膜层220的材质可为感光型有机材质，且膜层的类型可为干膜或湿膜。
第一感光膜层210用于作为后续金属层制作的参考标准，因此其厚度应与金属层的厚度相当，而金属层用于包围埋入的芯片，因此金属层的厚度可与芯片的厚度相当。以此推导，本实施例的第一感光膜层210的厚度根据需要可以选择50微米-300微米，比待埋入的芯片的厚度大约15-20微米以上。
第二感光层220主要用于保护金属基底100的第二基底表面112在金属电镀过程中不被镀上金属，考虑到材料成本的控制，其厚度可小于第一感光层210的厚度，其可以选择20-30微米。
应理解，在考虑第二感光膜层220的强度因素时，也可以设置较厚的第二感光膜层220，例如将第二感光膜层220设置为与第一感光膜层210的厚度相同。厚度相同的感光膜层可使得设备一次性生产，由此节约感光膜层的建模成本和时间。
步骤S30：对第一感光膜层210进行曝光、显影，以形成间隔设置的图案化膜层211，图案化膜层211与凹槽和间隙对应。
其中，凹槽是用于放置芯片，间隙是用于芯片的切割，具体请参阅后文所述。
如图5所示，本步骤具体为采用PCB制程中曝光显影设备对第一感光膜层210、第二感光膜层220进行曝光显影，其中，第一感光膜层210为部分感光，形成图案化膜层211。第二感光膜层220为全面感光，因此会完全保留在金属基底100的第二基底表面112上。
步骤S40：在两图案化膜层211之间进行金属电镀，以形成金属层110。
如图6所示，本步骤可通过电镀的方式将金属层110电镀在两图案化膜层211之间。电镀时可控制电镀的金属层的高度略低于或等于图案化膜层211的高度。
若电镀的金属层110的高度不一，可以在电镀完成后增加刷磨流程，对金属层110的表面进行刷磨处理。确保金属层110整个表面所电镀的金属高度差小于或等于5微米。
本步骤中电镀的金属层110的材质可包括铜、镍等金属。
应理解，在其他实施例中，还可以通过溅射等方式设置金属层110。本实施例不对金属层110的设置方式作限制。
步骤S50：将图案化膜层211以及第二感光膜层220去除。
如图7所示，本步骤可采用强碱性化学药水将图案化膜层211以及第二感光膜层220去除。从而在金属基底100上形成凹槽301和间隙302。
由图7所示可知，凹槽301和间隙302由金属层110间隔设置。
本实施例中，凹槽301将用于放置芯片，其宽度可等于或大于芯片的宽度，其厚度可大于或等于芯片的厚度。本实施例将取凹槽301的宽度和厚度均分别大于芯片的宽度和厚度为例进行详述。
间隙302用于芯片埋入后单个芯片封装体的切割。
凹槽301的宽度可大于或等于间隙302的宽度。本实施例考虑到切割形成的单个芯片封装体的结构，将选择间隙302的宽度小于凹槽301的宽度，并且间隙302的宽度与切割设备的宽度相当的尺寸。使得切割后的单个芯片封装体中的没有或存在极少的位于间隙302中的填充物，如后文所述的填充在间隙302中的介质层。由此可以将封装芯片的金属层110外露，提高散热效果。
步骤S60：在金属基底100位于凹槽301的位置设置粘结胶340，芯片300放置在金属基底100的凹槽301中，并通过粘结胶340与金属基底100粘结。
如图8所示，芯片300包括第一芯片表面310和第二芯片表面320。第一芯片表面310和第二芯片表面320相对设置。并且，第一芯片表面310上设置有连接端子330。
本步骤具体为将芯片300的第二芯片表面320与粘结胶340进行粘结，通过粘结胶340与金属基底100粘结。
粘结胶340可以是导电或非导电的树脂或金属粉末复合物材料。可进一步采用加热固化的方式固化粘结胶340，以将金属基底100和芯片300相对固定。
本实施例中，芯片300的高度可等于或小于金属层110的厚度，使得完成芯片埋入式封装后，芯片300的所有侧面均被金属层110包围，进行有效的散热。
在其他实施例中，考虑到金属的材料成本的情况下，芯片300的高度还可大于金属层110的厚度，也就是说完成芯片埋入式封装后，芯片300的所有侧面的一部分被金属层110包围。
步骤S70：在芯片300的第一芯片表面310上设置介质层400，介质层400进一步填充凹槽和间隙，并覆盖金属层110。
如图9所示，介质层400可以是半固化的树脂材料，如环氧树脂或双马来酰亚胺-三嗪树脂和无机填料等组成片状材料，材料厚度根据需要可以选择20微米-100um之间。介质层400也可以感光型的片状材料，通过加热后可以彻底固化。当然，介质层400也可以为非感光型的片状材料。
如图10所示，将介质层400进行固化。具体而言，将介质层400在高温高压下压合到金属层110、芯片300表面并完全固化，由此覆盖芯片300的第一芯片表面310以及金属层110。介质层400在高温高压下还可液化并流入芯片300与凹槽301之间的空隙以及间隙302之间。介质层400流入芯片300与凹槽301之间的空隙而实现芯片300的埋入金属层110内。
步骤S80：在介质层400对应连接端子330的位置设置导电通孔410，导电通孔410将连接端子330外露。
如图11所示，在已固化的介质层400在对应芯片300的连接端子330的上方开孔，形成微盲孔(即导电通孔)410，孔径大小可以根据连接端子330的大小设置，例如可设置为约30微米-100微米。
根据前文所述，若介质层400的材质为非感光型材料，本步骤可以采用激光钻孔等工艺实现开孔。若介质层400为感光型材料，可以采用曝光显影后固化等工艺实现开孔。
步骤S90：在导电通孔410中设置第一引出端子411，并延伸到介质层400外，以将连接端子330扇出。
如图12所示，本步骤可在介质层400表面设置一层金属导电层，金属导电层进一步填充导电通孔410。然后对金属导电层进行图案化形成第一引出端子411。
具体而言，可首先在介质层400表面和导电通孔410内壁进行金属化，进而可采用电镀等工艺将导电通孔410填平，并与介质层400表面的金属齐平，以形成上述的金属导电层。
进一步的，在对金属导电层进行图案化时可进一步形成第一引出端子412。第一引出端子412可为芯片300的引出端子，也可以为其他芯片的引出端子。
步骤S101：在介质层400上设置阻焊层500，并在对应第一引出端子411的位置形成阻焊开口420，以外露第一引出端子411。
如图13所示，首先可在介质层400上设置一层阻焊层500。然后对阻焊层500进行图案化处理，以形成阻焊开口420。阻焊开口420进一步设置在第一引出端子412的位置，以将第一引出端子412外露。
步骤S102：在第一引出端子411上进一步设置第二引出端子600，使得连接端子330通过第一引出端子411和第二引出端子600扇出。
请参阅图14和图15所示，其中，图14为对应步骤S102的埋入式芯片的俯视结构示意图，图15是图14所示的埋入式结构沿虚线A1-A2剖视的剖面结构示意图。
如图14和图15所示，本步骤可采用回流焊接植球工艺在阻焊开口420(即第一引出端子411和412的位置)表面放置锡球，形成第二引出端子600。从而形成芯片埋入金属层110，芯片连接端子330通过第一引出端子411和第二引出端子600扇出的结构。
步骤S103：在间隙302对应的位置进行切割处理，已将位于凹槽301中的芯片300分离。
如图16所示，通过切割设备700对间隙302对应的位置进行切割处理。由于在图5-7形成凹槽301时，已在凹槽301之间形成了间隙302，并在间隙302内填充了介质层400，介质层400的材质相比于金属层110的金属材质其硬度较低，从而有助于芯片300切割。
为了方便本步骤的切割，可在步骤S101形成阻焊层500时在阻焊层500对应间隙302的位置设置靶标图案，以方便本步骤的切割设备700的定位。
因此，本实施例通过将芯片300设置在金属基底100和金属层110的凹槽301之间，使得芯片300的多个面被金属材质包围。由于金属的散热性良好，因此可对埋入的芯片300进行有效的散热，提高了芯片300的散热能力，适用于各种芯片300的散热需求。
此外，在制造芯片300的过程中设置了间隙302，方便芯片封装单体的切割。
最后，通过电镀、回流焊接植球等印刷电路板的制造工艺技术实现芯片300的引出端子330的扇出，从而满足芯片级封装对器件引脚面积的需求，同时采用印刷线路板工艺实现芯片的扇出封装具有较低的成本。
其中，在又一实施例中，根据前文所述的制造方法，金属基底100上也可仅设置两个金属层110。芯片300仅为一颗，设置在该两金属层110之间，节约了后续的切割步骤。
在又一实施例中，根据前文所述的制造方法，芯片300也可以设置在所有的凹槽301和间隙302中，即不同尺寸的芯片300设置在不同的凹槽301和间隙302。在该方案下，芯片封装单体的切割可选择对金属层110进行部分切割。
在又一实施例中，前文所述的步骤S20也可以仅设置第一感光膜层，省去第二感光膜层。此时可将金属基底100放置在承载台等设备上，其第二基底表面112与承载台的表面贴合，通过承载台等设备对第二基底表面112进行遮挡。
本申请实施例还提供了一种埋入式芯片，该埋入式芯片可根据前文所述的制造方法形成。
具体请参阅图17和图18，图17是本申请实施例提供的一种埋入式芯片俯视的结构示意图，图18是图17沿着虚线B1-B2的方向剖切的剖面结构示意图。如图17和图18所示，本实施例的埋入式芯片10包括金属基底100、金属层110、芯片300、介质层400以及引出端子700。
其中，金属基底100的材质可以是导热系数高、价格低廉的铜，也可以是铝、镍等廉价金属。
金属基底100包括第一基底表面111和第二基底表面112。第一基底表面111和第二基底表面112相对设置。
金属层110设置在金属基底100上，金属层110内形成凹槽301，用于放置芯片300。凹槽301的宽度可大于或等于芯片300的宽度。
金属层110用于包围埋入的芯片300，因此金属层110的厚度可与芯片300的厚度相当。本实施例的金属层110的厚度根据需要可以选择50微米-300微米，比待埋入的芯片的厚度大约15-20微米以上。
在其他实施例中，考虑到金属的材料成本的情况下，芯片300的高度还可大于金属层110的厚度，也就是说完成芯片埋入式封装后，芯片300的所有侧面的一部分被金属层110包围。
金属层110的材质可包括铜、镍等金属。
芯片300设置在金属基底100上，并位于凹槽301中。
芯片300包括相对设置的第一芯片表面310和第二芯片表面320。其中，第一芯片表面310远离金属基底100设置，在第一芯片表面310上设置有连接端子330。
第二芯片表面320靠近金属基底100设置。在金属基底100位于凹槽301的位置设置粘结胶340，第二芯片表面320通过粘结胶340与金属基底100粘结固定。
粘结胶340可以是导电或非导电的树脂或金属粉末复合物材料。可进一步采用加热固化的方式固化粘结胶340，以将金属基底100和芯片300相对固定。
介质层400设置在芯片300的第一芯片表面310上。介质层400进一步填充凹槽301，并覆盖金属层110。
介质层400可以是半固化的树脂材料，如环氧树脂或双马来酰亚胺-三嗪树脂和无机填料等组成片状材料，材料厚度根据需要可以选择20微米-100um之间。介质层400也可以感光型的片状材料，通过加热后可以彻底固化。当然，介质层400也可以为非感光型的片状材料。
将介质层400在高温高压下压合到金属层110、芯片300表面并完全固化，由此覆盖芯片300的第一芯片表面310以及金属层110。介质层400在高温高压下还可液化并流入芯片300与凹槽301之间的空隙。介质层400流入芯片300与凹槽301之间的空隙而实现芯片300的埋入金属层110内。
引出端子700与芯片300的连接端子330电连接，以将连接端子300扇出。
引出端子700包括第一引出端子411和412和第二引出端子600。
介质层400上进一步设置有导电通孔410，导电通孔410将连接端子330外露。导电通孔410的孔径大小可以根据连接端子330的大小设置，例如可设置为约30微米-100微米。
根据前文所述，若介质层400的材质为非感光型材料，可采用激光钻孔等工艺实现开孔。若介质层400为感光型材料，可采用曝光显影后固化等工艺实现开孔。
第一引出端子411设置在导电通孔410中，并延伸到介质层400外，以将连接端子330扇出。
进一步的，在介质层400上进一步设置第一引出端子412，第一引出端子412可为芯片300的引出端子，也可以为其他芯片的引出端子。
进一步的，埋入式芯片10还包括阻焊层500。阻焊层500设置在介质层400上，并在对应第一引出端子411和412的位置形成阻焊开口420，以外露第一引出端子411和412。
第二引出端子600设置在第一引出端子411和412上。具体可采用回流焊接植球工艺在阻焊开口420(即第一引出端子411和412的位置)表面放置锡球，形成第二引出端子600。从而形成芯片300埋入金属层110，芯片连接端子330通过第一引出端子411和第二引出端子600扇出的结构。
因此，本实施例通过将芯片300设置在金属基底100和金属层110的凹槽301之间，使得芯片300的多个面被金属材质包围。由于金属的散热性良好，因此可对埋入的芯片300进行有效的散热，提高了芯片300的散热能力，适用于各种芯片300的散热需求。
此外，通过电镀、回流焊接植球等印刷电路板的技术实现芯片300的引出端子330的扇出，从而满足芯片级封装对器件引脚面积的需求，同时采用印刷线路板工艺实现芯片的扇出封装具有较低的成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (18)

1.一种埋入式芯片的制造方法，其特征在于，所述制造方法包括：
提供一金属基底；
在所述金属基底上设置有金属层，其中，金属层内形成多个凹槽；
将芯片放置在所述金属基底上，并位于所述凹槽中，所述芯片包括远离所述金属基底的第一芯片表面，在所述第一芯片表面上设置有连接端子；
在所述芯片的所述第一芯片表面上设置介质层；
将所述芯片的连接端子扇出。
2.根据权利要求1所述的制造方法，其特征在于，所述方法还包括：
在所述金属层内进一步形成多个间隙，所述凹槽和所述间隙由所述金属层间隔设置。
3.根据权利要求2所述的制造方法，其特征在于，所述金属基底包括相对设置的第一基底表面和第二基底表面；
所述在所述金属基底上设置有金属层进一步包括：
在所述第一基底表面上设置第一感光膜层；
对所述第一感光膜层进行曝光、显影，以形成间隔设置的图案化膜层，所述图案化膜层与所述凹槽和所述间隙对应；
在两图案化膜层之间进行金属电镀，以形成所述金属层；
将所述图案化膜层去除，以形成所述凹槽和所述间隙。
4.根据权利要求3所述的制造方法，其特征在于，所述在所述第一基底表面上设置第一感光膜层还包括：
在所述第二基底表面上设置第二感光膜层；
所述将所述图案化膜层去除的步骤包括：
将所述第二感光膜层去除。
5.根据权利要求3所述的制造方法，其特征在于，所述在两图案化膜层之间进行金属电镀的步骤包括：
对所述金属层的表面进行刷磨处理。
6.根据权利要求3所述的制造方法，其特征在于，所述金属层的厚度等于或大于所述芯片的厚度，所述第一感光膜层的厚度等于或大于所述金属层的厚度，所述第二感光膜层的厚度小于或等于所述第一感光膜层的厚度。
7.根据权利要求2所述的制造方法，其特征在于，所述芯片进一步包括与所述第一芯片表面相对设置的第二芯片表面；
所述将芯片放置在所述金属基底上包括：
在所述金属基底位于所述凹槽的位置设置粘结胶，所述第二芯片表面通过所述粘结胶与所述金属基底粘结；
固化所述粘结胶，以将所述金属基底和所述芯片相对固定。
8.根据权利要求2所述的制造方法，其特征在于，所述在所述芯片的所述第一芯片表面上设置介质层包括：
所述介质层进一步填充所述凹槽和所述间隙，并覆盖所述金属层；
固化所述介质层。
9.根据权利要求2所述的制造方法，其特征在于，所述将所述芯片的连接端子扇出的步骤包括：
在所述介质层对应所述连接端子的位置设置导电通孔，所述导电通孔将所述连接端子外露；
在所述导电通孔中设置第一引出端子，并延伸到所述介质层外，以将所述连接端子扇出。
10.根据权利要求9所述的制造方法，其特征在于，所述方法还包括：
在所述介质层上设置阻焊层，并在对应第一引出端子的位置形成阻焊开口，以外露所述第一引出端子；
在所述第一引出端子上进一步设置第二引出端子，使得所述连接端子通过所述第一引出端子和所述第二引出端子扇出。
11.根据权利要求10所述的制造方法，其特征在于，所述方法还包括：
在所述间隙对应的位置进行切割处理，已将位于所述凹槽中的芯片分离。
12.根据权利要求11所述的制造方法，其特征在于，所述方法还包括：
在所述阻焊层对应所述间隙的位置设置靶标图案，以方便切割。
13.一种埋入式芯片，其特征在于，所述埋入式芯片包括：
金属基底；
金属层，设置在所述金属基底上，所述金属层内形成凹槽；
芯片，设置在所述金属基底上，并位于所述凹槽中，所述芯片包括远离所述金属基底的第一芯片表面，在所述第一芯片表面上设置有连接端子；
介质层，设置在所述芯片的所述第一芯片表面上；
引出端子，与所述芯片的连接端子电连接，以将所述连接端子扇出。
14.根据权利要求13所述的埋入式芯片，其特征在于，
所述金属层的厚度等于或大于所述芯片的厚度。
15.根据权利要求13所述的埋入式芯片，其特征在于，所述芯片进一步包括与所述第一芯片表面相对设置的第二芯片表面；
在所述金属基底位于所述凹槽的位置设置粘结胶，所述第二芯片表面通过所述粘结胶与所述金属基底粘结固定。
16.根据权利要求13所述的埋入式芯片，其特征在于，所述介质层进一步填充所述凹槽，并覆盖所述金属层。
17.根据权利要求13所述的埋入式芯片，其特征在于，所述引出端子包括第一引出端子和第二引出端子；
所述介质层上进一步设置有导电通孔，所述导电通孔将所述连接端子外露，所述第一引出端子设置在所述导电通孔中，并延伸到所述介质层外，以将所述连接端子扇出。
18.根据权利要求17所述的埋入式芯片，其特征在于，所述埋入式芯片还包括：
阻焊层，设置在所述介质层上，并在对应第一引出端子的位置形成阻焊开口，以外露所述第一引出端子；
所述第二引出端子设置在所述第一引出端子上，使得所述连接端子通过所述第一引出端子和所述第二引出端子扇出。
CN201810962084.5A 2018-08-22 2018-08-22 埋入式芯片及其制造方法 Pending CN110858548A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810962084.5A CN110858548A (zh) 2018-08-22 2018-08-22 埋入式芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810962084.5A CN110858548A (zh) 2018-08-22 2018-08-22 埋入式芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN110858548A true CN110858548A (zh) 2020-03-03

Family

ID=69636049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810962084.5A Pending CN110858548A (zh) 2018-08-22 2018-08-22 埋入式芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN110858548A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
WO2021196351A1 (zh) * 2020-04-02 2021-10-07 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法

Similar Documents

Publication Publication Date Title
RU2327311C2 (ru) Способ встраивания компонента в основание
JP3813402B2 (ja) 半導体装置の製造方法
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9935053B2 (en) Electronic component integrated substrate
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
KR102231101B1 (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP2013532901A (ja) 放熱回路基板及びその製造方法
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
JP2004335915A (ja) 半導体装置の製造方法
JP2017050310A (ja) 電子部品装置及びその製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
KR20170091686A (ko) 다층 기판
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20160001827A (ko) 인쇄회로기판 제조방법
CN110858548A (zh) 埋入式芯片及其制造方法
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
TWI392071B (zh) 封裝結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination