JP5998792B2 - 半導体ｉｃ内蔵基板及びその製造方法 - Google Patents

半導体ｉｃ内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP5998792B2
JP5998792B2 JP2012208566A JP2012208566A JP5998792B2 JP 5998792 B2 JP5998792 B2 JP 5998792B2 JP 2012208566 A JP2012208566 A JP 2012208566A JP 2012208566 A JP2012208566 A JP 2012208566A JP 5998792 B2 JP5998792 B2 JP 5998792B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin
substrate
embedded
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012208566A
Other languages
English (en)
Other versions
JP2014063902A (ja
Inventor
和俊 露谷
和俊 露谷
大川　博茂
博茂 大川
義弘 鈴木
義弘 鈴木
強 望月
強 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012208566A priority Critical patent/JP5998792B2/ja
Priority to US14/032,093 priority patent/US9635756B2/en
Priority to CN201310432296.XA priority patent/CN103681526B/zh
Priority to CN201610346620.XA priority patent/CN106024725B/zh
Publication of JP2014063902A publication Critical patent/JP2014063902A/ja
Application granted granted Critical
Publication of JP5998792B2 publication Critical patent/JP5998792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体ＩＣ内蔵基板及びその製造方法に関し、特に、超薄型の半導体ＩＣ内蔵基板及びその製造方法に関する。
一般的なプリント基板においては、基板の表面に半導体ＩＣなどの電子デバイスが複数実装され、基板内部の配線層を介してこれら電子デバイス間の接続が行われる。しかしながら、このようなタイプのプリント基板は全体の厚みを薄くすることが困難であるため、スマートフォンなど薄型化が要求される機器向けのプリント基板としては、半導体ＩＣを樹脂層に埋め込んだタイプの半導体ＩＣ内蔵基板が用いられることがある（特許文献１参照）。
特開２００２−２４６７６１号公報
しかしながら、特許文献１に記載された半導体ＩＣ内蔵基板は、コア層に設けられた凹部に半導体ＩＣを収容していることから、半導体ＩＣの下部にもコア層が存在する。このため、全体の厚みをより薄くすることは困難であった。全体の厚みをより薄くするためには、半導体ＩＣの下部に位置するコア層を削除することが考えられるが、この場合、半導体ＩＣを正しく保持することができなくなってしまう。
したがって、本発明は、より薄型な半導体ＩＣ内蔵基板及びその製造方法を提供することを目的とする。
本発明による半導体ＩＣ内蔵基板は、樹脂基板と、前記樹脂基板に埋め込まれた半導体ＩＣとを備え、前記樹脂基板は、芯材に所定の樹脂が含浸されてなるコア部と、平面的に見て前記コア部に囲まれるよう前記コア部を貫通して設けられた収容部とを含み、前記半導体ＩＣは、前記収容部に充填された前記所定の樹脂に埋め込まれていることを特徴とする。
本発明によれば、コア部を貫通して設けられた収容部に半導体ＩＣが埋め込まれていることから、半導体ＩＣの上下にコア部が存在しない。このため、全体の厚みを非常に薄くすることが可能である。しかも、コア部に含浸された樹脂と収容部に充填された樹脂が同じであることから、熱膨張係数の差などに起因する変形などが生じることもない。
本発明においては、前記樹脂基板の一方の表面に形成され、前記半導体ＩＣの外部端子に接続された配線層と、前記配線層を覆うレジスト膜とをさらに備えることが好ましい。これによれば、単純な構造で半導体ＩＣの外部端子を外部に接続することが可能となる。
本発明においては、前記樹脂基板の他方の表面には配線層が設けられていないことが好ましい。これによれば、配線層が１層のみとなることから、全体の厚みをより薄くすることが可能となる。
本発明においては、前記樹脂基板の厚みは前記コア部よりも前記収容部の方が薄く、これにより前記樹脂基板の前記一方又は他方の表面は、前記収容部において窪んだ形状を有していることが好ましい。これによれば、半導体ＩＣが内蔵された部分において樹脂基板の厚みをより薄くすることが可能となる。
本発明において、前記半導体ＩＣは、外部端子が設けられた主面と、前記主面とは反対側に位置する裏面とを有し、前記半導体ＩＣの前記主面及び前記裏面の一方の一部分は接着剤で覆われており、残りの部分は前記所定の樹脂で覆われていることが好ましい。或いは、前記半導体ＩＣの前記主面及び前記裏面の一方は、一部分のみが前記所定の樹脂で覆われており、前記半導体ＩＣの前記主面及び前記裏面の他方は、全面が前記所定の樹脂で覆われていることが好ましい。これによれば、半導体ＩＣの上下における熱膨張係数の差が小さくなることから、半導体ＩＣに反りや割れが生じにくくなる。
この場合、前記半導体ＩＣの前記主面及び前記裏面の他方は、全面が前記所定の樹脂で覆われていることが好ましく、特に、前記半導体ＩＣの側面は、前記接着剤で覆われている部分が存在しないことがより好ましい。これによれば、半導体ＩＣを確実に保護しつつ、半導体ＩＣの反りや割れを防止することが可能となる。また、製造過程において、半導体ＩＣをハンドリングするための実装機のヘッド部分に接着剤が付着することを防止することも可能となる。
本発明による半導体ＩＣ内蔵基板の製造方法は、芯材に未硬化状態の樹脂が含浸されてなり、平面的に見て前記芯材及び前記樹脂に囲まれるようこれらを貫通して設けられた貫通孔を有するプリグレグを用意する第１の工程と、前記貫通孔に半導体ＩＣを収容する第２の工程と、前記プリグレグをプレスすることにより前記樹脂の一部を前記貫通孔に流入させ、これにより前記貫通孔に収容された前記半導体ＩＣを前記流入した樹脂によって埋め込む第３の工程と、を備えることを特徴とする。
本発明によれば、半導体ＩＣの上下に芯材が無い状態で、半導体ＩＣを樹脂によって埋め込んでいることから、半導体ＩＣの上下にコア部が存在しない構造が得られる。しかも、芯材に含浸された樹脂と半導体ＩＣを埋め込む樹脂が同じであることから、熱膨張係数の差などに起因する変形などが生じることもない。
本発明において前記第２の工程は、キャリア上に前記半導体ＩＣを搭載する工程と、前記貫通孔に前記半導体ＩＣが位置するよう、前記キャリアに前記プリグレグを貼り付ける工程とを含むことが好ましい。これによれば、非常に薄いプリプレグを正しくハンドリングしつつ、プレスを行うことが可能となる。
前記半導体ＩＣを搭載する工程は、前記キャリアに第１の金属箔を貼り付ける工程と、前記第１の金属箔上に接着剤を塗布する工程と、前記接着剤上に前記半導体ＩＣを搭載することによって前記第１の金属箔に前記半導体ＩＣを接着する工程とを含むことが好ましい。これによれば、キャリアと半導体ＩＣとの間に第１の金属箔が介在することから、キャリアの取り扱いが容易となる。
前記第３の工程は、前記プリグレグの表面に第２の金属箔を貼り付け、これによって前記貫通孔の上下が前記第１及び第２の金属箔によって覆われた状態でプレスすることにより行うことが好ましい。これによれば、貫通孔に流入する樹脂の表面位置を第１及び第２の金属箔によって正しく規定することが可能となる。
本発明においては、前記第１の金属箔をパターニングする第４の工程と、前記パターニングされた前記第１の金属箔をマスクとして前記貫通孔に存在する前記樹脂又は前記接着剤にビアを形成することにより、前記半導体ＩＣの外部端子を露出させる第５の工程と、前記露出した外部端子に接続された配線層を形成する第６の工程と、をさらに備えることが好ましい。これによれば、半導体ＩＣをフェースダウンで搭載するとともに、第１の金属箔をマスクとして利用することが可能となる。
本発明においては、前記第２の金属箔をパターニングする第４の工程と、前記パターニングされた前記第２の金属箔をマスクとして前記貫通孔に存在する前記樹脂にビアを形成することにより、前記半導体ＩＣの外部端子を露出させる第５の工程と、前記露出した外部端子に接続された配線層を形成する第６の工程と、をさらに備えることもまた好ましい。これによれば、半導体ＩＣをフェースアップで搭載するとともに、第２の金属箔をマスクとして利用することが可能となる。
前記半導体ＩＣを接着する工程は、前記半導体ＩＣの主面及び裏面の一方の一部分が前記接着剤に接し、残りの部分が接着剤に接しないよう、前記半導体ＩＣを接着することが好ましく、特に、前記半導体ＩＣの側面が前記接着剤に接しないよう、前記半導体ＩＣを接着することがより好ましい。これによれば、半導体ＩＣをハンドリングするための実装機のヘッド部分に接着剤が付着することを防止することが可能となる。
このように、本発明によれば、超薄型の半導体ＩＣ内蔵基板及びその製造方法を提供することが可能となる。
本発明の好ましい第１の実施形態による半導体ＩＣ内蔵基板１００の外観を示す略斜視図である。 図１に示すＡ−Ａ線に沿った断面図である。 半導体ＩＣ内蔵基板１００の製造方法を説明するための工程図である。 半導体ＩＣ内蔵基板１００の製造方法を説明するための工程図である。 半導体ＩＣ内蔵基板１００の製造方法を説明するための工程図である。 プリプレグ１１１ａの形状を説明するための略斜視図である。 本発明の好ましい第２の実施形態による半導体ＩＣ内蔵基板２００の断面図である。 半導体ＩＣ内蔵基板２００の製造方法を説明するための工程図である。 半導体ＩＣ内蔵基板２００の製造方法を説明するための工程図である。 半導体ＩＣ内蔵基板２００の製造方法を説明するための工程図である。 本発明の好ましい第３の実施形態による半導体ＩＣ内蔵基板３００の断面図である。 本発明の好ましい第４の実施形態による半導体ＩＣ内蔵基板４００の断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の好ましい第１の実施形態による半導体ＩＣ内蔵基板１００の外観を示す略斜視図である。また、図２は図１に示すＡ−Ａ線に沿った断面図である。
図１及び図２に示すように、本実施形態による半導体ＩＣ内蔵基板１００は、樹脂基板１１０と、樹脂基板１１０に埋め込まれた半導体ＩＣ１２０とを備えている。樹脂基板１１０の厚さは、９０〜１００μｍ程度と超薄型である。したがって、樹脂基板１１０に埋め込む半導体ＩＣ１２０についても超薄型とする必要があり、例えば４０μｍ程度に薄型化されている。
樹脂基板１１０は、芯材を含むコア部１１１と芯材を含まない収容部１１２とを有している。収容部１１２は、平面的に見てコア部１１１に取り囲まれるよう、コア部１１１を上下に貫通して設けられている。収容部１１２には、コア部１１１に含浸された樹脂と同じ樹脂が充填されており、収容部１１２に充填された樹脂内に半導体ＩＣ１２０が埋め込まれている。換言すれば、同一の樹脂からなる樹脂基板１１０に、平面的に見て芯材が存在する領域と存在しない領域があり、芯材の存在しない領域に半導体ＩＣ１２０が埋め込まれた構造を有している。樹脂基板１１０の厚さは、コア部１１１よりも収容部１１２の方が若干薄く、これにより樹脂基板１１０の表面１１０ａは、収容部１１２においてやや窪んだ形状を有している。このような形状が得られるのは、後述する製造方法に起因する。かかる窪みにより、部分的ではあるものの樹脂基板１１０の厚みはより薄くなる。
コア部１１１及び収容部１１２に用いる樹脂の材料としては、ガラスエポキシ樹脂などの熱硬化性樹脂が用いられる。また、コア部１１１に用いる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を用いることができる。
半導体ＩＣ１２０は、シリコン（Ｓｉ）やガリウムヒ素化合物（ＧａＡｓ）などからなる半導体基板上に、トランジスタなどの能動素子やキャパシタなどの受動素子が集積された電子デバイスである。製造段階における半導体ＩＣ１２０の厚みは例えば７００μｍ程度であるが、製造工程の最終段階において半導体基板の裏面を研削することによって、４０μｍ程度まで薄型化される。本実施形態による半導体ＩＣ内蔵基板１００は、このように薄型化された半導体ＩＣ１２０を使用する。
半導体ＩＣ１２０の主面には、パッド電極と呼ばれる複数の外部端子１２１が設けられている。外部端子１２１は、樹脂基板１１０の表面１１０ｂに形成された配線層１３０に接続されている。配線層１３０は、外部との電気的な接続部（後述する符号１３１で示す部分）を除いてレジスト膜１４０で覆われている。また、半導体ＩＣ１２０の主面は、接着剤であるダイアタッチペースト１２２によって配線層１３０に接着されている。
本実施形態による半導体ＩＣ内蔵基板１００は、樹脂基板１１０の表面１１０ｂに設けられた１層の配線層１３０のみを有しており、樹脂基板１１０の表面１１０ａには配線層が設けられていない。このため、樹脂基板１１０の表面１１０ａは、全面が外部に露出した状態とされている。
以上が本実施形態による半導体ＩＣ内蔵基板１００の構造である。このように、本実施形態による半導体ＩＣ内蔵基板１００は、コア部１１１を貫通して設けられた収容部１１２に半導体ＩＣ１２０が埋め込まれていることから、半導体ＩＣ１２０の上下に芯材が配置されない構造となる。しかも、樹脂基板１１０には、片方の表面１１０ｂにのみ配線層１３０が形成され、もう片方の表面１１０ａには配線層が形成されていないことから、配線層による厚みも最小限に抑えられる。さらに、半導体ＩＣ１２０は、配線層１３０に接着された状態で保持されていることから、半導体ＩＣ１２０を保持するための部材を半導体ＩＣ１２０の上下に配置する必要もない。これらの特徴により、本実施形態による半導体ＩＣ内蔵基板１００は、厚さ９０〜１００μｍ程度の超薄型化を実現している。
次に、本実施形態による半導体ＩＣ内蔵基板１００の製造方法について説明する。
図３〜図５は、本実施形態による半導体ＩＣ内蔵基板１００の製造方法を説明するための工程図である。
まず、図３（ａ）に示すように、ステンレスなどの金属材料からなるキャリア１５０を用意し、その表面に接着シート１６０を介して金属箔１７０を貼り付ける。特に限定されるものではないが、金属箔１７０の材料としては銅（Ｃｕ）を用いることが好ましい。次に、図３（ｂ）に示すように、金属箔１７０の表面に未硬化状態のダイアタッチペースト１２２ａを供給し、図３（ｃ）に示すように、位置決めしながらダイアタッチペースト１２２ａ上に半導体ＩＣ１２０を搭載する。特に限定されるものではないが、ダイアタッチペースト１２２ａはフィラーを含まないことが好ましい。これは、ダイアタッチペースト１２２ａに比較的径の大きなフィラーが含まれると、フィラーが半導体ＩＣ１２０と金属箔１７０との間に挟まり、搭載時の圧力によって半導体ＩＣ１２０を破損させてしまうおそれがあるからである。
半導体ＩＣ１２０の搭載は、外部端子１２１の形成された主面が下側（ダイアタッチペースト１２２ａ側）を向くよう、いわゆるフェースダウン方式で行われる。そして、ダイアタッチペースト１２２ａを熱硬化又は紫外線硬化させることにより、図３（ｄ）に示すように半導体ＩＣ１２０をキャリア１５０に固定する。
この状態で、図６に示す形状を有するプリプレグ１１１ａをキャリア１５０上に貼り付ける。使用するプリプレグ１１１ａは、芯材に未硬化状態の樹脂が含浸されてなるコア部１１１の前駆体であり、のちに収容部１１２となるべき貫通孔１１２ａが設けられている。貫通孔１１２ａの平面サイズは、半導体ＩＣ１２０の平面サイズよりもやや大きく設定される。そして、図３（ｅ）に示すように、この貫通孔１１２ａに半導体ＩＣ１２０が収容されるよう、プリプレグ１１１ａをキャリア１５０上に貼り付ける。これにより、半導体ＩＣ１２０はその四方がプリプレグ１１１ａに取り囲まれた状態となる。
次に、図４（ａ）に示すように、プリプレグ１１１ａを覆うように金属箔１８０を貼り付ける。特に限定されるものではないが、金属箔１８０の材料としては銅（Ｃｕ）を用いることが好ましい。これにより、半導体ＩＣ１２０が収容された貫通孔１１２ａは、上下が金属箔１７０，１８０で覆われた状態となる。この状態で、プリプレグ１１１ａを上下から熱プレスする。かかる熱プレスの圧力により、図４（ｂ）に示すように、プリプレグ１１１ａに含浸されていた樹脂の一部が貫通孔１１２ａに流入し、流入した樹脂によって貫通孔１１２ａに収容されている半導体ＩＣ１２０が埋め込まれる。そして、熱プレス時の高温により、プリプレグ１１１ａに含浸されていた樹脂及び貫通孔１１２ａに流入した樹脂が熱硬化し、硬化状態のコア部１１１及び収容部１１２が得られる。
このような熱プレスを行うと、樹脂の一部が貫通孔１１２ａに流入するため、コア部１１１に存在する樹脂の量はその分減少する。したがって、使用するプリプレグ１１１ａの厚さは、この点を考慮して設定することが好ましい。また、収容部１１２は、プリプレグ１１１ａから流出した樹脂によって構成されるため、その厚さはコア部１１１の厚さよりも若干薄くなる。したがって、プリプレグ１１１ａを構成する芯材及び未硬化状態の樹脂の体積と、貫通孔１１２ａの体積を最適化すれば、コア部１１１より収容部１１２が薄くなり、製品として極限まで薄型化することが可能となる。
尚、熱プレスにおいては、圧力の印加と高温の印加を同時に行うことは必須でなく、圧力の印加によって樹脂の一部を貫通孔１１２ａに流入させた後、高温の印加によって樹脂を熱硬化させても構わない。或いは、熱硬化性ではない樹脂を用い、プレスによって樹脂の一部を貫通孔１１２ａに流入させた後、紫外線の照射などを行うことによって樹脂を熱硬化させても構わない。また、熱プレス又はプレスは減圧下で行うことが好ましい。これによれば、収容部１１２への気泡の混入を防止することが可能となる。
上記の工程によって樹脂を硬化させた後、図４（ｃ）に示すようにキャリア１５０を剥離する。次に、図４（ｄ）に示すように、金属箔１７０をパターニングすることにより、外部端子１２１の直下に位置する部分の金属箔１７０を除去する。そして、図４（ｅ）に示すように、パターニングされた金属箔１７０をマスクとして、ダイアタッチペースト１２２にビア１９０を形成することにより、外部端子１２１を露出させる。尚、熱プレスによって流入した樹脂が外部端子１２１の直下に位置している場合には、当該樹脂にビア１９０が形成されることになる。
次に、ビア１９０の内部に金属膜を被覆させる無電解メッキと、電解メッキをこの順に行うことにより、図５（ａ）に示すように樹脂基板１１０の表面１１０ｂにメッキ層１３０ａを形成する。そして、図５（ｂ）に示すようにメッキ層１３０ａをパターニングすることにより配線層１３０を形成し、さらに図５（ｃ）に示すように必要に応じて配線層１３０の表面を金（Ａｕ）などの被膜１３０ｂによって表面処理した後、図５（ｄ）に示すようにレジスト膜１４０を形成すれば、本実施形態による半導体ＩＣ内蔵基板１００が完成する。
このように、本実施形態による半導体ＩＣ内蔵基板１００の製造方法では、プリプレグ１１１ａに含まれる未硬化状態の樹脂を熱プレスによって貫通孔１１２ａ内に流入させ、これによって半導体ＩＣ１２０を埋め込んでいることから、プリプレグ１１１ａの厚さが非常に薄い場合であっても半導体ＩＣ１２０を正しく樹脂に埋め込むことが可能となる。
以上、半導体ＩＣ１２０をフェースダウン方式で搭載した場合における構造及び製造方法について説明したが、半導体ＩＣ１２０の搭載方法としてはフェースダウン方式に限らず、フェースアップ方式であっても構わない。以下、半導体ＩＣ１２０をフェースアップ方式で搭載した場合における構造及び製造方法について説明する。
図７は、本発明の好ましい第２の実施形態による半導体ＩＣ内蔵基板２００の断面図である。
図７に示すように、本実施形態による半導体ＩＣ内蔵基板２００は、半導体ＩＣ１２０の裏面にダイアタッチペースト１２２が接着されている点において、上述した第１の実施形態による半導体ＩＣ内蔵基板１００と相違している。その他の点については第１の実施形態による半導体ＩＣ内蔵基板１００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図８〜図１０は、本実施形態による半導体ＩＣ内蔵基板２００の製造方法を説明するための工程図である。
まず、図８（ａ）に示すように、キャリア１５０を用意し、その表面に接着シート１６０を介して金属箔１７０を貼り付ける。次に、図８（ｂ）に示すように、金属箔１７０の表面に未硬化状態のダイアタッチペースト１２２ａを供給する。ここまでは、図３（ａ），（ｂ）に示した工程と同じである。その後、本実施形態では、図８（ｃ）に示すように半導体ＩＣ１２０をフェースアップ方式でダイアタッチペースト１２２ａ上に搭載する。フェースアップ方式とは、外部端子１２１の形成された主面が上側（ダイアタッチペースト１２２ａとは反対側）を向くよう搭載する方式である。そして、ダイアタッチペースト１２２ａを硬化させることにより、図８（ｄ）に示すように半導体ＩＣ１２０をキャリア１５０に固定する。
その後の工程は第１の実施形態とほぼ同様であり、貫通孔１１２ａに半導体ＩＣ１２０が収容されるよう、プリプレグ１１１ａをキャリア１５０上に貼り付けた後（図８（ｅ））、プリプレグ１１１ａを覆う金属箔１８０を貼り付け（図９（ａ））、この状態でプリプレグ１１１ａを上下から熱プレスする（図９（ｂ））。これにより、プリプレグ１１１ａに含浸されていた樹脂の一部が貫通孔１１２ａに流入し、流入した樹脂によって貫通孔１１２ａに収容されている半導体ＩＣ１２０が埋め込まれる。
以上の工程が完了した後は、どの段階でキャリア１５０を剥離しても構わないが、本実施形態ではキャリア１５０が設けられた側の表面１１０ｂに配線層１３０が設けられないため、以上の工程が完了した後、任意の段階でキャリア１５０を剥離することが可能である。以下、最終工程の直前までキャリア１５０を剥離しないまま工程を進めた場合を例に説明する。
上記の工程によって樹脂を硬化させた後、金属箔１８０をパターニングし（図９（ｃ））、パターニングされた金属箔１８０をマスクとして、収容部１１２を構成する樹脂にビア１９０を形成する（図９（ｄ））。次に、樹脂基板１１０の表面１１０ａにメッキ層１３０ａを形成した後（図９（ｅ））、メッキ層１３０ａをパターニングすることにより配線層１３０を形成し（図１０（ａ））、さらに必要に応じて配線層１３０の表面を被膜１３０ｂによって表面処理した後（図１０（ｂ））、レジスト膜１４０を形成する（図１０（ｃ））。
そして、キャリア１５０から樹脂基板１１０を剥離し（図１０（ｄ））、エッチングによって金属箔１７０を除去すれば（図１０（ｅ））、本実施形態による半導体ＩＣ内蔵基板２００が完成する。尚、図１０（ａ）〜（ｅ）の工程をこの順に行うことは必須でなく、例えば、樹脂基板１１０の剥離（図１０（ｄ））、メッキ層１３０ａのパターニング（図１０（ａ））、金属箔１７０の除去（図１０（ｅ））、レジスト膜１４０の形成（図１０（ｃ））、配線層１３０の表面処理（図１０（ｂ））の順で工程を行うことも可能である。
以上により、半導体ＩＣ１２０がフェースアップ方式で搭載された半導体ＩＣ内蔵基板２００が作製される。本実施形態による半導体ＩＣ内蔵基板２００は、第１の実施形態による半導体ＩＣ内蔵基板１００とほぼ同様の効果を得ることが可能である。
図１１は、本発明の好ましい第３の実施形態による半導体ＩＣ内蔵基板３００の断面図である。
図１１に示すように、本実施形態による半導体ＩＣ内蔵基板３００は、半導体ＩＣ１２０の主面１２０ａの一部分にのみダイアタッチペースト１２２が接着され、残りの部分は収容部１１２に充填された樹脂によって覆われている点において、上述した第１の実施形態による半導体ＩＣ内蔵基板１００と相違している。その他の点については第１の実施形態による半導体ＩＣ内蔵基板１００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。尚、半導体ＩＣ１２０の裏面１２０ｂについては、収容部１１２に充填された樹脂によってその全面が覆われている。半導体ＩＣ１２０の側面１２０ｃについても、収容部１１２に充填された樹脂によってその全面が覆われていることが好ましい。かかる構成により、半導体ＩＣ１２０の上下における熱膨張係数の差が小さくなることから、半導体ＩＣ１２０に反りや割れが生じにくくなる。
このような構成を得るためには、図３（ｂ）に示した工程において未硬化状態のダイアタッチペースト１２２ａの塗布面積を小さくし、これにより、図３（ｃ）に示した工程において半導体ＩＣ１２０の主面１２０ａの一部のみがダイアタッチペースト１２２ａに接し、残りの部分が接しないよう、半導体ＩＣ１２０を接着すればよい。半導体ＩＣ１２０の側面１２０ｃについてもダイアタッチペースト１２２ａが接しないよう、半導体ＩＣ１２０を接着することが好ましい。これによれば、ダイアタッチペースト１２２ａが半導体ＩＣ１２０の裏面１２０ｂに回り込むことがないことから、半導体ＩＣ１２０をハンドリングするための実装機のヘッド部分にダイアタッチペースト１２２ａが付着することがない。
図１２は、本発明の好ましい第４の実施形態による半導体ＩＣ内蔵基板４００の断面図である。
図１２に示すように、本実施形態による半導体ＩＣ内蔵基板４００は、半導体ＩＣ１２０の裏面１２０ｂの一部分にのみダイアタッチペースト１２２が接着され、残りの部分は収容部１１２に充填された樹脂によって覆われている点において、上述した第２の実施形態による半導体ＩＣ内蔵基板２００と相違している。その他の点については第２の実施形態による半導体ＩＣ内蔵基板２００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。尚、半導体ＩＣ１２０の主面１２０ａについては、外部端子１２１が設けられている部分を除き、収容部１１２に充填された樹脂によってその全面が覆われている。半導体ＩＣ１２０の側面１２０ｃについても、収容部１１２に充填された樹脂によってその全面が覆われていることが好ましい。かかる構成により、上述した第３の実施形態と同じ効果を得ることが可能となる。
このような構成を得るためには、図８（ｂ）に示した工程において未硬化状態のダイアタッチペースト１２２ａの塗布面積を小さくし、これにより、図８（ｃ）に示した工程において半導体ＩＣ１２０の裏面１２０ｂの一部のみがダイアタッチペースト１２２ａに接し、残りの部分が接しないよう、半導体ＩＣ１２０を接着すればよい。半導体ＩＣ１２０の側面１２０ｃについてもダイアタッチペースト１２２ａが接しないよう、半導体ＩＣ１２０を接着することが好ましい。その効果については、上述した第３の実施形態と同様である。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、樹脂基板１１０に１個の半導体ＩＣ１２０を内蔵しているが、内蔵する半導体ＩＣの数についてはこれに限定されず、２個以上であっても構わない。２個以上の半導体ＩＣを内蔵する場合、これら２個以上の半導体ＩＣを同一の樹脂層内に埋め込んでも構わないし、異なる樹脂層内にそれぞれ埋め込んでも構わない。異なる樹脂層内に半導体ＩＣをそれぞれ埋め込む場合、図３（ｂ）〜図５（ｂ）の工程を繰り返せばよい。
１００，２００，３００，４００ 半導体ＩＣ内蔵基板
１１０ 樹脂基板
１１０ａ，１１０ｂ 表面
１１１ コア部
１１１ａ プリプレグ
１１２ 収容部
１１２ａ 貫通孔
１２０ 半導体ＩＣ
１２０ａ 半導体ＩＣの主面
１２０ｂ 半導体ＩＣの裏面
１２０ｃ 半導体ＩＣの側面
１２１ 外部端子
１２２，１２２ａ ダイアタッチペースト
１３０ 配線層
１３０ａ メッキ層
１３０ｂ 被膜
１３１ 接続部
１４０ レジスト膜
１５０ キャリア
１６０ 接着シート
１７０，１８０ 金属箔
１９０ ビア

Claims (9)

  1. 樹脂基板と、前記樹脂基板に埋め込まれ薄型化された半導体ＩＣと、前記樹脂基板の一方の表面に形成され、前記半導体ＩＣの外部端子に接続された配線層とを備え、
    前記樹脂基板は、芯材に所定の樹脂が含浸されてなるコア部と、平面的に見て前記コア部に囲まれるよう前記コア部を貫通して設けられた収容部とを含み、
    前記半導体ＩＣは、前記収容部に充填された前記所定の樹脂に埋め込まれており、
    前記配線層は、前記樹脂基板の前記一方の表面に露出する前記コア部に接しており、
    前記樹脂基板の他方の表面には配線層が設けられておらず、
    前記樹脂基板の厚みは前記コア部よりも前記収容部の方が薄く、これにより前記樹脂基板の前記一方又は他方の表面は、前記収容部において窪んだ形状を有しており、
    前記配線層の一部は、前記半導体ＩＣの前記外部端子を露出させるビアの内部に埋め込まれていることを特徴とする半導体ＩＣ内蔵基板。
  2. 前記配線層を覆うレジスト膜をさらに備えることを特徴とする請求項１に記載の半導体ＩＣ内蔵基板。
  3. 前記半導体ＩＣは、外部端子が設けられた主面と、前記主面とは反対側に位置する裏面とを有し、
    前記半導体ＩＣの前記主面及び前記裏面の一方の一部分は接着剤で覆われており、残りの部分は前記所定の樹脂で覆われていることを特徴とする請求項１又は２に記載の半導体ＩＣ内蔵基板。
  4. 前記半導体ＩＣの前記主面及び前記裏面の他方は、全面が前記所定の樹脂で覆われていることを特徴とする請求項３に記載の半導体ＩＣ内蔵基板。
  5. 前記半導体ＩＣの側面は、前記接着剤で覆われている部分が存在しないことを特徴とする請求項３又は４に記載の半導体ＩＣ内蔵基板。
  6. 前記半導体ＩＣは、外部端子が設けられた主面と、前記主面とは反対側に位置する裏面とを有し、
    前記半導体ＩＣの前記主面及び前記裏面の一方は、一部分のみが前記所定の樹脂で覆われており、
    前記半導体ＩＣの前記主面及び前記裏面の他方は、全面が前記所定の樹脂で覆われていることを特徴とする請求項１又は２に記載の半導体ＩＣ内蔵基板。
  7. 芯材に未硬化状態の樹脂が含浸されてなり、平面的に見て前記芯材及び前記樹脂に囲まれるようこれらを貫通して設けられた貫通孔を有するプリグレグを用意する工程と、
    キャリアに第１の金属箔を貼り付ける工程と、
    前記第１の金属箔上に接着剤を塗布する工程と、
    前記接着剤上に薄型化された半導体ＩＣを搭載することによって前記第１の金属箔に前記半導体ＩＣを接着する工程と、
    前記貫通孔に前記半導体ＩＣが位置するよう、前記キャリア上の前記第１の金属箔に前記プリグレグを貼り付ける工程と、
    前記プリグレグの表面に第２の金属箔を貼り付ける工程と、
    前記貫通孔の上下が前記第１及び第２の金属箔によって覆われた状態で前記プリグレグをプレスすることにより前記樹脂の一部を前記貫通孔に流入させ、これにより前記貫通孔に収容された前記半導体ＩＣを前記流入した樹脂によって埋め込む工程と、
    前記半導体ＩＣを埋め込んだ後、前記第１及び第２の金属箔の一方をパターニングする工程と、
    前記パターニングされた前記第１及び第２の金属箔の前記一方をマスクとして前記貫通孔に存在する前記樹脂又は前記接着剤にビアを形成することにより、前記半導体ＩＣの外部端子を露出させる工程と、
    一部が前記ビアに埋め込まれ、これにより前記露出した外部端子に接続される配線層を形成する工程と、
    前記第１及び第２の金属箔の他方を除去する工程と、
    を備えることを特徴とする半導体ＩＣ内蔵基板の製造方法。
  8. 前記半導体ＩＣを接着する工程は、前記半導体ＩＣの主面及び裏面の一方の一部分が前記接着剤に接し、残りの部分が接着剤に接しないよう、前記半導体ＩＣを接着することを特徴とする請求項７に記載の半導体ＩＣ内蔵基板の製造方法。
  9. 前記半導体ＩＣを接着する工程は、前記半導体ＩＣの側面が前記接着剤に接しないよう、前記半導体ＩＣを接着することを特徴とする請求項８に記載の半導体ＩＣ内蔵基板の製造方法。
JP2012208566A 2012-09-21 2012-09-21 半導体ｉｃ内蔵基板及びその製造方法 Active JP5998792B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012208566A JP5998792B2 (ja) 2012-09-21 2012-09-21 半導体ｉｃ内蔵基板及びその製造方法
US14/032,093 US9635756B2 (en) 2012-09-21 2013-09-19 Circuit board incorporating semiconductor IC and manufacturing method thereof
CN201310432296.XA CN103681526B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法
CN201610346620.XA CN106024725B (zh) 2012-09-21 2013-09-22 半导体ic内藏基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208566A JP5998792B2 (ja) 2012-09-21 2012-09-21 半導体ｉｃ内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014063902A JP2014063902A (ja) 2014-04-10
JP5998792B2 true JP5998792B2 (ja) 2016-09-28

Family

ID=50318657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208566A Active JP5998792B2 (ja) 2012-09-21 2012-09-21 半導体ｉｃ内蔵基板及びその製造方法

Country Status (3)

Country Link
US (1) US9635756B2 (ja)
JP (1) JP5998792B2 (ja)
CN (2) CN106024725B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9579868B2 (en) 2014-07-01 2017-02-28 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
CN106034374B (zh) * 2015-03-12 2018-10-16 日立汽车系统(苏州）有限公司 防基板变形结构
US10743422B2 (en) * 2016-09-27 2020-08-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component in a core on conductive foil
KR102046857B1 (ko) * 2018-05-11 2019-11-21 주식회사 네패스 반도체 패키지
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278413C (zh) * 2000-09-25 2006-10-04 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP4785268B2 (ja) 2000-12-15 2011-10-05 イビデン株式会社 半導体素子を内蔵した多層プリント配線板
JP2005142452A (ja) * 2003-11-10 2005-06-02 Renesas Technology Corp 半導体装置及びその製造方法
CN100343984C (zh) * 2004-02-27 2007-10-17 全懋精密科技股份有限公司 可嵌埋电子组件的半导体封装散热件结构
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
JP4792749B2 (ja) * 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
CN100576476C (zh) * 2005-11-25 2009-12-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
TWI327363B (en) * 2006-11-17 2010-07-11 Unimicron Technology Corp Carrier structure for semiconductor chip and method for manufacturing the same
CN100561696C (zh) 2007-03-01 2009-11-18 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
JP2008270633A (ja) * 2007-04-24 2008-11-06 Cmk Corp 半導体素子内蔵基板
JPWO2010052942A1 (ja) 2008-11-06 2012-04-05 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN101777548B (zh) * 2009-01-13 2013-06-19 日月光半导体制造股份有限公司 内埋芯片基板及其制作方法
CN101789380B (zh) * 2009-01-23 2012-02-15 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
JP5503322B2 (ja) * 2010-02-15 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
CN102376675B (zh) * 2010-08-04 2015-11-25 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
CN102376592B (zh) * 2010-08-10 2014-05-07 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board

Also Published As

Publication number Publication date
CN103681526B (zh) 2016-06-29
CN106024725A (zh) 2016-10-12
US20140085854A1 (en) 2014-03-27
CN103681526A (zh) 2014-03-26
CN106024725B (zh) 2018-12-28
US9635756B2 (en) 2017-04-25
JP2014063902A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
JP5998792B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP5161732B2 (ja) 半導体装置の製造方法
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
US8943683B2 (en) Fabricating method of embedded package structure
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
JP2009135162A (ja) 配線基板及び電子部品装置
JP2006173232A (ja) 半導体装置およびその製造方法
US20120018870A1 (en) Chip scale package and fabrication method thereof
JP2013243345A (ja) 超薄埋設ダイモジュール及びその製造方法
JP2013069807A (ja) 半導体パッケージ及びその製造方法
TWM517410U (zh) 電子封裝件與封裝載板
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
JP2009272512A (ja) 半導体装置の製造方法
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
TWI590726B (zh) 電子封裝件、封裝載板及此封裝載板的製造方法
JP2009182202A (ja) 半導体装置の製造方法
JP5609617B2 (ja) 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法
JP2006310532A (ja) 半導体装置およびその製造方法
TW201507564A (zh) 電路板及其製作方法
JP2013030808A (ja) 配線基板製造用の仮基板及びその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP2009043858A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5998792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150