CN102376675B - 嵌埋有半导体元件的封装结构及其制法 - Google Patents

嵌埋有半导体元件的封装结构及其制法 Download PDF

Info

Publication number
CN102376675B
CN102376675B CN201010250039.0A CN201010250039A CN102376675B CN 102376675 B CN102376675 B CN 102376675B CN 201010250039 A CN201010250039 A CN 201010250039A CN 102376675 B CN102376675 B CN 102376675B
Authority
CN
China
Prior art keywords
substrate
dielectric layer
wall portion
layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010250039.0A
Other languages
English (en)
Other versions
CN102376675A (zh
Inventor
曾昭崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201010250039.0A priority Critical patent/CN102376675B/zh
Publication of CN102376675A publication Critical patent/CN102376675A/zh
Application granted granted Critical
Publication of CN102376675B publication Critical patent/CN102376675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种嵌埋有半导体元件的封装结构，包括：基板，具有贯穿的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中嵌设有导体架，而各该导体架具有设在各该第一介电层中的壁部及延伸至该第一介电层表面的顶部；以及半导体芯片，设在该开口中。本发明封装结构是在基板中形成多个导体架，这些导体架可增强该基板的刚性，因此，当该基板两侧的表面形成非对称结构而遭受不对称应力时，将较一般基板更不易弯曲变形。本发明还提供该封装结构的制法。

Description

嵌埋有半导体元件的封装结构及其制法
技术领域
本发明涉及一种封装结构及其制法，尤其涉及一种不易弯曲变形的嵌埋有半导体元件的封装结构及其制法。
背景技术
随着半导体封装技术的演进，除了传统打线接合式(Wirebonding)半导体封装技术以外，目前半导体装置(Semiconductordevice)已开发出不同的封装型态，例如直接在一封装基板(packagingsubstrate)中嵌埋并电性整合一例如具有集成电路的半导体芯片，这种封装件能缩减整体半导体装置的体积并提升电性性能，于是成为一种封装的趋势。
请参阅图1，为现有的嵌埋有半导体元件的封装结构的剖视示意图，包括：基板1，具有相对应的第一表面1a与第二表面1b，并具有贯穿该第一表面1a及第二表面1b的开口100；半导体芯片11，设在该开口100中，且该半导体芯片11具有作用面11a，在该作用面11a上具有多个电极垫111并外露在该第一表面1a；以及增层结构12，设在该基板1的第一表面1a与半导体芯片11的作用面11a上，该增层结构12包括至少一介电层121、设在该介电层121上的线路层122、与多个设在该介电层121中的导电盲孔123，部分导电盲孔123电性连接该线路层122及这些电极垫111，且该增层结构12最外层的线路层122还具有多个电性接触垫124，又在该增层结构12最外层上设有绝缘保护层13，且该绝缘保护层13具有多个绝缘保护层开孔130，以使各该电性接触垫124对应外露在各该绝缘保护层开孔130。
现有的嵌埋有半导体元件的封装结构仅在基板1的第一表面1a形成该增层结构12，因而该基板1的两侧为不对称的结构，导致该基板1的一表面会受到该增层结构12的应力影响而使整体封装结构翘曲(warpage)，如图1所示的两侧向上、中间向下凹的弯曲，进而造成整体封装结构的可靠度及后续工艺的良率显著下降等问题。
因此，如何避免现有技术中的嵌埋有半导体元件的封装结构容易因为整体结构的不对称而导致翘曲等问题，已成为目前亟需解决的问题。
发明内容
鉴于上述现有技术的种种缺陷，本发明的主要目的在于提供一种能避免整体结构翘曲的嵌埋有半导体元件的封装结构。
为达到上述目的，本发明揭露一种嵌埋有半导体元件的封装结构，包括：基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中设有多个贯穿的开槽以嵌设多个导体架，而各该导体架具有设在该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的第一介电层中的导体架通过壁部的底端与顶部的顶端相连接；以及半导体芯片，设在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，而这些电极垫外露在该基板的第一表面。
前述的封装结构中，这些彼此连接的导体架的壁部从第二表面至第一表面的设置可逐渐向开口接近，且这些壁部向开口接近的幅度可越来越大或越来越小；或者，这些彼此连接的导体架的壁部从第二表面至第一表面的设置可逐渐向开口远离，且这些壁部向开口远离的幅度可越来越大或越来越小。
依上所述的嵌埋有半导体元件的封装结构，该导体架的顶部可延伸至第一介电层的全部表面，位在各该第一介电层中的壁部可等间距地设置，且相邻第一介电层中的壁部可交错地设置。
又在前述的封装结构中，该基板的第二表面还可设有导体散热部，其连接相邻的该第一介电层中的多个导体架。
依上所述的嵌埋有半导体元件的封装结构，这些壁部的平面形状可为同心的菱形分布、同心的圆形分布、或网状分布，其中，该网状可为矩形或六角形所构成。
前述的封装结构还可包括增层结构，设在该基板的第一表面与半导体芯片的作用面上，该增层结构可包括至少一第二介电层、设在该第二介电层上的线路层、与多个设在该第二介电层中的导电盲孔，部分导电盲孔可电性连接线路层和电极垫，且该增层结构最外层的线路层还可具有多个电性接触垫，又在该增层结构最外层上可设有绝缘保护层，且该绝缘保护层可具有多个绝缘保护层开孔，以使各该电性接触垫对应外露在各该绝缘保护层开孔；其中，至少一该导电盲孔可与该第一表面上的导体架的顶部的顶端相连接。
本发明还揭露一种嵌埋有半导体元件的封装结构的制法，包括：提供一基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中形成有贯穿的开槽以嵌设多个导体架，而该导体架具有设在各该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的第一介电层中的导体架通过该壁部的底端与该顶部的顶端相连接；以及将半导体芯片埋置且固定在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，且这些电极垫外露在该基板的第一表面。
在上述的封装结构的制法中，这些彼此连接的导体架的壁部从第二表面至第一表面的设置可逐渐向开口接近，且这些壁部向开口接近的幅度可越来越大或越来越小；或者，这些彼此连接的导体架的壁部从第二表面至第一表面的设置可逐渐向开口远离，且这些壁部向开口远离的幅度可越来越大或越来越小。
早本发明嵌埋有半导体元件的封装结构的制法中，该顶部可延伸至第一介电层的全部表面，各该第一介电层中的壁部可等间距地设置，且相邻第一介电层中的壁部可交错地设置。
前述的封装结构的制法中，该基板的第二表面还可设有导体散热部，其连接相邻的该第一介电层中的多个导体架。
再者，上述的封装结构的制法中，这些壁部的平面形状可为同心的菱形分布、同心的圆形分布、或网状分布，其中，该网状可为矩形或六角形所构成。
依上所述的嵌埋有半导体元件的封装结构的制法中，还可包括在该基板的第一表面与半导体芯片的作用面上形成增层结构，该增层结构可包括至少一第二介电层、设在该第二介电层上的线路层、与多个设在该第二介电层中的导电盲孔，部分导电盲孔可电性连接该线路层及各该电极垫，且该增层结构最外层的线路层还可具有多个电性接触垫，又在该增层结构最外层上可形成绝缘保护层，且该绝缘保护层可具有多个绝缘保护层开孔，以使各该电性接触垫对应外露在各该绝缘保护层开孔；其中，至少一该导电盲孔可与该第一表面上的导体架的顶部的顶端相连接。
由上可知，本发明嵌埋有半导体元件的封装结构是在基板中形成多个导体架，这些导体架的作用如同建筑物的钢筋或钢架般增强该基板的刚性，因此，当该基板两侧的表面形成非对称结构而导致不对称应力时，将较一般基板更能抵抗该应力，进而避免基板翘曲并增加基板的可靠度；所以，与现有技术相比，本发明嵌埋有半导体元件的封装结构具有能有效避免基板变形并提升封装结构的良率等优点。
附图说明
图1为现有的嵌埋有半导体元件的封装结构的剖视示意图；
图2A至图2F为本发明嵌埋有半导体元件的封装结构及其制法的第一实施例的剖视示意图，其中，图2A-1至图2A-8为图2A的俯视图，图2E-1、图2E-2及图2E-3为图2E的其它实施方式，图2F-1为图2F的另一实施方式；以及
图3A、图3A-1及图3A-2为本发明嵌埋有半导体元件的封装结构的第二实施例的剖视示意图，其中，图3A-1、图3A-2为图3A的其它实施方式。
主要元件符号说明：
1，2基板
100，200’开口
1a，2a第一表面
1b，2b第二表面
11，23半导体芯片
11a，23a作用面
111，231电极垫
12，24增层结构
121介电层
122，242线路层
123，243，243’导电盲孔
124，244电性接触垫
13，25绝缘保护层
130，250绝缘保护层开孔
20第一介电层
200，200a预开口
201开槽
21导体架
21a壁部
21b顶部
22导体散热部
241第二介电层
A，B，C，D假想线
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及效果。
第一实施例
请参阅图2A至图2F，为本发明嵌埋有半导体元件的封装结构及其制法的第一实施例的剖视示意图，其中，图2A-1至图2A-8为图2A的俯视图，图2E-1、图2E-2和图2E-3为图2E的其它实施方式，图2F-1为图2F的另一实施方式。
如图2A所示，提供一包括第一介电层20及设在该第一介电层20的一侧的导体散热部22的基材，而在该第一介电层20中设有多个外露部分导体散热部22的开槽201，且在该第一介电层20上预定嵌埋半导体芯片的预开口200，且该第一介电层20在该预开口200的表面上并无该导体散热部22，即该基材在该预开口200处的材料由该第一介电层20所构成，又各该开槽201是以该预开口200为中心而图案化对称形成在该预开口200外围。
如图2A-1至图2A-8所示，为图2A的各种不同实施方式的俯视图；这些开槽201的平面形状可为同心的菱形分布，如图2A-1和图2A-2所示；这些开槽201的平面形状可为同心的圆形分布，如图2A-3所示；这些开槽201的平面形状可为网状分布，且该网状可为矩形所构成(如图2A-4、图2A-5、图2A-6及图2A-7所示)、或六角形所构成(如图2A-8所示)。
如图2B所示，在各该开槽201中形成导体架21，而各该导体架21具有位在各该开槽201中的壁部21a及延伸至该第一介电层20部分表面的顶部21b。
如图2C所示，接着，在该已形成导体架21的第一介电层20上再叠合多个形成有导体架21的第一介电层20以构成基板2，且该基板2具有相对的第一表面2a与第二表面2b、及预开口200a(即原先该预开口200的向上对应区域)，且相邻的该第一介电层20中的导体架21通过该壁部21a的底端与该顶部21b的顶端相连接，且各该导体架21是图案化对称形成在该预开口200a外围。
如图2D所示，在该预开口200a处形成贯穿该第一表面2a与第二表面2b(即贯穿各层的第一介电层20)的开口200’。
如图2E、图2E-1、图2E-2及图2E-3所示，将半导体芯片23埋置且固定在该开口200’中，且该半导体芯片23具有作用面23a，在该作用面23a上具有多个电极垫231，且这些电极垫231外露在该基板2的第一表面2a；其中，图2E-1、图2E-2及图2E-3为图2E的其它实施方式。这些彼此连接的导体架21的壁部21a从该基板2的第二表面2b至第一表面2a的设置可逐渐向开口200’接近，且这些壁部21a向开口200’接近的幅度可越来越小，如图2E-1的假想线A所示；或这些彼此连接的导体架21的壁部21a从该基板2的第二表面2b至第一表面2a的设置可逐渐向开口200’接近，且这些壁部21a向开口200’接近的幅度可越来越大，如图2E-2的假想线B所示；或者该顶部21b可延伸至该第一介电层20的全部表面，各该第一介电层20中的壁部21a可等间距地设置，且相邻该第一介电层20中的壁部21a可交错地设置，如图2E-3所示。
如图2F及图2F-1所示，在该基板2的第一表面2a与半导体芯片23的作用面23a上形成增层结构24，该增层结构24包括至少一第二介电层241、设在该第二介电层241上的线路层242、与多个设在该第二介电层241中的导电盲孔243，部分导电盲孔243电性连接该线路层242及各该电极垫231，且该增层结构24最外层的线路层242还具有多个电性接触垫244，又在该增层结构24最外层上形成有绝缘保护层25，且该绝缘保护层25具有多个绝缘保护层开孔250，以使各该电性接触垫244对应外露在各该绝缘保护层开孔250；其中，部分导电盲孔243’可与该基板2的第一表面2a上的导体架21的顶部21b的顶端相连接，以将部分电极垫231接地，如图2F-1所示。
第二实施例
请参阅图3A、图3A-1及图3A-2，为本发明嵌埋有半导体元件的封装结构的第二实施例的剖视示意图；其中，图3A-1、图3A-2为图3A的其它实施方式。
如图3A、图3A-1及图3A-2所示，大致上分别与图2E、图2E-1及图2E-2相似，其主要的不同点在于这些彼此连接的导体架21的壁部21a从该基板2的第二表面2b至第一表面2a的设置逐渐向开口200’远离；其中，这些壁部21a向开口200’远离的幅度越来越小，如图3A-1的假想线C所示，或者，这些壁部21a向开口200’远离的幅度越来越大，如图3A-2的假想线D所示。
本发明还提供一种嵌埋有半导体元件的封装结构，包括：基板2及半导体芯片23。
所述基板2具有相对的第一表面2a与第二表面2b、及贯穿该第一表面2a与第二表面2b的开口200’，且该基板2由多个嵌设有导体架21的第一介电层20相叠合所构成，而各该导体架21具有壁部21a及延伸至该第一介电层20表面的顶部21b，且相邻的该第一介电层20中的导体架21通过该壁部21a的底端与顶部21b的顶端相连接，又各该导体架21对称设在该开口200’外围。
所述半导体芯片23固设在该开口200’中，且该半导体芯片23具有作用面23a，在该作用面23a上具有多个电极垫231，而这些电极垫231外露在该基板2的第一表面2a。
前述嵌埋有半导体元件的封装结构中，这些彼此连接的导体架21的壁部21a从该基板2的第二表面2b至第一表面2a的设置可逐渐向开口200’接近，且这些壁部21a向开口200’接近的幅度可越来越大或越来越小；或者，这些彼此连接的导体架21的壁部21a从该基板2的第二表面2b至第一表面2a的设置可逐渐向开口200’远离，且这些壁部21a向开口200’远离的幅度可越来越大或越来越小。
又依上所述导体架21的顶部21b可延伸至该第一介电层20的全部表面，各该第一介电层20中的壁部21a可等间距地设置，且相邻的第一介电层20中的壁部21a可交错地设置。
又在所述封装结构中，该基板2的第二表面2b还可设有导体散热部22，该导体散热部22设在该第一介电层20上且连接这些导体架21的壁部21a。
所述导体架21中，这些壁部21a的平面形状可为同心的菱形分布、同心的圆形分布、或网状分布，其中，该网状可为矩形或六角形所构成。
所述封装结构还可包括增层结构24，设在该基板2的第一表面2a与半导体芯片23的作用面23a上，该增层结构24包括至少一第二介电层241、设在该第二介电层241上的线路层242、与多个设在该第二介电层241中的导电盲孔243，部分导电盲孔243可电性连接该线路层242及这些电极垫231，且该增层结构24最外层的线路层242还可具有多个电性接触垫244，又在该增层结构24最外层上可设有绝缘保护层25，且该绝缘保护层25可具有多个绝缘保护层开孔250，以使各该电性接触垫244对应外露在各该绝缘保护层开孔250。
又至少一该导电盲孔243’可与该基板2的第一表面2a上的导体架21的顶部21b的顶端相连接，以将部分电极垫231接地。
综上所述，本发明嵌埋有半导体元件的封装结构是在基板中形成多个导体架，这些导体架的作用如同建筑物的钢筋或钢架般增强该基板的刚性，因此，当该基板两侧的表面形成非对称结构而导致不对称应力时，将较一般基板更能抵抗该应力，进而避免基板翘曲并增加基板的可靠度；所以，与现有技术相比，本发明嵌埋有半导体元件的封装结构具有能有效避免基板变形并提升封装结构的良率等优点。
上述实施例是用以示例性说明本发明的原理及其效果，而非用在限制本发明。任何熟悉此项技术的人士均可在不违背本发明的精神及范围内，对上述实施例进行修改。因此本发明的保护范围，应如后述的权利要求所涵盖。

Claims (12)

1.一种嵌埋有半导体元件的封装结构，其特征在于，包括：
基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中设有多个贯穿的开槽以嵌设多个导体架，而各该导体架具有设在该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的该第一介电层中的导体架通过该壁部的底端与该顶部的顶端相连接，彼此连接的所述多个导体架的壁部的设置沿该基板的第二表面向第一表面的方向逐渐接近该开口，该导体架并非线路，且该导体架用以增强该基板的刚性，所述壁部的平面形状为同心的菱形分布、同心的圆形分布或网状分布，其中，所述壁部向该开口接近的幅度逐渐增大或逐渐减小；以及
半导体芯片，设在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，而所述多个电极垫外露在该基板的第一表面。
2.一种嵌埋有半导体元件的封装结构，其特征在于，包括：
基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中设有多个贯穿的开槽以嵌设多个导体架，而各该导体架具有设在该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的该第一介电层中的导体架通过该壁部的底端与该顶部的顶端相连接，彼此连接的所述多个导体架的壁部的设置沿该基板的第二表面向第一表面的方向逐渐远离该开口，该导体架并非线路，且该导体架用以增强该基板的刚性，所述壁部的平面形状为同心的菱形分布、同心的圆形分布或网状分布，其中，所述壁部向该开口远离的幅度逐渐增大或逐渐减小；以及
半导体芯片，设在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，而所述多个电极垫外露在该基板的第一表面。
3.如权利要求1或2所述的嵌埋有半导体元件的封装结构，其特征在于，还包括导体散热部，设在该基板的第二表面，且该导体散热部连接相邻的该第一介电层中的导体架。
4.如权利要求1或2所述的嵌埋有半导体元件的封装结构，其特征在于，该网状为矩形或六角形所构成。
5.如权利要求1或2所述的嵌埋有半导体元件的封装结构，其特征在于，还包括增层结构，设在该基板的第一表面与半导体芯片的作用面上，该增层结构包括至少一第二介电层、设在该第二介电层上的线路层、与多个设在该第二介电层中的导电盲孔，部分导电盲孔电性连接该线路层及各该电极垫，且该增层结构最外层的线路层还具有多个电性接触垫，又在该增层结构最外层上设有绝缘保护层，且该绝缘保护层具有多个绝缘保护层开孔，以使各该电性接触垫对应外露在各该绝缘保护层开孔。
6.如权利要求5所述的嵌埋有半导体元件的封装结构，其特征在于，至少一该导电盲孔与该基板的第一表面上的导体架的顶部的顶端相连接。
7.一种嵌埋有半导体元件的封装结构的制法，其特征在于，包括：
提供一基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中形成有贯穿的开槽以嵌设多个导体架，而该导体架具有设在各该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的该第一介电层中的导体架通过该壁部的底端与该顶部的顶端相连接，彼此连接的所述多个导体架的壁部的设置沿该基板的第二表面向第一表面的方向逐渐接近该开口，该导体架并非线路，且该导体架用以增强该基板的刚性，所述壁部的平面形状为同心的菱形分布、同心的圆形分布或网状分布，其中，所述壁部向该开口接近的幅度逐渐增大或逐渐减小；以及
将半导体芯片埋置且固定在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，且所述多个电极垫外露在该基板的第一表面。
8.一种嵌埋有半导体元件的封装结构的制法，其特征在于，包括：
提供一基板，具有相对的第一表面与第二表面、及贯穿该第一与第二表面的开口，且该基板由多个第一介电层相叠合所构成，各该第一介电层中形成有贯穿的开槽以嵌设多个导体架，而该导体架具有设在各该开槽中的壁部及延伸至该第一介电层表面的顶部，且相邻的该第一介电层中的导体架通过该壁部的底端与该顶部的顶端相连接，彼此连接的所述多个导体架的壁部的设置沿该基板的第二表面向第一表面的方向逐渐远离该开口，该导体架并非线路，且该导体架用以增强该基板的刚性，所述壁部的平面形状为同心的菱形分布、同心的圆形分布或网状分布，其中，所述壁部向该开口远离的幅度逐渐增大或逐渐减小；以及
将半导体芯片埋置且固定在该开口中，且该半导体芯片具有作用面，该作用面上具有多个电极垫，且所述多个电极垫外露在该基板的第一表面。
9.如权利要求7或8所述的嵌埋有半导体元件的封装结构的制法，其特征在于，该基板的第二表面还形成有导体散热部，该导体散热部连接相邻的该第一介电层中的所述导体架。
10.如权利要求7或8所述的嵌埋有半导体元件的封装结构的制法，其特征在于，该网状为矩形或六角形所构成。
11.如权利要求7或8所述的嵌埋有半导体元件的封装结构的制法，其特征在于，还包括在该基板的第一表面与半导体芯片的作用面上形成增层结构，该增层结构包括至少一第二介电层、设在该第二介电层上的线路层、与多个设在该第二介电层中的导电盲孔，部分导电盲孔电性连接该线路层及所述电极垫，且该增层结构最外层的线路层还具有多个电性接触垫，又在该增层结构最外层上形成有绝缘保护层，且该绝缘保护层具有多个绝缘保护层开孔，以使各该电性接触垫对应外露在各该绝缘保护层开孔。
12.如权利要求11所述的嵌埋有半导体元件的封装结构的制法，其特征在于，至少一该导电盲孔与该基板之第一表面上的导体架的顶部的顶端相连接。
CN201010250039.0A 2010-08-04 2010-08-04 嵌埋有半导体元件的封装结构及其制法 Active CN102376675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010250039.0A CN102376675B (zh) 2010-08-04 2010-08-04 嵌埋有半导体元件的封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010250039.0A CN102376675B (zh) 2010-08-04 2010-08-04 嵌埋有半导体元件的封装结构及其制法

Publications (2)

Publication Number Publication Date
CN102376675A CN102376675A (zh) 2012-03-14
CN102376675B true CN102376675B (zh) 2015-11-25

Family

ID=45795051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010250039.0A Active CN102376675B (zh) 2010-08-04 2010-08-04 嵌埋有半导体元件的封装结构及其制法

Country Status (1)

Country Link
CN (1) CN102376675B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474401B (zh) * 2012-06-06 2016-12-14 欣兴电子股份有限公司 载板结构与芯片封装结构及其制作方法
JP5998792B2 (ja) * 2012-09-21 2016-09-28 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
CN107527824B (zh) * 2016-06-21 2019-11-12 碁鼎科技秦皇岛有限公司 具有散热片的封装载板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163480A (zh) * 1996-03-19 1997-10-29 松下电器产业株式会社 芯片载体及使用它的半导体装置
CN1665377A (zh) * 2004-03-02 2005-09-07 松下电器产业株式会社 陶瓷多层基板的制造方法
CN1819176A (zh) * 2005-02-07 2006-08-16 恩益禧电子股份有限公司 互连衬底和半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366896B (en) * 2006-11-30 2012-06-21 Carrier structure embedded with chip and method for fabricating thereof
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163480A (zh) * 1996-03-19 1997-10-29 松下电器产业株式会社 芯片载体及使用它的半导体装置
CN1665377A (zh) * 2004-03-02 2005-09-07 松下电器产业株式会社 陶瓷多层基板的制造方法
CN1819176A (zh) * 2005-02-07 2006-08-16 恩益禧电子股份有限公司 互连衬底和半导体器件

Also Published As

Publication number Publication date
CN102376675A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US20040201088A1 (en) Semiconductor multi-chip package and fabrication method
US20040217471A1 (en) Component and assemblies with ends offset downwardly
US20080026506A1 (en) Semiconductor multi-chip package and fabrication method
US11291146B2 (en) Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
CN101378052A (zh) 具有无源元件的集成电路封装
CN102376675B (zh) 嵌埋有半导体元件的封装结构及其制法
US20150187738A1 (en) Package assembly and method for manufacturing the same
KR200489287Y1 (ko) 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
JPH02201948A (ja) 半導体装置パッケージ
KR101954393B1 (ko) 전자 장치
US8779566B2 (en) Flexible routing for high current module application
CN105489578A (zh) 叠层芯片封装结构
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
KR102207273B1 (ko) 패키지 기판
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
KR101332865B1 (ko) 팬-인 타입 반도체 장치
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR102016019B1 (ko) 고열전도성 반도체 패키지
CN206559738U (zh) 一种在灌胶中抑制贴片器件从印刷电路板翘起的装置
CN111508907A (zh) 封装结构及其形成方法
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
KR101474613B1 (ko) 리드 프레임 및 이를 이용한 전력 모듈 패키지
TWI382510B (zh) 使用獨立內引腳之半導體封裝構造
KR100753793B1 (ko) 전력 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant