CN105489578A - 叠层芯片封装结构 - Google Patents

叠层芯片封装结构 Download PDF

Info

Publication number
CN105489578A
CN105489578A CN201511007893.3A CN201511007893A CN105489578A CN 105489578 A CN105489578 A CN 105489578A CN 201511007893 A CN201511007893 A CN 201511007893A CN 105489578 A CN105489578 A CN 105489578A
Authority
CN
China
Prior art keywords
chip
packaging structure
stacked die
die packaging
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511007893.3A
Other languages
English (en)
Other versions
CN105489578B (zh
Inventor
尤文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co ltd
Original Assignee
Hefei Zuan Investment Partnership Enterprise
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Zuan Investment Partnership Enterprise filed Critical Hefei Zuan Investment Partnership Enterprise
Priority to CN201511007893.3A priority Critical patent/CN105489578B/zh
Publication of CN105489578A publication Critical patent/CN105489578A/zh
Application granted granted Critical
Publication of CN105489578B publication Critical patent/CN105489578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种叠层芯片封装结构，在所述叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过重布线部件引出的所述叠层芯片封装结构的表面重新排布，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，再通过重布线部件引出到叠层芯片封装结构的表面重新排布，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。

Description

叠层芯片封装结构
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种叠层芯片封装结构。
背景技术
芯片封装是将芯片包裹在封装料中，从而将半导体材料与外界环境隔开并且提供与外部电路的电连接的工艺。在芯片封装工艺之后形成的封装组件即可以在市场销售的芯片产品。
随着人们对集成电路的集成度需求的提高，将多块芯片集成封装在封装料中成为现阶段的研究热点。现有的一种常见的叠层芯片封装结构中通常包括预先制定的引线框架，叠层芯片封装结构中的上下两层芯片上的电极均通过导电凸块或键合引线与引线框架的引脚电连接，然后塑封体囊封芯片。
上述叠层芯片封装结构需要用到预先制定的引线框架来承载芯片以及引出芯片的电极，且上层芯片上的电极通常只能与位于下层芯片周围的引脚电连接。因此，这种叠层芯片封装结构的封装面积大，集成度低，且封装设计的灵活度低，限制了芯片上电极的布局的灵活性。
期望研究出新的叠层芯片封装结构，以进一步提高集成电路的集成度以及封装的灵活性。
发明内容
有鉴于此，本发明提供了一种叠层芯片封装结构，以提供集成电路的集成度与封装的灵活性。
一种叠层芯片封装结构，包括：
第一芯片，所述第一芯片的有源面上设置有多个焊盘，
第二芯片，所述第二芯片的有源面朝向所述第一芯片的有源面，且所述第二芯片的电极通过导电凸块与至少部分所述焊盘电连接，
重布线部件，所述重布线部件与至少部分所述焊盘电连接，并部分裸露在所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的电极在所述叠层芯片封装结构的表面重新排布，
塑封体，所述塑封体囊封由所述第一芯片、第二芯片、导电凸块以及重布线部件构成的组件。
优选的，所述重布线部件包括第一部件、第二部件和第三部件，
所述第一部件的一端与所述焊盘电连接，另一端向第一方向延伸至所述第二部件，
所述第二部件向第二方向延伸，以作为所述叠层芯片封装结构的重布线层，使得所述第一芯片和/或第二芯片的电极通过所述重布线部件在所述叠层芯片封装结构的表面重新排布，
所述第三部件的一端与所述第二部件电连接，另一端向第三方向延伸，
其中，所述第二方向与所述第一方向垂直，所述第三方向与所述第一方向平行。
优选的，所述第三方向与所述第一方向相反。
优选的，所述塑封体包括第一塑封体和第二塑封体，
所述第一塑封体覆盖在所述第一芯片和第二芯片上，且具有相对的第一表面与第二表面，所述第二表面为所述叠层芯片封装结构的表面，
所述第一部件由所述焊盘处延伸至所述第一表面，所述第二部件在所述第一表面上延伸，所述第三部件由所述第一表面延伸至所述第二表面，
所述第二塑封体覆盖在所述第二部件上。
优选的，所述第三方向与所述第一方向相同。
优选的，所述塑封体包括第一塑封体和第二塑封体，
所述第一塑封体覆盖在所述第一芯片和第二芯片上，且具有相对的第一表面与第二表面，
所述第一部件由所述焊盘处延伸至所述第一表面，所述第二部件在所述第一表面上延伸，所述第二塑封体覆盖在所述第二部件上，所述第三部件由所述第二部件处延伸至所述第二塑封体的上表面，所述上表面为所述叠层芯片封装的表面。
优选的，所述第一部件与所述第二部件一体成型。
优选的，部分所述焊盘与所述第一芯片中的器件电绝缘。
优选的，所述叠层芯片封装结构的表面上还设置有与所述重布线部件电连接的焊接层或焊球，叠层芯片封装结构通过所述焊接层或焊球与印刷电路板电连接。
优选的，所述叠层芯片封装结构还包括位于所述第一芯片的背面的绝缘层或金属导电层，所述绝缘层或金属导电层裸露在所述第二表面上。
由上可见，在依据本发明的叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过重布线部件引出的所述叠层芯片封装结构的表面重新排布，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，再通过重布线部件引出到叠层芯片封装结构的表面重新排布，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为依据本发明实施例一的叠层芯片封装结构的剖面图；
图2为依据本发明实施例二的叠层芯片封装结构的剖面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
实施例一
图1为依据本发明实施例一的叠层芯片封装结构的剖面图。
参考图1所示，叠层芯片封装结构01主要包括芯片11、芯片21、重布线部件31以及塑封体41。
其中，芯片11与芯片21均包括相对的有源面与背面，且芯片11与芯片21中均包括已经制作好的器件，如二极管、金属氧化物场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等有源器件。所述通常芯片中的有源器件包括形成于芯片中的各个有源区以及裸露在芯片的有源面上的焊盘，这样的焊盘为芯片中有源器件的电极焊盘，也可以直接成为电极或者芯片的输入输出端子，例如位于芯片11有源面上的多个焊盘111中的至少部分焊盘为芯片11的电极焊盘，而芯片21上的电极焊盘在图1中未画出。此外焊盘111中的部分焊盘还可以为虚拟焊盘，即与芯片11中的器件相电绝缘的焊盘，虚拟焊盘在叠层芯片封装结构01中，主要用于引出芯片21上的电极。
芯片21的有源面朝向芯片11的有源面，且芯片21上的电极(电极焊盘)通过导电凸块211与多个焊盘111中的一部分电连接，从而实现芯片21上的电极与芯片11上的电极在叠层芯片封装结构内部的电连接，且使得芯片21上电极被引出到焊盘111所在的位置。
重布线部件31与至少部分焊盘111电连接，并部分裸露在叠层芯片封装结构01的表面，从而实现将芯片11和芯片21上的电极在叠层芯片封装结构01上的重新排布。因此，芯片11与芯片21上的电极可以在叠层芯片封装结构01表面的任意位置重新排布，而不局限于仅在芯片11与芯片21堆叠结构上方的周围排布，在相同的封装面积情况下，允许芯片11与芯片21上设置更多的电极，有效的提高了封装结构的集成度。
如图1所示，重布线部件31包括第一部件311、第二部件312和第三部件313。第一部件311的一端与焊盘111电连接，另一端向第一方向延伸至第二部件312处，第二部件312向第二方向延伸，以作为叠层芯片封装结构01的重布线层，使得所述芯片11和/或芯片21的电极通过重布线部件31在叠层芯片封装结构01的表面重新排布。第三部件313的一端与第二部件312电连接，另一端向第三方向延伸。其中，所述第二方向与所述第一方向垂直，所述第三方向与所述第一方向平行，方向平行包括方向相同或者相反，例如在本实施例中，第三方向与第一方向相反。第一部件311与第二部件312可以一体成型，二者的形成方法之一可以为：先在塑封体41的表面形成开口，所述开口延伸至焊盘111处，然后在开口与塑封体的表面覆盖导电层，最后图案化导电层即可。第一部件311与第二部件312可均为铜材料形成，而第三部件313也可以选择与第一部件311相同的导电材料形成。
塑封体41囊封芯片11、芯片21、导电凸块211以及重布线部件21，以保护芯片11与芯片21不易被损坏。囊封是指不完全包封的意思，即在本申请中，重布线部件31的部件裸露在塑封体41的一个表面，而此表面为叠层芯片封装结构01的表面。
在本实施例中，塑封体41包括第一塑封体411和第二塑封体412。第一塑封体411覆盖在芯片11和芯片21上，且具有相对的第一表面与第二表面，第一塑封体411第二表面为叠层芯片封装结构01的表面，即重布线部件31裸露在第一塑封体411的第二表面上。第一部件311由焊盘111处延伸至第一包封体411的第一表面，第二部件312在第一包封体411的第一表面上延伸，第三部件313由第一塑封体411的第一表面延伸至第一塑封体411的第二表面。此外，第二塑封体412覆盖在第二部件上312上，以防止其受到外界环境的影响。
此外，叠层芯片封装结构01的表面上还设置有与重布线部件31电连接的焊接层或焊球(未画出)，叠层芯片封装结构01通过所述焊接层或焊球与印刷电路板电连接。例如在本实施例中，可以在裸露在第一塑封体412的第二表面上的第三部件313上面形成所述焊接层或焊球。
由于有些封装好的芯片连接到印刷电路板上使用时，除引脚外的其余部分需要与印刷电路板具有很好的绝缘性，而对芯片的散热性要求降低，因此，在叠层芯片封装结构01中，芯片11的背面还可以设置一层绝缘层(图1中未画出)，所述绝缘层裸露在叠层芯片封装结构01的表面，也就是第二塑封体412的第二表面上。而另一芯片在连接到印刷电路板上使用时，需要确保芯片具有非常好的散热性，因此叠层芯片封装结构01中的芯片11的背面还可以形成金属导电层(图1中未画出)，所述金属导电层裸露在叠层芯片封装结构01的表面，也就是第二塑封体412的第二表面上。
实施例二
图2为依据本发明实施例二的叠层芯片封装结构的剖面图。
参考图2所示，叠层芯片封装结构02包括芯片12、芯片22、重布线部件32以及塑封体42。
芯片12、芯片22与事实例一中的相同，芯片22的有源面上的器件通过导电凸块221与芯片12的有源面上的焊盘121电连接。
在本实施例中，重布线部件32同样也包括第一部件321、第二部件322、第三部件323。第一部件321的一端与焊盘121电连接，另一端向第一方向延伸至第二部件322处，第二部件322向第二方向延伸，以作为叠层芯片封装结构01的重布线层，使得所述芯片12和/或芯片22的电极通过重布线部件32在叠层芯片封装结构02的表面重新排布。第三部件323的一端与第二部件322电连接，另一端向第三方向延伸。其中，所述第二方向与所述第一方向垂直，第三方向与第一方向相反。
与实施例一相同，塑封体42也由两个部分组成，分别为第一塑封体421和第二塑封体422。第一塑封体421覆盖在芯片12和芯片22上，且具有相对的第一表面与第二表面，第一部件321由焊盘121处延伸至第一塑封体421的第一表面，第二部件322在第一塑封体421的第一表面上延伸，第二塑封体422覆盖在第二部件322上，第三部件323由第二部件322处延伸至第二塑封体422的上表面，第二塑封体422的上表面为叠层芯片封装02的表面。
叠层芯片封装结构02与叠层芯片封装结构01除了重布线部件存在一点不同之处外，其余均相同，在此不再阐述。
由上可见，在依据本发明的叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过重布线部件引出的所述叠层芯片封装结构的表面重新排布，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，再通过重布线部件引出到叠层芯片封装结构的表面重新排布，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种叠层芯片封装结构，其特征在于，包括：
第一芯片，所述第一芯片的有源面上设置有多个焊盘，
第二芯片，所述第二芯片的有源面朝向所述第一芯片的有源面，且所述第二芯片的电极通过导电凸块与至少部分所述焊盘电连接，
重布线部件，所述重布线部件与至少部分所述焊盘电连接，并部分裸露在所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的电极在所述叠层芯片封装结构的表面重新排布，
塑封体，所述塑封体囊封由所述第一芯片、第二芯片、导电凸块以及重布线部件构成的组件。
2.根据权利要求1所述的叠层芯片封装结构，其特征在于，所述重布线部件包括第一部件、第二部件和第三部件，
所述第一部件的一端与所述焊盘电连接，另一端向第一方向延伸至所述第二部件，
所述第二部件向第二方向延伸，以作为所述叠层芯片封装结构的重布线层，使得所述第一芯片和/或第二芯片的电极通过所述重布线部件在所述叠层芯片封装结构的表面重新排布，
所述第三部件的一端与所述第二部件电连接，另一端向第三方向延伸，
其中，所述第二方向与所述第一方向垂直，所述第三方向与所述第一方向平行。
3.根据权利要求2所述的叠层芯片封装结构，其特征在于，所述第三方向与所述第一方向相反。
4.根据权利要求3所述的叠层芯片封装结构，其特征在于，所述塑封体包括第一塑封体和第二塑封体，
所述第一塑封体覆盖在所述第一芯片和第二芯片上，且具有相对的第一表面与第二表面，所述第二表面为所述叠层芯片封装结构的表面，
所述第一部件由所述焊盘处延伸至所述第一表面，所述第二部件在所述第一表面上延伸，所述第三部件由所述第一表面延伸至所述第二表面，
所述第二塑封体覆盖在所述第二部件上。
5.根据权利要求2所述的叠层芯片封装结构，其特征在于，所述第三方向与所述第一方向相同。
6.根据权利要求5所述的叠层芯片封装结构，其特征在于，所述塑封体包括第一塑封体和第二塑封体，
所述第一塑封体覆盖在所述第一芯片和第二芯片上，且具有相对的第一表面与第二表面，
所述第一部件由所述焊盘处延伸至所述第一表面，所述第二部件在所述第一表面上延伸，所述第二塑封体覆盖在所述第二部件上，所述第三部件由所述第二部件处延伸至所述第二塑封体的上表面，所述上表面为所述叠层芯片封装的表面。
7.根据权利要求1所述的叠层芯片封装结构，其特征在于，所述第一部件与所述第二部件一体成型。
8.根据权利要求1所述的叠层芯片封装结构，其特征在于，部分所述焊盘与所述第一芯片中的器件电绝缘。
9.根据权利要求1至8中任意一项所述的叠层芯片封装结构，其特征在于，所述叠层芯片封装结构的表面上还设置有与所述重布线部件电连接的焊接层或焊球，叠层芯片封装结构通过所述焊接层或焊球与印刷电路板电连接。
10.根据权利要求4或6所述的叠层芯片封装结构，其特征在于，还包括位于所述第一芯片的背面的绝缘层或金属导电层，所述绝缘层或金属导电层裸露在所述第二表面上。
CN201511007893.3A 2015-12-24 2015-12-24 叠层芯片封装结构 Active CN105489578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511007893.3A CN105489578B (zh) 2015-12-24 2015-12-24 叠层芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511007893.3A CN105489578B (zh) 2015-12-24 2015-12-24 叠层芯片封装结构

Publications (2)

Publication Number Publication Date
CN105489578A true CN105489578A (zh) 2016-04-13
CN105489578B CN105489578B (zh) 2019-03-05

Family

ID=55676470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511007893.3A Active CN105489578B (zh) 2015-12-24 2015-12-24 叠层芯片封装结构

Country Status (1)

Country Link
CN (1) CN105489578B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
CN109560061A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 集成扇出型封装体
CN112786460A (zh) * 2019-11-08 2021-05-11 珠海格力电器股份有限公司 芯片的封装方法及芯片封装模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157393A (zh) * 2011-03-22 2011-08-17 南通富士通微电子股份有限公司 扇出高密度封装方法
CN103400830A (zh) * 2013-08-02 2013-11-20 华进半导体封装先导技术研发中心有限公司 多层芯片堆叠结构及其实现方法
CN104465602A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装pip封装结构及其制造方法
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法
CN104795380A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种三维封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157393A (zh) * 2011-03-22 2011-08-17 南通富士通微电子股份有限公司 扇出高密度封装方法
CN103400830A (zh) * 2013-08-02 2013-11-20 华进半导体封装先导技术研发中心有限公司 多层芯片堆叠结构及其实现方法
CN104465602A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装pip封装结构及其制造方法
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法
CN104795380A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种三维封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560061A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 集成扇出型封装体
CN109560061B (zh) * 2017-09-26 2022-11-29 台湾积体电路制造股份有限公司 集成扇出型封装体及其制造方法
CN109461720A (zh) * 2018-12-12 2019-03-12 湖北方晶电子科技有限责任公司 一种功率半导体贴片封装结构
WO2020118818A1 (zh) * 2018-12-12 2020-06-18 深圳市方晶科技有限公司 一种功率半导体贴片封装结构
CN112786460A (zh) * 2019-11-08 2021-05-11 珠海格力电器股份有限公司 芯片的封装方法及芯片封装模块

Also Published As

Publication number Publication date
CN105489578B (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US11462510B2 (en) Stacked package structure and stacked packaging method for chip
US9287231B2 (en) Package structure with direct bond copper substrate
CN106129030B (zh) 半导体芯片封装构件
US8669650B2 (en) Flip chip semiconductor device
KR101046394B1 (ko) 스택 패키지
US20130105974A1 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
KR920001690A (ko) 수지봉지형 반도체장치
PH12014000026B1 (en) Semiconductor component and method of manufacture
TW201828431A (zh) 一種封裝結構及其製造方法
CN103824853A (zh) 应用于开关型调节器的集成电路组件
CN203721707U (zh) 芯片封装结构
US9859196B2 (en) Electronic device with periphery contact pads surrounding central contact pads
JP2015162609A (ja) 半導体装置
CN105489578A (zh) 叠层芯片封装结构
JP2009176978A5 (zh)
US9437587B2 (en) Flip chip semiconductor device
CN105529306B (zh) 半导体部件
CN205303447U (zh) 一种指纹识别传感器的封装结构
CN205282470U (zh) 叠层芯片封装结构
WO2014192348A1 (ja) 半導体装置
US9685396B2 (en) Semiconductor die arrangement
CN105609480B (zh) 叠层芯片封装结构
US9484320B2 (en) Vertically packaged integrated circuit
CN205452269U (zh) 叠层芯片封装结构
TWI718250B (zh) 封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180124

Address after: 230000 room 208, A2 building, No. 800 Innovation Industrial Park, No. 800, Wangjiang West Road, Anhui high tech Zone

Applicant after: Hefei Silicon Microelectronics Technology Co.,Ltd.

Address before: Room 190, room H2, two, innovation industrial park, No. 2800, new avenue of innovation, Hefei high tech Zone, Anhui

Applicant before: HEFEI ZUAN INVESTMENT PARTNERSHIP ENTERPRISE

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160413

Assignee: Anhui Xingtai Financial Leasing Co.,Ltd.

Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Contract record no.: X2023980036895

Denomination of invention: Stacked chip packaging structure

Granted publication date: 20190305

License type: Exclusive License

Record date: 20230627

EE01 Entry into force of recordation of patent licensing contract
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Stacked chip packaging structure

Effective date of registration: 20230628

Granted publication date: 20190305

Pledgee: Anhui Xingtai Financial Leasing Co.,Ltd.

Pledgor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Registration number: Y2023980046373

PE01 Entry into force of the registration of the contract for pledge of patent right