JP2015162609A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015162609A
JP2015162609A JP2014037564A JP2014037564A JP2015162609A JP 2015162609 A JP2015162609 A JP 2015162609A JP 2014037564 A JP2014037564 A JP 2014037564A JP 2014037564 A JP2014037564 A JP 2014037564A JP 2015162609 A JP2015162609 A JP 2015162609A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor
package
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014037564A
Other languages
English (en)
Inventor
信孝 松岡
Nobutaka Matsuoka
信孝 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014037564A priority Critical patent/JP2015162609A/ja
Priority to KR1020140078085A priority patent/KR20150101893A/ko
Priority to TW103122402A priority patent/TW201533885A/zh
Priority to CN201410303075.7A priority patent/CN104882423A/zh
Priority to US14/474,057 priority patent/US20150243638A1/en
Publication of JP2015162609A publication Critical patent/JP2015162609A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

【課題】複数の半導体装置が実装される半導体システムの小型化を実現する半導体装置を提供する。
【解決手段】実施形態の半導体装置は、半導体チップと、半導体チップを囲むパッケージと、パッケージの上側において、上端部がパッケージの上面と一致または上面より突出して露出し、パッケージの下側において、下端部がパッケージの下面と一致または下面より突出して露出する第１の電極端子と、パッケージの上側において、上端部が上面と一致または上面より突出して露出し、パッケージの下側において、下端部が下面と一致または下面より突出して露出する第２の電極端子と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタ、ダイオード等の半導体チップがパッケージ内に収められた半導体装置を、プリント基板上に実装することで、半導体システムが構築される。半導体システムの小型化を実現させるためには、半導体装置間の配線に要する領域を縮小することが望ましい。
特開２０１０−２１３３８号公報
本発明が解決しようとする課題は、複数の半導体装置が実装される半導体システムの小型化を実現する半導体装置を提供することにある。
実施形態の半導体装置は、半導体チップと、半導体チップを囲むパッケージと、パッケージの上側において、上端部がパッケージの上面と一致または上面より突出して露出し、パッケージの下側において、下端部がパッケージの下面と一致または下面より突出して露出する第１の電極端子と、パッケージの上側において、上端部が上面と一致または上面より突出して露出し、パッケージの下側において、下端部が下面と一致または下面より突出して露出する第２の電極端子と、を備える。
第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の模式斜視図。 第１の実施形態の半導体装置の作用の説明図。 第１の実施形態の半導体装置の作用の説明図。 第１の実施形態の変形例の半導体装置の模式斜視図。 第２の実施形態の半導体装置の模式図。 第３の実施形態の半導体装置の模式図。 第４の実施形態の半導体装置の模式図。 第５の実施形態の半導体装置の模式図。 第６の実施形態の半導体装置の模式図。 第７の実施形態の半導体装置の模式図。 第８の実施形態の半導体装置の模式図。 第９の実施形態の半導体装置の模式図。 第１０の実施形態の半導体装置の模式図。 第１１の実施形態の半導体装置の模式斜視図。 第１１の実施形態の半導体装置を有する半導体システムの模式斜視図。 第１１の実施形態の半導体装置を有する半導体システムの模式斜視図。 第１２の実施形態の半導体装置の模式斜視図。 第１３の実施形態の半導体装置を有する半導体システムの模式斜視図。 第１３の実施形態の半導体装置を有する半導体システムの変形例の模式斜視図。 第１４の実施形態の半導体システムの模式図。 第１４の実施形態の半導体システムの模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、「半導体チップ」とは、半導体を材料とする能動素子を意味する。例えば、ダイオード、トランジスタ、サイリスタ等である。
また、本明細書において、「パッケージ」とは、半導体チップの周囲に設けられ、半導体チップを物理的衝撃、湿気等から保護する部材を意味するものとする。例えば、樹脂、シリコンゲル、セラミック等の材料またはそれらの組み合わせを適用することが考えられる。
また、本明細書において、「上側」、「下側」、「上面」、「下面」、「上方」、「下方」等の用語は、必ずしも重力方向に対する上下を意味する用語ではなく、部材等の相対位置関係を規定するために用いられる用語である。
また、本明細書において、「半導体システム」とは、パッケージ化された半導体装置を複数個、プリント基板等の回路基板や、半導体モジュールに実装して構成される半導体回路を意味する。半導体システムには、半導体装置に加えて、抵抗やコンデンサ等の受動部品が実装されてもかまわない。
（第１の実施形態）
本実施形態の半導体装置は、半導体チップと、半導体チップを囲むパッケージと、上端部がパッケージの上側にパッケージの上面と一致または上面より突出して露出し、下端部がパッケージの下側にパッケージの下面と一致または下面より突出して露出する第１の電極端子と、上端部がパッケージの上側にパッケージの上面と一致または上面より突出して露出し、下端部がパッケージの下側にパッケージの下面と一致または下面より突出して露出する第２の電極端子と、を備える。
図１は、本実施形態の半導体装置の模式図である。図１（ａ）が模式断面図、図１（ｂ）が模式上面図である。図１（ｂ）は、半導体チップ上方の樹脂キャップおよび半導体チップを覆う保護材を除去した状態の図である。図２は、本実施形態の半導体装置の外観を示す模式斜視図である。
本実施形態の半導体装置は、例えば、３端子の縦型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。本実施形態の半導体装置は、半導体チップ１０、パッケージ１２、エミッタ端子（第１の電極端子）１４、コレクタ端子（第２の電極端子）１６、ゲート端子（第３の電極端子）１８を備える。
半導体チップ１０は、例えば、シリコンを材料とする。半導体チップ１０には、縦型のＩＧＢＴが形成されている。
本実施形態のパッケージ１２は、半導体チップ１０を囲み、半導体チップ１０下方の放熱板２０、半導体チップ１０側方の樹脂ケース２２、半導体チップ１０上方の樹脂キャップ２４を備える。放熱板２０は、例えば、金属であり、例えば、銅やアルミニウムである。
放熱板２０上には、絶縁基板２６が設けられる。絶縁基板２６上に半導体チップ１０が載置される。絶縁基板２６は、導電層２６ａ、絶縁層２６ｂ、導電層２６ｃの３層構造となっている。導電層２６ａ、導電層２６ｃは、例えば、銅等の金属である。また、絶縁層２６ｂは、例えば、アルミナや窒化アルミニウム等のセラミックスである。
エミッタ端子１４の上端部は、パッケージ１２の上側に、パッケージ１２の上面と一致または上面より突出して露出する。本実施形態の場合、樹脂キャップ２４の上面より突出して露出する。
エミッタ端子１４の下端部は、パッケージ１２の下側にパッケージ１２の下面と一致または下面より突出して露出する。本実施形態の場合、放熱板２０の下面より突出して露出する。
エミッタ端子１４は、ボンディングワイヤ３０によって、半導体チップ１０のエミッタ電極に接続される。ボンディングワイヤ３０は金属であり、例えば、金またはアルミニウムである。
コレクタ端子１６の上端部は、パッケージ１２の上側に、パッケージ１２の上面と一致または上面より突出して露出する。本実施形態の場合、樹脂キャップ２４の上面より突出して露出する。
コレクタ端子１６の下端部は、パッケージ１２の下側にパッケージ１２の下面と一致または下面より突出して露出する。本実施形態の場合、放熱板２０の下面より突出して露出する。
コレクタ端子１６は、ボンディングワイヤ３０によって、導電層２６ｃを介して半導体チップ１０のコレクタ電極に接続される。ボンディングワイヤ３０は金属であり、例えば、金またはアルミニウムである。
ゲート端子１８の上端部は、パッケージ１２の上側に、パッケージ１２の上面と一致または上面より突出して露出する。本実施形態の場合、樹脂キャップ２４の上面より突出して露出する。
ゲート端子１８の下端部は、パッケージ１２の下側にパッケージ１２の下面と一致または下面より突出して露出する。本実施形態の場合、放熱板２０の下面より突出して露出する。
ゲート端子１８は、ボンディングワイヤ３０によって、半導体チップ１０のゲート電極に接続される。ボンディングワイヤ３０は金属であり、例えば、金またはアルミニウムである。
半導体チップ１０は、パッケージ１２内で、例えば、シリコンゲル３２で封止される。シリコンゲル３２は半導体チップ１０の保護材である。シリコンゲル３２と樹脂キャップ２４との間は、中空である。
本実施形態の半導体装置は、エミッタ端子１４およびコレクタ端子１６が、パッケージ１２の側方にも露出している。エミッタ端子１４およびコレクタ端子１６は、パッケージ１２の側面と一致または側面より突出して露出している。
以下、本実施形態の半導体装置の作用および効果について説明する。
図３は、本実施形態の半導体装置の作用の説明図である。図３（ａ）は、複数の本実施形態の半導体装置を組み合わせた構成を示す図、図３（ｂ）は図３（ａ）の回路図である。
図３（ａ）では、本実施形態のＩＧＢＴを縦に３段積層している。それぞれのＩＧＢＴは、パッケージ１２の上面および下面から、エミッタ端子１４、コレクタ端子１６、ゲート端子１８が突出している。したがって、上下のＩＧＢＴの端子を接触させるだけで、それぞれの端子の電気的導通が確保される。ＩＧＢＴを縦に３段積層することで、図３（ｂ）に示すように、ＩＧＢＴを３個並列に接続した回路が実現される。
図４は、本実施形態の半導体装置の作用を説明する図である。図４（ａ）は、複数の本実施形態の半導体装置を組み合わせた構成を示す図、図４（ｂ）は図４（ａ）の回路図である。
図４（ａ）では、本実施形態のＩＧＢＴを横に２個配列している。それぞれのＩＧＢＴは、パッケージ１２の側面から、エミッタ端子１４、コレクタ端子１６が突出している。したがって、左右のＩＧＢＴの端子を接触させるだけで、それぞれの端子の電気的導通が確保される。ＩＧＢＴを横に２個配列することで、図４（ｂ）に示すように、ＩＧＢＴを２個直列に接続した回路が実現される。
本実施形態のＩＧＢＴは、パッケージ１２の上面、下面、側面から各端子が突出していることにより、複数のＩＧＢＴを縦方向に積層、または、横方向に配列する際に、付加的な接続配線を要することなく、各ＩＧＢＴの端子間を接続することが可能となる。また、図３や図４に示すように、立体的なＩＧＢＴの配置が可能となる。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、縦方向に積層したり、横方向に配列したりする場合のＩＧＢＴの個数を適切に選択することで、容易に定格電流や定格電圧等を所望の値に設定することが可能となる。したがって、半導体システムの設計の自由度が向上する。
なお、各ＩＧＢＴの端子間の電気的導通は、各端子間を圧接するだけで実現されてもかまわない。また、各端子の間に、はんだ層等の接着層を設けてもかまわない。
（変形例）
図５は、本実施形態の変形例の半導体装置の外観を示す模式斜視図である。実施形態の半導体装置とは、端子の形状が異なる。
本変形例のＩＧＢＴは、エミッタ端子１４、コレクタ端子１６、ゲート端子１８が、円柱形状を示している。本変形例の半導体装置によっても、実施形態同様、半導体システムのサイズの小型化を実現することが可能となる。
（第２の実施形態）
本実施形態の半導体装置は、半導体チップの保護材がモールド樹脂である点、および、放熱板を備えないこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記載を省略する。
図６は、本実施形態の半導体装置の模式図である。図６（ａ）が模式断面図、図６（ｂ）が模式上面図である。図６（ｂ）は、半導体チップ上方の保護材を除去した状態の図である。
本実施形態のパッケージ１２は、半導体チップ１０を囲む。パッケージ１２は、半導体チップ１０下方の支持基板３６、半導体チップ１０の保護材となるモールド樹脂３８を備える。支持基板３６は絶縁体であり、例えば、樹脂またはセラミックスである。
支持基板３６上には、絶縁基板２６が設けられる。絶縁基板２６上に半導体チップ１０が載置される。絶縁基板２６は、導電層２６ａ、絶縁層２６ｂ、導電層２６ｃの３層構造となっている。導電層２６ａ、導電層２６ｃは、例えば、銅である。また、絶縁層２６ｂは、例えば、アルミナや窒化アルミニウム等のセラミックスである。
本実施形態のＩＧＢＴは、第１の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、第１の実施形態に比較して、部品点数も少なく、容易に製造することが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、半導体チップが、ボンディングワイヤではなく、接着層により直接各端子または導電層に接続されること以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については、一部記載を省略する。
図７は、本実施形態の半導体装置の模式図である。図７（ａ）が模式断面図、図７（ｂ）が模式上面図である。図７（ｂ）は、半導体チップ上方の保護材を除去した状態の図である。
本実施形態のＩＧＢＴでは、エミッタ端子１４は、図示しない接着層によって、半導体チップ１０のエミッタ電極と直接接続される。また、コレクタ端子１６は、図示しない接着層によって、導電層２６ｃと直接接続される。導電層２６ｃは、半導体チップ１０のコレクタ電極と接続される。また、ゲート端子１８は、図示しない接着層によって、半導体チップ１０のゲート電極と直接接続される。接着層は、導電性を備え、例えば、はんだである。
本実施形態のＩＧＢＴは、第１の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、第２の実施形態に比較して、各端子を半導体チップ１０の電極と直接接続することで、電流が流れる領域の断面積が増加する。したがって、接続部の抵抗が低減し、ＩＧＢＴの動作特性が向上する。
（第４の実施形態）
本実施形態の半導体装置は、２端子の半導体装置であること以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については、一部記載を省略する。
図８は、本実施形態の半導体装置の模式図である。図８（ａ）が模式断面図、図８（ｂ）が模式上面図である。図８（ｂ）は、半導体チップ上方の保護材を除去した状態の図である。
本実施形態の半導体装置は、例えば、２端子の縦型のダイオードである。本実施形態の半導体装置は、半導体チップ１０、パッケージ１２、アノード端子（第１の電極端子）４４、カソード端子（第２の電極端子）４６を備える。
本実施形態のＩＧＢＴでは、アノード端子４４は、図示しない接着層によって、半導体チップ１０のアノード電極と直接接続される。また、カソード端子４６は、図示しない接着層によって、導電層２６ｃと直接接続される。導電層２６ｃは半導体チップ１０のカソード電極に接続される。接着層は、導電性を備え、例えば、はんだである。
本実施形態のダイオードは、第３の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のダイオードをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
（第５の実施形態）
本実施形態の半導体装置は、２個の半導体チップを備えること以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については、一部記載を省略する。
図９は、本実施形態の半導体装置の模式図である。図９（ａ）が模式断面図、図９（ｂ）が模式上面図である。図９（ｂ）は、半導体チップ上方の保護材を除去した状態の図である。
本実施形態の半導体装置は、例えば、第１の半導体チップ５０と第２の半導体チップ５２とを備える。第１の半導体チップ５０は、例えば、３端子の縦型のＩＧＢＴである。第２の半導体チップ５２は、例えば、還流ダイオードとして機能する２端子の縦型のダイオードである。
本実施形態の半導体装置は、第１の電極端子５４、第２の電極端子５６、ゲート端子５８を備える。第１の電極端子５４は、第１の半導体チップ５０のエミッタ端子と第２の半導体チップ５２のアノード端子の共通端子である。第２の電極端子５６は、第１の半導体チップ５０のコレクタ端子と第２の半導体チップ５２のカソード端子の共通端子である。
本実施形態の半導体装置では、第１の電極端子５４は、図示しない接着層によって、第１の半導体チップ５０のエミッタ電極と第２の半導体チップ５２のアノード電極とに直接接続される。また、第２の電極端子４６は、図示しない接着層によって、導電層２６ｃの直接接続される。導電層２６ｃは、第１の半導体チップ５０のコレクタ電極と、第２の半導体チップ５２のカソード電極に接続される。接着層は、導電性を備え、例えば、はんだである。
本実施形態のダイオードは、第３の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、ＩＧＢＴとダイオードの２個の半導体チップを備える複数の半導体装置をプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
なお、２個の半導体チップは、ＩＧＢＴとダイオードとの組み合わせに限られるものではない。例えば、ＭＯＳＦＥＴとダイオード等、その他の組み合わせとすることも可能である。また、３個以上の半導体チップを備えることも可能である。
（第６の実施形態）
本実施形態の半導体装置は、半導体チップが、絶縁基板上ではなく、電極端子と一体化したフレーム上に形成されること以外は、基本的に第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については、一部記載を省略する。
図１０は、本実施形態の半導体装置の模式図である。図１０（ａ）が模式断面図、図１０（ｂ）が模式上面図である。図１０（ｂ）は、半導体チップ上方の保護材を除去した状態の図である。
本実施形態のＩＧＢＴでは、半導体チップ１０が、コレクタ端子１６と一体化した金属製のフレーム６０上に載置される。半導体チップ１０とフレーム６０は、図示しない接着層、例えば、はんだで接着される。
本実施形態のＩＧＢＴは、第２の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、第２の実施形態に比較して、部品点数も少なく、容易に製造することが可能となる。
（第７の実施形態）
本実施形態の半導体装置は、支持基板にかえて放熱板を備えること以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については、一部記載を省略する。
図１１は、本実施形態の半導体装置の模式図である。図１１（ａ）が模式断面図、図１１（ｂ）が模式上面図である。図１１（ｂ）は、半導体チップ上方の保護材を除去した状態の図である。
本実施形態のＩＧＢＴは、放熱板２０を備える。放熱板２０上には、絶縁基板２６が設けられる。絶縁基板２６上に半導体チップ１０が載置される。
本実施形態のＩＧＢＴは、第２の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、放熱板２０を備えることにより、放熱性が向上する。したがって、安定した動作と、高い信頼性を備えた半導体装置が実現される。
（第８の実施形態）
本実施形態の半導体装置は、第１の電極端子の上端または下端の一方に凹部が設けられ、他方に凸部が設けられ、第２の電極端子の上端または下端の一方に凹部が設けられ、他方に凸部が設けられること以外は、第１の実施形態の変形例と同様である。したがって、第１の実施形態およびその変形例と重複する内容については、一部記載を省略する。
図１２は、本実施形態の半導体装置の模式図である。本実施形態の半導体装置を、縦に２個積層した構成を示す。
本実施形態の半導体装置は、例えば、３端子の縦型のＩＧＢＴである。本実施形態の半導体装置は、半導体チップを内包するパッケージ１２、エミッタ端子（第１の電極端子）１４、コレクタ端子（第２の電極端子）１６、ゲート端子（第３の電極端子）１８を備える。
エミッタ端子１４、コレクタ端子１６、ゲート端子１８のそれぞれの上端に凹部６２が設けられ、下端に凸部６４が設けられる。ＩＧＢＴを上下に積層した場合、上側のＩＧＢＴの各端子の凸部６４と下側のＩＧＢＴの各端子の凹部６２が嵌合するように構成されている。
本実施形態のＩＧＢＴは、第１の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
さらに、各端子に嵌合構造が設けられることにより、複数のＩＧＢＴを縦に積層する場合の合わせずれを防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
（第９の実施形態）
本実施形態の半導体装置は、第１または第２の電極端子の一方の側面に凹部が設けられ、他方の側面に凸部が設けられること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記載を省略する。
図１３は、本実施形態の半導体装置の模式図である。本実施形態の半導体装置を、横に２個配置した構成を示す。
本実施形態の半導体装置は、例えば、３端子の縦型のＩＧＢＴである。本実施形態の半導体装置は、半導体チップを内包するパッケージ１２、エミッタ端子（第１の電極端子）１４、コレクタ端子（第２の電極端子）１６、ゲート端子（第３の電極端子）１８を備える。
コレクタ端子１６の側面に凹部６２が設けられ、エミッタ端子１４の側面に凸部６４が設けられる。ＩＧＢＴを横に並べて配置した場合、一方のＩＧＢＴのエミッタ端子１４の凸部６４と、他方のコレクタ端子１６の凹部６２が嵌合するように構成されている。
本実施形態のＩＧＢＴは、第１の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
さらに、端子の側面に嵌合構造が設けられることにより、複数のＩＧＢＴを横に並べて配置する場合の合わせずれを防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
（第１０の実施形態）
本実施形態の半導体装置は、第１の電極端子の上端および下端にネジ孔が設けられ、第２の電極端子の上端および下端にネジ孔が設けられること以外は、第１の実施形態の変形例と同様である。したがって、第１の実施形態およびその変形例と重複する内容については、一部記載を省略する。
図１４は、本実施形態の半導体装置の模式図である。本実施形態の半導体装置を、縦に２個積層した構成を示す。
本実施形態の半導体装置は、例えば、３端子の縦型のＩＧＢＴである。本実施形態の半導体装置は、半導体チップを内包するパッケージ１２、エミッタ端子（第１の電極端子）１４、コレクタ端子（第２の電極端子）１６、ゲート端子（第３の電極端子）１８を備える。
エミッタ端子１４、コレクタ端子１６、ゲート端子１８のそれぞれの上端および下端にネジ孔６６が設けられる。ＩＧＢＴを上下に積層する場合、上側のＩＧＢＴの各端子のネジ孔６６と、下側のＩＧＢＴの各端子のネジ孔６６との間に、上下にネジ山を備えるボルト６８を挿入する。このボルト６８により、上下のＩＧＢＴを固定する。
本実施形態のＩＧＢＴは、第１の実施形態同様、パッケージ１２の上面、下面、側面から各端子が突出している。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
さらに、各端子にネジ孔６６が設けられ、上下のＩＧＢＴをボルト６８で固定可能である。したがって、複数のＩＧＢＴを縦に積層する場合の合わせずれ、および、分離を防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
（第１１の実施形態）
本実施形態の半導体装置は、第１および第２の電極端子が、電極端子の上端から下端まで貫通する貫通孔を有すること以外は、基本的に第４の実施形態と同様である。したがって、第４の実施形態と重複する内容については、一部記載を省略する。
図１５は、本実施形態の半導体装置の模式斜視図である。本実施形態の半導体装置は、例えば、２端子の縦型のダイオードである。本実施形態の半導体装置は、半導体チップを内包するパッケージ１２、アノード端子（第１の電極端子）４４、カソード端子（第２の電極端子）４６を備える。
アノード端子４４およびカソード端子４６は円柱形状である。そして、アノード端子４４には、端子の上端から下端まで貫通する貫通孔７０が設けられる。また、カソード端子４６にも、端子の上端から下端まで貫通する貫通孔７０が設けられる。なお、アノード端子４４およびカソード端子４６は円柱形状以外、例えば、角柱形状であってもかまわない。
図１６は、本実施形態の半導体装置を有する半導体システムの模式斜視図である。図１６（ａ）はプリント配線７３を備えるプリント基板の構成図、図１６（ｂ）はプリント基板に本実施形態の半導体装置を実装した場合の構成図である。
図１６（ａ）に示すように、プリント基板７２には、本実施形態の半導体装置を実装するための支持棒７４が設けられる。支持棒７４は、例えば、プリント配線７３と電気的に導通する。そして、図１６（ｂ）に示すように、各ダイオードの端子の貫通孔７０に支持棒７４を通すことで、３個のダイオードを縦に積層する。この構成により、３個のダイオードがプリント基板上に並列に実装されることになる。
支持棒７４は、例えば、金属である。また、支持棒７４とダイオードの各端子は、例えば、はんだにより接続される。
図１７は、本実施形態の半導体装置を有する半導体システムの模式斜視図である。図１７はプリント基板に本実施形態の半導体装置を実装した場合の構成図である。
図１７に示すように、各ダイオードの端子の貫通孔７０に支持棒７４を通すことで、３個のダイオードを、縦方向および横方向に配置する。この構成により、３個のダイオードがプリント基板７２上に直列に実装されることになる。
本実施形態のダイオードは、パッケージ１２の上面、下面から各端子が突出していることにより、複数のダイオードを縦方向に積層する際に、付加的な接続配線を要することなく、各ダイオードの端子間を接続することが可能となる。また、図１６、図１７に示すように、立体的なダイオードの配置が可能となる。したがって、例えば、複数のダイオードをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、縦方向や横方向に配置する場合のダイオードの個数を適切に選択することで、容易に定格を所望の値に設定することが可能となる。したがって、半導体システムの設計の自由度が向上する。
さらに、各端子に貫通孔７０が設けられることにより、複数のダイオードを縦に積層する場合の合わせずれを防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
（第１２の実施形態）
本実施形態の半導体装置は、２端子ではなく３端子であること以外は、第１１の実施形態の変形例と同様である。したがって、第１１の実施形態と重複する内容については、一部記載を省略する。
図１８は、本実施形態の半導体装置の模式斜視図である。本実施形態の半導体装置は、例えば、３端子の縦型ＩＧＢＴである。本実施形態の半導体装置は、半導体チップを内包するパッケージ１２、エミッタ端子（第１の電極端子）１４、コレクタ端子（第２の電極端子）１６、ゲート端子（第３の電極端子）１８を備える。
エミッタ端子１４、コレクタ端子１６、および、ゲート端子１８は円柱形状である。そして、エミッタ端子１４、コレクタ端子１６、および、ゲート端子１８には、端子の上端から下端まで貫通する貫通孔７０が設けられる。なお、エミッタ端子１４、コレクタ端子１６、および、ゲート端子１８は円柱形状以外、例えば、角柱形状であってもかまわない。
本実施形態のＩＧＢＴは、パッケージ１２の上面、下面から各端子が突出していることにより、複数のＩＧＢＴを縦方向に積層する際に、付加的な接続配線を要することなく、各ＩＧＢＴの端子間を接続することが可能となる。また、立体的なＩＧＢＴの配置が可能となる。したがって、例えば、複数のＩＧＢＴをプリント基板に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、縦方向や横方向に配置する場合のＩＧＢＴの個数を適切に選択することで、容易に定格を所望の値に設定することが可能となる。したがって、半導体システムの設計の自由度が向上する。
さらに、各端子に貫通孔７０が設けられることにより、複数のＩＧＢＴを縦に積層する場合の合わせずれを防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
（第１３の実施形態）
本実施形態の半導体装置は、半導体モジュールに接続されること以外は、基本的に第１１の実施形態と同様である。したがって、第１１の実施形態と重複する内容については、一部記載を省略する。
図１９は、本実施形態の半導体装置を有する半導体システムの模式斜視図である。図１９に示すように、半導体モジュール７６の端子が棒状の支持棒７４である。半導体モジュール７６は、例えば、大電力用のモジュールである。また、例えば、半導体モジュール７６の信号端子が支持棒７４となっている。プリント基板７２には、本実施形態の半導体装置を実装するための支持棒７４が設けられる。
図１９に示すように、各ダイオードの端子の貫通孔７０に支持棒７４を通すことで、２個のダイオードを縦に積層する。この構成により、２個のダイオードが半導体モジュール７６の信号端子に並列に実装されることになる。
支持棒７４は、例えば、金属である。また、支持棒７４とダイオードの各端子は、例えば、はんだ７８により接続される。
なお、図１９では、半導体モジュール７６と、各ダイオードとの間にプリント基板７２を介在させる場合を例示している。プリント基板７２を省略した構成とすることも可能である。
本実施形態のダイオードは、パッケージ１２の上面、下面から各端子が突出していることにより、複数のダイオードを縦方向に積層する際に、付加的な接続配線を要することなく、各ダイオードの端子間を接続することが可能となる。また、図１９に示すように、立体的なダイオードの配置が可能となる。したがって、例えば、複数のダイオードを半導体モジュール上に実装した半導体システムを構築する際に、半導体システムのサイズの小型化を実現することが可能となる。
また、縦方向や横方向に配置する場合のダイオードの個数を適切に選択することで、容易に定格を所望の値に設定することが可能となる。したがって、半導体システムの設計の自由度が向上する。
さらに、各端子に貫通孔７０が設けられることにより、複数のダイオードを縦に積層する場合の合わせずれを防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
（変形例）
図２０は、本実施形態の半導体装置を有する半導体システムの変形例の模式斜視図である。各ダイオードは支持棒７４に、はんだ付けではなく、蝶ネジ８０を用いて固定される。本変形例によれば、半導体モジュール７６にダイオードを容易に固定することが可能となる。
（第１４の実施形態）
本実施形態は、プリント基板上にダイオードまたはＩＧＢＴが実装され、コンバータ回路またはインバータ回路を備える半導体システムである。ダイオードまたはＩＧＢＴについては、第１１または第１２の実施形態と同様である。したがって、第１１または第１２の実施形態と重複する内容については、一部記載を省略する。
図２１は、本実施形態の半導体システムの模式図である。図２１（ａ）は、本実施形態の半導体システムの模式斜視図である。図２１（ｂ）は、図２１（ａ）の回路図である。本実施形態の半導体システムは、コンバータ回路を備える。
本実施形態の半導体システムは、プリント基板７２上に４個のダイオード（半導体装置）が縦方向および横方向に配置され、支持棒７４に固定される。本実施形態の各ダイオードは、半導体チップを内包するパッケージ１２、アノード端子（第１の電極端子）４４、カソード端子（第２の電極端子）４６を備える。
各ダイオードを図２１（ａ）に示すように配置することで、図２１（ｂ）に示すコンバータ回路を備える半導体システムが実現される。
図２２は、本実施形態の半導体システムの模式図である。図２２（ａ）は、本実施形態の半導体システムの模式斜視図である。図２２（ｂ）は、図２２（ａ）の回路図である。本実施形態の半導体システムは、コンバータ回路およびインバータ回路を備える。
本実施形態の半導体システムは、下部プリント基板７２ａ、上部プリント基板７２ｂを用いて立体的に実装される４個のダイオード、４個のＩＧＢＴおよび１個のコンデンサ８２で構成される。本実施形態の各ダイオードは、アノード端子４４、カソード端子４６を備える。本実施形態の各ＩＧＢＴは、エミッタ端子１４、コレクタ端子１６、ゲート端子１８を備える。
各ダイオード、ＩＧＢＴ、コンデンサ８２を、図２２（ａ）に示すように配置することで、図２２（ｂ）に示すコンバータ回路およびインバータ回路を備える半導体システムが実現される。
本実施形態の半導体システムは、ダイオードやＩＧＢＴ等の半導体装置を、付加的な接続配線を用いずに立体的に配置する。したがって、半導体システムのサイズの小型化を実現することが可能となる。
また、縦方向や横方向に配置する場合の半導体装置の個数を適切に選択することで、容易に定格を所望の値に設定することが可能となる。したがって、半導体システムの設計の自由度が向上する。
さらに、各端子に貫通孔７０が設けられることにより、複数のダイオードやＩＧＢＴを縦に積層する場合の合わせずれを防止することができる。したがって、製造が容易で、特性の安定した半導体システムが実現される。
実施形態では、半導体装置として、縦型ＩＧＢＴ、縦型ダイオードを例に説明したが、本発明を、縦型ＩＧＢＴやダイオード以外のデバイス、例えば、ソース端子、ドレイン端子、ゲート端子を備えた縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、縦型サイリスタ等にも適用することが可能である。また、半導体装置の上部あるいは下部いずれか一方の面のみに電極を備える横型デバイスに、本発明を適用することも可能である。
実施形態では、半導体としてシリコンを用いたデバイスを例に説明した。しかし、シリコンに限らず、ＳｉＣ等の炭化物半導体や、ＧａＮ系半導体等の窒化物半導体を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体チップ
１２ パッケージ
１４ エミッタ端子（第１の電極端子）
１６ コレクタ端子（第２の電極端子）
１８ ゲート端子（第３の電極端子）
４４ アノード端子（第１の電極端子）
４６ カソード端子（第２の電極端子）
６２ 凹部
６４ 凸部
７０ 貫通孔

Claims (5)

  1. 半導体チップと、
    前記半導体チップを囲むパッケージと、
    前記パッケージの上側において、上端部が前記パッケージの上面と一致または前記上面より突出して露出し、前記パッケージの下側において、下端部が前記パッケージの下面と一致または前記下面より突出して露出する第１の電極端子と、
    前記パッケージの上側において、上端部が前記上面と一致または前記上面より突出して露出し、前記パッケージの下側において、下端部が前記下面と一致または前記下面より突出して露出する第２の電極端子と、
    を備えることを特徴とする半導体装置。
  2. 前記第１および前記第２の電極端子が、前記パッケージの側方に、前記パッケージの側面と一致または側面より突出して露出することを特徴とする請求項１記載の半導体装置。
  3. 前記第１の電極端子の上端または下端の一方に凹部が設けられ、他方に凸部が設けられ、
    前記第２の電極端子の上端または下端の一方に凹部が設けられ、他方に凸部が設けられることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記第１および第２の電極端子が、電極端子の上端から下端まで貫通する貫通孔を有することを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記パッケージが樹脂であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
JP2014037564A 2014-02-27 2014-02-27 半導体装置 Abandoned JP2015162609A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014037564A JP2015162609A (ja) 2014-02-27 2014-02-27 半導体装置
KR1020140078085A KR20150101893A (ko) 2014-02-27 2014-06-25 반도체 장치
TW103122402A TW201533885A (zh) 2014-02-27 2014-06-27 半導體裝置
CN201410303075.7A CN104882423A (zh) 2014-02-27 2014-06-30 半导体器件
US14/474,057 US20150243638A1 (en) 2014-02-27 2014-08-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014037564A JP2015162609A (ja) 2014-02-27 2014-02-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2015162609A true JP2015162609A (ja) 2015-09-07

Family

ID=53882967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014037564A Abandoned JP2015162609A (ja) 2014-02-27 2014-02-27 半導体装置

Country Status (5)

Country Link
US (1) US20150243638A1 (ja)
JP (1) JP2015162609A (ja)
KR (1) KR20150101893A (ja)
CN (1) CN104882423A (ja)
TW (1) TW201533885A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135873A (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3060243B1 (fr) 2016-12-12 2019-08-23 Institut Vedecom Module de commutation de puissance, convertisseur integrant celui-ci et procede de fabrication
JP2018200953A (ja) * 2017-05-26 2018-12-20 ルネサスエレクトロニクス株式会社 電子装置
CN109511278B (zh) * 2017-07-14 2022-06-17 新电元工业株式会社 电子模块
US11508808B2 (en) * 2018-10-11 2022-11-22 Actron Technology Corporation Rectifier device, rectifier, generator device, and powertrain for vehicle
CN109545597B (zh) * 2018-11-28 2020-10-23 广东电网有限责任公司电力科学研究院 一种固态开关的散热装置
JP7237191B2 (ja) * 2019-11-15 2023-03-10 三菱電機株式会社 半導体装置
CN111048475B (zh) * 2019-11-29 2021-09-21 广东芯聚能半导体有限公司 绝缘栅双极型晶体管封装模块

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
KR100253363B1 (ko) * 1997-12-02 2000-04-15 김영환 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6750545B1 (en) * 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
KR100833589B1 (ko) * 2006-03-29 2008-05-30 주식회사 하이닉스반도체 스택 패키지
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
JP2010055310A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 電子機器
JPWO2010147201A1 (ja) * 2009-06-19 2012-12-06 株式会社安川電機 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135873A (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
CN104882423A (zh) 2015-09-02
KR20150101893A (ko) 2015-09-04
TW201533885A (zh) 2015-09-01
US20150243638A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP2015162609A (ja) 半導体装置
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US9196572B2 (en) Power semiconductor module
US9852968B2 (en) Semiconductor device including a sealing region
US9196510B2 (en) Semiconductor package comprising two semiconductor modules and laterally extending connectors
KR20140026496A (ko) 반도체 유닛 및 그것을 이용한 반도체 장치
JP2013069782A (ja) 半導体装置
EP3157053A1 (en) Power module
JP6149932B2 (ja) 半導体装置
CN109473415B (zh) 具有顶侧冷却部的smd封装
JP4349364B2 (ja) 半導体装置
JP2017183440A (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
US9099451B2 (en) Power module package and method of manufacturing the same
JP6417758B2 (ja) 半導体装置
KR101983165B1 (ko) 반도체 패키지
JP2014057005A (ja) パワー半導体モジュール
US9379050B2 (en) Electronic device
JP2016092100A (ja) 半導体装置
CN110911388B (zh) 半导体装置
JP6884723B2 (ja) 半導体装置
KR100344225B1 (ko) 전력 반도체 모듈의 수분침투 방지장치
US9123688B2 (en) Semiconductor module package
KR20160093267A (ko) 전력 반도체 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160921