KR100344225B1 - 전력 반도체 모듈의 수분침투 방지장치 - Google Patents
전력 반도체 모듈의 수분침투 방지장치 Download PDFInfo
- Publication number
- KR100344225B1 KR100344225B1 KR1019990063217A KR19990063217A KR100344225B1 KR 100344225 B1 KR100344225 B1 KR 100344225B1 KR 1019990063217 A KR1019990063217 A KR 1019990063217A KR 19990063217 A KR19990063217 A KR 19990063217A KR 100344225 B1 KR100344225 B1 KR 100344225B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode terminals
- power semiconductor
- epoxy resin
- semiconductor module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Abstract
개시된 수분침투 방지장치는 전력 반도체 모듈의 내부로, 복수의 제어용 전극단자 및 외부로 노출되는 에폭시 수지를 통해 수분이 침투되어도 전기적으로 쇼트되지 않도록 한다.
외부 케이스의 저면에 방열판이 결합되어 방열판의 상부에 절연 기판이 고정되고, 절연 기판의 상부에는 고전압 및 고전류가 공급되는 복수의 전극단자가 접합되며, 이 전극단자의 상부에, 열 보상판을 개재하여 반도체 칩이 결합되며, 외부 케이스의 내측에 겔 형태의 실리콘 고무 및 에폭시 수지가 충진되며, 에폭시 수지 및 실리콘 고무의 사이에는 고전압 및 고전류가 공급되는 복수의 전극 단자가 관통되게 기판이 설치되어 반도체 칩에 전기적으로 연결되며, 기판의 일측에는 복수의 제어용 전극단자가 고정되어 외부 케이스의 상부로 노출되게 설치되는 전력 반도체 모듈에서, 기판을 2로 분할하여 제 1 기판에 복수의 제어용 전극단자가 고정 및 외부 케이스의 상부로 노출되게 설치되고, 제 2 기판은 고전압 및 고전류가 공급되는 복수의 전극 단자들 중에서 하나의 전극단자가 관통되게 설치됨과 아울러 제 1 기판 및 제 2 기판을 리드선을 통해 전기적으로 연결한다.
Description
본 발명은 사이리스터 모듈, IGBT(Insulated Gate Bipolar Transistor) 모듈및 IPM(Intelligence Power Module) 등과 같은 각종 전력 반도체 모듈의 내부로 수분이 침투되어도 쇼트되지 않고, 정상으로 동작할 수 있도록 하는 전력 반도체 모듈의 수분침투 방지장치에 관한 것이다.
로봇, 공조기 및 공작기계 등에 널리 이용되고 있는 인버터나 사무 자동화 기기용 무정전 전원장치로 대표되는 산업용 일렉트로닉스 및 민생용의 소형 전력 변환장치 등의 수요가 급속하게 신장되고 있다.
그리고 상기 산업용 일렉트로닉스 및 민생용의 소형 전력 변환장치는 응용 범위의 확대에 따라 소형화, 경량화, 고효율화 및 저소음화 등이 점차 중요하게 대두되고 있다.
그러나 종래에 널리 이용되고 있는, 대전력 특성을 가지는 바이폴라 트랜지스터와, 고속 스위칭 특성을 가지는 파워 MOSFET(Metallic Oxide Semiconductor Field Effect Transistor) 등의 전력 반도체 소자는 상기한 바와 같은 요구를 동시에 만족할 수 없는 것으로 최근에는 파워 MOSFET의 바이폴라 트랜지스터의 대전력 특성과 고속 스위칭 특성을 겸비하고 있는 사이리스터 모듈, IGBT 모듈 및 IPM 등을 비롯하여 각종 전력 반도체 모듈을 개발 및 사용되고 있다.
도 1은 종래의 사이리스터 모듈의 구성을 보인 종단면도이다.
이에 도시된 바와 같이 외부 케이스(1)의 저면에 열을 발산시킬 수 있는 방열판(2)이 결합되고, 상기 방열판(2)의 상부에 세라믹 소재의 절연 기판(3)이 납땜으로 접합된다.
상기 절연 기판(3)의 상부에는 고전압 및 고전류가 공급되는 전극(4a, 4b,4c)을 이루는 금속재의 전극단자(4)가 접합되고, 이 전극단자(4)의 상부에 반도체 칩(5)이 결합되는데, 반도체 칩(5)의 상면 및 하면에 열 보상판(6)이 개재되어 납땜으로 접합된다.
상기 케이스(1)의 내측 상부에는 열 경화성 수지인 에폭시(Epoxy) 수지(7)가 외부 충격 등으로부터 보호될 수 있도록 충진되고, 에폭시 수지(7)의 하부의 공간부에는 겔(Gel) 형태의 실리콘 고무(8)가, 반도체 칩(5)의 동작에 따른 온도 상승으로 인하여 주변 부품의 팽창을 스펀지 쿠션처럼 보완할 수 있도록 충진된다.
그리고 상기 에폭시 수지(7) 및 실리콘 고무(8)의 사이에는 상기 복수의 전극 단자(4)가 관통되게 기판(9)이 설치되고, 기판(9)의 일측에는 저전압 및 저전류가 공급되는 복수의 제어용 전극단자(10)가 고정되어 외부 케이스(1)의 상부로 노출되게 구성되며, 상기 기판(9)은 리드선(도면에 도시되지 않았음)으로 상기 반도체 칩(5)에 연결 즉, 상기 복수의 제어용 전극단자(10)가 상기 기판(9) 및 리드선을 통해 상기 반도체 칩(5)에 전기적으로 연결된다.
이러한 구성을 가지는 종래의 사이리스터 모듈은 에폭시 수지(7) 및 실리콘 고무(8)를 사용하여 수분이 침투 및 쇼트(short)되는 것을 방지하고 있다.
그러나 상기 에폭시 수지(7) 및 실리콘 고무(8)를 사용하여도 복수의 전극(4a, 4b, 4c), 복수의 제어용 전극단자(10) 및 케이스(1)에 형성되어 있는 소정의 구멍(도면에 도시되지 않았음)으로 외부에 노출된 에폭시 수지(7)를 통해 사이리스터 모듈의 내부로 수분이 침투되고, 침투된 수분은 기판(9)을 통해 복수의 전극단자(4) 측으로 침투된다.
그러므로 사용하는 상기 복수의 전극단자(4)에 공급되는 고전압 및 고전류가 기판(9)의 수분을 통해 전기적으로 연결되어 쇼트되고, 이로 인하여 전력 반도체 모듈의 전기적 특성이 손상되는 문제점이 있었다.
따라서 본 발명의 목적은 복수의 제어용 전극단자를 통해 전력 반도체 모듈의 내부로 수분이 침투되어도 쇼트되지 않도록 하는 전력 반도체 모듈의 수분침투 방지장치를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 전력 반도체 모듈의 수분침투 방지장치에 따르면, 전력 반도체 모듈에 내장되는 기판을 2로 분할하고, 분할한 제 1 기판에 복수의 제어용 전극단자를 고정 및 전력 반도체의 외부로 노출되게 설치하고, 분할한 제 2 기판에는 하나의 고전압 및 고전류가 흐르는 전극단자가 관통되게 함과 아울러 반도체 칩에 리드선을 통해 전기적으로 연결한다.
그리고 상기 제 1 기판 및 제 2 기판은 리드선으로 전기적으로 연결한다.
그러므로 본 발명에 따르면, 전극단자 및 외부로 노출되는 에폭시 수지를 통해 제 1 기판에 수분이 침투되어도 이 침투된 수분이 제 2 기판으로 침투되지 못하여 쇼트되지 않는다.
도 1은 종래의 사이리스터 모듈의 구성을 보인 종단면도이고,
도 2는 본 발명의 수분침투 방지장치를 사이리스터 모듈에 적용시킨 실시 예를 보인 종단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 외부 케이스 2 : 방열판
3 : 절연 기판 4 : 전극단자
5 : 반도체 칩 6 : 열 보상판
7 : 에폭시 수지 8 : 실리콘 고무
9, 9a, 9b : 기판 10 : 제어용 전극단자
이하 첨부된 도 2의 도면을 참조하여 본 발명의 전력 반도체 모듈의 수분침투 방지장치를 상세히 설명하겠으며, 도면 전체를 통하여 동일한 부분에는 동일한 도면 부호를 사용하기로 한다.
도 2는 본 발명의 수분침투 방지장치를 사이리스터 모듈에 적용시킨 실시 예를 보인 종단면도이다.
이에 도시된 바와 같이 본 발명은 에폭시 수지(7) 및 실리콘 고무(8)의 사이에 구비되는 기판(9)을 2로 분할하고, 분할한 제 1 기판(9a)에는 복수의 제어용 전극단자(10)를 고정하여 외부 케이스(1)의 상부로 노출되게 설치된다.
분할한 제 2 기판(9b)은 하나의 전극단자(4) 즉, 상기 제 1 기판(9a)에 가장 멀리 위치하는 전극단자(4a)가 관통되게 설치되어 리드선으로 반도체 칩(5)에 전기적으로 연결됨과 아울러 상기 제 1 기판(9a) 및 제 2 기판(9b)이 리드선을 통해 전기적으로 연결된다.
이와 같이 구성된 본 발명의 수분침투 방지장치는 외부로 노출된 복수의 전극(4a, 4b, 4c), 복수의 제어용 전극단자(10) 및 에폭시 수지(7)를 통해 수분이 침투될 경우에 침투된 수분은 제 1 기판(9a) 및 제 2 기판(9b)에 침투된다.
이와 같이 제 1 기판(9a) 및 제 2 기판(9b)에 침투된 수분은 분할되어 있는 제 2 기판(9b) 및 제 1 기판(9a)으로 침투되지 못하고 차단되며, 또한 상기 제 2 기판(9b)에는 하나의 전극단자(4a)만 관통되게 설치되므로 복수의 전극단자(4)에 공급되는 고전압 및 고전류가 쇼트되지 않게 된다.
한편, 상기에서는 사이리스터 모듈을 예로 들어 설명하였으나, 본 발명을 실시함에 있어서는 이에 한정되지 않고, 내부에 기판이 내장되어 있는 IGBT 모듈 및IPM 등을 비롯하여 각종 전력 반도체 모듈에 간단히 적용 실시할 수 있다.
이상에서와 같이 본 발명에 따르면, 기판을 분할하여 제 1 기판에 복수의 제어용 전극단자를 고정 및 외부로 노출되게 배치하고, 제 2 기판에는 고전압 및 고전류가 공급되는 하나의 전극단자만 관통되게 배치하여 제 1 기판 및 제 2 기판을 리드선을 통해 전기적으로 연결함으로써 복수의 제어용 전극단자를 통해 제 1 기판 및 제 2 기판에 수분이 침투되어도 그 수분이 제 2 기판 및 제 1 기판으로 침투되지 못하여 쇼트되는 것이 방지된다.
Claims (2)
- 외부 케이스의 저면에 방열판이 결합되어 방열판의 상부에 절연 기판이 고정되고, 절연 기판의 상부에는 고전압 및 고전류가 공급되는 복수의 전극단자가 접합되며, 이 전극단자의 상부에, 열 보상판을 개재하여 반도체 칩이 결합되며, 외부 케이스의 내측에 겔 형태의 실리콘 고무 및 에폭시 수지가 충진되며, 에폭시 수지 및 실리콘 고무의 사이에는 상기 고전압 및 고전류가 공급되는 복수의 전극 단자가 관통되게 기판이 설치되어 반도체 칩에 전기적으로 연결되며, 기판의 일측에는 복수의 제어용 전극단자가 고정되어 외부 케이스의 상부로 노출되게 설치되는 전력 반도체 모듈에 있어서,상기 기판을 2로 분할하여 제 1 기판에 상기 복수의 제어용 전극단자가 고정 및 외부 케이스의 상부로 노출되게 설치되고, 상기 제 2 기판은 상기 고전압 및 고전류가 공급되는 복수의 전극 단자들 중에서 하나의 전극단자가 관통되게 설치됨과 아울러 제 1 기판 및 제 2 기판을 리드선을 통해 전기적으로 연결하는 것을 특징으로 하는 전력 반도체 모듈의 수분침투 방지장치.
- 제 1 항에 있어서, 상기 제 2 기판에 관통되는 전극단자는;상기 제 1 기판에서 가장 멀리 위치하는 전극단자인 것을 특징으로 하는 전력 반도체 모듈의 수분침투 방지장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063217A KR100344225B1 (ko) | 1999-12-28 | 1999-12-28 | 전력 반도체 모듈의 수분침투 방지장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063217A KR100344225B1 (ko) | 1999-12-28 | 1999-12-28 | 전력 반도체 모듈의 수분침투 방지장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010060778A KR20010060778A (ko) | 2001-07-07 |
| KR100344225B1 true KR100344225B1 (ko) | 2002-07-24 |
Family
ID=19630578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063217A KR100344225B1 (ko) | 1999-12-28 | 1999-12-28 | 전력 반도체 모듈의 수분침투 방지장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100344225B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651401B (zh) * | 2008-08-13 | 2011-11-02 | 联想(北京)有限公司 | 一种电子设备的电源控制装置、电源及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164245A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | 電子部品 |
| JPH11265974A (ja) * | 1998-03-17 | 1999-09-28 | Hitachi Ltd | 電力用半導体モジュール |
-
1999
- 1999-12-28 KR KR1019990063217A patent/KR100344225B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164245A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | 電子部品 |
| JPH11265974A (ja) * | 1998-03-17 | 1999-09-28 | Hitachi Ltd | 電力用半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010060778A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545033B2 (en) | Low cost power semiconductor module without substrate | |
| US8115294B2 (en) | Multichip module with improved system carrier | |
| US6946740B2 (en) | High power MCM package | |
| US7514777B2 (en) | Power semiconductor module | |
| WO2021144925A1 (en) | Semiconductor module | |
| US8558361B2 (en) | Power semiconductor module | |
| US8324025B2 (en) | Power semiconductor device packaging | |
| CN109473410B (zh) | 具有顶侧冷却部的smd封装 | |
| CN109473415B (zh) | 具有顶侧冷却部的smd封装 | |
| JP2015162609A (ja) | 半導体装置 | |
| CN107492531B (zh) | 半导体装置 | |
| CN113691109A (zh) | 半导体装置 | |
| US20160007500A1 (en) | Power converter apparatus | |
| US6664629B2 (en) | Semiconductor device | |
| KR100344225B1 (ko) | 전력 반도체 모듈의 수분침투 방지장치 | |
| WO2013105456A1 (ja) | 回路基板および電子デバイス | |
| US11967545B2 (en) | Semiconductor device | |
| JP4246040B2 (ja) | 半導体装置の実装体 | |
| US20230170284A1 (en) | Semiconductor device | |
| US20230274990A1 (en) | Power Semiconductor Module System and Method for Producing the Power Semiconductor Module System | |
| JP2001085612A (ja) | 相補型ｉｇｂｔの実装構造 | |
| US20230307332A1 (en) | Power Semiconductor Module and Method for Producing a Power Semiconductor Module | |
| US20230215787A1 (en) | Semiconductor device | |
| CN110299340B (zh) | 半导体装置 | |
| KR20220113142A (ko) | 패키지형 전력 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |