CN112447612A - 多芯片封装 - Google Patents

多芯片封装 Download PDF

Info

Publication number
CN112447612A
CN112447612A CN202010918297.5A CN202010918297A CN112447612A CN 112447612 A CN112447612 A CN 112447612A CN 202010918297 A CN202010918297 A CN 202010918297A CN 112447612 A CN112447612 A CN 112447612A
Authority
CN
China
Prior art keywords
package
power semiconductor
load
chip
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010918297.5A
Other languages
English (en)
Inventor
R·奥特伦巴
李德森
王莉双
M·H·祖尔基夫利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112447612A publication Critical patent/CN112447612A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

封装包括：具有封装顶侧、封装占用区域侧和封装侧壁的封装主体；彼此并联电连接的多个功率半导体芯片，每个功率半导体芯片具有第一负载端子和第二负载端子并被配置为阻断施加在负载端子之间的阻断电压并在负载端子之间传导芯片负载电流；引线框架结构，用于将封装电和机械耦合到载体，封装占用区域侧面向载体，引线框架结构包括多个第一外部端子。每个第一外部端子延伸出封装主体以与载体建立接口连接。至少通过一个封装主体内部连接构件将多个功率半导体芯片的每个第一负载端子电连接到多个第一外部端子中的至少两个。封装还包括在封装顶侧或在封装占用区域侧的水平延伸的传导层，其中传导层与多个功率半导体芯片的每个第二负载端子电连接。

Description

多芯片封装
技术领域
本说明书涉及包围多个功率半导体芯片的封装的实施例，并且涉及用于向负载提供负载电流的系统的实施例，所述系统包括包围多个功率半导体芯片的封装。特别地，本说明书涉及具有顶侧冷却的表面安装器件(SMD)封装的实施例，所述封装包围多个功率半导体芯片，并且本说明书涉及包括这种封装的系统的实施例。
背景技术
在汽车、消费和工业应用中，现代设备的许多功能(例如转换电能和驱动电动机或电机)都依赖于功率半导体器件。
例如，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(仅举几例)已用于各种应用，包括但不限于电源和功率转换器中的开关。
功率半导体器件通常包括一个或多个功率半导体芯片，每个功率半导体芯片被配置为沿着相应芯片的两个负载端子之间的负载电流路径传导负载电流。此外，可以例如借助于绝缘电极(有时称为栅电极)来控制负载电流路径。例如，在从例如驱动器接收到对应的控制信号时，控制电极可以将功率半导体芯片设置为传导状态和阻断状态之一。
在已经制造功率半导体芯片之后，通常以允许将具有芯片的封装布置在应用内(例如，在功率转换器或电源系统中)的方式将功率半导体芯片安装在封装中，使得芯片可以作为封装的一部分耦合到载体，例如印刷电路板(PCB)。
为此，已知一种通常被称为表面安装技术(SMT)的技术，其中，该概念通常可以指代生产其中将部件直接安装或放置到PCB表面上的电子电路。因此，这种部件被称为表面安装器件(SMD)部件。
另一种安装构造是所谓的通孔技术，例如，将具有导线的部件装配到电路板中的孔中的构造方法。
通常，SMD部件可以小于其通孔对应部件。尽管如此，两种技术如今仍在使用。
封装可以具有各种样式的短引脚或引线，扁平接触部(也称为“端子焊盘”)、焊球矩阵(例如，所谓的球栅阵列(BGA))和/或部件的封装主体上的端部。
从文件DE 10 2015 101 674 A1和DE 10 2015 120 396 A1中已知SMD封装的示例性构造。
这些已知的SMD封装中的每一个包围功率半导体芯片，并且具有带有封装顶侧、封装占用区域侧和封装侧壁的封装主体，其中封装侧壁从封装占用区域侧延伸到封装顶侧。芯片具有第一负载端子和第二负载端子，并且被配置为阻断施加在所述负载端子之间的阻断电压。
以上标识的已知的SMD封装均还包括引线框架结构，该引线框架结构用于将封装电和机械地耦合到支撑件，并且封装占用区域侧面向支撑件。引线框架结构包括外部端子，该外部端子延伸出封装侧壁并与芯片的第一负载端子电连接。此外，每个封装包括布置在封装顶侧并与芯片的第二负载端子电连接的顶层。
因此，从文件DE 10 2015 101 674 A1和DE 10 2015 120 396 A1中已知的这些SMD封装中的每一个可以展现出背离支撑件的封装顶侧，并且该封装顶侧配备有可以安装散热器件(例如散热器)的顶层。因此，可以从包围芯片的封装中去除热量。因此，这种封装可以称为SMD顶侧冷却(SMD-TSC)封装。
实现散热的部件的主要功能是将热量从封装主体中去除。为此，例如已知的是例如借助于中间部件(例如散热器)将散热器耦合到顶层。散热器可以与顶层电绝缘。
当然，用于消散封装的热量的装置的尺寸和/或构造与在封装内操作的(多个)芯片所产生的热量相关，即，与由芯片在操作期间所产生的损耗相关。例如，这种损耗发生在开关事件期间(所谓的开关损耗)和负载电流传导期间(所谓的导通状态损耗或静态损耗)。在芯片的恒定截止状态(阻断状态)期间可能发生的损耗比开关损耗和导通状态损耗要低得多。
封装(和/或耦合到其的散热器件)的构造通常与封装主体内产生的功率损耗量相关，即，与由其中包括的一个或多个芯片产生的功率损耗量相关。损耗越高，必须设计的封装(和/或耦合到其的散热器件)越大/越复杂。
通过并联连接和操作若干功率半导体芯片可以实现低导通状态损耗或静态损耗，因为与一个芯片的个体导通状态电阻相比，并联连接的芯片的总导通状态电阻降低。
发明内容
本说明书的某些方面涉及封装的实施例，该封装包括彼此并联连接的至少两个单独的功率半导体芯片，从而获得具有相对较小的总导通状态电阻(Ron)、并且相应地具有相对较小的静态损耗的封装。
本文公开的封装的示例性实施例是表面安装器件(SMD)封装，例如SMD-TSC封装。封装的其他实施例根据通孔技术进行配置，例如，根据其他实施例的封装基于SIP(单列封装)或DIP(双列封装)或DIPP(双列引脚封装)技术。本文公开的封装的其他示例性实施例是无引线封装。
根据第一实施例，一种封装包括：具有封装顶侧、封装占用区域侧和封装侧壁的封装主体，封装侧壁从封装占用区域侧延伸至封装顶侧；彼此并联电连接的多个功率半导体芯片，每个功率半导体芯片具有第一负载端子和第二负载端子，并且被配置为阻断施加在所述负载端子之间的阻断电压，并在所述负载端子之间传导芯片负载电流；引线框架结构，其用于将封装电和机械地耦合到载体，并且封装占用区域侧面向载体，该引线框架结构包括多个第一外部端子。每个第一外部端子延伸出封装主体以与载体建立接口连接。多个功率半导体芯片的每个第一负载端子至少借助于一个封装主体内部连接构件电连接至多个第一外部端子中的至少两个。所述封装还包括在封装顶侧或在封装占用区域侧的水平延伸的传导层，其中，所述传导层与所述多个功率半导体芯片的每个第二负载端子电连接。
根据第二实施例，提出了一种用于向负载提供负载电流的系统。该系统包括电源、用于将电源耦合到负载的电源路径；以及电源路径中的系统主开关，其中系统主开关包括根据第一实施例的一个或多个封装，其中一个或多个封装被配置为传导负载电流。
根据另一个实施例，提供了一种处理封装的方法。该方法包括：
-提供具有封装顶侧、封装占用区域侧和封装侧壁的封装主体，封装侧壁从封装占用区域侧延伸到封装顶侧；
-在封装主体中布置多个功率半导体芯片并且使芯片彼此并联电连接，每个功率半导体芯片具有第一负载端子和第二负载端子，并且被配置为阻断施加在所述负载端子之间的阻断电压，并在所述负载端子之间传导芯片负载电流；
-提供引线框架结构，该引线框架结构用于将封装电和机械地耦合到载体，并且封装占用区域侧面向载体，该引线框架结构包括多个第一外部端子，其中
ο每个第一外部端子延伸出封装主体，以与载体建立接口连接；
ο多个功率半导体芯片的每个第一负载端子至少借助于一个封装主体内部连接构件电连接到多个第一外部端子中的至少两个；以及
-在封装顶侧或封装占用区域侧提供水平延伸的传导层，其中，传导层与多个功率半导体芯片的每个第二负载端子电连接。
在从属权利要求中限定了可选的另外的实施例的特征。如果没有另外明确说明，则这些特征可以彼此组合以形成另外的实施例。
附图说明
图1A-1B两者示意性和示例性地示出了根据一个或多个实施例的封装的透视投影的一部分；
图2示意性和示例性地示出了根据一个或多个实施例的功率半导体芯片的透视投影的一部分；
图3示意性和示例性地示出了根据一个或多个实施例的封装的透视投影的一部分；
图4示意性和示例性地示出了根据一个或多个实施例的封装的水平投影的一部分；
图5示意性和示例性地示出了根据一个或多个实施例的封装的水平投影的一部分；并且
图6示意性和示例性地示出了根据一个或多个实施例的系统的电路图的一部分。
具体实施方式
在下面的具体实施方式中，参考形成其一部分的附图，并且在附图中通过图示的方式示出了可以实践本发明的特定实施例。
在这方面，诸如“顶部”、“底部”、“下方”、“前面”、“后面”、“背面”、“领先”、“尾随”、“上方”等方向性术语可以参考所描述的附图的取向来使用。因为实施例的各部分可以以许多不同的取向定位，所以方向性术语用于说明的目的，而绝不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑上的改变。因此，以下具体实施方式不应被理解为限制性意义，并且本发明的范围由所附权利要求来限定。
现在将详细参考各种实施例，在附图中示出了其一个或多个示例。每个示例是通过解释的方式提供的，并不意味着对本发明的限制。例如，作为一个实施例的部分示出或描述的特征可以在其他实施例上或与其他实施例结合使用以产生又一实施例。本发明旨在包括这样的修改和变化。使用特定语言描述了示例，这些特定语言不应被解释为限制所附权利要求的范围。这些图未按比例绘制，并且仅用于说明目的。为了清楚起见，如果没有另外说明，则相同的元件或制造步骤在不同的附图中由相同的附图标记表示。
在本说明书中使用的术语“水平的”旨在描述基本平行于半导体衬底或半导体结构的水平表面的取向。例如，这可以是半导体晶片或芯片的表面。例如，下面提到的(第一)横向方向X和(第二)横向方向Y都可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。
在本说明书中使用的术语“垂直”旨在描述基本上垂直于水平表面(即，平行于半导体晶片/芯片的表面的法线方向)布置的取向。例如，以下提到的延伸方向Z可以是与第一横向方向X和第二横向方向Y都垂直的延伸方向。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在本文所述器件的两个区域、区段、区带、部分或部之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应的半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
此外，在本说明书的上下文中，除非另外说明，否则在其通用有效理解的上下文中使用术语“电绝缘”，并且因此术语“电绝缘”旨在描述两个或更多部件被定位为彼此分开并且不存在连接那些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举一个例子，电容器的两个电极可以彼此电绝缘，并且同时，例如通过例如电介质的绝缘而彼此机械地和电容地耦合。
本说明书中描述的具体实施例涉及但不限于功率半导体芯片，例如可以在功率转换器或电源内使用的功率半导体芯片。因此，在实施例中，这种芯片可以被配置为承载负载电流，该负载电流将被馈送到负载和/或分别由电源提供。例如，芯片可以包括一个或多个有源功率半导体单元，例如单片集成的二极管单元、和/或单片集成的晶体管单元、和/或单片集成的IGBT单元、和/或单片集成的RC-IGBT单元、和/或单片集成的MOS栅极二极管(MGD)单元、和/或单片集成的MOSFET单元和/或其衍生物。多个这样的二极管单元和/或这样的晶体管单元可以集成在芯片中。
在本说明书中使用的术语“功率半导体芯片”旨在描述具有高电压阻断和/或高载流能力的单个芯片。换句话说，这种功率半导体芯片旨在用于高电流和/或电压，电流通常在安培范围内，例如，高达5或100安培或甚至高达1000A和更高，电压通常高于15V，更通常高达40V和更高，例如，高达至少500V或大于500V，例如至少600V，或甚至高达2000V和更高。
例如，以下描述的功率半导体芯片可以是被配置为用作低、中和/或高电压应用中的功率部件的芯片。
例如，在本说明书中使用的术语“功率半导体芯片”不针对用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图2示意性和示例性地示出了根据一个或多个实施例的功率半导体芯片100的透视投影的一部分。
功率半导体芯片100具有第一负载端子101和第二负载端子102。功率半导体芯片100被配置为阻断施加在所述负载端子101、102之间的阻断电压，并在所述负载端子101、102之间传导芯片负载电流。
功率半导体芯片100可以与其他功率半导体芯片一起在半导体晶片内被处理，该半导体晶片在晶片处理完成之后被切成个体的功率半导体芯片。
例如，在这样的晶片处理期间，例如通过在晶片的正面上沉积例如金属的导电材料来为每个指定的芯片形成第一负载端子101。在晶片的正面上形成第一负载端子101可以包括使用掩模。通常在半导体主体10的构造完成之后形成第一负载端子101。
第二端子102通常形成在晶片的背面上，例如，没有掩模，但沿整个背面基本上均匀地形成。例如，第二负载端子102可以包括背面金属化。
因此，芯片100可以具有垂直构造，根据该构造，第一负载端子101布置在芯片正面，并且第二负载端子102布置在芯片背面。在横向方向上，例如在横向方向X和Y上以及它们的线性组合，芯片可以被芯片边缘(例如在垂直方向Z上延伸的侧表面)终止。
半导体主体10耦合在第一负载端子101和第二负载端子102之间。例如，如果施加在第一负载端子101和第二负载端子102之间的电压为正(例如，第二负载端子102的电势大于第一负载端子101的电势)，半导体主体10在负载端子101和102之间传导(正向)负载电流。如果电压为负，则半导体主体10可以被配置为阻断这样的电压并抑制负载电流在负载端子101、102之间的流动；即，芯片100可以具有反向阻断构造。在另一实施例中，芯片100具有反向导通(RC)构造。
例如，功率半导体芯片100可以是二极管，其中，例如，第一负载端子101可以是阴极端子，并且第二负载端子102可以是阳极端子。
在另一实施例中，功率半导体芯片100可以是可控功率半导体芯片，例如晶体管或门控二极管或晶闸管或上述的变体之一的派生物。例如，功率半导体芯片100可以包括控制端子103，其通常也布置在功率半导体芯片100的正面。在实施例中，第一负载端子101可以因此是源极/发射极端子，并且第二负载端子102可以是漏极/集电极端子。
功率半导体芯片100(晶体管(例如，MOSFET、IGBT等)，二极管和晶闸管)的可能的基本构造是本领域技术人员已知的，并且因此避免更详细地解释这些。本文描述的实施例不限于功率半导体芯片的特定类型。例如，芯片也可以被设计为单片双向阻断和传导的功率半导体芯片。例如，每个芯片可以是Si-MOSFET、SiC-MOSFET或GaN-HEMT(高电子迁移率晶体管)。
此外，应注意，第一负载端子101也可以布置在功率半导体芯片100的背面，并且第二负载端子102也可以布置在功率半导体芯片100的正面。
例如，包括在封装200(以下描述)中的芯片100均具有相同的MOSFET构造。
在能够被用于应用内之前，功率半导体芯片100通常被包括在封装内，该封装可以允许例如同样出于热分配目的而将芯片机械地安装并电连接在应用内。这样的封装可以在环境上密封所包括的功率半导体芯片100。
图1A-1B两者示意性和示例性地示出了根据一个或多个实施例的封装200的透视投影的一部分。现在将参考图1A和图1B两者。
封装200包括具有封装顶侧201、封装占用区域侧202和封装侧壁203的封装主体20，封装侧壁203从封装占用区域侧202延伸至封装顶侧201。
封装主体20可以由模制块制成或相应地包括模制块。例如，封装主体20展现出平坦的构造，根据该平坦的构造：封装顶侧201和封装占用区域侧202中的每个沿着第一和第二横向X和Y基本水平地延伸；封装侧壁203沿着垂直方向Z基本垂直地延伸；并且封装占用区域侧202的最大水平延伸量总计为封装侧壁203的最大垂直延伸量的至少两倍。
封装100的引线框架结构被配置为将封装件200电气和机械地耦合到载体300，并且封装占用区域侧202面向载体300。
载体300可以是印刷电路板(PCB)或可以是PCB的部件。在另一实施例中，载体300可以是直接铜键合(DCB)衬底，例如陶瓷电路板，或者可以是DCB衬底的部件。在又一实施例中，载体300还可以基于绝缘金属衬底(IMS)。载体300可以由电绝缘材料制成，所述电绝缘材料例如由聚合物、PCB层合板、陶瓷、阻燃(FR)材料(例如FR4)、复合环氧材料(CEM)(例如CEM1或CEM3)、双马来酰亚胺-三嗪树脂(BT)材料、酰亚胺、聚酰亚胺、ABF制成，或由上述示例性材料的组合制成。
在实施例中，封装200经由封装200的引线框架结构耦合到载体。
封装200包围彼此并联电连接的多个功率半导体芯片100，每个功率半导体芯片100具有第一负载端子101和第二负载端子102，并且被配置为阻断施加在所述负载端子101、102之间的阻断电压，并在所述负载端子101、102之间传导芯片负载电流。
上面相对于图2提出的功率半导体芯片100的解释可以等同地应用于封装200中包括的每个功率半导体芯片100。
在实施例中，封装200中包括的芯片100被相等地配置。例如，每个芯片100展现出相同的MOSFET构造。
例如，芯片100被夹在封装顶侧201与封装占用区域侧202之间。封装主体20可以完全围绕芯片100，并且将芯片200相对于环境密封。下面将描述芯片100的布置的其他方面。
封装200的引线框架结构可以用作芯片100的第一负载端子101(以及如果存在的话，芯片的一个或多个其他端子(控制和/或感测端子))与固定在载体300处的其他部件(未示出)之间的导电接口。例如，载体300可以包括或提供有其他部件(未示出；例如，包括一个或多个其他芯片的一个或多个其他封装、和/或控制器、传感器、无源部件、负载等)，芯片100的端子经由引线框架结构与这些其他部件耦合。引线框架结构与芯片100的端子(例如第一负载端子101)之间的连接可以通过封装内部连接装置来实现，并且为了将芯片与封装200外部的其他部件连接，引线框架结构可以包括一个或多个外部端子，如现在在下文中将更详细解释的。
如本文所用，表述“彼此并联电连接”应表示包围在封装200中的芯片100的所有第一负载端子101展现出基本相同的第一电势，并且被包围的芯片100的所有第二负载端子102展现出基本相同的第二电势。例如，封装的总负载电流由多个芯片100共同并同时传导。因此，所述表述并不旨在还涵盖所谓的反并联连接(例如，两个反并联连接的二极管不同时传导负载电流)。
例如，每个芯片100展现出相同的导通电阻(Ron)，并且因此，封装200的总导通电阻总计近似为Ron除以芯片100的总数。
现在参考图1A-1B和图3两者，引线框架结构21包括多个第一外部端子2111。每个第一外部端子2111延伸出封装主体20以与载体300建立接口连接。
多个功率半导体芯片100的每个第一负载端子101至少借助于一个封装主体内部连接构件270电连接到多个第一外部端子2111中的至少两个。
例如，参考图3，封装200集成了八个芯片100，其基本上布置成彼此平行的两行。引线框架结构21包括八个封装主体内部连接构件270。
在实施例中，每个封装主体内部连接构件270由至少两个第一外部端子2111终止，并且每个封装主体内部连接构件270电连接到至少两个芯片的第一负载端子101(在示出的示例中，电连接到四个芯片100)。例如，相应的连接构件270的每一端终止于至少一个第一外部端子2111中。
例如，如图3所示，每个封装主体内部连接构件270可以在其每一端处接合到引线框架结构21的相应的第一负载端子杆211中，该第一负载端子杆211与多个第一外部端子2111建立接口连接。
此外，在实施例中，每个第一外部端子2111延伸出封装主体20的封装侧壁203中的第一封装侧壁，或者延伸出封装主体20的封装侧壁203中的第二封装侧壁，第一封装侧壁和第二封装侧壁彼此相对地布置。此外，对于多个功率半导体芯片100中的每个第一负载端子101，分别为相应的第一负载端子101提供的所述至少两个第一外部端子2111中的至少一个延伸出第一封装侧壁，并且为相应的第一负载端子101提供的所述至少两个第一外部端子2111中的至少另一个延伸出第二封装侧壁。
例如，仍参考图3作为示例，每个封装主体内部连接构件270可以基本上从第一封装侧壁203(例如，在图3中右侧的封装侧壁203)横向延伸到相对的第二封装侧壁203(例如，在图3中左侧的封装侧壁203)，并沿其横向延伸的路线建立与至少一个芯片100的至少一个第一负载端子101的电接触。每个封装主体内部连接构件270沿其横向延伸的路线建立与至少两个芯片100的第一负载端子101的电接触。
因此，根据实施例，更广泛地说，为每个第一负载端子101提供的所述至少两个第一外部端子2111通过封装主体20内的所述至少一个封装主体内部连接构件270而彼此电连接。。
例如，每个封装主体内部连接构件270被实施为引线键合、实施为夹具或实施为带状键合。
封装主体内部连接构件270在芯片100的第一负载端子101与第一外部端子2111之间提供导电路径。如上所述，在每个封装侧壁203处，第一外部端子2111的子集可以接合到相应的第一负载端子杆211中。每个第一负载端子杆211可以基本平行于封装侧壁203延伸，并在第一外部端子2111的子集与一个或多个封装内部连接构件270之间提供接口。
控制端子103(图3中未示出)可以以类似的方式连接。例如，封装200包括多个第三外部端子2131。例如，在彼此相对的第一和第二封装侧壁中的每一个处，封装200包括基本平行于相应的封装侧壁203延伸的至少一个控制端子杆213。在每个侧壁203处，第三外部端子2131接合到控制端子213中。在封装主体20内，设置有从控制端子杆213延伸到封装集成芯片100的相应控制端子103的多个封装内部控制端子连接构件275。例如，封装200包括用于每个芯片100的至少一个封装内部控制端子连接构件275。此外，如图3所示，例如，第三外部端子2131延伸出第一和第二封装侧壁的中心部分(相对于第二横向方向Y的中心)，并且第一外部端子2111的子集在第二横向方向Y上延伸出第三外部端子2131的任一侧上的第一和第二封装侧壁。也就是说，在图3所示的示例中，封装包括相对于布置在封装中间的第三外部端子2131和布置在其两侧的第一外部端子2111的对称的引脚。为了比较，例如在图4中示出的示例具有相对于布置在中间的第一外部端子2111和布置在其两侧的第三外部端子2131的对称的引脚。不用说，图3所示的布置也可以用于如图1A所示的顶侧冷却以及如图1B所示的底侧冷却。
例如，每个封装主体内部控制端子连接构件275被实施为引线键合、实施为夹具或实施为带状键合。
此外，如上所述，每个控制端子杆213可以在第三外部端子2131的子集与封装主体内部控制端子连接构件275的子集之间提供接口。同样，如上所述，每个第一负载端子杆211可以在第一外部端子2111的子集与封装主体内部连接构件270的子集之间提供接口。
现在再次参考图1A-1B，封装200在封装顶侧201(如图1A所示)或在封装占用区域侧202(如图1B所示)处包括水平延伸的传导层22，其中传导层22与集成在封装200中的多个功率半导体芯片100的每个第二负载端子102电连接。还可以在封装顶侧201和封装占用区域侧202两者处提供水平延伸的传导层。
例如，封装200可以因此展现出TSC构造，如图1A中所示。或者，封装200可以展现出BSC(底侧冷却或板侧冷却)构造，如图1B中所示。
在两个变体中，传导层22可以是单片的，并且可以例如在第一和第二横向X和Y上与每个功率半导体芯片100横向重叠。
例如，如图1A最佳示出的，传导层22布置成与封装顶侧201基本共面；例如，传导层22基本上不从封装顶侧201突出。传导层22的水平表面区域可以总计为封装顶侧201的总表面区域的至少50％、至少60％或甚至大于80％或甚至大于95％(但小于100％)。该表面区域可以暴露于封装主体20的环境，即，传导层22的表面区域不被包围在封装主体20内，但形成外表面的一部分。这可以类似地应用于BSC构造(请参见图1B)。
传导层22可以是单片的并且连续地延伸，即，作为连续的导电表面，以便与集成在封装200中的每个芯片100完全(横向/水平)重叠。例如，每个芯片100被布置在传导层22的水平表面的垂直投影内。对于图3所示的实施例(其中未示出传导层22)，传导层22的该示例性构造也可以是正确的。
在另一实施例中，如图1B所示，传导层22被布置在封装占用区域侧202处，并且因此，封装200然后可以展现出所述底侧冷却(BSC)构造。
在实施例中，如图1A-1B和图3所示，多个第一外部端子2111中的每个在封装侧壁203中的相应一个封装侧壁处延伸出封装主体20。例如，第一外部端子2111布置在彼此相对的两个侧壁203处，而第一外部端子2111未布置在其余的两个侧壁203处。
此外，还如图1A-1B和图3所示，每个第一外部端子2111可以布置在相应的侧壁203的垂直居中位置。例如，这可以有利地允许使用与BSC或TSC封装相同的封装200，这取决于外部端子2111的取向；因此，它们可以被定向为朝向传导层22(对应于BSC构造)，或者定向为朝向未提供传导层22的封装顶/底侧201/202，从而得到TSC构造。
根据实施例并且如图1A-1B和图3示例性地示出的，在前一段中对第一外部端子2111的可选布置的解释可以同样地应用于第三外部端子2131的布置。
在实施例中，不考虑水平延伸的传导层22，引线框架结构21不包括延伸出封装主体20并且与功率半导体芯片100的一个或多个第二负载端子102电连接的外部端子。例如，通过封装外部实体借助于第一外部端子2111来电接触集成在封装200中的所有芯片100的第一负载端子101，并且通过封装外部实体借助于水平延伸的传导层22来电接触集成在封装200中的所有芯片100的第二负载端子102，并且通过封装外部实体借助于第三外部端子2131来电接触集成在封装200中的所有芯片100的控制端子103(如果有的话)。相比之下，没有为第二负载端子102提供外部端子(如端子2111、2131)。
在实施例中，每个功率半导体芯片100在封装主体20内布置在相同的垂直水平。此外，每个芯片100可以布置在封装主体20中，使得其第二负载端子102面向封装占用区域侧202，并且其第一负载端子101和其控制端子103面向封装顶侧201。
例如，封装顶侧201具有至少4cm2的总水平表面区域。例如，每个封装侧壁203可以展现出至少1cm、至少2cm或至少3cm的总横向延伸量。示例性封装尺寸为3.72cm×4.716cm。
此外，封装顶侧201可以暴露于封装主体(20)的环境，使得传导层22的水平表面区域不被包围在封装主体20内，而是形成外表面的一部分。这可以类似地应用于BSC构造(请参见图1B)。
在实施例中，集成在封装200中的每个功率半导体芯片100被配置为阻断至少500V的阻断电压。此外，在芯片负载电流的传导期间，在水平延伸的传导层22和多个第一外部端子2111之间测量的静态欧姆电阻小于5mOhm或甚至小于1.5mOhm。至少借助于多个芯片100的并联连接来实现这种相对较低的电阻。
在下文中，参考图4，其示意性和示例性地示出了根据一个或多个实施例的封装200的水平投影的一部分。图4示出了接近一个(例如，第一)封装侧壁203的封装部分。接近第二(相对的)封装侧壁203的封装部分可以被相同地构造，使得该封装展现出对称的设计。
如上所述，引线框架结构可以包括第一负载端子杆211和多个第一外部端子2111，多个第一外部端子2111延伸出封装主体20以与载体300建立接口连接并借助于第一负载端子杆211和封装内部连接构件270与多个功率半导体芯片100中的至少一些的第一负载端子101电连接。例如，为每个功率半导体芯片100提供至少一个或至少两个第一外部端子2111。
如果存在，为了控制端子103的电连接，封装200可以包括至少一个第三外部端子2131，所述第三外部端子2131延伸出封装主体20以与载体300建立接口连接并与多个功率半导体芯片100的控制端子103中的至少一个电连接。如图1A-1B、图3和图4中所示，当然可以有超过一个第三外部端子2131；例如，两个第三外部端子2131。然而，由于借助于将控制信号提供给控制端子103来控制功率半导体芯片100通常不需要高电流，因此几个第三外部端子2131可能就足够了。例如，如上所述，至少在封装主体20内，一个或两个第三外部端子2131至少借助于封装内部控制端子连接构件275连接至被包围的功率半导体芯片100的控制端子103中，例如在壳体主体20内。
根据前述，第一外部端子2111与传导层22电绝缘。如果存在，一个或多个第三外部端子2131与第一外部端子2111和传导层22两者电绝缘。
外部端子2111和2131中的一个或多个或每个外部端子可以被配置为例如通过焊接而电和机械地耦合到载体300。在本说明书内，术语“外部”可以表示外部端子2111和2131可以被配置为借助于封装主体20外部的部件(实体)被电接触。
此外，外部端子2111和2131可以被设计为引脚，如图1A-1B和图3中最佳示出的。在另一实施例中，例如，为了形成所谓的无引线封装，封装200的外部端子2111和2131是平坦的平面外部端子。例如，在本说明书内，术语“平坦的平面”可以表示外部端子2111和2131均展现出相应的基本平面的底表面，该底表面的尺寸所具有的水平尺度例如，沿着第一横向方向X和第二横向方向Y中的每个)至少与相应的外部端子的垂直维度(例如，沿着垂直方向Z)一样大，所述平面底表面与封装占用区域侧202横向重叠。因此，封装200可以是无引线封装，例如SMD无引线封装。在另一实施例中，外部端子2111和2131被配置为接触引脚(如图所示)或接触球。
在封装主体20中，多个功率半导体芯片100沿第一横向方向X布置为水平地彼此相邻。例如，就垂直方向Z而言，每个芯片100具有相同的位置。例如，每个功率半导体芯片100在封装主体20内布置在相同的垂直水平。芯片100可以等距布置，例如，在每对相邻芯片100之间存在的沿第一横向方向X的距离在0.5mm至5.0mm的范围内。
引线框架结构21的第一负载端子杆211也可以沿第一横向X延伸，以便允许随后借助于封装内部连接构件270建立与功率半导体芯片100的第一负载端子101的电接触。
第一负载端子杆211可以在空间上沿着第二横向方向Y(图4)或第一横向方向X(图3)从多个芯片100移位，例如，移位0.5mm至5.0mm的范围内的距离。
在实施例中，第一外部端子2111沿着第一或第二横向方向X、Y远离第一负载端子杆211(在封装主体20内)延伸，以穿透封装侧壁203并到达封装200的外部，在该处第一外部端子2111可以与载体300建立接口连接，如图1A-1B、图3和图4所示。
因此，多个芯片100的并联连接的实现可以至少部分地借助于第一负载端子杆211和封装内部连接构件270来实现。
例如，每个第一负载端子杆211的总横向延伸量可以至少与一个或多个芯片100形成的阵列的总横向延伸量一样大。
如上所述，封装内部控制端子连接构件275(例如，引线键合)将功率半导体芯片100的控制端子103与控制端子杆213连接。控制端子杆213均可以在空间上沿第一或第二横向方向X、Y从多个芯片100移位，例如，移位0.5mm至5.0mm的范围内的距离。
在实施例中，第三外部端子2131沿第一或第二横向方向X、Y远离相应的控制端子杆213(在封装主体20内)延伸，以穿透封装侧壁203并到达封装200的外部，在该处第三外部端子2131可以与载体300建立接口连接，如图1A-1B、图3和图4所示。
如图4所示，第一负载端子杆211和控制端子杆213可以沿第二横向方向Y彼此相邻布置。例如，由于第一外部端子2111的数量更多(与第三外部端子2131的数量相比)，将控制端子杆213相对于第二横向方向Y定位在芯片100的阵列与第一负载端子杆211之间可能是适当的。例如，封装内部连接构件275在控制端子杆213下方或上方(相对于垂直方向Z)延伸，以连接至第一负载端子杆211。
在实施例中，如图4所示，第一负载端子杆211相对于第一横向方向X定位于两个第三外部端子2131之间。
相比之下，图3示出了一种不同的方式，根据该方式，在两个相对的封装侧壁中的每个侧壁处，控制端子杆213布置在两个第一负载端子杆211之间。
如上所述，第二负载端子102电连接至传导层22。例如，第二负载端子102仅电连接至传导层22，并且没有提供外部端子(如端子2111和2131)。
图5示意性和示例性地示出了根据一个或多个另外的实施例的封装200的水平投影的一部分。还参考图3，例如，多个功率半导体芯片100包括由N＞2个功率半导体芯片100构成的第一子集和由N个功率半导体芯片100构成的第二子集。例如，N等于二、三、四、五、六、七、八、九或十。N甚至可以大于十，例如等于或大于12、14，依此类推。因此，封装200中包括的芯片100的总数可以等于2×N。
图3和图5示出了N＝4的实施例。
在实施例中，第一子集的N个功率半导体芯片100沿着例如在第一横向方向X上延伸的第一路径100-A布置。此外，第二子集的N个功率半导体芯片100沿着与第一路径100-A平行的第二路径100-B布置并且例如沿着第二横向方向Y从第一路径100-A水平地移位。同样，第二子集的N个芯片100可以以相对于图4已经解释的方式布置。第一子集和第二子集的2×N个芯片中的每个相对于垂直方向Z可以具有相同的位置。
封装200的引线框架结构21可以包括用于芯片100-A和100-B的两个阵列的至少一个第一负载端子杆211，如图3(其中为每个路径100-A、100-B提供两个第一负载端子杆211)和图5(其中为每个路径100-A、100-B提供一个第一负载端子杆211)所示。
用于N个芯片100-A的第一阵列的第一负载端子杆211平行于封装侧壁203延伸，例如，以允许封装内部连接构件275随后例如以相对于图3和图4已经解释的方式与第一子集的N个功率半导体芯片100的第一负载端子101建立电接触。
第二阵列100-B中的第二子集的N个芯片100的另外的第一负载端子杆211也平行于封装侧壁203延伸，例如，以允许封装内部连接构件275随后例如以相对于图3和图4已经解释的方式建立与第二子集的功率半导体芯片100的第一负载端子101的电接触。
例如，用于第一阵列100-A的N个芯片100的第一负载端子杆211布置在封装主体20内，并处于第一阵列100-A与封装侧壁203中的第一封装侧壁或(相应地)封装侧壁203中的相对的第二封装侧壁之间。如图所示，用于第二阵列100-B的N个芯片100的另外的第一负载端子杆211也可以布置在第二阵列100-B与封装侧壁203中的第一封装侧壁或(相应地)封装侧壁203中的相对的第二封装侧壁之间。
例如，如上所述，传导层22用于例如在封装顶侧201提供与2×N个功率半导体芯片100中的每个的第二负载端子102的电连接。因此，可以将外部接触部耦合到传导层22，并且在封装主体20内，传导层22电连接到2×N个功率半导体芯片100中的每个的第二负载端子102。
根据图1A-1B、图3、图4和图5的实施例，可以通过将第一外部端子2111中的每个彼此电连接来建立所有2×N个功率半导体芯片100的并联连接，其中该电连接也可以发生在封装主体20的外部。此外，可以通过将第三外部端子2131中的每个彼此电连接来建立所有2×N个功率半导体芯片100的并联连接，其中该电连接也可以发生在封装主体20的外部。
根据图5的实施例，封装200还包括在封装顶侧201处的水平延伸的传导层22。如果布置在封装顶侧，则水平延伸的传导层22可以是顶侧冷却层。因此，图5的封装200可以展现出TSC构造。水平延伸的传导层22可以沿着第一和第二横向方向X和Y在横向上与封装200中包括的功率半导体芯片100中的一些或全部(如图所示)重叠。
关于在本文中描述的所有实施例，封装200中的功率半导体芯片100可以被配置为例如借助于在第三外部端子2131处提供对应的控制信号而被共同设置成相应的传导状态，其中，第一外部端子2111和传导层22被配置为在传导状态期间至少传导芯片负载电流的总和。例如，在传导状态下，总负载电流在封装200中包括的功率半导体芯片100之间平均分配；例如，如果封装200中包括2×N个功率半导体芯片100，则在传导状态期间，每个芯片100传导的总负载电流I总的份额总计近似为I总/(2×N)，其在本文中被称为芯片负载电流。
封装200中包括的芯片100的并联连接允许实现集成在封装200内的芯片100的较低的总导通状态电阻。例如，芯片100和封装200的总导通状态电阻，即，将彼此并联连接的芯片100集成的封装200的总导通状态电阻可以等于或小于5mOhm，或小于2mOhm，或小于1mOhm。
此外，关于在本文中描述的所有实施例，封装200不仅可以包括第一外部端子2111，而且可以可选地包括一个或多个第三外部端子2131。可以限制第三外部端子2131的总数，例如，限制到八个、四个、三个或两个。另外，封装200可以包括另一外部端子(未示出)，例如，电连接到一个或多个被包围的芯片100中的一个或多个感测端子的感测外部端子，例如以便能够测量操作参数，例如温度、电压和/或实际负载电流。然而，再次强调，根据一个或多个实施例，除了传导层22之外，不存在其他外部可接触的导电构件，特别是不存在与端子2111和2131类似的连接到第二负载端子102的外部端子。
如上所述，封装200的引线框架结构21至少包括第一负载端子杆211和第一外部端子2111。引线框架结构21被配置为将封装主体20机械和电耦合到载体300(例如，印刷电路板(PCB))。
在实施例中，引线框架结构21是金属框架结构。因此，引线框架结构可以构成金属载体，该金属载体部分地布置在封装主体20的内部并且部分地布置在封装主体20的外部。
根据另一个实施例，提供了一种处理封装的方法。该方法包括：
-提供具有封装顶侧、封装占用区域侧和封装侧壁的封装主体，封装侧壁从封装占用区域侧延伸到封装顶侧；
-在封装主体中布置多个功率半导体芯片并且使芯片彼此并联电连接之后，每个功率半导体芯片具有第一负载端子和第二负载端子，并且被配置为阻断施加在所述负载端子之间的阻断电压并在所述负载端子之间传导芯片负载电流；
-提供引线框架结构，该引线框架结构用于将封装电和机械地耦合到载体，并且封装占用区域侧面向载体，该引线框架结构包括多个第一外部端子，其中
ο每个第一外部端子延伸出封装主体，以与载体建立接口连接；
ο多个功率半导体芯片的每个第一负载端子至少借助于一个封装主体内部连接构件电连接至多个第一外部端子中的至少两个；以及
-在封装顶侧或在封装占用区域侧提供水平延伸的传导层，其中，传导层与多个功率半导体芯片的第二负载端子中的每个电连接。
处理方法的示例性实施例对应于以上参考图1A-1B至图5描述的封装200的实施例。例如，处理方法可以包括确保每个功率半导体芯片在封装主体内布置在相同的垂直水平。因此，封装的总厚度(例如，封装顶侧和封装占用区域侧之间的距离)不取决于封装中包括的芯片的总数。
例如，即使处理后的封装可以因此包括彼此并联电连接的多个芯片，也可以使用现有的封装处理平台。例如，可以使用现有的管芯/引线键合平台来形成以上参考图1A-1B至图5描述的封装200的实施例。
在下文中，将参考图6，其示意性和示例性地示出了根据一个或多个实施例的系统1000的电路图的一部分。
系统1000被配置为向负载500提供负载电流。负载500可以由例如车辆的电气系统构成。例如，负载可以包括车辆的电驱动器，例如以用于驱动车辆本身或者车辆的电制动器和/或一个或多个其他电部件。
系统1000包括在电源端子401、402处提供电源信号的电源400。电源400例如可以是DC电源，例如，包括在电源端子401、402之间提供DC电压的电池。电源400可以替代地或另外地包括(未示出)功率半导体转换器电路(未示出)，该功率半导体转换器电路在电源端子401、402处提供电源信号，例如，至少100V的DC电压。
系统1000还包括用于将电源400耦合到负载500的电源路径600。电源路径600可以包括以下一项或多项：一个或多个电缆、一个或多个导线、一个或多个连接器、一个或多个铜线等。
系统主开关700布置在电源路径600中。系统主开关700可以被配置为选择性地将电源路径600设置成阻断状态(即，使得电源路径600中断并不能从电源400向负载500提供负载电流)和传导状态，在传导状态期间，电源路径600导电并且可以向负载500提供由电源400产生的负载电流。因此，如果系统主开关700闭合(即，导通)，则系统主开关传导由负载500当前消耗的负载电流。
例如，系统主开关700可以是电池主开关。例如，系统主开关700以相对较低的开关频率操作，例如小于1Hz。主开关通常不以恒定的开关频率连续地操作，而是不规则地操作，例如每天仅几次操作(例如，在用作车辆中的电池主开关的情况下)。
根据上述一个或多个实施例，系统主开关700包括一个或多个封装200。一个或多个封装200被配置为传导提供给负载500的负载电流。
因此，上述封装200的实施例的有益应用可以是其在诸如电池主开关之类的主开关内的使用。由于可能发生的长时间的导通状态(例如持续数小时或甚至数天)，这种开关通常需要非常低的静态损耗。相反，由于开关事件很少发生，因此此类应用通常不需要非常低的开关损耗。因此，上述封装200的实施例可以用于代替常规的主开关，例如继电器、接触器等。
为了便于描述，使用诸如“之下”、“下方”、“下部”、“之上”、“上部”等空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖相应器件的除了图中所描绘的取向之外的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨在进行限制。在整个说明书中，类似的术语指代类似的元件。
如本文中所使用的，术语“具有”、“包含”、“包括”、“含有”、“展示”等是开放式术语，其指示所陈述的元件或特征的存在，但不排除额外的元件或特征。
考虑到上述变化和应用的范围，应当理解，本发明不限于前述说明，也不限于附图。相反，本发明仅由所附权利要求及其合法等同物限制。

Claims (17)

1.一种封装(200)，包括：
-具有封装顶侧(201)、封装占用区域侧(202)和封装侧壁(203)的封装主体(20)，所述封装侧壁(203)从所述封装占用区域侧(202)延伸到所述封装顶侧(201)；
-彼此并联电连接的多个功率半导体芯片(100)，每个功率半导体芯片(100)具有第一负载端子(101)和第二负载端子(102)，并被配置为阻断施加在所述负载端子(101、102)之间的阻断电压并在所述负载端子(101、102)之间传导芯片负载电流；
-引线框架结构(21)，其用于将所述封装(200)电和机械地耦合到载体(300)，所述封装占用区域侧(202)面向所述载体(300)，所述引线框架结构(21)包括多个第一外部端子(2111)，其中
o每个第一外部端子(2111)延伸出所述封装主体(20)以与所述载体(300)建立接口连接；
o至少借助于一个封装主体内部连接构件(270)将所述多个功率半导体芯片(100)的每个第一负载端子(101)电连接到所述多个第一外部端子(2111)中的至少两个；
-在所述封装顶侧(201)或在所述封装占用区域侧(202)处的水平延伸的传导层(22)，其中，所述传导层(22)与所述多个功率半导体芯片(100)中的每个所述第二负载端子(102)电连接。
2.根据权利要求1所述的封装(200)，其中，所述传导层(22)是单片的并且与每个所述功率半导体芯片(100)水平地重叠。
3.根据前述权利要求中的一项所述的封装(200)，其中，所述多个功率半导体芯片(100)中的每个是可控的，并且包括相应的控制端子(103)。
4.根据权利要求3所述的封装(200)，其中，所述引线框架结构(21)包括用于与所述载体(300)建立接口连接的多个控制外部端子(2131)，其中，所述多个控制外部端子(2131)中的每个与所述多个功率半导体芯片(100)中的至少一个的控制端子(103)电连接。
5.根据前述权利要求中的一项所述的封装(200)，其中，每个所述功率半导体芯片(100)在所述封装主体(20)内布置在相同的垂直水平。
6.根据前述权利要求中的一项所述的封装(200)，其中，不考虑所述水平延伸的传导层(22)，所述引线框架结构(21)不包括延伸出所述封装主体(20)并且与所述功率半导体芯片(100)的一个或多个所述第二负载端子(102)电连接的外部端子。
7.根据前述权利要求中的一项所述的封装(200)，其中，
-每个所述第一外部端子(2111)延伸出所述封装主体(20)的所述封装侧壁(203)中的第一封装侧壁，或延伸出所述封装主体(20)的所述封装侧壁(203)中的第二封装侧壁，所述第一封装侧壁和所述第二封装侧壁彼此相对布置；
-对于所述多个功率半导体芯片(100)中的每个第一负载端子(101)，为相应的所述第一负载端子(101)提供的所述至少两个第一外部端子(2111)中的至少一个延伸出所述第一封装侧壁，并且为相应的所述第一负载端子(101)提供的所述至少两个第一外部端子(2111)中的至少另一个延伸出所述第二封装侧壁。
8.根据权利要求7所述的封装(200)，其中，为每个第一负载端子(101)提供的所述至少两个第一外部端子(2111)借助于所述封装主体(20)内的所述至少一个封装主体内部连接构件(270)而彼此电连接。
9.根据前述权利要求中的一项所述的封装(200)，其中，所述封装顶侧(201)具有如下的总水平表面区域：
-至少4cm2；和/或
-暴露于所述封装主体(20)的环境，使得所述传导层(22)的所述水平表面区域不被包围在所述封装主体(20)内，而是形成外表面的一部分。
10.根据前述权利要求中的一项所述的封装(200)，其中，所述水平延伸的传导层(22)
-是单片的；和/或
-与每个所述功率半导体芯片(100)横向重叠；和/或
-被布置成与所述封装顶侧(201)基本共面；和/或
-不从所述封装顶侧(201)横向突出；和/或
-具有的水平表面区域总计为所述封装顶侧(201)的所述总水平表面区域的至少50％、至少60％或甚至大于80％但小于100％。
11.根据前述权利要求中的一项所述的封装(200)，其中，每个功率半导体芯片(100)被配置为阻断至少500V的阻断电压。
12.根据前述权利要求中的一项所述的封装(200)，其中，在所述芯片负载电流的传导期间，在所述水平延伸的传导层(22)与所述多个第一外部端子(2111)之间测量的静态欧姆电阻小于5mOhm。
13.根据权利要求3所述的封装(200)，并且可选地，根据前述权利要求中的另一权利要求所述的封装(200)，其中，每个功率半导体芯片(100)具有垂直构造，根据所述垂直构造，每个功率半导体芯片(100)的第一负载端子(101)和每个功率半导体芯片(100)的控制端子(103)被布置在芯片正面，并且每个功率半导体芯片(100)的第二负载端子(102)被布置在芯片背面，并且其中，每个功率半导体芯片(100)被布置在所述封装(200)中，使得每个功率半导体芯片(100)的芯片正面面向所述封装顶侧(201)。
14.根据前述权利要求中的一项所述的封装(200)，其中，所述多个功率半导体芯片(100)包括由N>2个功率半导体芯片(100)构成的第一子集和由N个功率半导体芯片(100)构成的第二子集，其中，所述第一子集的所述功率半导体芯片(100)沿第一路径(100-A)布置，并且其中，所述第二子集的所述功率半导体芯片(100)沿第二路径(100-B)布置，所述第二路径(100-B)平行于所述第一路径(100-A)并相对于所述第一路径(100-A)水平移位。
15.根据前述权利要求中的一项所述的封装(200)，其中，所述多个第一外部端子(2111)中的每一个在所述封装侧壁(203)中的相应封装侧壁处延伸出所述封装主体(20)。
16.根据权利要求15所述的封装(200)，其中，每个第一外部端子(2111)布置在所述相应封装侧壁(203)的垂直居中的位置处。
17.一种用于向负载(500)提供负载电流的系统(1000)，所述系统(1000)包括：
-电源(400)；
-用于将所述电源(400)耦合到所述负载(500)的电源路径(600)；
-所述电源路径(600)中的系统开关(700)，其中，所述系统开关(700)包括一个或多个根据前述权利要求中的一项所述的封装(200)，其中，一个或多个所述封装(200)被配置为至少部分地传导所述负载电流。
CN202010918297.5A 2019-09-05 2020-09-04 多芯片封装 Pending CN112447612A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19195615.0 2019-09-05
EP19195615.0A EP3790047B1 (en) 2019-09-05 2019-09-05 Multi-chip-package

Publications (1)

Publication Number Publication Date
CN112447612A true CN112447612A (zh) 2021-03-05

Family

ID=67875249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010918297.5A Pending CN112447612A (zh) 2019-09-05 2020-09-04 多芯片封装

Country Status (3)

Country Link
US (1) US11355424B2 (zh)
EP (1) EP3790047B1 (zh)
CN (1) CN112447612A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US8169062B2 (en) * 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US7960845B2 (en) * 2008-01-03 2011-06-14 Linear Technology Corporation Flexible contactless wire bonding structure and methodology for semiconductor device
US8163601B2 (en) * 2010-05-24 2012-04-24 Alpha & Omega Semiconductor, Inc. Chip-exposed semiconductor device and its packaging method
US8581343B1 (en) * 2010-07-06 2013-11-12 International Rectifier Corporation Electrical connectivity for circuit applications
DE102015101674B4 (de) 2015-02-05 2021-04-29 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung
US11264336B2 (en) * 2019-11-11 2022-03-01 Texas Instruments Incorporated Packaged device carrier for thermal enhancement or signal redistribution of packaged semiconductor devices

Also Published As

Publication number Publication date
EP3790047A1 (en) 2021-03-10
US11355424B2 (en) 2022-06-07
EP3790047B1 (en) 2022-03-02
US20210074614A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
US10692803B2 (en) Die embedding
US7514777B2 (en) Power semiconductor module
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US10361136B2 (en) Semiconductor device and semiconductor module provided with same
CN109473410B (zh) 具有顶侧冷却部的smd封装
CN109473415B (zh) 具有顶侧冷却部的smd封装
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US9129960B2 (en) Semiconductor device and manufacturing method thereof
CN111799250A (zh) 功率半导体模块及其制造方法
US11979096B2 (en) Multiphase inverter apparatus having half-bridge circuits and a phase output lead for each half-bridge circuit
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
US11329000B2 (en) Package for a multi-chip power semiconductor device
EP3654373B1 (en) Multi-chip-package
CN113497010A (zh) 用于电驱动装置的逆变器的半桥模块及逆变器
CN110364499B (zh) 多封装顶侧冷却
CN112447612A (zh) 多芯片封装
CN108987368B (zh) 具有由钢制成的绝缘金属基板的印刷电路板
CN116114052A (zh) 半导体装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US20230197581A1 (en) Power semiconductor module and method of manufacturing the same
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20240087995A1 (en) Power semiconductor package and method for fabricating the same
CN115376939A (zh) 形成具有连接片的半导体封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination