CN115376939A - 形成具有连接片的半导体封装的方法 - Google Patents

形成具有连接片的半导体封装的方法 Download PDF

Info

Publication number
CN115376939A
CN115376939A CN202210544397.5A CN202210544397A CN115376939A CN 115376939 A CN115376939 A CN 115376939A CN 202210544397 A CN202210544397 A CN 202210544397A CN 115376939 A CN115376939 A CN 115376939A
Authority
CN
China
Prior art keywords
die
leads
pad
row
discrete transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210544397.5A
Other languages
English (en)
Inventor
E·菲尔古特
B·施默尔泽
M·格鲁贝尔
H·霍普夫加特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/325,727 external-priority patent/US20220375832A1/en
Priority claimed from US17/325,422 external-priority patent/US11728250B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN115376939A publication Critical patent/CN115376939A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本文公开了一种方法，其包括：提供包括第一管芯焊盘和第一行引线的第一引线框架；提供连接片；将第一半导体管芯安装在第一管芯焊盘上，第一半导体管芯包括第一和第二电压阻挡端子；将连接片电连接到第一和第二电压阻挡端子中的一个；将来自第一行引线的第一引线电连接到第一和第二电压阻挡端子中的相对的一个端子；以及形成电绝缘材料的包封体，该包封体包封第一管芯焊盘和第一半导体管芯。在形成包封体之后，第一行引线均从包封体的第一外侧面伸出，并且连接片从包封体的第二外侧面伸出。

Description

形成具有连接片的半导体封装的方法
技术领域
本申请涉及半导体封装，并且更具体地，涉及分立功率器件封装。
背景技术
可以在晶体管外形型封装中提供高电压半导体器件，例如MOSFET(金属氧化物半导体场效 应晶体管)、IGBT(绝缘栅双极晶体管)等。这种类型的半导体封装包括多条通孔型引线，这些引 线被布置成一行并从封装包封体的一侧延伸出来。分立功率器件封装的一个重要设计考量是爬电距 离和净空距离。保持封装的负载端子之间(例如，源极到漏极、集电极到发射极、阳极到阴极等) 的高爬电距离和净空距离防止了不必要的电击穿和/或电弧放电。
现代电子应用可以将多个分立的功率半导体以密集包装布置的方式布置在一起。例如，可以 通过将多个分立的功率半导体封装(例如，10个封装、50个封装、100个封装等)彼此并联连接， 以实现被设计成适应100KW(千瓦)或更高数量级的功率负载的功率电子电路，例如功率逆变器。 分立功率器件封装中的每一个可以彼此靠近地安装在诸如PCB(印刷电路板)的载体上。多个分立 半导体封装的这些并联布置需要大量的板空间，尤其考虑到工业定义的爬电和净空要求，这对分立 半导体封装的引线间距和总占用面积提出了限制。此外，这些并联布置在板的电源连接方面提出了 设计挑战，因为具有大电势差(例如，500V或更大)的信号必须被布线在拥挤不堪的区域内。
发明内容
本领域技术人员在阅读以下具体实施方式并查看附图后，将认识到附加的特征和优点。
公开了一种制造半导体封装的方法。根据实施例，该方法包括：提供第一引线框架，该第一 引线框架包括第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；提供连接片；将第一半 导体管芯安装在所述第一管芯焊盘上，所述第一半导体管芯包括设置在所述第一半导体管芯的前表 面上的第一电压阻挡端子和设置在所述第一半导体管芯的后表面上的第二电压阻挡端子；将所述连 接片电连接到所述第一半导体管芯的第一和第二电压阻挡端子中的一个；将来自所述第一行引线的 引线中的第一引线电连接到所述第一半导体管芯的第一和第二电压阻挡端子中的与第一连接片所电 连接到的那个相对的一个；以及形成电绝缘材料的包封体，其包封第一管芯焊盘和第一半导体管芯， 其中在形成所述包封体之后，所述第一行引线均从所述包封体的第一外侧面伸出，并且所述连接片 从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧面相对。
单独地或组合地，所述连接片包括从所述包封体暴露的平面凸片和所述平面凸片中的穿孔。
单独地或组合地，该方法还包括：提供第二半导体管芯，该第二半导体管芯包括设置在第二 半导体管芯的前表面上的第一电压阻挡端子和设置在第二半导体管芯的后表面上的第二电压阻挡端 子；在形成包封体之前，将连接片电连接到第二半导体管芯的第一和第二电压阻挡端子中的一个， 并且其中，形成所述包封体以包封第二半导体管芯。
单独地或组合地，所述方法还包括：提供第二引线框架，所述第二引线框架包括第二管芯焊 盘和均从所述第二管芯焊盘延伸出的第二行引线；将所述第二半导体管芯安装在所述第二管芯焊盘 上；以及在形成所述包封体之前将所述第二引线框架布置在所述第一引线框架之上，使得所述第一 半导体管芯的前表面面向所述第二半导体管芯的前表面。
单独地或组合地，所述连接片由与所述第一和第二引线框架分离的夹具框架提供，所述夹具 框架包括所述平面凸片和金属夹具段，所述金属夹具段包括在相反方向上从所述金属夹具段延伸出 的突起，并且其中该方法包括：通过在将所述第二引线框架布置在所述第一引线框架之上之前将所 述夹具框架布置在所述第一引线框架之上，将所述连接片电连接到所述第一半导体管芯的第一电压 阻挡端子和所述第二半导体管芯的第一电压阻挡端子。
单独地或组合地，来自所述第一行引线的引线中的第一引线经由所述第一管芯焊盘电连接到 所述第一半导体管芯的第二电压阻挡端子，其中来自所述第二行引线的引线中的第一引线经由所述 第二管芯焊盘电连接到所述第二半导体管芯的第二电压阻挡端子，并且其中，所述第二引线框架布 置在所述第一引线框架之上，使得来自第一行引线的引线中的第一引线与来自第二行引线的引线中 的第一引线对准并且齐平。
单独地或组合地，所述第二引线框架的几何形状使得当所述第二引线框架布置在所述第一引 线框架之上时，来自所述第一行引线的引线中的每一引线与来自所述第二行引线的引线中的相应引 线对准并且齐平。
单独地或组合地，所述第二引线框架的几何形状使得当所述第二引线框架布置在所述第一引 线框架之上时，来自所述第一行引线的引线中的第二和第三引线在来自所述第二行引线的引线中的 第二和第三引线之间相互交错。
单独地或组合地，所述第一引线框架包括被连续地连接到所述第一管芯焊盘的第一平面凸片， 其中，所述第二引线框架包括被连续地连接到所述第二管芯焊盘的第二平面凸片，并且其中，将所 述第二引线框架布置在所述第一引线框架之上包括将所述第一和第二引线框架布置为使得所述第一 平面凸片与所述第二平面凸片对准并且齐平，并且其中，所述第一和第二平面凸片共同形成所述连 接片。
单独地或组合地，所述第二引线框架的几何形状使得当所述第二引线框架布置在所述第一引 线框架之上时，所述第一行引线和所述第二行引线彼此并排布置。
单独地或组合地，第一引线框架包括作为被连续地连接到第一管芯焊盘的结构的连接片，并 且其中，所述第二半导体管芯安装在与所述第一半导体管芯相邻的第一管芯焊盘上，并且其中，所 述第一和第二半导体管芯的第二电压阻挡端子经由所述第一管芯焊盘电连接到所述连接片。
单独地或组合地，所述连接片电连接到所述第一半导体管芯的所述第一电压阻挡端子，并且 其中，电连接所述连接片包括提供与所述第一引线框架分离的夹具框架。
单独地或组合地，所述连接片电连接到所述第一半导体管芯的第二电压阻挡端子，并且其中， 电连接来自所述第一行引线的引线中的第一引线包括将所述第一半导体管芯的第一电压阻挡端子引 线键合到来自所述第一行引线的引线中的第一引线。
根据另一个实施例，制造半导体封装的方法包括：提供第一引线框架，该第一引线框架包括 第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；提供第一分立晶体管管芯；提供连接 片，其包括平面凸片和平面凸片中的穿孔；形成电绝缘材料的包封体，其包封第一管芯焊盘和第一 分立晶体管管芯，其中在形成所述包封体之后，所述第一行引线均从所述包封体的第一外侧面伸出， 并且所述连接片从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧面相对，其中， 所述第一分立晶体管管芯是MOSFET管芯或IGBT管芯，并且其中，在所述第一分立晶体管管芯是 IGBT管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的发射极端子，并且来自所述第 一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的集电极端子，或者其中，在第一 分立晶体管管芯是MOSFET管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的源极端 子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的漏极端子。
单独地或组合地，所述方法还包括：提供第二分立晶体管管芯，其中所述第二分立晶体管管 芯是MOSFET管芯或IGBT管芯，其中，在所述第二分立晶体管管芯是IGBT管芯的情况下，所述 连接片电连接到所述第二分立晶体管管芯的发射极端子，并且来自所述第一行引线的引线中的第一 引线电连接到所述第二分立晶体管管芯的集电极端子，或者其中，在第二分立晶体管管芯是MOSFET 管芯的情况下，所述连接片电连接到第二分立晶体管管芯的源极端子，并且来自所述第一行引线的 引线中的第一引线电连接到第二分立晶体管管芯的漏极端子。
单独地或组合地，所述方法还包括提供第二引线框架，所述第二引线框架包括第二管芯焊盘 和均从所述第二管芯焊盘延伸出的第二行引线，其中所述方法包括：将所述第一分立晶体管管芯安 装在所述第一管芯焊盘上，并将所述第二分立晶体管管芯安装在所述第二管芯焊盘上，其中在形成 所述包封体之前，第一和第二引线框架被布置成使得所述第一和第二分立晶体管管芯彼此相对，并 且其中，在形成包封体之后，所述第一和第二管芯焊盘的外表面分别从包封体的第三外侧面和第四 外侧面暴露，所述第三和所述第四外侧面彼此相对。
单独或组合地，所述第二分立晶体管管芯安装在所述第一管芯焊盘上。
根据另一个实施例，制造半导体封装的方法包括：提供第一引线框架，该第一引线框架包括 第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；提供第一分立晶体管管芯；提供连接 片，该连接片包括平面凸片和平面凸片中的穿孔；形成电绝缘材料的包封体，其包封所述第一管芯 焊盘和所述第一分立晶体管管芯，其中，在形成包封体之后，所述第一行引线均从所述包封体的第 一外侧面伸出，并且所述连接片从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧 面相对，其中，所述第一分立晶体管管芯是MOSFET管芯或IGBT管芯，并且其中，在所述第一分 立晶体管管芯是MOSFET管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的漏极端 子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的源极端子， 或者其中，在所述第一分立晶体管管芯是IGBT管芯的情况下，所述连接片电连接到所述第一分立 晶体管管芯的集电极端子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的漏极端子。
单独地或组合地，所述方法还包括：提供第二分立晶体管管芯，其中所述第二分立晶体管管 芯是MOSFET管芯或IGBT管芯，其中在所述第二分立晶体管管芯是IGBT管芯的情况下，所述连 接片电连接到所述第二分立晶体管管芯的集电极端子，并且来自所述第一行引线的引线中的第一引 线电连接到所述第二分立晶体管管芯的发射极端子，其中，在第二分立晶体管管芯是MOSFET管芯 的情况下，连接片电连接到第二分立晶体管管芯的漏极端子，并且来自所述第一行引线的引线中的 第一引线电连接到第二分立晶体管管芯的源极端子。
单独地或组合地，所述方法还包括：提供第二引线框架，所述第二引线框架包括第二管芯焊 盘和均从所述第二管芯焊盘延伸出的第二行引线，其中，所述第一半导体管芯安装在所述第一管芯 焊盘上，其中，所述第二分立晶体管管芯安装在所述第二管芯焊盘上，其中，在形成所述包封体之 前，所述第一和第二引线框架被布置成使得第一和第二分立晶体管管芯彼此相对，并且其中，在形 成所述包封体之后，所述第一和第二管芯焊盘的外表面分别从所述包封体的第三外侧面和第四外侧 面暴露，所述第三和第四外侧面彼此相对。
单独地或组合地，所述第二分立晶体管管芯安装在所述第一管芯焊盘上。
附图说明
附图中的元件不一定相对于彼此成比例。相似的附图标记表示相应的相似部分。各种所示实 施例的特征可以组合，除非它们相互排斥。在附图中描绘了实施例，并且在下面的描述中对其进行 了详述。
图1示出了根据实施例的被配置为分立功率器件的半导体封装。
图2包括图2A和图2B，示出了根据实施例的可以并入半导体封装中的分立开关器件的示意 性电路。图2A示出了作为IGBT的开关器件的示意性电路，并且图2B示出了作为MOSFET的开关 器件的示意性电路。
图3示出了根据实施例的组件，该组件具有布置在电路板上的多个半导体封装和连接至每个 半导体封装的连接片的母线。
图4包括图4A至图4E，示出了根据实施例的被配置为分立开关器件的半导体封装。图4A描 绘了根据实施例的半导体封装的示意性等效电路，图4B至图4C示出了根据实施例的半导体封装的 外部，并且图4D至图4E示出了根据另一个实施例的半导体封装的外部。
图5包括图5A至图5J，示出了根据实施例的形成半导体封装的选定方法步骤。
图6包括图6A至图6E，示出了根据实施例的被配置为分立开关器件的半导体封装。图6A描 绘了根据实施例的半导体封装的示意性等效电路，图6B至图6C示出了根据实施例的半导体封装的 外部，并且图6D至图6E示出了根据另一个实施例的半导体封装的外部。
图7包括图7A至图7G，示出了根据实施例的用于形成半导体封装的选定方法步骤。
图8包括图8A至图8C，示出了根据实施例的被配置为分立开关器件的半导体封装。图8A描 绘了根据实施例的半导体封装的示意性等效电路，并且图8B至图8C示出了根据实施例的半导体封 装的外部。
图9示出了根据实施例的组件，该组件具有布置在电路板上的多个半导体封装和连接至每个 半导体封装的连接片的母线。
图10包括图10A至图10F，示出了根据实施例的用于形成半导体封装的选定方法步骤。
图11包括图11A至图11C，示出了根据实施例的被配置为分立开关器件的半导体封装。图11A 示出了根据实施例的半导体封装的示意性等效电路，并且图11B至图11C示出了根据实施例的半导 体封装的外部。
图12包括图12A至图12D，示出了根据实施例的用于形成半导体封装的选定方法步骤。
图13包括图13A至图13C，示出了根据实施例的被配置为分立开关器件的半导体封装。图13A 描绘了根据实施例的半导体封装的示意性等效电路，并且图13B至图13C示出了根据实施例的半导 体封装的外部。
图14包括图14A至图14C，示出了根据实施例的用于形成半导体封装的选定方法步骤。
具体实施方式
本文描述了半导体封装和相应的制造半导体封装的方法的实施例。半导体封装可以被配置为 分立功率器件，该分立功率器件被额定为在两个负载端子之间阻挡大电压(例如100V(伏特)、600V、 1200V或更高)和/或传导大电流(例如1A(安培)、100A、500A或更大)。半导体封装被配置为使 得在包封体的相对侧上提供负载端子。负载端子中的第一负载端子由通孔型封装引线提供，该通孔 型封装引线是从包封体的第一外侧面延伸出来的一组封装引线的部分。负载端子中的第二负载端子 由连接片提供，该连接片从包封体的与第一外侧面相对的第二外侧面延伸出来。因此，在包封体的 与该组封装引线相对的一侧上提供连接片。通过以这种方式将半导体封装的第一和第二负载端子间 隔开，相对于总封装尺寸可以获得大的爬电距离和净空距离。此外，这种布置可以将针对半导体封 装的功率和参考电势分布减轻到分离的垂直平面中。例如，半导体封装可以安装在诸如PCB、DBC (直接键合铜)基板、AMB(活性金属钎焊)基板等载体上，并且母线固定在连接片上。这种布置 允许具有大电势差(例如，500V或更大的电压差)的固定电压分布在不同的垂直平面中，其中载体经由封装引线供应所述固定电压之一，并且与载体垂直间隔开的母线提供所述固定电压中的另一个。
本文所述的半导体封装可以具有各种不同的电连接配置、管芯配置和引线框架配置。这些配 置的示例包括：其中连接片是源极/发射极端子(在IGBT或MOSFET的情况下)的配置，其中连接 片是漏极/集电极端子(在IGBT或MOSFET的情况下)的配置，其中半导体封装包括多个分立晶体 管管芯并且不同晶体管管芯的控制端子连接到公共引线的配置，其中半导体封装包括多个分立晶体 管管芯并且不同晶体管管芯的控制端子连接到分离的引线的配置，以及包括单个分立晶体管管芯的 配置。本文公开了制造半导体封装配置的有利方法。这些方法的示例包括：利用两个不同的引线框 架来制造单个封装器件的方法，利用两个相同或基本相同的引线框架来制造单个封装器件的方法， 仅利用单个引线框架来制造单个封装器件的方法，利用与一个或多个引线框架分离的夹具框架来提 供封装器件的连接片的方法，以及提供连接片作为容纳半导体管芯的同一引线框架的部分来制造封 装器件的方法。
参考图1，描绘了根据实施例的半导体封装100。半导体封装100包括由电绝缘材料(例如模 制化合物、热固性塑料、层压材料等)形成的包封体102。半导体封装100包括从包封体102的第 一外侧面106伸出的多条封装引线104。封装引线104是被配置为插入电路载体(例如PCB)的导 电结构。如图所示，半导体封装100包括三条封装引线104，即第一封装引线108、第二封装引线 110和第三封装引线112。更一般地，半导体封装100可以包括从包封体102的第一外侧面106伸出 的不同数量的封装引线104，例如，两条封装引线104、四条封装引线104、五条封装引线104、六 条封装引线104等。
半导体封装100包括从与包封体102的第一外侧面106相对的包封体102的第二外侧面116 伸出的连接片114。连接片114包括平面凸片118和平面凸片118中的穿孔120。连接片114是导电 结构，其被配置成与金属条或金属带配合，并且经由紧固件(例如穿过穿孔120插入的螺钉或销) 固定，例如，如图3中所示。
一般而言，封装引线104和连接片114可以包括任何导电材料，例如铜(Cu)、镍(Ni)、银 (Ag)、钯(Pd)、金(Au)等、它们的合金或者组合。
根据实施例，半导体封装100被配置为分立功率器件。分立功率器件指的是被配置为在两个 负载端子之间阻挡高电压和/或传导高电流的单个封装器件。一般而言，分立功率器件可以被额定为 阻挡至少100V的电压，并且更常见的是大约250V、500V、600V、1200V、2000V的电压，和/或可 以被额定为传导10A、50A、100A、500A或更大的电流。分立功率器件可以包括连接在半导体封装 的两个负载端子之间的一个或多个半导体管芯。这些半导体管芯可以均被配置为分立二极管管芯、 分立MOSFET(金属氧化物半导体场效应晶体管)管芯、分立IGBT(绝缘栅双极晶体管)管芯、 分立HEMT(高电子迁移率晶体管)管芯、分立JFET(结型场效应晶体管)管芯等。这些半导体管 芯可以均被额定为阻挡至少100V的电压，并且更常见的是大约250V、500V、600V、1200V、2000V 的电压，和/或可以被额定为传导10A、50A、100A、500A或更大的电流。
半导体封装100被配置成使得连接片114提供负载端子中的一个，并且使得封装引线104中的 一条或多条提供负载端子中与之相对的一个。负载端子指的是封装100的端子，其阻挡和/或控制额 定电压和电流。在上面列出的器件类型中，连接片114可以在MOSFET或HEMT的情况下对应于 源极端子，在IGBT的情况下对应于发射极端子，等等；并且封装引线104中的一条或多条对应于 封装100的与之相对的端子，即在MOSFET或HEMT的情况下对应于漏极端子，在IGBT的情况下 对应于集电极端子，等等。相反的极性也是可能的。因而，连接片114可以在MOSFET或HEMT 的情况下对应于漏极端子，在IGBT的情况下对应于集电极端子，等等；并且封装引线104中的一 条或多条对应于封装100的与之相对的端子，即在MOSFET或HEMT的情况下对应于源极端子， 在IGBT的情况下对应于发射极端子，等等。在任一情况下，实现了关于器件的负载端子之间的爬 电和净空的有利配置。爬电是指两个导体之间沿绝缘表面的最短路径。在该情况下，沿着半导体封 装100的包封体102测量爬电距离。净空是指通过空气测量的两个导体之间的最短路径，例如，两 条引线之间通过空气的直接路径。与两个负载端子都由从封装的一侧延伸出的通孔型引线提供的封 装设计相比，本文公开的半导体封装100有利地改善了爬电和净空。此外，通过将连接片114配置 为负载端子中的一个，这腾出了封装引线104中的一条以用于其他目的，例如用于感测端子、在两个分立管芯的情况下用于独立栅极端子等。
参考图2，描绘了根据实施例的半导体封装100的两个潜在等效的电路图。在图2A的示例中， 半导体封装100被配置为分立的IGBT器件。在图2B的示例中，半导体封装100被配置为分立的 MOSFET器件。虽然所描绘的示例示出了n型增强型器件，但是更一般地，半导体封装100可以利 用n沟道或p沟道器件以及增强型或耗尽型器件。在每种情况下，半导体封装100包括第一和第二 负载端子122、124。在图2A的IGBT配置中，第一和第二负载端子122、124分别对应于发射极端 子和集电极端子。在图2B的MOSFET配置中，第一和第二负载端子122、124分别对应于源极端子 和漏极端子。半导体封装100还包括第一控制端子126，其对应于图2A的IGBT的栅极(也称为基 极)端子，并且对应于图2B的MOSFET的栅极端子。以众所周知的方式，该电路被配置成通过对 控制端子的适当偏置，即栅极-发射极偏置或栅极-源极偏置，来控制第一和第二负载端子122、124 之间的电流流动，并阻挡第一和第二负载端子122、124之间的电压。开关电路另外包括连接在第一 和第二负载端子122、124之间的二极管128。该二极管可以被提供为所谓的续流或反向导通二极管， 其允许电流以与IGBT或MOSFET的正向导通电流相反的方向流动。
根据一个实施例，连接片114被配置为第一负载端子122，并且第一封装引线108被配置为第 二负载端子124。在图2A的IGBT配置中，这意味着连接片114对应于发射极端子，并且第一封装 引线108对应于集电极端子。在图2B的MOSFET配置中，这意味着连接片114对应于源极端子， 并且第一封装引线108对应于漏极端子。根据另一个实施例，连接片114被配置为第二负载端子124， 并且第一封装引线108被配置为第一负载端子122。在图2A的IGBT配置中，这意味着连接片114 对应于集电极端子，并且第一封装引线108对应于发射极端子。在图2B的MOSFET配置中，这意 味着连接片114对应于漏极端子，并且第一封装引线108对应于源极端子。
参考图3，描绘了根据实施例的包括参考图1描述的半导体封装100中的多个半导体封装100 的组件200。组件200包括电路载体202，电路载体202可以是PCB、DCB基板、AMB基板等。半 导体封装100中的每一个安装在电路载体202上，其中封装引线104被插入电路载体202中相应尺 寸的插座中。电路载体202包括经由封装引线104向半导体封装100中的每一个提供电信号的导电 迹线(未示出)。例如，电路载体202可以被配置为向半导体封装100提供固定电压(例如GND或 者诸如500V、1000V、1200V等的电源电压)以及用于控制半导体封装100的开关操作的控制信号。 此外，电路载体202可以被配置为从半导体封装100中的每一个的封装引线104之一接收感测信号。
组件200包括连接到每个半导体封装100的连接片114的母线204。母线204是导电结构，例 如包括铝、铜等的金属结构，其与每个半导体封装100的连接片114机械接触并且电接触。如图所 示，通过每个连接片114的穿孔120而插入紧固件206。更一般地，任何种类的电接触技术或结构， 例如引脚、夹具、焊接等，都可以用来实现电连接。母线204可以被配置成向半导体封装100提供 第二固定电压(例如GND或者诸如500V、1000V、1200V等的电源电压)，该电压与电路载体202 提供的固定电压相反。
参考图4，描绘了根据实施例的包括多个分立晶体管管芯的半导体封装100。参考图4A，半导 体封装100的等效电路包括第一负载端子122、第二负载端子124、第一控制端子126和第一感测端 子130。半导体封装100包括第一和第二分立晶体管管芯132、134，以及第一和第二分立二极管管 芯136、138。第一和第二分立晶体管管芯132、134中的每一个包括第一电压阻挡端子140、第二电 压阻挡端子142和栅极端子144。第一和第二分立二极管管芯136、138中的每一个包括阳极端子146 和阴极端子148。第一和第二分立晶体管管芯132、134的第一电压阻挡端子140以及第一和第二分 立二极管管芯136、138的阳极端子146均连接到第一负载端子122。第一和第二分立晶体管管芯132、 134的第二电压阻挡端子142以及第一和第二分立二极管管芯136、138的阴极端子148均连接到第 二负载端子124。第一和第二分立晶体管管芯132、134中的每一个的栅极端子144连接到第一控制 端子126。第一和第二分立晶体管管芯132、134的第二电压阻挡端子142附加地并且单独地电连接 到第一感测端子130。
在所示实施例中，第一和第二分立晶体管管芯132、134被配置为分立IGBT管芯，其中第一 电压阻挡端子140对应于发射极端子，并且第二电压阻挡端子142对应于集电极端子。在另一个实 施例中，第一和第二分立晶体管管芯132、134可以被配置为分立MOSFET管芯，并且第一电压阻 挡端子140可以对应于源极端子，并且第二电压阻挡端子142可以对应于漏极端子。在MOSFET的 情况下，可以可选地省略第一和第二分立二极管管芯136、138，并且可以由MOSFET器件的本征 体二极管复制其等效功能。在这一配置中，半导体封装100被配置为分立开关器件，其利用两个分 立晶体管管芯来提供参考图2A和图2B描述的相应电路的等效功能，其中负载电压(在相同器件的 情况下大致相等地)分布在两个晶体管管芯上，并且两个管芯的开关操作被第一控制端子126一致 地控制。为此，第一和第二分立晶体管管芯132、134可以具有基本相似或相同的参数，使得操作电 压/电流大致相等地分布在半导体管芯上。第一感测端子130允许测量开关器件两端的负载电压。这 允许监控开关器件的操作状态，以发现潜在的损坏情况，例如雪崩击穿、短路、过热等。
参考图4B至图4C，半导体封装100包括从包封体102的第一外侧面106伸出的三条封装引 线104，即，第一封装引线108、第二封装引线110和第三封装引线112，并且包括从包封体102的 第二外侧面116伸出的连接片114。半导体封装100可以与参考图4A描述的电路具有以下对应关系。 连接片114可以对应于第一负载端子122，第一封装引线108可以对应于第二负载端子124，第二封 装引线110可以对应于第一控制端子126，并且第三封装引线112可以对应于第一感测端子130。
半导体封装100包括第一和第二管芯焊盘150、152。如图4B所示，第一管芯焊盘150的外表 面154从包封体102的第三外侧面暴露。如图4C所示，第二管芯焊盘152的外表面156从包封体 102的第四外侧面暴露，该第四外侧面与包封体102的第三外侧面相对。这种布置提供了双侧冷却 配置，其中在封装的相对侧上提供了导热表面。这两个导热表面都可以用于例如使用一个或多个分 离的散热结构从半导体封装100吸走热量。第一和第二管芯焊盘150、152都可以在其上容纳一个或 多个半导体管芯的安装。例如，第一分立晶体管管芯132和第一分立二极管管芯136可以安装在第 一管芯焊盘150上，并且第二分立晶体管管芯134和第二分立二极管管芯138可以安装在第二管芯 焊盘152上。
半导体封装100包括位于第一封装引线108和封装引线104中的其他封装引线之间的包封体 102中的凹口158。特别是在第一和第二封装引线108、110之间，凹口158对于增加爬电距离可能 是优选的。
参考图4D至图4E，半导体封装100与参考图4D至图4E描述的实施例基本相同，除了此实 施例中封装引线104被折弯。这种封装布置允许在电路载体(例如PCB)上安装半导体封装100的 灵活性，同时利用了暴露的管芯焊盘的冷却能力。
参考图5，描绘了根据实施例的用于制造参考图4所述的半导体封装100的选定的处理步骤。
参考图5A，提供了第一引线框架条160和第二引线框架条162。第一引线框架条160包括多 个具有彼此相同的配置的第一单元引线框架164。第二引线框架条162包括多个具有彼此相同的配 置的第二单元引线框架168。第一和第二引线框架条160、162由导电材料(例如铜(Cu)、铝(Al)、 镍(Ni)、镍磷(NiP)、银(Ag)、钯(Pd)、金(Au)等、它们的合金或组合)形成。根据一种技 术，第一和第二引线框架条160、162由金属片(例如上述金属中的任何一种或组合的基本均匀厚度 的片)提供，并且通过执行诸如冲压、冲孔、蚀刻、弯折等技术来形成引线框架的各种特征。
第一单元引线框架164包括第一管芯焊盘150和均从第一管芯焊盘150延伸出来的第一行引 线170。第二单元引线框架168包括第二管芯焊盘152和均从第二管芯焊盘152延伸出来的第二行 引线172。第一和第二单元引线框架164、168中的一个或两个可以具有下沉的配置，这意味着第一 和第二管芯焊盘150、152作为引线的外侧部分被设置在不同的垂直平面上，例如，如图6B和图6C 所示。
第一引线框架条160与第二引线框架条162在以下方面不同。从平面图的角度来看，第一和 第二单元引线框架164、168相对于平行于引线延伸的中心平面174具有镜像几何形状。因此，与第 一单元引线框架164的引线配置相比，第二单元引线框架168的引线配置被反转。
参考图5B，第一分立晶体管管芯132和第一分立二极管管芯136安装在第一引线框架条160 的第一管芯焊盘150上。可以在第一分立晶体管管芯132和第一分立二极管管芯136的后表面之间 提供导电粘合剂，例如焊料、烧结物、导电胶等，以实现这一安装。第一分立晶体管管芯132和第 一分立二极管管芯136均被配置为垂直器件，这使得第一分立晶体管管芯132的第一电压阻挡端子 140和第一分立二极管管芯136的阳极端子146(图5B中未示出)面向第一管芯焊盘150并与之电 连接。来自第一行引线170的引线中的第一引线143经由第一管芯焊盘150电连接到第一分立晶体 管管芯132的第一电压阻挡端子140和第一分立二极管管芯136的阳极端子146。同时，第一分立 晶体管管芯132的第二电压阻挡端子142和栅极端子144设置在第一分立晶体管管芯132的背离第 一管芯焊盘150的前表面上。同样地，第一分立二极管管芯136的阴极端子148位于第一分立二极 管管芯136的背离第一管芯焊盘150的前表面上。
在安装第一分立晶体管管芯132和第一分立二极管管芯136后，执行引线键合工艺。具体地， 键合线174被连接在第一分立晶体管管芯132的栅极端子144和来自第一行引线170的第二引线145 之间，以及第一分立晶体管管芯132的第二电压阻挡端子142和来自第一行引线170的第三引线147 之间。替代键合线174，可以由任何类型的电互连元件(例如带、夹具等)实现这些连接。此外， 每个端子和引线之间的互连元件的数量可以不同于所示的数量。
参考图5C，例如采用与之前参考图5B所述类似的方式，第二分立晶体管管芯134和第二分 立二极管管芯138被安装在第二引线框架条162的第二管芯焊盘152上。在安装第二分立晶体管管 芯134和第二分立二极管管芯138之后，例如以与前面参考图5B描述的方式类似的方式执行引线键 合工艺，以与第二行引线172进行相应的连接。
参考图5D，执行施加焊料步骤。根据该步骤，焊料材料区域178从第一引线框架条160和第 二引线框架条162被施加到半导体管芯上的朝上的器件端子。焊料材料区域178也可以被施加到第 一行引线170和第二行引线172中的一者或两者上。焊料材料区域178可以使用预先形成的焊料板 或通过其他技术(例如喷射、模板等)来施加。焊料材料区域178可以被配置为相对薄的(例如小 于30μm，更典型地小于10μm)区域，随后使用扩散焊接技术对其进行焊接。
参考图5E，其上安装有半导体管芯的第一引线框架条160被置于第一焊接工具180上。可以 看出，第一焊接工具180的尺寸可以被设定成容纳第一引线框架条160，使得第一引线框架条160 置于第一焊接工具180的较低部分，并且使得第一引线框架条160设置于第一焊接工具180的架板 182下方。可选地，紧固件(例如螺钉)可以用于将第一引线框架条160牢固地保持抵靠在第一焊 接工具180上。
参考图5F，提供了夹具框架条184。夹具框架条184包括多个单元夹具186，每个单元夹具具 有彼此相同的配置。单元夹具186均附接到夹具框架条184的边缘条188上。夹具框架条184由导 电材料(例如铜(Cu)、镍(Ni)、镍磷(NiP)、银(Ag)、钯(Pd)、金(Au)等、它们的合金或 者组合)形成。根据一种技术，夹具框架条184由金属片(例如上述金属中的任何一种或组合的基 本均匀厚度部分)提供，并且通过执行诸如冲压、冲孔、蚀刻、弯折等技术来形成单元夹具186的 各种特征。
参考图5G，显示了来自夹具框架条184的单元夹具186之一。单元夹具186中的每一个包括 平面凸片118和金属夹具段190。平面凸片118包括穿孔120，并且对应于如前所述的连接片114的 暴露部分。金属夹具段190被连续地连接到平面凸片118，并且包括在相反方向上延伸远离金属夹 具段190的平面的突起192。突起192在金属夹具节段190的平面部分的上方和下方的位置形成电 接触点。
参考图5H，夹具框架条184被布置在第一焊接工具180上的第一引线框架条160之上。夹具 框架条184被布置在架板182上，使得金属夹具段190在第一分立晶体管管芯132和第一分立二极 管管芯136之上延伸，并且从金属夹具段190向下延伸的突起192接触第一分立晶体管管芯132和 第一分立二极管管芯136上的焊料材料区域178(例如，如图5D所示)。如图所示，可以例如使用 紧固件(如螺钉或销)将夹具框架条184固定到第一焊接工具180。
参考图5I，第二引线框架条162被置于第一引线框架条160之上的第一焊接工具180上。通 过这样的方式布置第二引线框架条162，以使得第二分立晶体管管芯134的前表面面向第一分立晶 体管管芯132的前表面。类似地，第一分立二极管管芯136的前表面可以面向第二分立二极管管芯 138的前表面。此外，形成在第二分立晶体管管芯134和第二分立二极管管芯138的端子上的焊料 材料区域178与来自金属夹具段190的突起192相接触。由于参考图5A所述的第一和第二引线框 架的镜像几何形状，来自第一引线框架条160的引线中的每一条与来自第二引线框架条162的引线 中的每一条对准并且齐平。
在以上述方式将第二引线框架条162置于第一引线框架条160之上的第一焊接工具180上后， 可以执行焊料回流步骤。焊料回流步骤将组件暴露于回流温度，以使得焊料材料区域178与其接触 的金属表面形成熔融连接。作为结果，产生了参考图4描述的半导体封装100的电连接。单元夹具 186对应于半导体封装100的连接片114，由来自第一行引线170的第一引线143和来自第二行引线 172的第一引线143形成的复合引线结构对应于参考图4描述的第一封装引线108，由来自第一行引 线170的第二引线145和来自第二行引线172的第二引线145形成的复合引线结构对应于参考图4 描述的第二封装引线110，并且由来自第一行引线170的第三引线147和来自第二行引线172的第 三引线147形成的复合引线结构对应于参考图4描述的第三封装引线112。
在执行焊料回流之后，可以例如使用诸如醇基溶剂的溶剂来执行清洗工艺，以从组件200中 去除多余的助焊剂。在执行清洗工艺之后，夹具框架条184的边缘条188可以从每个平面凸片118 上脱离，以使得来自夹具框架条184的单元夹具186彼此分离。例如，这可以通过切割来完成。附 加地或可选地，夹具框架条184可以包括刻痕和/或穿孔120，使得可以通过简单的机械力容易地去 除边缘条188。
参考图5J，执行模制工艺以形成每个半导体封装100的包封体102。在形成包封体102之前， 可以例如通过施加诸如硅烷的增粘剂、或者通过执行金属表面粗糙化处理，在引线框架160、162上 执行增粘剂步骤。模制工艺可以涉及任何模制技术，例如注射模制、转移模制、压缩模制、铸造、 ATC模具等。用于形成包封体102的模制化合物可以是导电的，例如，陶瓷填料Al2O3可以包括氮 化物、金刚石等。包封体102在1个包封步骤(例如，全封装)或2个包封步骤(例如，在先进的 隔离封装或者热界面材料片层压的情况下)中完成。包封体102形成为使得第一管芯焊盘150的外 表面154从包封体102的第三外侧面暴露，并且使得第二管芯焊盘152的外表面156从包封体102 的第四外侧面暴露(例如，如图4C所示)。这可以通过初始形成包封体102以覆盖第一和第二管芯 焊盘150、152，并且随后例如通过平面化或研磨去除包封材料来完成。替代地，这可以通过适当配 置用于形成包封体102的模制腔来完成。在模制工艺之后，可以执行修整/切割步骤，以将引线从引 线框架条脱离，并且提供分立的半导体封装100。
参考图6，描绘了根据另一个实施例的包括多个分立晶体管管芯的半导体封装100。参考图6A， 半导体封装100的等效电路包括第一负载端子122、第二负载端子124、第一控制端子126、第一感 测端子130、第二控制端子194和第二感测端子196。第一和第二分立晶体管管芯132、134的第一 电压阻挡端子140以及第一和第二分立二极管管芯136、138的阳极端子146均连接到第一负载端子 122。第一和第二分立晶体管管芯132、134的第二电压阻挡端子142以及第一和第二分立二极管管 芯136、138的阴极端子148均连接到第二负载端子124。第一晶体管管芯132的栅极端子144连接 到第一控制端子126。第二晶体管管芯134的栅极端子144连接到第二控制端子194。第一分立晶体 管管芯132的第二电压阻挡端子142附加地并且单独地电连接到第一感测端子130。第二分立晶体 管管芯134的第二电压阻挡端子142附加地并且单独地电连接到第二感测端子196。与图4A的实施 例不同，在该实施例中，第一和第二分立晶体管管芯132、134可以分别经由第一和第二控制端子 126、194而被独立控制，并且第一和第二分立晶体管管芯132、134的负载电压可以分别经由第一 和第二感测端子130、196而被独立检测。
参考图6B和图6C，半导体封装100包括从包封体102的第一外侧面106伸出的五条封装引 线104，即，第一封装引线108、第二封装引线110、第三封装引线112、第四封装引线198和第五 封装引线200，并且包括从包封体102的第二外侧面116伸出的连接片114。半导体封装100可以与 参考图6A描述的电路具有以下对应关系。连接片114可以对应于第一负载端子122，第一封装引线 108可以对应于第二负载端子124，第二封装引线110可以对应于第一控制端子126，第三封装引线 112可以对应于第二控制端子194，第四封装引线198可以对应于第一感测端子130，并且第五封装 引线200可以对应于第二感测端子196。图6D和图6E描绘了相应的封装配置，其中封装引线104 是弯折的。
参考图7，描绘了根据实施例的用于形成参考图6所述的半导体封装100的选定处理步骤。除 了下面参考图7讨论的步骤之外，图7的处理步骤可以包括用于形成本文描述的半导体封装100的 处理步骤中的任何处理步骤，除了与参考图8的讨论不一致的地方。
参考图7A，提供第一引线框架条160和第二引线框架条162。在此情况下，第一和第二单元 引线框架164、168相对于中心平面174不对称，使得来自第一行引线170的第二和第三引线145、 147相对于中心平面174从来自第二行引线172(在图7C中标识)的第二和第三引线145、147(在 图7B中标识)横向偏移。然而，来自第一行引线170(在图7B中标识)的第一引线143相对于中 心平面174与来自第二行引线172(在图7C中标识)的第一引线成镜像。因此，第一引线框架条160 和第二引线框架条162被配置成使得所述引线中的一些引线彼此成镜像，而其他引线从镜像图像引 线位置横向偏移。
参考图7B和图7C，执行管芯安装和引线键合步骤。如图7B所示，第一分立晶体管管芯132 和第一分立二极管管芯136被安装在第一引线框架条160上，并且以与前述类似的方式形成与第一 行引线170的电连接。如图7C所示，第二分立晶体管管芯134和第二分立二极管管芯138被安装在 第二引线框架条162上，并且以与前述类似的方式形成与第二行引线172的电连接。
参考图7D，执行焊料施加步骤，从而以与前述类似的方式将焊料材料区域178施加到第一引 线框架条160和第二引线框架条162两者的朝上的导电表面上。其上安装有半导体管芯的第一引线 框架条160以与前述类似的方式被置于第一焊接工具180上。
参考图7E，提供夹具框架条184，并且该夹具框架条184以与前述类似的方式被布置在第一 焊接工具180上的第一引线框架条160之上。
参考图7F，第二引线框架条162被置于第一引线框架条160之上的第一焊接工具180上。由 于如先前参考图7A所述的第一和第二单元引线框架164、168的几何形状，来自第一行引线170的 第二和第三引线145、147在来自第二行引线172的第二和第三引线145、147之间相互交错。同时， 来自第一行引线170的第一引线143以与前述类似的方式与来自第二行引线172的第一引线143对 准并且齐平。在以上述方式将第二引线框架条162置于第一引线框架条160之上的第一焊接工具180 上之后，执行焊料回流步骤。结果，产生了参考图6描述的半导体封装100的电连接。单元夹具186 对应于参考图4描述的半导体封装100的连接片114，由来自第一行引线170的第一引线143和来 自第二行引线172的第一引线143形成的复合引线结构对应于参考图6描述的第一封装引线108， 来自第一行引线170的第二引线145对应于参考图6描述的第二封装引线110，来自第二行引线172 的第二引线145对应于参考图6描述的第三封装引线112，来自第一行引线170的第三引线147对 应于参考图6描述的第四封装引线198，并且来自第二行引线172的第三引线147对应于参考图6 描述的第五封装引线200。
参考图7G，以与前述类似的方式执行模制工艺，以形成半导体封装100的包封体102。
参考图8，描绘了根据另一个实施例的包括多个分立晶体管管芯的半导体封装100。参考图8A， 半导体封装100的等效电路包括第一负载端子122、第二负载端子124、第一控制端子126、第一感 测端子130、第二控制端子194和第二感测端子196。第一和第二分立晶体管管芯132、134的第一 电压阻挡端子140以及第一和第二分立二极管管芯136、138的阳极端子146均连接到第一负载端子 122。第一和第二分立晶体管管芯132、134的第二电压阻挡端子142以及第一和第二分立二极管管 芯136、138的阴极端子148均连接到第二负载端子124。第一晶体管管芯132的栅极端子144连接 到第一控制端子126。第二晶体管管芯134的栅极端子144连接到第二控制端子194。第一分立晶体 管管芯132的第一电压阻挡端子140附加地并且单独地电连接到第一感测端子130。第二分立晶体 管管芯134的第一电压阻挡端子140附加地并且单独地电连接到第二感测端子196。与参考图6描 述的实施例不同，在该电路中，第一和第二感测端子130、196连接到晶体管管芯的相对侧，例如， 在IGBT的情况下的发射极端子，在MOSFET的情况下的源极端子等。
参考图8B和图8C，半导体封装100包括从包封体102的第一外侧面106伸出的六条封装引 线104，即，第一封装引线108、第二封装引线110、第三封装引线112、第四封装引线198、第五封 装引线200和第六封装引线201，并且包括从包封体102的第二外侧面116伸出的连接片114。半导 体封装100可以与参考图8A描述的电路具有以下对应关系。连接片114可以对应于第二负载端子 124，第一和第二封装引线108、110可以均对应于第一负载端子122，第三封装引线112可以对应于 第一控制端子126，第四封装引线198可以对应于第一感测端子130，第五封装引线200可以对应于 第二控制端子194，并且第六封装引线201可以对应于第二感测端子196。因此，半导体封装100与 前述实施例的不同之处在于，连接片114对应于相对的负载端子(例如，IGBT情况下的集电极端子， MOSFET情况下的漏极端子等)。
参考图9，描绘了根据实施例的包括参考图8描述的半导体封装100中的多个半导体封装100 的组件200。组件200包括电路载体202，其可以是PCB、DCB基板、AMB基板等。半导体封装 100中的每一个安装在电路载体202上，并且封装引线104被插入到电路载体202中相应尺寸的插 座中。组件200包括连接到每个半导体封装100的连接片114的母线204。在该示例中，母线204 可以被配置为向每个半导体封装100提供固定电势，例如，诸如GND的参考电势。此外，母线204 被配置为吸热器件，因为它是被附接到连接片114的导电结构，而连接片114又连接到封装管芯焊 盘(例如，如下文将说明的)。同时，电路载体202可以经由第一和第二封装引线108、110向每个 半导体封装100提供固定电势，例如，诸如500V、100V等的电源电势。组件200还包括散热器203。 散热器203接触半导体封装100中的每一个的第一管芯焊盘150，以便在操作期间吸走热量。可以 提供额外的散热器来接触半导体封装中的每一个的第二管芯焊盘152，以获得进一步的冷却能力。
参考图10，描绘了根据实施例的用于形成参考图8所述的半导体封装100的选定处理步骤。 除了下面参考图10讨论的步骤之外，图10的处理步骤可以包括用于形成本文描述的半导体封装100 的处理步骤中的任何处理步骤，除了与参考图10的讨论不一致的地方。
参考图10A，提供第一和第二引线框架条160、162。在这种情况下，第一和第二引线框架条 160、162具有相同的管芯焊盘和引线框架配置。也就是说，从第一和第二引线框架条160、162的 平面图视角来看，来自第一单元引线框架164的第一行引线170和第一管芯焊盘150具有与来自第 二单元引线框架162的第二行引线172和第二管芯焊盘152相同的几何形状。此外，第一和第二单 元引线框架164、168均被配置为使得引线被设置在相应单元引线框架的一个横向半部内。也就是说， 引线设置在平行于引线延伸的中心平面174的一侧(如图所示的左侧)。第一和第二单元引线框架 164、168中的至少一个或两个可以具有下沉的配置，其中引线的外侧部分被设置在与它们相关联的 相应管芯焊盘的下方。
在图10的实施例中，第一单元引线框架164均被配置为包括连续地连接到第一管芯焊盘150 的第一平面凸片118，并且第二单元引线框架168均被配置为包括连续地连接到第二管芯焊盘152 的第二平面凸片118。因此，每个第一和第二单元引线框架164、168均包括伸出的夹具结构，该夹 具结构提供如前所述的连接片114的特征。
参考图10B，对第一单元引线框架164上的第一分立晶体管管芯132和第一分立二极管136 执行管芯安装和引线键合步骤。第一分立晶体管管芯132和第一分立二极管136均以与前述类似的 方式被安装在第一管芯焊盘150上。在此情况下，第一分立晶体管管芯132的第二电压阻挡端子142 和第一分立二极管136的阳极端子146(图中未示出)面向第一管芯焊盘150并与之电连接。同时， 第一分立晶体管管芯132的第一电压阻挡端子140和栅极端子144设置在第一分立晶体管管芯132 的背离第一管芯焊盘150的前表面上。类似地，第一分立二极管136的阳极端子146位于第一分立 二极管136的背离第一管芯焊盘150的前表面上。第一分立晶体管管芯132的第一电压阻挡端子140 和第一分立二极管136的阳极端子146通过一组键合线174电连接到来自第一行引线170的引线中 的第一引线143。第一分立晶体管管芯132的栅极端子144通过键合线174电连接到来自第一行引 线170的第二引线145，并且第一分立晶体管管芯132的第一电压阻挡端子140通过键合线174电 连接到来自第一行引线170的引线中的第三引线147。
参考图10C，对第二单元引线框架168上的第二分立晶体管管芯134和第二分立二极管138 执行管芯安装和引线键合步骤。这可以根据参考图10B描述的相同步骤来完成。
参考图10D，其上安装有半导体管芯的第一引线框架条160被置于第一焊接工具180上。如图 所示，第一引线框架条160的包括第一管芯焊盘150和第一平面凸片118的部分被设置在第一焊接 工具180的较低部分上，并且第一行引线170被设置在第一焊接工具180的架板182上。第一引线 框架条160可以以与前述类似的方式使用紧固件固定到第一焊接工具180。可选地，除了用于半导 体管芯和/或引线键合的现有焊料之外，可以提供焊料材料区域178(未示出)，以便在后续步骤中增 强粘附力和电连接性。例如，焊料材料区域178可以设置在第一平面凸片118上。
参考图10E，第二引线框架条162被置于第一引线框架条160之上的第一焊接工具180上。第 二框架条被布置成使得第一和第二管芯焊盘150、152彼此相对，并且半导体管芯的前表面以与前述 类似的方式彼此相对。与前面的实施例不同，没有夹具介于半导体管芯之间。第一引线框架条160 的几何形状和第二引线框架条162的几何形状产生如下布置。来自第一引线框架条160的第一平面 凸片118与来自第二引线框架条162的第一平面凸片118对准并且齐平。此外，来自第一引线框架 条160的第一行引线170与来自第二引线框架条162的第二行引线172并排布置，从而形成单行六 条引线。可选地，来自第一行引线170的第一引线143可以与来自第二行引线172的第一引线143 相接触，从而形成彼此电连接的两条引线。替代地，这些引线可以保持分离。
在以上述方式将第二引线框架条162置于第一引线框架条160之上的第一焊接工具180上后， 可以执行焊料回流步骤以使任何焊料(如有)回流。结果，产生了参考图8描述的半导体封装100 的电连接。由第一引线框架条160的第一平面凸片118和第二引线框架条162的第二平面凸片118 形成的复合连接片对应于连接片114，来自第一行引线170的第一引线143对应于第一封装引线108， 来自第二行引线172的第一引线143对应于第二封装引线110，来自第一行引线170的第二引线145 对应于第三封装引线110，来自第一行引线170的第三引线147对应于第四封装引线198，来自第二 行引线172的第二引线145对应于第五封装引线200，来自第二行引线172的第三引线147对应于 第六封装引线201。
参考图10F，执行模制工艺，从而以与前述类似的方式形成半导体封装100的包封体102。
参考图11，描绘了根据另一个实施例的包括多个分立晶体管管芯的半导体封装100。参考图 11A，除了已经省略了第二分立二极管管芯138之外，半导体封装100的等效电路与参考图8A描述 的示意图相同，使得半导体封装100仅包括第一分立二极管管芯136。因此，第一分立二极管管芯 136容纳完全反向的传导电流。如下文所将证明的，这种配置对于节省管芯焊盘面积可能是优选的。
参考图11B和图11C，半导体封装100包括从包封体102的第一外侧面106伸出的六条封装 引线104，即，第一封装引线108、第二封装引线110、第三封装引线112、第四封装引线198、第五 封装引线200和第六封装引线201，并且包括从包封体102的第二外侧面116伸出的连接片114。除 了省略了第二分立二极管管芯138之外，连接片114以及第一、第二、第三、第四、第五和第六封 装引线108、110、112、198、200、201可以均具有与参考图8描述的半导体封装100的相应描述的 元件相同的连接。
与前述实施例不同，在该实施例中，半导体封装100包括单个第一管芯焊盘150。如将在以下 关于用于形成半导体封装100的方法的讨论中所展示的，第一和第二分立晶体管管芯132、134和分 立二极管管芯136中的每一个安装在单个管芯焊盘上。如前所述，第一管芯焊盘150的外表面154 从包封体102的第三外侧面暴露。如图11C所示，包封体102的第四外侧面不包括暴露的管芯焊盘。 因此，半导体封装100具有单侧冷却配置，其中可以经由包含第一管芯焊盘150的外表面154的散 热器来吸走热量。
参考图12，描绘了根据实施例的用于形成参考图11所述的半导体封装100的选定处理步骤。 除了下面参考图12讨论的步骤之外，图12的处理步骤可以包括用于形成本文描述的半导体封装100 的处理步骤中的任何处理步骤，除了与参考图12的讨论不一致的地方。
参考图12A，提供第一引线框架条160。第一引线框架条160包括多个单元引线框架，其中每 个单元引线框架包括第一管芯焊盘150和均从第一管芯焊盘150延伸出的第一行引线170。第一行 引线170总共包括六条引线，第一和第二引线143、145位于第一行引线170内的中心位置，并且比 外侧引线宽。来自第一行引线170的第三和第四引线147、149设置在第一和第二引线143、145的 一侧上，并且来自第一行引线170的第五和第六引线151、153设置在第一和第二引线的第二侧上。 单元引线框架还包括具有与前述类似配置的被连续地连接到第一管芯焊盘150的平面凸片118和穿 孔120。第一引线框架条160可以由双规格金属片提供，例如，如图12B所示，其包括较厚的中心 部分和较薄的外侧部分。较厚的中心部分可以对应于第一管芯焊盘150，而较薄的外侧部分可以对 应于第一行引线170和平面凸片118。
参考图12C，执行管芯安装和引线键合步骤。第一和第二分立晶体管管芯132、134以及第一 分立二极管管芯136中的每一个以与前述类似的方式被安装在第一管芯焊盘150上。第一和第二分 立晶体管管芯132、134以及第一分立二极管管芯136可以具有与前面参考图10描述的相同的端子 布置。第一和第二分立晶体管管芯132、134和第一分立二极管管芯136的各个端子的电连接可以通 过键合线174以与前面参考图10所述类似的方式实现。
参考图12D，执行模制工艺，从而以与前述类似的方式形成半导体封装100的包封体102。
参考图13，描绘了根据实施例的包括单个开关器件的半导体封装100。参考图13A，除了已经 省略了第二分立晶体管管芯134和与第二分立晶体管管芯134相关联的对应端子(即第二控制端子 194和第二感测端子196)之外，半导体封装100的等效电路与参考图13A描述的示意图相同。因 此，该电路利用单个第一分立晶体管管芯132来控制负载电压和操作电流。
参考图13B，半导体封装100包括从包封体102的第一外侧面106伸出的五条封装引线104， 即，第一封装引线108、第二封装引线110、第三封装引线112、第四封装引线198和第五封装引线 200，并且包括从包封体102的第二外侧面116伸出的连接片114。半导体封装100可以与参考图13A 描述的电路具有以下对应关系。连接片114可以对应于第二负载端子124，第一、第二和第三封装 引线108、110、112可以均对应于第一负载端子122，第四封装引线198可以对应于第一控制端子 126，并且第五封装引线200可以对应于第一感测端子130。
参考图14，描绘了根据实施例的用于形成参考图13所述的半导体封装100的选定处理步骤。 除了下面参考图14讨论的步骤之外，图14的处理步骤可以包括用于形成本文描述的半导体封装100 的处理步骤中的任何处理步骤，除了与参考图14的讨论不一致的地方。
参考图14A，提供第一引线框架条160。第一引线框架条160包括多个单元引线框架，其中每 个单元引线框架包括第一管芯焊盘150和均从第一管芯焊盘150延伸出的第一行引线170。除了第 一管芯焊盘150的尺寸可以做得更小以反映其上可以安装更少管芯的事实之外，第一引线框架条160 可以具有与参考图12A描述的第一引线框架条160相同的基本配置。
参考图14B，执行管芯安装和引线键合步骤。第一分立晶体管管芯132和第一分立二极管管芯 136以与前述类似的方式被安装在第一管芯焊盘150上。第一分立晶体管管芯132和第一分立二极 管管芯136可以具有与前面参考图11和图13描述的相同的端子布置。除了省略了到第二分立二极 管管芯138的连接之外，第一和第二分立晶体管管芯132、134以及第一分立二极管管芯136的各个 端子的电连接可以通过键合线174以与前面参考图12描述的方式类似的方式实现。如图所示，第一 引线框架条160可以被配置为包括公共着陆焊盘，该公共着陆焊盘与来自第一行引线170的第一、 第二和第三引线143、145、147中的每一个连接，使得第一、第二和第三封装引线108、110、112 均彼此连接。
参考图14C，执行模制工艺，从而以与前述类似的方式形成半导体封装100的包封体102。
本文描述了包括一个或多个半导体管芯的半导体封装的实施例。一般而言，半导体封装的一 个或多个半导体管芯可以具有多种器件配置。这些器件配置的示例包括诸如晶体管或二极管的分立 器件，以及诸如逻辑器件、控制器、传感器等的集成器件。这些器件可以由IV型半导体技术(例如 硅、硅锗、碳化硅等)和III-V型半导体技术(例如氮化镓、砷化镓等)制成。这些器件可以被配置 为垂直器件，其中导电路径在设置在主表面上的第一负载端子和设置在与主表面相对的后表面上的 第二负载端子之间垂直延伸。这些器件可以被配置为横向器件，其中管芯的每个端子被设置在单个 主表面上，并且该器件被配置为在平行于该主表面的横向方向上导电。
虽然上述实施例涉及被配置为分立功率晶体管的半导体封装，但本文所述的结构、方法和概 念更普遍地适用于各种不同的封装类型。特别地，本文描述的结构、方法和概念可以应用于多管芯 半导体封装、具有分离管芯焊盘的半导体封装、被配置作为功率转换器电路(例如半桥或升压转换 器)的半导体封装、整流桥、或者六封装配置。
诸如“之下”、“下方”、“下部”、“之上”、“上方”等空间相关术语用于便于描述，以解释一 个元件相对于第二个元件的定位。这些术语包括旨在除了与图中所示那些不同的取向之外的器件的 不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨 在进行限制。在整个说明书中，相似的术语指代相似的元件。
如本文所用的，术语“具有”、“含有”、“包含”、“包括”等为开放式术语，其指示存在所述 元件或特征，但不排除额外的元件或特征。冠词“一”和“所述”旨在包括复数和单数，除非上下 文中另有明确说明。
在上述说明中，参考了附图。附图构成了说明书的一部分，并且通过图示的方式示出了其中 可以实践本发明的具体实施例。应当理解，除非特别指出，否则本文描述的各种实施例的特征可以 彼此组合。
考虑到上述变化和应用范围，应当理解本发明不受前述描述的限制，也不受附图的限制。相 反地，本发明仅由所附权利要求及其法律等同物限定。

Claims (21)

1.一种制造半导体封装的方法，所述方法包括：
提供第一引线框架，所述第一引线框架包括第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；
提供连接片；
将第一半导体管芯安装在所述第一管芯焊盘上，所述第一半导体管芯包括设置在所述第一半导体管芯的前表面上的第一电压阻挡端子和设置在所述第一半导体管芯的后表面上的第二电压阻挡端子；
将所述连接片电连接到所述第一半导体管芯的所述第一电压阻挡端子和所述第二电压阻挡端子中的一个；
将来自所述第一行引线的引线中的第一引线电连接到所述第一半导体管芯的所述第一电压阻挡端子和所述第二电压阻挡端子中的与所述第一连接片所电连接到的电压阻挡端子相对的一个；以及
形成电绝缘材料的包封体，所述包封体包封所述第一管芯焊盘和所述第一半导体管芯，
其中，在形成所述包封体之后，所述第一行引线均从所述包封体的第一外侧面伸出，并且所述连接片从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧面相对。
2.根据权利要求1所述的方法，其中，所述连接片包括从所述包封体暴露的平面凸片和所述平面凸片中的穿孔。
3.根据权利要求2所述的方法，还包括：
提供第二半导体管芯，所述第二半导体管芯包括设置在所述第二半导体管芯的前表面上的第一电压阻挡端子和设置在所述第二半导体管芯的后表面上的第二电压阻挡端子；
在形成所述包封体之前，将所述连接片电连接到所述第二半导体管芯的所述第一电压阻挡端子和所述第二电压阻挡端子中的一个，并且
其中，形成所述包封体以包封所述第二半导体管芯。
4.根据权利要求3所述的方法，还包括：
提供第二引线框架，所述第二引线框架包括第二管芯焊盘和均从所述第二管芯焊盘延伸出的第二行引线；
将所述第二半导体管芯安装在所述第二管芯焊盘上；以及
在形成所述包封体之前，将所述第二引线框架布置在所述第一引线框架之上，使得所述第一半导体管芯的前表面面向所述第二半导体管芯的前表面。
5.根据权利要求4所述的方法，其中，所述连接片由与所述第一引线框架和所述第二引线框架分离的夹具框架提供，所述夹具框架包括所述平面凸片和金属夹具段，所述金属夹具段包括在相反方向上从所述金属夹具段延伸出的突起，并且其中，所述方法包括：通过在将所述第二引线框架布置在所述第一引线框架之上之前将所述夹具框架布置在所述第一引线框架之上，将所述连接片电连接到所述第一半导体管芯的所述第一电压阻挡端子和所述第二半导体管芯的所述第一电压阻挡端子。
6.根据权利要求5所述的方法，其中，来自所述第一行引线的引线中的第一引线经由所述第一管芯焊盘电连接到所述第一半导体管芯的所述第二电压阻挡端子，其中，来自所述第二行引线的引线中的第一引线经由所述第二管芯焊盘电连接到所述第二半导体管芯的所述第二电压阻挡端子，并且其中，所述第二引线框架被布置在所述第一引线框架之上，使得来自所述第一行引线的引线中的所述第一引线与来自所述第二行引线的引线中的所述第一引线对准并且齐平。
7.根据权利要求6所述的方法，其中，所述第二引线框架的几何形状使得当所述第二引线框架被布置在所述第一引线框架之上时，来自所述第一行引线的引线中的每一条引线与来自所述第二行引线的引线中的相应一条引线对准并且齐平。
8.根据权利要求6所述的方法，其中，所述第二引线框架的几何形状使得当所述第二引线框架被布置在所述第一引线框架之上时，来自所述第一行引线的引线中的第二引线和第三引线在来自所述第二行引线的引线中的第二引线和第三引线之间相互交错。
9.根据权利要求4所述的方法，其中，所述第一引线框架包括被连续地连接到所述第一管芯焊盘的第一平面凸片，其中，所述第二引线框架包括被连续地连接到所述第二管芯焊盘的第二平面凸片，并且其中，将所述第二引线框架布置在所述第一引线框架之上包括将所述第一引线框架和所述第二引线框架布置为使得所述第一平面凸片与所述第二平面凸片对准并且齐平，并且其中，所述第一平面凸片和所述第二平面凸片共同形成所述连接片。
10.根据权利要求9所述的方法，其中，所述第二引线框架的几何形状使得当所述第二引线框架布置在所述第一引线框架之上时，所述第一行引线和所述第二行引线彼此并排布置。
11.根据权利要求3所述的方法，其中，所述第一引线框架包括作为被连续地连接到所述第一管芯焊盘的结构的所述连接片，并且其中，所述第二半导体管芯安装在与所述第一半导体管芯相邻的所述第一管芯焊盘上，并且其中，所述第一半导体管芯和所述第二半导体管芯的第二电压阻挡端子经由所述第一管芯焊盘电连接到所述连接片。
12.根据权利要求1所述的方法，其中，所述连接片电连接到所述第一半导体管芯的所述第一电压阻挡端子，并且其中，电连接所述连接片包括提供与所述第一引线框架分离的夹具框架。
13.根据权利要求1所述的方法，其中，所述连接片电连接到所述第一半导体管芯的所述第二电压阻挡端子，并且其中，电连接来自所述第一行引线的引线中的所述第一引线包括将所述第一半导体管芯的所述第一电压阻挡端子引线键合到来自所述第一行引线的引线中的所述第一引线。
14.一种制造半导体封装的方法，所述方法包括：
提供第一引线框架，所述第一引线框架包括第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；
提供第一分立晶体管管芯；
提供连接片，所述连接片包括平面凸片和所述平面凸片中的穿孔；
形成电绝缘材料的包封体，所述包封体包封所述第一管芯焊盘和所述第一分立晶体管管芯，
其中，在形成所述包封体之后，所述第一行引线均从所述包封体的第一外侧面伸出，并且所述连接片从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧面相对，
其中，所述第一分立晶体管管芯是MOSFET管芯或IGBT管芯，并且
其中，在所述第一分立晶体管管芯是IGBT管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的发射极端子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的集电极端子，或者
其中，在第一分立晶体管管芯是MOSFET管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的源极端子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的漏极端子。
15.根据权利要求14所述的方法，还包括提供第二分立晶体管管芯，其中，所述第二分立晶体管管芯是MOSFET管芯或IGBT管芯，其中，在所述第二分立晶体管管芯是IGBT管芯的情况下，所述连接片电连接到所述第二分立晶体管管芯的发射极端子，并且来自所述第一行引线的引线中的所述第一引线电连接到所述第二分立晶体管管芯的集电极端子，或者其中，在所述第二分立晶体管管芯是MOSFET管芯的情况下，所述连接片电连接到所述第二分立晶体管管芯的源极端子，并且来自所述第一行引线的引线中的所述第一引线电连接到所述第二分立晶体管管芯的漏极端子。
16.根据权利要求15所述的方法，还包括提供第二引线框架，所述第二引线框架包括第二管芯焊盘和均从所述第二管芯焊盘延伸出的第二行引线，其中，所述方法包括：将所述第一分立晶体管管芯安装在所述第一管芯焊盘上，并且将所述第二分立晶体管管芯安装在所述第二管芯焊盘上，其中，在形成所述包封体之前，所述第一引线框架和所述第二引线框架被布置成使得所述第一分立晶体管管芯和所述第二分立晶体管管芯彼此相对，并且其中，在形成所述包封体之后，所述第一管芯焊盘和所述第二管芯焊盘的外表面分别从所述包封体的第三外侧面和第四外侧面暴露，所述第三外侧面和所述第四外侧面彼此相对。
17.根据权利要求15所述的方法，其中，所述第二分立晶体管管芯安装在所述第一管芯焊盘上。
18.一种制造半导体封装的方法，所述方法包括：
提供第一引线框架，所述第一引线框架包括第一管芯焊盘和均从所述第一管芯焊盘延伸出的第一行引线；
提供第一分立晶体管管芯；
提供连接片，所述连接片包括平面凸片和所述平面凸片中的穿孔；
形成电绝缘材料的包封体，所述包封体包封所述第一管芯焊盘和所述第一分立晶体管管芯，
其中，在形成所述包封体之后，所述第一行引线均从所述包封体的第一外侧面伸出，并且所述连接片从所述包封体的第二外侧面伸出，所述第二外侧面与所述第一外侧面相对，
其中，所述第一分立晶体管管芯是MOSFET管芯或IGBT管芯，并且
其中，在所述第一分立晶体管管芯是MOSFET管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的漏极端子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的源极端子，或者
其中，在所述第一分立晶体管管芯是IGBT管芯的情况下，所述连接片电连接到所述第一分立晶体管管芯的集电极端子，并且来自所述第一行引线的引线中的第一引线电连接到所述第一分立晶体管管芯的漏极端子。
19.根据权利要求18所述的方法，还包括提供第二分立晶体管管芯，其中，所述第二分立晶体管管芯是MOSFET管芯或IGBT管芯，
其中，在所述第二分立晶体管管芯是IGBT管芯的情况下，所述连接片电连接到所述第二分立晶体管管芯的集电极端子，并且来自所述第一行引线的引线中的所述第一引线电连接到所述第二分立晶体管管芯的发射极端子，其中，在第二分立晶体管管芯是MOSFET管芯的情况下，所述连接片电连接到所述第二分立晶体管管芯的漏极端子，并且来自所述第一行引线的引线中的所述第一引线电连接到所述第二分立晶体管管芯的源极端子。
20.根据权利要求19所述的方法，还包括提供第二引线框架，所述第二引线框架包括第二管芯焊盘和均从所述第二管芯焊盘延伸出的第二行引线，其中，所述第一半导体管芯安装在所述第一管芯焊盘上，其中，所述第二分立晶体管管芯安装在所述第二管芯焊盘上，其中，在形成所述包封体之前，所述第一引线框架和所述第二引线框架被布置成使得所述第一分立晶体管管芯和所述第二分立晶体管管芯彼此相对，并且其中，在形成所述包封体之后，所述第一管芯焊盘和所述第二管芯焊盘的外表面分别从所述包封体的第三外侧面和第四外侧面暴露，所述第三外侧面和所述第四外侧面彼此相对。
21.根据权利要求19所述的方法，其中，所述第二分立晶体管管芯安装在所述第一管芯焊盘上。
CN202210544397.5A 2021-05-20 2022-05-18 形成具有连接片的半导体封装的方法 Pending CN115376939A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/325,727 2021-05-20
US17/325,727 US20220375832A1 (en) 2021-05-20 2021-05-20 Method of Forming a Semiconductor Package with Connection Lug
US17/325,422 US11728250B2 (en) 2021-05-20 2021-05-20 Semiconductor package with connection lug
US17/325,422 2021-05-20

Publications (1)

Publication Number Publication Date
CN115376939A true CN115376939A (zh) 2022-11-22

Family

ID=81850828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210544397.5A Pending CN115376939A (zh) 2021-05-20 2022-05-18 形成具有连接片的半导体封装的方法

Country Status (2)

Country Link
EP (1) EP4092731A1 (zh)
CN (1) CN115376939A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
JP5845336B2 (ja) * 2012-03-07 2016-01-20 トヨタ自動車株式会社 半導体装置及びその製造方法
US9041172B1 (en) * 2013-12-13 2015-05-26 Alpha & Omega Semiconductor, Inc. Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
EP3584832A1 (en) * 2018-06-20 2019-12-25 Nexperia B.V. A lead frame assembly for a semiconductor device

Also Published As

Publication number Publication date
EP4092731A1 (en) 2022-11-23

Similar Documents

Publication Publication Date Title
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US7800208B2 (en) Device with a plurality of semiconductor chips
US8629467B2 (en) Semiconductor device
US7443014B2 (en) Electronic module and method of assembling the same
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US8410590B2 (en) Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
CN113496977B (zh) 共源共栅半导体装置和制造方法
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
EP3975244A1 (en) Semiconductor package and method of manufacturing a semiconductor package
EP4092731A1 (en) Method of forming a semiconductor package with connection lug
US11728250B2 (en) Semiconductor package with connection lug
CN114203659A (zh) 多层互连带
US20220375832A1 (en) Method of Forming a Semiconductor Package with Connection Lug
CN110364499B (zh) 多封装顶侧冷却
CN216871961U (zh) 半导体装置
EP3790047B1 (en) Multi-chip-package
US20230245942A1 (en) Semiconductor device package with integral heat slug
US20230052830A1 (en) Power circuit module
US20230088833A1 (en) Semiconductor package and lead frame with enhanced device isolation
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
US20230015323A1 (en) Semiconductor package with topside cooling
CN111554666A (zh) 功率半导体器件封装件
CN111987050A (zh) 具有节省空间的引线和管芯焊盘设计的半导体封装
CN114446916A (zh) 三层级互连夹

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination