CN111554666A - 功率半导体器件封装件 - Google Patents

功率半导体器件封装件 Download PDF

Info

Publication number
CN111554666A
CN111554666A CN202010011859.8A CN202010011859A CN111554666A CN 111554666 A CN111554666 A CN 111554666A CN 202010011859 A CN202010011859 A CN 202010011859A CN 111554666 A CN111554666 A CN 111554666A
Authority
CN
China
Prior art keywords
substrate
leadframe
semiconductor die
coupled
direct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010011859.8A
Other languages
English (en)
Inventor
T·马尔多
李根赫
J·蒂萨艾尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/513,437 external-priority patent/US11222832B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111554666A publication Critical patent/CN111554666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明题为“功率半导体器件封装件”。在总体方面，半导体器件封装件可以包括引线框。半导体器件封装件还可以包括与引线框的第一部分的第一侧耦接的第一半导体管芯以及与引线框的第一部分的第二侧耦接的第二半导体管芯。半导体器件封装件还可以包括与第一半导体管芯的第二侧耦接的第一衬底。该第一衬底可以进一步与引线框的第二部分的第一侧以及引线框的第三部分的第一侧耦接。半导体器件封装件还可以进一步包括与第二半导体管芯的第二侧耦接的第二衬底。该第二衬底可以进一步与引线框的第二部分的第二侧以及引线框的第三部分的第二侧耦接。

Description

功率半导体器件封装件
技术领域
本说明书涉及半导体器件封装件设备。更具体地，本说明书涉及包括具有隔离的(例如，电隔离的)双面冷却的多个半导体管芯的半导体器件封装件。
背景技术
功率半导体器件(例如，用于电动车辆(EV)和/或混合动力电动车辆(HEV)的功率半导体器件)的趋势是电压更高、功率更高的器件，诸如在碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)等中实施的功率半导体器件。例如在EV和/或HEV汽车市场中。例如，趋势是将这样的功率半导体器件用于动力传动系统逆变器、直流-直流(DC-DC)转换器和/或车载充电器(OBC)。因为这样的器件的功率容量可以是硅器件的10倍(或更多倍)，所以这种趋势带来了某些挑战，诸如制造可以允许更高的电流/功率额定值、提供足够低的阻抗(例如，电感)以及具有高散热性能的半导体器件封装件。
发明内容
在总体方面，一种设备可以包括具有第一部分、第二部分和第三部分的引线框。该设备还可以包括第一半导体管芯，该第一半导体管芯具有与引线框的第一部分的第一侧耦接的第一侧以及第二半导体管芯，该第二半导体管芯具有与引线框的第一部分的第二侧耦接的第一侧。该设备可以进一步包括第一衬底，该第一衬底具有与第一半导体管芯的第二侧耦接的第一侧。第一衬底的第一侧可以进一步与引线框的第二部分的第一侧和引线框的第三部分的第一侧耦接。该设备还可以进一步第二衬底，该第二衬底具有与第二半导体管芯的第二侧耦接的第一侧。第二衬底的第一侧可以进一步与引线框的第二部分的第二侧以及引线框的第三部分的第二侧耦接。
在另一总体方面，一种设备可以包括第一直接接合金属(direct bonded-metal，DBM)衬底和以倒装芯片方式安装在第一DBM衬底上的第一半导体管芯。该设备还可以包括第二DBM衬底和以倒装芯片方式安装在第二DBM衬底上的第二半导体管芯。该设备可以进一步包括引线框，该引线框具有包括管芯附接盘(die attach paddle，DAP)的第一部分、第二部分和第三部分。第一半导体管芯可以与DAP的第一侧耦接。第二半导体管芯可以与DAP的第二侧耦接。第一DBM衬底可以与引线框的第二部分的第一侧和引线框的第三部分的第一侧耦接。第二DBM衬底可以经由第一间隔件与引线框的第二部分的第二侧耦接，并且经由第二间隔件与引线框的第三部分的第二侧耦接。
在另一总体方面，一种方法可以包括构造第一子组件，该方法包括：将第一半导体管芯的第一侧与第一直接接合金属(DBM)衬底耦接；将第一半导体管芯的第二侧与第一引线框部分的第一侧耦接；将第一DBM衬底与第二引线框部分的第一侧耦接；以及将第一DBM衬底与第三引线框部分的第二侧耦接。该方法还可以包括构造第二子组件，包括：将第二半导体管芯的第一侧与第二DBM衬底耦接；将第一间隔件与第二DBM衬底耦接；以及将第二间隔件与第二DBM衬底耦接。该方法还可以进一步包括通过将第二子组件与第一子组件耦接来构造组件，包括：将第二半导体管芯的第二侧与第一引线框部分的第二侧耦接；将第一间隔件与第二引线框部分的第二侧耦接；以及将第二间隔件与第三引线框部分的第二侧耦接。
附图说明
图1是示出根据实施方式的半导体器件封装件的图。
图2是示出可以在图1的半导体器件封装件中实施的电路的示意图。
图3是示出根据实施方式的图1的半导体器件封装件的剖视图的图。
图4是示出根据实施方式的包括在诸如图1的半导体器件封装件的半导体器件封装件中的衬底的接合金属图案的图。
图5是示出根据实施方式的包括在诸如图1的半导体器件封装件的半导体器件封装件中的另一衬底的接合金属图案的方面的图。
图6A至图6B是示出可以在本文描述的半导体器件封装件中实施的功率半导体管芯的图。
图7A至图7C是示出根据实施方式的可以包括在半导体器件封装件中的直接接合金属(DBM)衬底的各种视图的图。
图8是示出根据实施方式的包括可以被包括在半导体器件封装件中的多个引线框的引线框带的图。
图9是示出根据实施方式的与印刷电路板耦接的半导体器件封装件的图。
图10是示出根据实施方式的生产诸如本文所述的半导体器件封装件的半导体器件封装件的方法的图。
具体实施方式
本公开针对可以解决与朝向功率更高的半导体器件的趋势相关联的挑战的半导体器件封装件(以及相关联的制造方法)的实施方式。例如，本文描述的方法可以解决上面讨论的挑战，例如，可以提供允许更高的电流/功率额定值、提供足够低的电阻抗(例如，电感)以及具有高散热能力的半导体器件封装件。例如，本文描述的方法可以提供在单个半导体器件封装件中实施多个(例如，并联连接)的功率半导体器件(例如，功率晶体管)。本文描述的方法还允许双面冷却，这可以改善散热性能。
此外，本文描述的方法可以提供半导体器件封装件中的衬底(例如，多个衬底)之间的电隔离。这种电隔离可以诸如为高电压应用中的印刷电路板布局提供某些优点。例如，在一些实施方式中，这样的电隔离可以例如通过允许在其他器件的相关联电路板上更接近本文描述的半导体器件封装件中实施的高电压器件而允许更有效的印刷电路板布局。
与功率半导体器件的当前实施方式相比，本文描述的方法可以为高电压应用提供具有低阻抗(例如，电感等)和更长的爬电距离的紧凑封装件解决方案。在一些实施方式中，爬电距离可以指的是连接到电接地的信号引线与连接到高电压电源(例如，400V或更高)的信号引线之间的最短距离，其中这种爬电距离是当半导体器件封装件耦接到(安装、固定、焊接到等)印刷电路板(PCB)时在这样的信号引线的电连接之间测量的。更长的爬电距离可以是有益的，因为它可以防止连接高电压的引脚和连接接地的引脚之间的电流泄漏(电流蠕变)和/或电弧。例如，在一些实施方式中，爬电距离可以是连接到功率金属氧化物半导体场效应晶体管(MOSFET)的漏极端子的(多个)信号引线和连接到MOSFET的源极端子的(多个)信号引线之间的最短距离。
图1是示出根据实施方式的半导体器件封装件(封装)100的图。出于说明和讨论的目的，在图1中，示出了封装件100的在示例实施方式中可能不可见的方面，诸如可以设置在封装件100内部(例如，在模塑料内)的元件。图1还包括剖面线3-3，该剖面线在示例实施方式中可以对应于图3所示的剖视图。
在附图中，使用相似的附图标记指示用于所示示例实施方式的相似或类似的元件。然而，在一些实施方式中，这些元件的变体是可能的。例如，不同的衬底布局(例如，接合金属)布局是可能的，不同的引线框配置是可能的，可以在封装件100中实施不同的功率半导体器件，封装件100可以包括附加的半导体管芯(例如，与封装件100中包括的两个功率半导体晶体管中的每个并联连接的相应二极管)等。
如图1所示，封装件100可以包括具有多个部分110a、110b、110c和110d的引线框。部分110a至110d可以被统称为引线框110。如图1所示，引线框110的每个部分可以包括一个或多个信号引线(例如，信号引线等)。例如，在本示例中，引线框部分110a包括五(5)个信号引线，引线框部分110b包括三(3)个信号引线，并且引线框部分110c和110d各自分别包括一(1)个信号引脚。在一些实施方式中，引线框110可以包括附加或更少的部分。在一些实施方式中，引线框部分110a至110d中的一个或多个可以包括不同数量的引脚。
在图1的示例实施方式中，引线框部分110a可以包括管芯附接盘(DAP)，诸如例如图3所示，其中将第一功率半导体器件(例如，第一半导体管芯上包括的第一MOSFET)可以与DAP的第一侧耦接(电耦接、焊接等)，并且第二功率半导体器件(例如，第一半导体管芯上包括的第二MOSFET)可以与DAP的第二侧(与第一侧相对)耦接(电耦接、焊接等)。在一些实施方式中，DAP可以用作第一MOSFET和第二MOSFET的公共漏极端子，诸如图2所示的电路200中的端子210a。
同样如图1所示，封装件100还可以包括衬底120，该衬底与第一功率半导体器件(例如，与第一MOSFET的源极、第一MOSFET的栅极和/或第一MOSFET的源极感测端子)耦接(电耦接)。在一些实施方式中，诸如在示例器件100中，衬底120还可以提供第一MOSFET与引线框部分110b、110c和110d之间的电连接。例如，在一些实施方式中，衬底120可以提供第一MOSFET的源极与引线框部分110b之间的电连接、第一MOSFET的栅极与引线框部分110c之间的电连接以及引线框部分110d和第一MOSFET的源极(例如，作为源极感测端子)之间的电连接。
在一些实施方式中，衬底120可以是直接接合金属(DBM)衬底，诸如直接接合铜(direct-bonded copper，DBC)衬底。如图1所示，衬底120可以包括通过封装件100的模塑料130暴露的金属图案125。在一些实施方式中，散热器可以与金属图案125耦接而为封装件100提供散热(例如，消散由封装件100中实施的功率半导体器件产生的热)。
尽管未在图1中示出，但是封装件100可以包括与第二功率半导体器件电耦接的第二衬底(例如，类似于以上讨论的衬底120和第一功率半导体器件)。例如，第二功率半导体器件可以是第二MOSFET，并且第二衬底可以提供第二MOSFET的源极和引线框部分110b之间的电连接，提供第二MOSFET的栅极和引线框部分110c之间的电连接，并且提供引线框部分110d和源MOSFET的源极(例如，作为源极感测端子)之间的电连接。在本示例中，引线框部分110b可以用作第一MOSFET和第二MOSFET的公共源极端子，引线框部分110c可以用作第一MOSFET和第二MOSFET的公共栅极端子，并且引线框部分110d可以用作第一MOSFET和第二MOSFET的公共源极感测端子。在本示例中，第二衬底还可以包括类似于金属图案125的金属图案，以促进从封装件100的相对侧(例如，与图1所示的视图相对)的有效散热。因此，封装件100可以被称为实施双面冷却。在一些实施方式中，这种第二衬底的金属图案可以与在其上实施封装件100的印刷电路板(PCB)的电源图案(例如，电源平面)(诸如接地平面)耦接(例如，焊接到该电源图案)(诸如图9所示)。
图2是示出可以在图1的半导体器件封装件中实施的电路200的示意图。如图2所示，电路200可以包括端子210a、210b、210c和210d，第一功率半导体器件(例如，MOSFET)240和第二功率半导体器件(例如，MOSFET)250。虽然图2中的功率半导体器件240和250通过示例的方式作为MOSFET器件被示出，但是在一些实施方式中，第一功率半导体器件240可以包括二极管、绝缘栅双极晶体管(IGBT)、双极晶体管和/或MOSFET器件。类似地，第二功率半导体器件250可以包括二极管、绝缘栅双极晶体管(IGBT)、双极晶体管和/或MOSFET器件。
在一些实施方式中，功率半导体器件240和250可以在相应的第一半导体管芯和第二半导体管芯上实施，其中每个半导体管芯可以与相应的衬底(例如，相应的DBM衬底)耦接。例如，每个半导体管芯可以各自以倒装芯片方式安装在相应的衬底上。在本示例中，每个半导体管芯也可以与引线框部分(例如，以上讨论的引线框100的部分110a)的DAP盘的相应侧耦接。
如图2所示，在电路200中，端子210a至210d各自对于功率半导体器件240和250二者都是公共的。例如，在图2的示例中，端子210a可以是公共漏极端子，端子210b可以是公共源极端子，端子210c可以是公共栅极端子，并且端子210d可以是公共源极感测端子。在示例实施方式中，端子210a可以由引线框部分110a实施，端子210b可以由引线框部分110b实施，端子210c可以由引线框部分110c实施，并且端子210d可以由引线框部分110d实施。在一些实施方式中(例如，其中功率半导体器件240和250被实施为IGBT)，端子210a可以是公共集电极端子，端子210b可以是公共发射极端子，端子210c可以是公共栅极端子，并且端子210d可以是公共发射极感测端子。在一些实施方式中，可以省略(排除等)发射极感测端子。
图3是示出图1的半导体器件封装件100的示例实施方式的剖视图的图。图3的视图对应于图1中所示的剖面线3-3。在图3的示例和视图中，封装件100包括引线框部分110a、引线框部分110b、DBM衬底120、模塑料130，第一半导体管芯340(例如，实施第一功率半导体器件)和第二半导体管芯350(例如，实施第二功率半导体器件)。出于说明的目的，第一半导体管芯340和第二半导体管芯350将分别描述为实施第一功率MOSFET和第二功率MOSFET。在一些实施方式中，可以通过半导体管芯340和350来实施不同的功率半导体器件。
如图3所示，引线框部分110a和110b(以及未示出的引线框部分110c和110d)可以包括鸥翼型信号引线。这样的信号引线可以为封装件100提供良好的热机械可靠性。例如，这样的鸥翼型引线是柔性的，这可以减少对封装件100的损坏，和/或减少由于封装件100的热循环和/或由于封装件100中包含的材料之间的热膨胀系数不匹配而信号引线与其上设置封装件100的PCB(或另一衬底)或者与封装件耦接或其上设置封装件的相关联的PCB或衬底之间的焊接连接。
如图3所示，引线框部分110a可以包括管芯附接盘(DAP)310。在本示例中，半导体管芯340的第一侧(例如，背侧漏极触点)可以与DAP 310的第一侧耦接(焊接到第一侧等)，并且半导体管芯350的第一侧(例如，背侧漏极触点)可以与DAP 310的第二侧耦接(焊接到第二侧等)。在本示例中，DAP 310(以及引线框部分110a)将用作半导体管芯340和350的MOSFET的公共漏极端子。
如图3所示，在本示例中，封装件100还可以包括导电(例如，铜)间隔件315和第二DBM衬底320。在图3所示的封装件100的示例实施方式中，半导体管芯340的第二侧可以与设置在DBM衬底120的第一侧上的接合金属图案127耦接。类似地，半导体管芯350的第二侧可以与设置在DBM衬底320的第一侧上的接合金属图案327耦接。在本示例中，接合金属图案127和327(其示例在图4、图5和图7B中示出)可以至少部分地提供半导体管芯340和350的源极端子与引线框部分110b之间的相应电连接，半导体管芯340和350的栅极端子与引线框部分110c(未示出)之间的相应电连接以及半导体管芯340和350的源极端子与例如作为公共源极感测端子的引线框部分110d(未示出)之间的相应电连接。如图3所示，间隔件315可以用于将第二衬底与引线框部分110b电耦接。在一些实施方式中，附加的间隔件可以用于将第二衬底与其他相应引线框部分(例如，引线框部分110c和110d)耦接(电耦接)。除了衬底120和320(例如，诸如本文所述的示例衬底)之外，间隔件315(例如，以及附加间隔件)允许半导体管芯340和350连接到单个(例如，多部分)引线框，诸如引线框110。这样的布置可以允许在单个半导体器件封装件(诸如封装件100)或包括单个引线框(诸如引线框110)的其他半导体封装件中实施多个功率半导体器件(例如，诸如图2所示的电路中)的实施。
在图3的示例中，位于与接合金属图案327相对的第二侧上的第二衬底320可以包括接合金属图案325，该接合金属图案类似于DBM衬底120的接合金属图案125通过模塑料130暴露。金属图案125和325可以诸如使用本文所述的方法促进封装件100的双面冷却。取决于特定的实施方式(例如，期望的散热能力)，可以将不同的材料用于衬底120和320。例如，衬底120和320可以包含陶瓷、氮化铝、氮化硅、氧化铝、氧化铍等。进一步地，由于衬底120和320及其相应金属图案125和325的布置，在本示例中，金属图案125与金属图案325电隔离。进一步地，金属图案125和325也与金属图案127和325以及半导体管芯340和350以及引线框110电隔离。如本文所述，诸如相对于PCB布局的效率和/或接近PCB上的封装件100的其他部件，这可以在高电压应用中提供优点。
如图3所示，在本示例中，可以是环氧树脂模塑料或其他模塑料的模塑料130可以包封(完全包封)间隔件315(以及图3中未示出的其他间隔件)、第一半导体管芯340和第二半导体管芯350。如图3进一步所示，对于本示例，模塑料130可以部分地包封(至少部分地包封)引线框110、DBM衬底120和DBM衬底320。例如，引线框110的信号引线(例如，鸥翼形引线)可以延伸到模塑料130的外部，而引线框110的其他部分(包括DAP 310)被包封在模塑料130内。而且，如图3所示，(衬底120的)金属图案125和(衬底320的)金属图案325)通过模塑料暴露，而衬底120和320的其他部分被包封在模塑料130内。
对于本示例，图3还示出了引线框部分110a(例如，MOSFET的公共漏极)和引线框部分110b(例如，MOSFET的公共源极)之间的爬电距离CD。在一些实施方式中，CD可以大于或等于10毫米，大于或等于15毫米，大于或等于30毫米，大于或等于25毫米等。在本示例中，因为多个功率半导体管芯(例如，功率MOSFET)耦接到DAP 310的相对侧，例如，由于半导体管芯340和350的MOSFET漏极触点之间的连接长度和电气路径宽度，封装件100可以具有非常低的电阻抗(电感)。
图4是示出根据实施方式的包括在诸如图1的半导体器件封装件100的半导体器件封装件中的衬底(例如，衬底125)的接合金属图案(例如，接合金属图案127)的图。类似地，图5是示出根据实施方式的包括在诸如图1的半导体器件封装件100的半导体器件封装件中的另一衬底(例如，衬底325)的接合金属图案(例如，接合金属图案327)的图。出于说明和与图1至图3比较的目的，与图1至图3所示的封装件100的元件相对应的附图标记被包括在图4和图5中。然而，不再相对于图4和图5详细讨论那些元件。
如同图1，图4和图5所示的封装件100的方面(例如，图案127和327)可以在示例实施方式中不可见。例如，图案127和327可以设置在封装件100的内部(例如，设置在模塑料130内以及设置在衬底120和320的通过模塑料130暴露的相对侧上)。因此，在封装件100的实施方式中，诸如在图4和图5所示的示例实施方式中，图案127和217将在外部不可见。
图4示出了可以实施在例如图1和3所示的衬底120上的示例性接合金属图案127，而图5示出了可以实施在例如图3所示的衬底320上的示例性接合金属图案327。如同图3的示例，讨论图4和图5的示例，其中第一半导体管芯340和第二半导体管芯350分别实施第一功率MOSFET和第二功率MOSFET。参照图4，图案127包括第一部分127b、第二部分127c和第三部分127d。类似地，参照图5，图案327包括第一部分327b、第二部分327c和第三部分327d。如在图4和图5可以看到的，在一些实施方式中，图案127和327可以具有镜面对称性。这种镜面对称性可以允许在封装件100中使用具有相同布局的半导体管芯340和350，并与引线框部分110b、110c和110b连接，诸如图4和图5所示(例如，以实施电路200)。
例如，在本示例中，图案125和325的部分127b和327b可以与半导体管芯340和350的MOSFET的相应源极连接电耦接，并且也可以(例如，取决于特定实施方式和/或特定衬底和引线框，使用或不使用导电间隔件)电耦接到(焊接到等)引线框部分110b。图案125和325的部分127c和327c可以与半导体管芯340和350的相应栅极连接电耦接，并且也可以(例如，取决于特定实施方式和/或特定衬底和引线框，使用或不使用导电间隔件)电耦接到(焊接到等)引线框部分110c。而且，图案125和325的部分127d和327d可以与半导体管芯340和350的相应源极连接电耦接，并且也可以(例如，取决于特定实施方式和/或特定衬底和引线框，使用或不使用导电间隔件)电耦接到(焊接到等)作为源极感测端子的引线框部分110d。
图6A是示出了可以在本文所述的半导体器件封装件，诸如在封装件100的实施方式中实施的功率半导体管芯600的图。在本示例中，如同上面讨论的示例，半导体管芯600可以包括功率MOSFET器件，并且可以用于实施例如图3至图5的半导体管芯340和350。如图6所示，管芯600可以具有沿着管芯600的一个边缘居中地定位的栅极连接610。管芯600还可以在管芯600的与栅极连接610的相同一侧上包括多个源极连接620，并且管芯600的背侧是漏极触点。如图6B所示，使管芯600倒置导致栅极连接610沿着关于图6A讨论的管芯600的边缘处于相同的相对位置(例如，居中地定位)。通过布置管芯600的源极连接620，使得它们与金属图案127(例如，部分127b和127d)和327(例如，部分327b和327d)适当地对准，具有相同布局的半导体管芯以及镜面对称图案127和327可以用于诸如在本文所述的实施方式中实施封装件100。
图7A至图7C是示出根据实施方式的可以包括在半导体器件封装件中的直接接合金属(DBM)衬底的图。例如，图7A至图7C通过示例的方式示出了图5所示的衬底320的实施方式。如图7A所示，可以将(例如，用于散热的)接合金属图案325设置在衬底320的第一侧上。如图7B所示，金属图案327(包括部分327b、327c和327d)可以设置在衬底320的第二侧上，其中衬底320的第二侧与衬底320的第一侧相对。例如，图7C示出了设置在衬底320的第一侧上的图案325，而图案327设置在衬底320的相对侧上，导致图案325与图案327电隔离。在一些实施方式中，图4的衬底120(以及在封装件100的实施方式中)可以类似地实施，其中衬底120的接合金属图案127与接合金属图案327镜面对称。
图8是示出根据实施方式的包括多个引线框110的引线框带800的图，每个引线框可以被包括在半导体器件封装件(例如，封装件100的实施方式)中。在图8中，虚线框810用于指示诸如在组装制造工艺(诸如图10所示的工艺)中DBM衬底(诸如衬底120和320)和与那些衬底耦接的半导体管芯可以在何处与引线框110耦接。图1和图3至图5所示的引线框110的部分(例如，部分110a至110d)可以同样指示在图8中。然而，在图8中，在引线框110的引线框带800中(例如，在修整和形成之前)示出了引线框110(例如，以限定单独的信号引线和/或形成鸥翼形信号引线)。
图9是示出根据实施方式的与PCB 900耦接的半导体器件封装件(例如，封装件100的实施方式)的图。在图9中，示出了在耦接到(例如，焊接到)PCB 900之后实施图3所示的封装件100。如图9所示，可以使用焊接连接920将信号引线(例如，鸥翼形信号引线)焊接到PCB900。同样如图9所示，衬底320的接合金属图案325可以与PCB 900的PCB电源图案(例如，PCB电源平面)910耦接。在一些实施方式中，PCB电源图案910可以被电接地(例如，可以是PCB900的接地平面)。在本示例中，PCB电源图案910可以改善封装件100的散热，并且连同可以与衬底120的接合金属图案125耦接的散热器一起可以为封装件100提供有效的双面冷却。
图10是示出根据实施方式的生产诸如本文所述的半导体器件封装件的半导体器件封装件的方法1000的图。出于说明的目的，相对于生产如图1和图3至图5所示的封装件100的实施方式来描述方法1000。因此，进一步参照图1和图3至图5描述方法1000。在一些实施方式中，方法1000可以用于生产具有其他配置的半导体器件封装件。在一些实施方式中，可以使用适当的对准工具或夹具来执行方法1000的操作中的一个或多个。进一步地，例如可以使用引线框带800的引线框110一起生产多个半导体器件封装件。
在方法1000中，可以通过操作1105至操作1025来生产第一子组件。进一步地，在方法1000中，可以通过操作1030至1045来生产第二子组件。在操作1050处，可以将两个子组件组合(联结、配对等)以形成单个(集成)组件。
在图10中，可以在操作1005中以衬底120开始生产第一子组件。在操作1010处，可以在衬底120的接合金属图案127上形成焊料印刷图案1012。在一些实施方式中，可以使用高铅(高Pb)含量的焊料膏(例如，铅含量大于85％)、烧结材料或用于将第一半导体管芯340与衬底120耦接的其他导电材料来执行操作1010处的焊料印刷。在操作1015处，可以将半导体管芯340以倒装芯片方式安装在操作1010的焊料印刷上，并且可以执行回流操作以将半导体管芯340与衬底120耦接(电耦接和固定耦接)。
在操作1020处，可以将焊料预成型件或焊膏1022设置在引线框110上(例如，在部分110a至110d上，如图10所示)。在一些实施方式中，操作1020的焊料预成型件或焊膏1022可以包含锡(Sn)-银(Ag)-铜(Cu)焊料(SAC焊料预成型件或膏)。操作1020的焊料预成型件或焊膏1022可以具有比操作1010中使用的焊料、烧结材料或其他材料更低的熔点。当在操作1050处使材料从操作1020(和操作1045)回流以形成集成组件时，熔点的这种差异可以防止材料从操作1010的再次回流。在操作1025处，可以将衬底120和半导体管芯340倒装安装到焊料预成型件或焊膏1022上。
在方法1000中，可以在操作1030处以衬底320开始生产第二子组件。在操作1035处，可以在衬底320的接合金属图案327上形成焊料印刷图案1037。在一些实施方式中，可以使用高铅(高Pb)含量的焊料膏(例如，铅含量大于85％)、烧结材料或用于将第一半导体管芯350与衬底320耦接的其他导电材料来执行操作1030处的焊料印刷(如同操作1010)。在操作1040处，可以将半导体管芯350以倒装芯片方式安装在操作1035的焊料印刷上。进一步地，在操作1040处，可以将(用于在接合金属图案327和引线框部分110b至110d之间形成相应电连接的)间隔件1042放置在操作1035的焊料印刷的相应部分上，并且可以执行回流操作以将半导体管芯350和间隔件1042与衬底320耦接(电耦接和固定耦接)。
在操作1045处，可以将焊料预成型件或焊膏1047设置在管芯350和间隔件1042上。如同操作1020，在一些实施方式中，操作1045的焊料预成型件或焊膏1047可以包括SAC焊料预成型件或焊膏，因此操作1045的焊料预成型件或焊膏1047的熔点低于在操作1035(和操作1010)处使用的焊料、烧结材料或其他材料的熔点。当在操作1050处使材料从操作1020(和操作1045)回流以形成集成组件时，熔点的这种差异可以防止材料从操作1010和1035再次回流。
在操作1050处，可以在方法1000的操作1050中所示的布置中(例如，使用对准夹具)使来自操作1025的子组件和来自操作1045的子组件彼此对准。然后(例如，在操作1020和1045中使用的材料的较低熔点下)可以执行回流操作。在操作1050处的回流可以生产包括以上讨论的两个子组件的集成组件。在操作1060处，可以执行模制操作以将操作1050的集成组件(诸如在方法1000的操作1060中所示)包封在模塑料130(例如，环氧树脂或其他模塑料)中。在操作1065处，可以执行研磨以移除模塑料130的厚度G，例如以暴露衬底120的接合金属图案125。在图10中，对于操作1060和1065，未示出半导体器件封装件100的信号引线。在1065的研磨操作之后，可以在操作1070处执行进一步的操作(例如，切单、清洁、去毛刺、去胶、电测试等)，以完成本示例的半导体器件封装件100的制造。
在总体方面，半导体器件封装件可以包括具有第一部分、第二部分和第三部分的引线框；第一半导体管芯，该第一半导体管芯具有与引线框的第一部分的第一侧耦接的第一侧；以及第二半导体管芯，该第二半导体管芯具有与引线框的第一部分的第二侧耦接的第一侧。半导体器件封装件可以进一步包括第一衬底，该第一衬底具有与第一半导体管芯的第二侧耦接的第一侧，第一衬底的第一侧进一步与引线框的第二部分的第一侧和引线框的第三部分的第一侧耦接；以及第二衬底，该第二衬底具有与第二半导体管芯的第二侧耦接的第一侧，第二衬底的第一侧进一步与引线框的第二部分的第二侧以及引线框的第三部分的第二侧耦接。
实施方式能包括以下特征中的一者或多者。例如，第一半导体管芯可以包括第一功率晶体管器件；并且第二半导体管芯可以包括与第一功率晶体管器件并联电连接的第二功率晶体管器件。
第一功率晶体管器件可以是第一金属氧化物场效应晶体管(MOSFET)；并且第二功率晶体管器件可以是第二MOSFET。引线框的第一部分可以与第一MOSFET的漏极端子和第二MOSFET的漏极端子电耦接。引线框的第二部分可以与第一MOSFET的源极端子和第二MOSFET的源极端子电耦接。引线框的第三部分可以与第一MOSFET的栅极端子和第二MOSFET的栅极端子电耦接。
引线框可以包括第四部分。引线框的第四部分可以与第一MOSFET的源极感测端子和第二MOSFET的源极感测端子电耦接。
第一功率晶体管器件可以是第一绝缘栅双极晶体管(IGBT)；并且第二功率晶体管器件可以是第二IGBT。引线框的第一部分可以与第一IGBT的集电极端子和第二IGBT的漏极端子电耦接。引线框的第二部分可以与第一IGBT的发射极端子和第二IGBT的发射极端子电耦接。引线框的第三部分可以与第一IGBT的栅极端子和第二IGBT的栅极端子电耦接。
第一半导体管芯可以包括第一金属氧化物场效应晶体管(MOSFET)；并且第二半导体管芯包括第二MOSFET。引线框的第一部分可以与第一MOSFET的漏极端子和第二MOSFET的漏极端子电耦接。引线框的第二部分可以经由第一衬底与第一MOSFET的源极端子电耦接，并且可以经由第二衬底和第一间隔件与第二MOSFET的源极端子电耦接。引线框的第三部分可以经由第一衬底与第一MOSFET的栅极端子电耦接，并且可以经由第二衬底和第二间隔件与第二MOSFET的栅极端子电耦接。
引线框可以包括第四部分。引线框的第四部分可以经由第一衬底与第一MOSFET的源极感测端子电耦接，并且可以经由第二基板和第三间隔件与第二MOSFET的源极感测端子电耦接。
在总体方面，半导体器件封装件可以包括第一直接接合金属(DBM)衬底和以倒装芯片方式安装在第一DBM衬底上的第一半导体管芯。半导体器件封装件可以进一步包括第二DBM衬底；以及第二半导体管芯，该第二半导体管芯以倒装芯片方式安装在第二DBM衬底上。半导体器件封装件还可以包括引线框，该引线框具有包括管芯附接盘(DAP)的第一部分、第二部分和第三部分。第一半导体管芯可以与DAP的第一侧耦接。第二半导体管芯可以与DAP的第二侧耦接。第一DBM衬底可以与引线框的第二部分的第一侧和引线框的第三部分的第一侧耦接。第二DBM衬底可以经由第一间隔件与引线框的第二部分的第二侧耦接，并且经由第二间隔件与引线框的第三部分的第二侧耦接。
实施方式能包括以下特征中的一者或多者。例如，第一半导体管芯可以包括第一金属氧化物场效应晶体管(MOSFET)。第二半导体管芯可以包括第二MOSFET。DAP可以与第一MOSFET的漏极端子和第二MOSFET的漏极端子电耦接。引线框的第二部分可以经由第一DBM衬底与第一MOSFET的源极端子电耦接，并经由第二DBM衬底与第二MOSFET的源极端子电耦接。引线框的第三部分可以经由第一DBM衬底与第一MOSFET的栅极端子电耦接，并且经由第二DBM衬底与第二MOSFET的栅极端子电耦接。
引线框可以包括第四部分。引线框的第四部分可以经由第一DBM衬底与第一MOSFET的源极感测端子电耦接，并经由第三间隔件和第二DBM衬底与第二MOSFET的源极感测端子电耦接。
应当理解，在前面的描述中，当元件诸如层、区域或衬底被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，耦接到另一个元件，或电耦合到另一个元件时，该元件可直接在另一个元件上，连接或耦接到另一个元件，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦合到另一个元件或层时，不存在中间元件或层。虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦合到…，但是被示为直接在元件上、直接连接或直接耦合的元件能以此类方式提及。本申请的权利要求书可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下、在…顶部、在…底部等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可以使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (13)

1.一种半导体封装件，包括：
引线框，所述引线框具有第一部分、第二部分和第三部分；
第一半导体管芯，所述第一半导体管芯具有与所述引线框的所述第一部分的第一侧耦接的第一侧；
第二半导体管芯，所述第二半导体管芯具有与所述引线框的所述第一部分的第二侧耦接的第一侧；
第一衬底，所述第一衬底具有与所述第一半导体管芯的第二侧耦接的第一侧，所述第一衬底的所述第一侧还与所述引线框的所述第二部分的第一侧以及所述引线框的所述第三部分的第一侧耦接；和
第二衬底，所述第二衬底具有与所述第二半导体管芯的第二侧耦接的第一侧，所述第二衬底的所述第一侧还与所述引线框的所述第二部分的第二侧以及所述引线框的所述第三部分的第二侧耦接。
2.根据权利要求1所述的半导体器件封装件，其中所述引线框的所述第一部分包括管芯附接盘，
所述第一半导体管芯与所述管芯附接盘的第一侧耦接，并且
所述第二半导体管芯与所述管芯附接盘的第二侧耦接。
3.根据权利要求1所述的半导体器件封装件，其中：
所述第一半导体管芯包括第一功率晶体管器件；并且
所述第二半导体管芯包括第二功率晶体管器件，所述第二功率晶体管器件与所述第一功率晶体管器件并联电连接。
4.根据权利要求1所述的半导体器件封装件，还包括模塑料，所述模塑料：
完全包封所述第一半导体管芯和所述第二半导体管芯；并且
部分包封所述引线框、所述第一衬底和所述第二衬底，
所述引线框包括设置在所述模塑料外部的多个信号引线，
所述第一衬底的第二侧通过所述模塑料暴露，
所述第二衬底的第二侧通过所述模塑料暴露，
所述第一衬底的所述第二侧与所述第一衬底的所述第一侧电隔离，
所述第二衬底的所述第二侧与所述第二衬底的所述第一侧电隔离，并且
所述第一衬底的所述第二侧与所述第二衬底的所述第二侧电隔离。
5.根据权利要求1所述的半导体器件封装件，还包括模塑料，所述模塑料：
完全包封所述第一半导体管芯和所述第二半导体管芯；并且
部分包封所述引线框、所述第一衬底和所述第二衬底，
所述引线框包括设置在所述模塑料外部的多个信号引线，
所述第一衬底的第二侧通过所述模塑料暴露，
所述第二衬底的第二侧通过所述模塑料暴露，并且
所述第一衬底的所述第二侧、所述第二衬底的所述第二侧被配置为消散由所述第一半导体管芯和所述第二半导体管芯产生的热。
6.根据权利要求1所述的半导体器件封装件，其中：
所述引线框的所述第一部分包括沿着所述半导体器件封装件的第一边缘设置的第一多个信号引线，所述第一多个信号引线中的每个信号引线具有相应的电路板接触表面；
所述引线框的所述第二部分包括沿着所述半导体器件封装件的第二边缘设置的第二多个信号引线，所述第二多个信号引线中的每个信号引线具有相应的电路板接触表面；并且
所述第一多个信号引线的相应接触表面中的接触表面与所述第二多个信号引线的相应接触表面中的接触表面之间的最短距离大于10毫米。
7.根据权利要求1所述的半导体器件封装件，其中：
所述第二衬底经由第一间隔件与所述引线框的所述第二部分的所述第二侧耦接；并且
所述第二衬底经由第二间隔件与所述引线框的所述第三部分的所述第二侧耦接。
8.一种半导体器件封装件，包括：
第一直接接合金属衬底；
第一半导体管芯，所述第一半导体管芯以倒装芯片方式安装在所述第一直接接合金属衬底上；
第二直接接合金属衬底；
第二半导体管芯，所述第二半导体管芯以倒装芯片方式安装在所述第二直接接合金属衬底上；和
引线框，所述引线框具有包括管芯附接盘的第一部分、第二部分和第三部分，
所述第一半导体管芯与所述管芯附接盘的第一侧耦接；
所述第二半导体管芯与所述管芯附接盘的第二侧耦接，
所述第一直接接合金属衬底与所述引线框的所述第二部分的第一侧以及所述引线框的所述第三部分的第一侧耦接，并且
所述第二直接接合金属衬底经由第一间隔件与所述引线框的所述第二部分的第二侧耦接，并且经由第二间隔件与所述引线框的所述第三部分的第二侧耦接。
9.根据权利要求8所述的半导体器件封装件，其中：
所述第一直接接合金属衬底是第一直接接合铜衬底；并且
所述第二直接接合金属衬底是第二直接接合铜衬底。
10.根据权利要求8所述的半导体器件封装件，其中：
所述第一半导体管芯以倒装芯片方式安装在所述第一直接接合金属衬底的金属图案上；并且
所述第二半导体管芯以倒装芯片方式安装在所述第二直接接合金属衬底的金属图案上，
所述第二直接接合金属衬底的所述金属图案与所述第一直接接合金属衬底的所述金属图案镜面对称。
11.一种用于生产半导体器件封装件的方法，所述方法包括：
构造第一子组件，包括：
将第一半导体管芯的第一侧与第一直接接合金属衬底耦接；
将所述第一半导体管芯的第二侧与第一引线框部分的第一侧耦接；
将所述第一直接接合金属衬底与第二引线框部分的第一侧耦接；以及
将所述第一直接接合金属衬底与第三引线框部分的第二侧耦接；构造第二子组件，包括：
将第二半导体管芯的第一侧与第二直接接合金属衬底耦接；
将第一间隔件与所述第二直接接合金属衬底耦接；和
将第二间隔件与所述第二直接接合金属衬底耦接；以及
通过将所述第二子组件与所述第一子组件耦接来构造组件，包括：
将所述第二半导体管芯的第二侧与所述第一引线框部分的第二侧耦接；
将所述第一间隔件与所述第二引线框部分的第二侧耦接；以及
将所述第二间隔件与所述第三引线框部分的第二侧耦接。
12.根据权利要求11所述的方法，其中：
所述第一子组件和所述第二子组件各自使用具有第一熔点的第一导电材料构造；
所述第二子组件使用具有小于所述第一熔点的第二熔点的第二导电材料与所述第一子组件耦接；
所述第一导电材料是烧结材料或含铅焊料材料中的一种；并且
所述第二导电材料是无铅焊料材料。
13.根据权利要求11所述的方法，还包括：
用模塑料模制所述组件，使得：
所述第一半导体管芯、所述第二半导体管芯和所述第一直接接合金属衬底被完全包封在所述模塑料中；并且
所述引线框和所述第二直接接合金属衬底被部分包封在所述模塑料中，所述引线框包括至少部分地设置在所述模塑料外部的多个信号引线，并且所述第二直接接合金属衬底的表面暴露在所述模塑料外部；并且
研磨所述模塑料以通过所述模塑料暴露所述第一直接接合金属衬底的表面。
CN202010011859.8A 2019-02-11 2020-01-07 功率半导体器件封装件 Pending CN111554666A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962803709P 2019-02-11 2019-02-11
US62/803,709 2019-02-11
US16/513,437 2019-07-16
US16/513,437 US11222832B2 (en) 2019-02-11 2019-07-16 Power semiconductor device package

Publications (1)

Publication Number Publication Date
CN111554666A true CN111554666A (zh) 2020-08-18

Family

ID=71944617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010011859.8A Pending CN111554666A (zh) 2019-02-11 2020-01-07 功率半导体器件封装件

Country Status (1)

Country Link
CN (1) CN111554666A (zh)

Similar Documents

Publication Publication Date Title
US10128165B2 (en) Package with vertically spaced partially encapsulated contact structures
US11222832B2 (en) Power semiconductor device package
JP4991042B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US11810775B2 (en) High power module package structures
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US10811345B2 (en) Semiconductor device and method of manufacturing the same
US9468087B1 (en) Power module with improved cooling and method for making
JP2007234690A (ja) パワー半導体モジュール
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US10553517B2 (en) High power module semiconductor package with multiple submodules
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
US7229855B2 (en) Process for assembling a double-sided circuit component
CN111554666A (zh) 功率半导体器件封装件
CN112635411A (zh) 具有顶侧或底侧冷却的半导体封装
CN216871961U (zh) 半导体装置
US12040263B2 (en) Semiconductor device with die mounted to an insulating substrate and corresponding method of manufacturing semiconductor devices
US20230245951A1 (en) Semiconductor device
US20240071860A1 (en) High power module package structures
EP4283670A2 (en) Molded power modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination