CN110364499B - 多封装顶侧冷却 - Google Patents

多封装顶侧冷却 Download PDF

Info

Publication number
CN110364499B
CN110364499B CN201910232330.6A CN201910232330A CN110364499B CN 110364499 B CN110364499 B CN 110364499B CN 201910232330 A CN201910232330 A CN 201910232330A CN 110364499 B CN110364499 B CN 110364499B
Authority
CN
China
Prior art keywords
package
die
power semiconductor
load
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910232330.6A
Other languages
English (en)
Other versions
CN110364499A (zh
Inventor
R·奥特伦巴
U·基希纳
M-A·库查克
K·席斯
B·施默尔泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110364499A publication Critical patent/CN110364499A/zh
Application granted granted Critical
Publication of CN110364499B publication Critical patent/CN110364499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种功率半导体装置包括载体和多个封装。每个封装：包封功率半导体管芯，其中管芯具有第一负载端子和第二负载端子，并配置为阻挡施加在负载端子之间的阻断电压并在负载端子之间传导管芯负载电流；具有封装主体，其具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧；引线框架结构，其配置为将封装电气地和机械地耦合到载体，其中封装覆盖区侧面向载体，引线框架结构包括与管芯的第一负载端子电连接的至少一个第一外部端子；顶层，其设置在封装顶侧，并与管芯的第二负载端子电连接。功率半导体装置包括顶部散热器。顶部散热器附接到封装的每个顶层，与封装的每个顶层电接触，且配置为至少传导管芯负载电流的总和。

Description

多封装顶侧冷却
技术领域
本说明书涉及包括设置在载体上的多个封装的功率半导体装置的实施例，涉及具有这种功率半导体装置并配置用于向负载子系统供电的系统的实施例，以及涉及制造功率半导体装置的方法的实施例。特别地，本说明书涉及同时冷却多个封装。
背景技术
现代设备在汽车、消费和工业应用中的许多功能，例如转换电能和驱动电动机或电机，都依赖于功率半导体器件。例如，绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(仅举几例)，已经用于各种应用，包括但不限于电源和功率转换器中的开关。
功率半导体器件通常包括功率半导体管芯，该功率半导体管芯被配置为沿着管芯的两个负载端子之间的负载电流路径传导负载电流。此外，可以例如通过绝缘电极(有时被称为栅电极)来控制负载电流路径。例如，在从例如驱动器接收到相应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻断状态之一。
在制造功率半导体管芯之后，通常例如以允许具有管芯的封装布置在应用内(例如在功率转换器或电源中)的方式将其安装在封装内，例如，使得管芯可以耦合到载体，例如印刷电路板(PCB)。
为此，已知通常被称为表面贴装技术(SMT)的技术，其中该概念通常是指生产电子电路，其中部件直接安装或放置到PCB的表面上。因此，这种部件被称为表面贴装器件(SMD)部件。例如，该技术至少在一些应用领域中已经取代了所谓的过孔技术构造方法，该方法利用引线将部件装配到电路板中的孔中。
通常，SMD部件可以小于其过孔对应物。其可以具有各种类型的短引脚或引线、扁平触点(也被称为“端子焊盘”)、焊球矩阵(例如，所谓的球栅阵列(BGA))，和/或部件的封装主体上的端子。
从文献DE 102015101674A1和DE 102015120396A1中已知SMD封装的示例性配置。这些SMD封装中的每一个包封功率半导体管芯并且具有封装主体，所述封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，其中封装侧壁从封装覆盖区侧延伸到封装顶侧。管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压。每个封装还包括引线框架结构，所述引线框架结构被配置为将封装电气地和机械地耦合到载体，其中封装覆盖区侧面向载体。引线框架结构包括延伸到封装侧壁之外并与管芯的第一负载端子电连接的外部端子。此外，每个封装包括顶层，该顶层布置在封装顶侧并且与管芯的第二负载端子电连接。
因此，从文献DE 102015101674A1和DE 102015120396A1中已知的这些SMD封装中的每一个可以呈现出背对载体并且配备有顶层的封装顶侧，散热装置(例如，顶部散热器)可以安装到所述顶层。因此，可以从包封管芯的封装中去除热量。因此，这种类型的封装可以被称为SMD-顶侧冷却(SMD-TSC)封装。
散热装置的主要功能是从封装主体去除热量。为此，已知将顶部散热器耦合到顶层，其中顶部散热器可以与顶层电绝缘。
发明内容
根据实施例，一种功率半导体装置包括载体和多个封装。每个封装：包封功率半导体管芯，其中管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压并在所述负载端子之间传导管芯负载电流；具有封装主体，所述封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧；具有引线框架结构，所述引线框架结构被配置为将封装电气地和机械地耦合到载体，其中封装覆盖区侧面向载体，引线框架结构包括与管芯的第一负载端子电连接的至少一个第一外部端子；以及具有顶层，所述顶层设置在封装顶侧，并与管芯的第二负载端子电连接。功率半导体装置包括顶部散热器。顶部散热器：附接到封装的每个顶层；与封装的每个顶层电接触；并且被配置为至少传导管芯负载电流的总和。
根据又一实施例，一种系统包括DC电源；负载子系统；主电源路径(800)，其将DC电源耦合到负载子系统，以便允许DC电源经由主电源路径向负载子系统提供电力；以及功率半导体装置，其布置在主电源路径中，其中功率半导体装置被配置为选择性地将主电源路径设置为导通状态和阻断状态之一。功率半导体装置可以以前段中描述的方式配置。
根据另一实施例，一种制造功率半导体装置的方法包括提供载体；并提供多个封装。每个封装：包封功率半导体管芯，其中管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压并在所述负载端子之间传导管芯负载电流；具有封装主体，所述封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧；具有引线框架结构，所述引线框架结构被配置为将封装电气地和机械地耦合到载体，其中封装覆盖区侧面向载体，引线框架结构包括与管芯的第一负载端子电连接的至少一个第一外部端子；以及具有顶层，所述顶层设置在封装顶侧，并与管芯的第二负载端子电连接。该方法还包括提供顶部散热器，所述顶部散热器被配置为至少传导管芯负载电流的总和。于是，将顶部散热器附接到封装的每个顶层，使得顶部散热器与封装的每个顶层电接触。
在阅读以下详细描述并查看附图时，本领域技术人员将认识到另外的特征和优点。
附图说明
附图的部分不一定按比例，而是着重于说明本发明的原理。此外，在附图中，附图标记可以表示相应的部分。在附图中：
图1A-D示意性且示例性地示出了根据一个或多个实施例的功率半导体装置的两个竖直截面的部分，水平投影的一部分和透视图的一部分；以及
图2A-D示意性且示例性地示出了根据一个或多个实施例的功率半导体装置的两个竖直截面的部分，水平投影的一部分和透视图的一部分；
图3示意性且示例性地示出了根据一个或多个实施例的封装的透视图的一部分；
图4示意性且示例性地示出了根据一个或多个实施例的功率半导体装置的竖直截面的一部分；
图5示意性且示例性地示出了根据一个或多个实施例的顶部散热器的竖直截面的一部分；以及
图6示意性且示例性地示出了根据一个或多个实施例的包括功率半导体装置的系统的电路图。
具体实施方式
在以下具体实施方式中，参考形成其一部分的附图，并且其中通过图示的方式示出了可以实践本发明的具体实施例。
在这方面，方向性术语，例如“顶部”、“底部”、“下方”、“前面”、“后方”、“后面”、“居前”、“落后”、“下方”、“上方”等，可以参考所描述的图的取向来使用。因为实施例的部分可以定位在多个不同的取向上，所以方向性术语用于说明的目的而不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑上的改变。因此，以下具体实施方式不应被视为具有限制意义，并且本发明的范围由所附权利要求限定。
现在将详细参考各种实施例，其中的一个或多个示例在附图中示出。每个示例都是作为解释提供的，并不意味着对本发明的限制。例如，作为一个实施例的一部分示出或描述的特征可以在其他实施例上使用或与其他实施例结合使用，以产生又一个实施例。本发明旨在包括这些修改和变化。使用特定语言描述了这些示例，这些特定语言不应被解释为限制所附权利要求的范围。附图没有按比例，并仅用于说明目的。为清楚起见，如果没有另外说明，相同的元件或制造步骤在不同的附图中由相同的附图标记指定。
本说明书中使用的术语“水平”旨在说明基本平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶圆或管芯或芯片的表面。例如，下面提到的(第一)横向方向X和(第二)横向方向Y都可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
本说明书中使用的术语“竖直”旨在说明基本上垂直于水平表面布置的取向，即平行于半导体晶圆/芯片/管芯的表面的法线方向。例如，下面提到的延伸方向Z可以是与第一横向方向X和第二横向方向Y都垂直的延伸方向。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在说明本文描述的器件的两个区域、区段、带、部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在说明在相应的半导体器件的两个元件之间存在直接的物理连接；例如，两个彼此接触的元件之间的过渡可以不包括另外的中间元件等。
此外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”在其通常有效理解的上下文中使用，并且因此旨在说明两个或多个部件彼此分开定位，并且没有连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时彼此机械地和电容地耦合，例如通过绝缘体，例如电介质。
本说明书中说明的特定实施例涉及但不限于功率半导体管芯，例如可以在功率转换器或电源内使用的功率半导体管芯。因此，在一个实施例中，这种功率半导体管芯可以被配置为承载将被馈送到负载的负载电流和/或分别由电源提供的负载电流。例如，管芯可以包括一个或多个有源功率半导体单元，例如单片集成二极管单元，和/或单片集成晶体管单元，和/或单片集成IGBT单元，和/或单片集成RC-IGBT单元，和/或单片集成MOS栅控二极管(MGD)单元，和/或单片集成MOSFET单元和/或其衍生物。多个这种二极管单元和/或这种晶体管单元可以集成在管芯中。
本说明书中使用的术语“功率半导体管芯”旨在描述具有高电压阻断和/或高电流承载能力的单个管芯。即，这种功率半导体管芯旨在用于高电流，通常在安培范围内，例如，高达5或100安培，和/或通常高于15V的电压，更通常高达40V，以及例如，高达至少500V或高于500V，例如至少600V。在本文中，功率半导体管芯也被简称为管芯。
例如，下面描述的功率半导体管芯可以是被配置为在低压、中压和/或高压应用中用作功率部件的管芯。此外，在本说明书中使用的术语“功率半导体管芯”不是针对用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
在能够在应用中使用之前，功率半导体管芯通常包括在封装内，所述封装可以允许在应用内机械安装和电连接管芯，例如，也用于热分布目的。如已经介绍提及的，这可以包括应用表面贴装技术(SMT)。
本文公开的封装的示例性实施例是表面贴装器件(SMD)封装。例如，本文公开的封装的实施例是具有扁平触点的SMD封装，所述扁平触点与载体(例如PCB)接口连接。
图3中示出了示例性封装300，下面将参考所述封装。例如，封装300具有封装主体30，所述封装主体可以基本上以如在DE 102015101674A1和/或DE 102015120396A1中所描述的方式配置。
封装300包封功率半导体管芯(未示出)，在下文中也被称为管芯。例如，管芯具有功率半导体晶体管配置或功率半导体二极管配置中的一种，例如MOSFET配置、IGBT配置或源自这些基本配置的配置。
在实施例中，包封在封装300中的功率半导体管芯基于硅(Si)。在另一实施例中，包封在封装300中的功率半导体管芯基于宽带隙(WBG)半导体材料，例如碳化硅(SiC)或氮化镓(GaN)或另一种WBG半导体材料。
因此，功率半导体管芯可以包括第一负载端子(未示出)和第二负载端子(未示出)，并且可以被配置为在这些负载端子之间传导负载电流。负载电流可以在1A至700A的范围内，例如在至少10A至50A的范围内。可以通过管芯连续传导的最大负载电流可以由管芯的负载电流额定值指示。此外，包封的管芯可以被配置为阻挡施加在第一负载端子与第二负载端子之间的阻断电压，例如，在10V至1000V的范围内，例如，在50V至600V的范围内。可以通过管芯连续阻挡的最大电压可以通过管芯的阻断电压额定值来指示。
在实施例中，管芯可以是以下之一：功率二极管，在这种情况下，第一负载端子可以是阳极端口，并且第二负载端子可以是阴极端口；功率IGBT，在这种情况下，第一负载端子可以是发射极端子，并且第二负载端子可以是集电极端子；MOSFET，在这种情况下，第一负载端子可以是源极端子，并且第二负载端子可以是漏极端子；或者是源自这些基本配置中的一个或多个的功率器件，例如JFET(结型场效应晶体管)，有时被称为SFET(德语：Sperrschicht Feld Effekt Transistor)。
本文描述的实施例集中于以下情况：利用晶体管配置(例如，MOSFET配置)实现管芯，使得包封这种管芯的封装可以例如与其他封装一起形成电源主开关的至少一部分，例如，用于控制从电池(或另一DC电源)至负载子系统的供电。例如，针对低传导损耗优于低开关损耗来优化管芯，例如，如在US 9691892B2和同族DE 102015201045A1中所述的那样，通过引用将其内容并入于此。但是，本说明书不限于这种配置。
此外，由封装300包封的管芯可以具有竖直配置，根据所述竖直配置，第一负载端子布置在管芯正面，并且第二负载端子布置在管芯背面。在横向方向上，例如在横向方向X和Y上及其线性组合上，管芯可以终止于管芯边缘(例如，侧表面)。
包封管芯的封装300具有封装主体30，封装主体30具有封装顶侧301、封装覆盖区侧302和封装侧壁303，封装侧壁303从封装覆盖区侧302延伸到封装顶侧301并且与其一起形成边缘304。封装主体30可以包括模制料或由模制料制成。
例如，封装主体300呈现出扁平配置，根据该配置：封装顶侧301和封装覆盖区侧302中的每一个基本上水平延伸；封装侧壁303基本竖直延伸；并且封装覆盖区侧302的最大水平延伸达到封装侧壁303的最大竖直延伸的至少两倍。
例如，管芯夹在封装顶侧301与封装覆盖区侧302之间。封装主体30可以完全包围管芯并密封管芯使其不受环境的影响。
例如，根据表面贴装技术，包封管芯的封装300可以安装在载体上(参见图1A-2D和图4中的附图标记200)。例如，封装300可以是表面贴装器件(SMD)封装。此外，当安装在载体200上时，包括在封装300中的管芯可以与设置在载体200上的其他部件(例如，另外的封装)电连接。
管芯可以以如下方式布置在封装300中，使得管芯正面面向封装覆盖区侧302并且管芯背面面向封装顶侧301，反之亦然。此外，封装覆盖区侧302可以面向载体200的前侧面201。例如，前侧面201水平布置，例如，平行于由第一横向方向X和第二横向方向Y限定的平面。
例如，封装300包括被配置为将封装300电气地和机械地耦合到载体200的引线框架结构31。引线框架结构31可以例如被配置为将封装300耦合到载体200，其中封装覆盖区侧302面向载体200，例如使得封装覆盖区侧302面向载体200的前侧面201，如图1A所示。
引线框架结构31可以用作管芯的负载端子(以及，如果存在的话，管芯的一个或多个另外的端子)与固定在载体200的其他部件(图3中未示出)之间的导电接口。例如，载体200可以包括或设有其他部件(例如，具有一个或多个另外的封装，和/或控制器、传感器、无源部件、负载等)，管芯的端子要经由引线框架结构31耦合到所述其他部件。引线框架结构31与管芯的端子(例如，负载端子)之间的连接可以通过封装内部连接装置(未示出)实现。为了将管芯与固定到载体200的其他部件连接，引线框架结构31可以包括一个或多个外部端子，现在将更详细地解释：
例如，引线框架结构31的外部端子包括至少一个第一外部端子311，其延伸到封装覆盖区侧302之外和/或一个侧壁303之外，并且与管芯的第一负载端子电连接。当然，可以存在多于一个的这样的第一外部端子311，其各自连接到管芯的第一负载端子。此外，引线框架结构31的外部端子可以包括至少一个第二外部端子312，其延伸到封装覆盖区侧302之外和/或一个侧壁303(例如，与第一外部端子311可以延伸到其之外的侧壁303相对布置的侧壁303，参见图3)之外，并且与管芯的控制端子(例如，栅极端子)电连接。当然，可以存在多于一个的这样的第二外部端子312，其各自连接到管芯的控制端子。此外，引线框架结构31的外部端子可包括至少一个第三外部端子(未示出)和/或至少一个第四外部端子(未示出)，其延伸到封装覆盖区侧302之外和/或一个侧壁303之外，并与管芯的传感器端子(例如，电流传感器端子)电连接。当然，可以存在多于一个的这样的第三/第四外部端子。
引线框架结构31的外部端子311、312中的每一个可以被配置为例如通过焊接电气地和机械地耦合到载体200。
在本说明书中，术语“外部”可以表示第一外部端子311和第二外部端子312可以被配置为通过封装主体30外部的部件电接触。
在实施例中，外部端子311、312是平面外部端子。例如，在本说明书中，术语“平面”可以表示第一端子311和第二端子312可以呈现出相应的基本上平面的底表面，其大小为水平尺寸(例如沿着第一横向方向X和第二横向方向Y中的每一个)至少与相应的端子311、312的垂直尺寸(例如沿着竖直方向Z)一样大，如图3中示例性地示出的。例如，引线框架结构31具有表面贴装配置。为此，外部端子311和312可以被配置为允许根据表面贴装技术安装封装300。此外，第一外部端子311和第二外部端子312中的每一个可以是根据表面贴装技术形成的所谓的扁平触点(也被称为“端子焊盘”)。
根据如图1A-3所示的实施例，外部端子311和312可以被配置为接触引脚或接触球。
与图1A-3中的示意性图示相反。封装300也可以是无引线封装，例如SMD无引线封装，例如，如图4中示意性所示。例如，第一外部端子311可以在这种配置中形成封装覆盖区侧302的一部分和/或封装侧壁303的一部分。例如，第一外部端子311可以与封装主体30的封装覆盖区侧303共面端接和/或形成封装边缘304的一部分。SMD无引线封装的示例包括可以以商品名“Super SO8 package”或“TO leadless package”或“TOLL package”商购的英飞凌封装。
第一外部端子311可以与第二外部端子312分开布置并且与第二外部端子312电绝缘。
例如，在载体200上，第一外部端子311的第一接触区域可以与载体200的一个或多个第一导电迹线(图3中未示出)电连接，所述第一导电迹线例如为铜线或导体/连接构件(参见图2A和图4中的附图标记21)，并且第二外部端子312的第二接触区域可以与载体200的一个或多个第二导电迹线(未示出)电连接，例如以便向包封的管芯提供栅极信号，所述第二导电迹线例如为铜线。
封装300还可以包括布置在封装顶侧301处并且与管芯的第二负载端子电连接的顶层32。顶层32可以由导电材料制成。因此，顶层32可以呈现出与管芯的第二负载端子相同的电位，例如高电位(例如，漏极电位)。此外，顶层32可以与引线框架结构电绝缘，例如，与第一外部端子311和第二外部端子312两者电绝缘。
例如，顶层32布置成与封装顶侧301基本共面；例如，顶层32基本上不从封装顶侧301突出。
顶层32可以具有达到封装顶侧的总表面区域的至少50％、至少60％或甚至大于80％(但小于100％)的水平表面区域。该表面区域可以暴露于封装主体30的环境，即，顶层32的表面区域没有包封在封装主体30内，而是形成外壁的一部分。
封装300例如是顶侧冷却封装，其中顶层32被配置为顶侧冷却。例如，至少大部分要由封装300散发的热量经由顶层32离开封装主体30。
本说明书涉及包括多个封装300(例如，如关于图3示例性描述的类型的多个封装300)的布置。例如，多个封装(例如，包括各自的包封的管芯)基本上是相同配置，例如，就外部尺寸(例如，高度、长度和宽度)而言基本上是相同配置。
图1A-D和图4各自示出了功率半导体装置500的示例性实施例，其中提供了两个封装300。根据图2A-D中所示的功率半导体装置500的示例性实施例，提供了12个封装300。这些示例当然不是限制性的；相反，功率半导体装置500的封装300的总数可以大于2或者小于或大于12。例如，可以根据指定的功率半导体装置500的总负载电流能力来选择封装300的总数，将通过下面的进一步描述而变得明显。此外，如上所述，在实施例中，包封在封装300中的功率半导体管芯可以基于硅(Si)。在另一实施例中，包封在封装300中的功率半导体管芯基于宽带隙(WBG)半导体材料，例如碳化硅(SiC)或氮化镓(GaN)或另一种WBG半导体材料。
在实施例中，多个封装300彼此并联连接。因此，对于每个封装300而言，存在于第一外部端子311与顶层32之间的电压可以相同。至少，顶层32处存在的电位对于每个封装300而言可以是相同的。在实施例中，每个管芯表现出欧姆电阻，所述欧姆电阻随着管芯负载电流的增加而增加，例如，使得可以确保总负载电流的有益并行化。
如上所示并如图1A-D、2A-D和图4所示，多个封装300可以安装在载体200上。
载体200可以是印刷电路板(PCB)或可以是PCB的部件。在另一实施例中，载体200可以是直接铜键合(DCB)衬底，例如陶瓷电路板，或者可以是DCB衬底的部件。在又一实施例中，载体200还可以基于绝缘金属衬底(IMS)。载体200可以由电绝缘材料制成，例如，由聚合物、PCB层压板、陶瓷、阻燃(FR)材料(例如FR4)、复合环氧树脂材料(CEM)(例如，CEM1或CEM3)、双马来酰亚胺-三嗪树脂(BT)材料、酰亚胺、聚酰亚胺、ABF制成，或由前述示例性材料的组合制成。
载体200可以呈现出前侧面201，其总面积为至少25cm2、至少100cm2或甚至大于375cm2。
此外，载体200可以被配置为在前侧面201上装配至少两个、至少五个或甚至多于十个的封装(例如，具有基本相同的配置)。此外，多个封装300中的任意两个封装之间的最小水平距离(例如，沿着第一横向方向X和第二横向方向Y中的一个)可以达到至少3mm或至少5mm。例如，在彼此面对的两个封装侧壁303之间测量这种距离。例如，可以根据封装300的电压额定值来选择所述距离。
现在更详细地参考图1A-D、2A-D和图4，功率半导体装置500包括顶部散热器400。
顶部散热器400附接到封装300的顶层32中的每一个。例如，顶部散热器被配置为被动地消散由多个封装300产生的功率损耗，其中功率损耗可以在至少100W的范围内。产生的功率损耗甚至可以大于100W，例如大于500W或甚至大于1kW。为了至少部分地耗散这些功率损耗，提供了顶部散热器400。
顶部散热器400与封装300的每个顶层32电接触。例如，低欧姆接触将顶部散热器400耦合到顶层32。为此，顶部散热器400可以通过以下中的至少一种附接到封装300的每个顶层32：焊接连接(未示出)，例如扩散焊接连接或回流焊接连接；导电箔(参见图4中的附图标记47)；导电粘合膏(未示出)；焊接接头(未示出)。因此，顶部散热器400的电位可以与顶层32的电位相同，即，与包括在封装300中的管芯的第二负载端子的电位相同。
顶部散热器400可以由导电材料制成，例如，包括铜、金、银、铝、钢等中的一种或多种。
关于顶部散热器400的形状，根据实施例，顶部散热器400可以是单片部件。例如，顶部散热器400不是由例如通过导线等彼此耦合的多个单独的散热器元件制成。相反，在这样的实施例中，顶部散热器400可以是具有或不具有一个或多个结构化侧面的单片导电块。在简单的形式中，顶部散热器400可以呈现出立方体形式。
在另一实施例(未示出)中，顶部散热器400可以包括多个散热器子单元，例如，用于多个封装300中的一个或两个或更多个的一个单独的散热器子单元，其中多个散热器子单元通过低欧姆连接(例如，低欧姆电桥部件或导线等)彼此电连接。
顶部散热器400具有面向顶层32(即，封装顶侧301)的底表面402、以及与其相对的顶表面401。底表面402可以是平面的；因此，在实施例中，顶部散热器400的平坦底表面402附接到封装300的顶层32。更具体而言，封装300的顶层32可以彼此共面布置，并且平坦底表面402可以平行于封装300的顶层32布置。例如，底表面402的总面积相当于封装300的封装顶侧301的总表面积之和的至少120％。取决于根据其在载体200上布置封装300的密度，该因子可以变化，例如，也可以大于150％。然而，在实施例中，底表面基本上不大于由围绕多个封装300中的大多数封装300的(虚构的)包络线所限定的面积的两倍。
仍然关于顶部散热器400的形状，如图5中更详细地所示，该顶表面401可以由多个散热片41形成。在实施例中，顶部散热器400呈现出竖直截面，例如，如图1C和图5中的一个中示例性地示出的，其沿着横向方向(例如，第二横向方向Y)在至少与多个封装300中的至少两个横向重叠的距离内或者在与所有封装300横向重叠的距离内保持不变。
例如，如果以单片的方式实施，除了顶部散热器400的尺寸之外，顶部散热器400例如在结构方面不适合于多个封装300。因此，与其他实施例(其中例如可以为每个独立的封装300提供所述单独的散热器子单元)相反，根据实施例，可以为布置在载体200上的多个封装300提供(例如，单片)顶部散热器400；于是，每个封装300耦合到同一个顶部散热器400。因此，顶部散热器400可以为所有封装300提供机械和电气互连。
关于顶部散热器400与顶层32之间的耦合，参考共同转让的名称为“具有顶侧冷却的SMD封装”的未决德国专利申请DE 102017120747.3；其中，特别提出提供一种散热器，所述散热器设置在封装主体的外部并与顶层电接触，散热器的底表面面向顶层，其中散热器还具有顶表面，顶表面的面积大于底表面的面积。例如，根据这种设计，可以确保散热器中引起表面增大的部分在空间上从封装顶面移位，使得可以更容易地满足关于例如爬电长度的安全要求。根据实施例，并且如图1C中示例性地示出的，该概念可以类似地应用于顶部散热器400，其中顶表面401明显具有比底表面402更大的面积；顶部散热器400的右侧的所示阶梯状凹陷可以提供第一外部端子311(例如，呈现管芯的第一负载端子的电位)与顶部散热器400(例如，呈现管芯的第二负载端子的电位)之间的增加。
现在关于顶部散热器400的功能，根据实施例，顶部散热器400不仅被配置为消散由封装300产生的功率损耗，而且还被配置为至少传导管芯负载电流的总和。例如，顶部散热器400可以被配置为导电轨(德语：“Stromschiene”)，以便至少传导管芯负载电流的总和。如果顶部散热器不是单片的，而是包括所述(未示出的)多个散热器子单元，则也可以实现顶部散热器400的这种配置；于是，散热器子单元将同时传导至少管芯负载电流总和的相应部分。
如以上已经所解释的，包括在封装300中的管芯可以被配置为阻挡施加在其负载端子之间的电压，并且传导管芯负载电流。包封在封装300中的管芯可以彼此并联连接并且被配置为共同设置为相应的导通状态，其中顶部散热器400可以被配置为在导通状态期间至少传导管芯负载电流的总和。例如，每个包封的管芯被配置为功率半导体晶体管，例如MOSFET。例如，这些功率半导体晶体管共同导通或截止，并且一旦它们全部导通，每个晶体管传导由顶部散热器400传导的总负载电流的相应份额。
例如，如图1A和2A中更清楚地示出的，功率半导体装置500被配置为传导总负载电流，其相当于沿负载电流路径的管芯负载电流的总和，其中负载电流路径至少通过顶部散热器400(参见附图标记49)、封装300(参见附图标记39-1至39-6)和载体200(参见附图标记29)形成，并且其中总负载电流凭借相继通过顶部散热器400、封装300和载体200沿电流路径49、39-1、39-2、29流动，反之亦然。因此，由功率半导体管芯在它们相应的第一负载端子与相应的第二负载端子之间传导的负载电流可以通过第一外部端子311(其耦合到载体200)“离开”或“进入”相应的封装300，并通过顶层32(其布置成与顶部散热器400电接触)“进入”或“离开”相应的封装300。类似地，功率半导体装置500可以被配置为使得载体200在总负载电流进入封装300之前或者在其通过封装300之后传导总负载电流。
为了从功率半导体装置500的外部接收总负载电流或向其外部输出总负载电流，可以将至少一个顶部耦合器45附接到顶部散热器400。顶部耦合器45可以例如被配置为螺纹装置，其具有螺纹件451和对立螺纹件(或螺母)452。在实施例中，顶部耦合器45被配置为从顶部散热器400接收总负载电流或向顶部散热器400输出总负载电流。例如，顶部耦合器45可以例如通过孔眼等(未示出)连接到主电源路径的电力电缆。
在实施例中，顶部耦合器45还被配置为机械地固定顶部散热器400，例如，通过将顶部散热器400与载体200耦合，如图2A-D中示例性地示出的。例如，螺纹件451穿过顶部散热器400并延伸到载体200中。
此外，为了抑制可能在功率半导体装置500内发生的机械应力，顶部耦合器45可以安装在弹簧轴承(未示出)中或者设置有其他阻尼元件。特别地，可以由此抑制沿竖直方向Z的机械应力，并且顶层32与顶部散热器400之间的电接触更可靠。
现在更详细地参考2A-D和4，载体200可以包括导体21，其电连接到封装300的第一外部端子311，并因此电连接到管芯的第一负载端子。虽然图1A-D没有示出这些导体21，但是应该理解，根据图1A-D的这些实施例，导体21可以存在于载体200中。
在实施例中，所有导体21彼此电连接。因此，例如，封装300，即包括在其中的功率半导体管芯，通过a)顶部散热器400和b)载体200的导体21彼此并联连接。
例如，导体21可以实施为印刷电路的典型的水平延伸的铜线。例如，由此，导体可以提供负载电流路径部分29，如图1A中示意性所示(其中，在图1A中，未示出导体21)。
在另一实施例中，如图2A和图4所示，每个导体21可以包括用于每个封装300的至少一个导电连接构件，其中每个连接构件竖直延伸穿过载体200，以便在载体200下方的部件与第一外部端子311中相应的一个之间形成电连接(例如，像竖直延伸的导电过孔或者竖直延伸的导电贯穿通路一样)。例如，导体21由导电连接构件实现。因此，在下文中，也使用附图标记21来表示导电连接构件。
在图2A和4中，仅示意性地示出了导电连接构件21。此外，应该理解的是，对于每个封装300，可以提供不止一个导电连接构件21。
通过导体/导电连接构件21，载体200提供由功率半导体装置500传导的总负载电流所占据的负载电流路径的所述部分29。具体地，载体200可以提供到由封装300包封的管芯的第一负载端子的导电接口。如上面参考图1A所解释的，负载电流路径部分29可以基本水平延伸。通过图2A-D的描述将变得更加明显，例如，如果导体21通过竖直延伸穿过载体200的导电连接构件21(例如，过孔或贯穿通路)来实现，则负载电流路径部分29可以基本上竖直延伸。
在实施例中，载体200没有电连接到顶层32的导体。因此，当功率半导体管芯处于阻断状态时可能存在于第一负载端子与第二负载端子之间(并且因此可能存在于顶部散热器400与导体21之间)的电压差例如在载体200内没有观察到。此外，可以形成在载体200内的负载电流路径部分29可以例如传导馈送给封装300的负载电流或从封装300接收的负载电流，但是例如不是两者都传导。就电气等效电路而言，在实施例中，形成在载体200内的负载电流路径部分29因此可以连接在封装300的下游或上游。
然而，载体200可以配备有另外的导体(未示出)，其提供到第二外部端子312的电连接，第二外部端子312可以连接到包封的功率半导体管芯的相应的栅极端子，如上所述。
在实施例中，布置在载体200下方的上述部件是底部散热器100。因此，顶部散热器400可以布置在载体200上方，例如，面向载体200的前侧面201，并且底部散热器100可以面向载体200的底侧面202。
底部散热器400可以与封装300的第一外部端子311中的每一个电接触。因此，底部散热器400可以电连接到包封的功率半导体管芯的第一负载端子。在实施例中，该电连接至少部分由所述竖直延伸的导电连接构件21实现，如图2A和4所示。
关于其空间尺寸和功能二者，底部散热器100可以类似地被配置为顶部散热器400。因此，关于底部散热器100的示例性配置，完全参考上面解释的顶部散热器400的示例性配置。例如，底部散热器100也可以被配置为至少传导管芯负载电流的总和。
再次关于功率半导体装置500的总负载电流所占据的负载电流路径，如果功率半导体管芯处于导通状态，则可以经由顶部耦合器45从功率半导体装置500的外部接收负载电流，然后其沿着第一路径部分49穿过顶部散热器400行进，以便分成由封装300实现的多个路径部分39-1，...，39-6，通过与竖直延伸的导电连接构件21接口连接的第一外部端子311离开封装300，导电连接构件21在载体200内提供路径部分29，并且然后在底部散热器100内重聚，底部散热器100提供负载电流路径部分19，其例如可以接合到一个或多个底部耦合器25中，底部耦合器25可以形成到功率半导体装置500外部的接口的至少一部分。
类似于一个或多个顶部耦合器45，一个或多个底部耦合器25可以被配置为例如通过电力电缆的孔眼或其他端接结构与主电源路径的电力电缆接口连接。而且，一个或多个底部耦合器25可以被配置为将底部散热器100机械地固定到例如载体200。
当然，顶部散热器400与底部散热器100电绝缘。因此，顶部耦合器45也可以与底部耦合器25电绝缘(其中应该清楚，如果管芯处于导通状态，在部件400和100(分别为45和25)之间的电压差几乎为零。因此，即使底部耦合器25被示出为布置在顶部散热器400附近(参见图2B)，但应理解底部耦合器25与顶部散热器400电绝缘。这同样适用于顶部耦合器45与底部散热器100之间的关系。例如，底部散热器100可以设置有面向载体200的底侧面202的凹陷区域105，以便允许足够的空间来安装顶部耦合器45，如图2C-D所示。
在实施例中，载体200在水平层内延伸，其中由功率半导体装置500传导的总负载电流仅沿垂直于所述水平层的竖直方向Z通过所述水平层。例如，为此，可以提供所述竖直延伸和导电的连接构件21。在实施例中，导电连接构件21所计份额小于水平层总体积的10％，水平层的剩余部分体积由载体200的剩余部分形成。因此，总负载电流基本上不沿水平方向(例如，沿第一横向方向X或沿第二横向方向Y)而是仅沿竖直方向Z穿过载体200。例如，由此，载体200可以因为在载体200内不必实施水平延伸的电源路径而具有低复杂性和低成本。另外，该变型可以提供对由于包封在封装300中的功率半导体管芯的操作而可能发生的封装300外部的不期望的电场的改善的抑制。
载体200沿竖直方向Z的厚度可以在例如1mm至3mm的范围内，例如，在典型的印刷电路板的范围内。例如，因为根据实施例总负载电流不一定必须在载体200内沿着水平方向传导，所以可以将载体200设计为使其具有相对小的厚度。例如，一旦负载电流已经例如基本上沿着竖直方向Z通过封装300并且通过载体200，则总负载电流可以通过底部散热器100而不是通过载体200沿水平方向(例如，X、Y)传导。然而，取决于将采用功率半导体装置500的指定器具，载体200的厚度可以改变并偏离所述范围。
此外，顶部散热器400和底部散热器100中的至少一个可以配备有至少一个抗热应力部件(未示出)，以便补偿沿水平方向(例如，沿第一横向方向X和第二横向方向Y中的至少一个)的机械应力。然而，因为封装300可以相同地配置，并因此由这些封装300传导的总负载电流应该是相同分布的，并因此由封装300产生的功率损耗相应地是相同分布的，所以假设散热器100和400内的热分布是均匀分布的。由此，不应发生由局部温度峰值产生的热应力。
本文提出的还有一种制造功率半导体装置的方法，该方法包括提供载体；并提供多个封装。每个封装：包封功率半导体管芯，其中管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压并在所述负载端子之间传导管芯负载电流；具有封装主体，所述封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，所护封装侧壁从封装覆盖区侧延伸到封装顶侧；具有引线框架结构，其被配置为将封装电气地和机械地耦合到载体，其中封装覆盖区侧面向载体，引线框架结构包括与管芯的第一负载端子电连接的至少一个第一外部端子；具有顶层，其设置在封装顶侧并与管芯的第二负载端子电连接。该方法还包括提供顶部散热器，其被配置为至少传导管芯负载电流的总和。于是，将顶部散热器附接到封装的每个顶层，使得顶部散热器与封装的每个顶层电接触。
关于制造方法的示例性实施例，完全参考上文。因此，可以类似地提供上面参照图1A-5描述的功率半导体装置500的实施例的可选特征以形成制造方法的实施例。例如，将顶部散热器400耦合到封装300的顶层32可以涉及执行钎焊处理步骤、提供导电箔、提供导电粘合膏、执行焊接处理步骤中的至少一个。
本文进一步呈现的是系统1000，其实施例在图6中示意性和示例性地示出。系统1000包括DC电源600、负载子系统700和主电源路径800，主电源路径800将DC电源耦合到负载子系统700以便允许DC电源600经由主电源路径800向负载子系统700提供电力。
系统1000还包括功率半导体装置500，其根据如上参照图1A-5所述的一个或多个示例配置。功率半导体装置500布置在主电源路径800中，并且被配置为选择性地将主电源路径800设置为导通状态和阻断状态之一。
例如，主电源路径800的输入电力电缆通过第一端子801与功率半导体装置500接口连接，如上所述，其可以包括被配置为耦合到一个或多个顶部耦合器45(例如，包括孔眼)的装置。第一端子801可以电连接到DC电源600的第一输出端子601，其可以具有DC电源600的高电位。
主电源路径800的输出电力电缆可以通过第二端子802与功率半导体装置500接口连接，如上所述，其可以包括被配置为耦合到一个或多个底部耦合器25的装置。第二端子802可以通过负载子系统700耦合到DC电源600的第二输出端子602。
DC电源600可以包括电池装置，例如车辆的电池。在实施例中，DC电源600可以包括开关模式电源，例如降压和/或升压转换器。负载子系统700可以包括一个或多个电负载，例如车辆的电负载，例如电驱动器和开关模式电源，例如用于操作制动器、座椅和其他电能消耗器。
如上所述，功率半导体装置500可以被配置为将主电源路径800设置为导通状态和阻断状态之一。在阻断状态期间，不能为负载子系统700提供DC电源600的能量。在主电源路径800的导通状态下，负载电流可以沿着包括功率半导体装置500的主电源路径800传导。
在图6所示的配置中，功率半导体装置500可以用作主电源开关。例如，以相对低且变化的开关频率使功率半导体装置500导通和截止。因此，可以针对低传导损耗优于低开关损耗来优化包括在功率半导体装置500的封装300中的功率半导体管芯。如上所述，为了消散传导损耗，提供顶部散热器400，其可以同时用作导电轨，用于传导多个功率半导体管芯的负载电流。
为了便于描述，使用诸如“之下”、“下方”、“下”、“上方”、“上”等空间相对术语来解释一个元件相对于第二元件的定位。除了与图中所示的取向不同的取向之外，这些术语旨在包含相应设备的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨在是限制性的。类似术语在整个说明书中指代类似的元件。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”、“呈现”等是开放式术语，其指示所述元件或特征的存在，但不排除另外的元件或特征。
考虑到上述变化和应用的范围，应该理解，本发明不受前述说明的限制，也不受附图的限制。相反，本发明仅受所附权利要求及其合法等同体的限制。

Claims (21)

1.一种功率半导体装置(500)，包括：
-载体(200)；
-多个封装(300)，其中，每个封装(300)：
-包封功率半导体管芯，其中，所述管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压并在所述负载端子之间传导管芯负载电流；
-具有封装主体(30)，所述封装主体(30)具有封装顶侧(301)、封装覆盖区侧(302)和封装侧壁(303)，所述封装侧壁(303)从所述封装覆盖区侧(302)延伸到所述封装顶侧(301)；
-具有引线框架结构(31)，所述引线框架结构(31)被配置为将所述封装(300)电气地和机械地耦合到所述载体(200)，其中，所述封装覆盖区侧(302)面向所述载体(200)，所述引线框架结构(31)包括与所述管芯的所述第一负载端子电连接的至少一个第一外部端子(311)；
-具有顶层(32)，所述顶层(32)设置在所述封装顶侧(301)，并与所述管芯的所述第二负载端子电连接；以及
-顶部散热器(400)，其中，所述顶部散热器(400)：
-附接到所述封装(300)的每个所述顶层(32)，
-与所述封装(300)的每个所述顶层(32)电接触；以及
-被配置为至少传导所述管芯负载电流的总和。
2.根据权利要求1所述的功率半导体装置(500)，其中，所述顶部散热器(400)被配置为被动地消散由所述多个封装(300)产生的至少100W的功率损耗。
3.根据权利要求1或2所述的功率半导体装置(500)，其中，所述顶部散热器(400)被配置为导电轨。
4.根据权利要求1或2所述的功率半导体装置(500)，其中，包封在所述封装(300)中的所述管芯彼此并联连接并且被配置为共同设置为相应的导通状态，并且其中，所述顶部散热器(400)被配置为在所述导通状态期间至少传导所述管芯负载电流的总和。
5.根据权利要求1或2所述的功率半导体装置(500)，其中，所述顶部散热器(400)具有平坦底表面(402)，所述平坦底表面(402)附接到所述封装(300)的所述顶层(32)。
6.根据权利要求5所述的功率半导体装置(500)，其中，所述封装(300)的所述顶层(32)彼此共面布置，并且其中，所述平坦底表面(402)平行于所述封装(300)的所述顶层(32)布置。
7.根据权利要求5所述的功率半导体装置(500)，其中，所述平坦底表面(402)的总面积相当于所述封装(300)的所述封装顶侧(301)的总表面积之和的至少120％。
8.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所述功率半导体装置(500)被配置为沿着负载电流路径(49、39-1、39-2、29、19)传导相当于所述管芯负载电流的总和的总负载电流，其中，所述负载电流路径(49、39-1、39-2、29、19)至少通过所述顶部散热器(400)、所述封装(300)和所述载体(200)形成，并且其中，所述总负载电流凭借相继通过所述顶部散热器(400)、所述封装(300)和所述载体(200)而沿所述电流路径流动，或者所述总负载电流凭借相继通过所述载体(200)、所述封装(300)和所述顶部散热器(400)而沿所述电流路径流动。
9.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所述载体(200)包括电连接到所述封装(300)的所述第一外部端子(311)的导体(21)。
10.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所述载体(200)没有电连接到所述顶层(32)的导体。
11.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所包封的功率半导体管芯中的至少一个基于宽带隙半导体材料。
12.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所述顶部散热器(400)呈现出沿横向方向(Y)在与所述多个封装(300)中的至少两个横向重叠的距离内保持不变的竖直截面。
13.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所述顶部散热器(400)通过以下中的至少一种附接到所述封装(300)的每个所述顶层(32)：
-焊接连接；
-导电箔(47)；
-导电粘合膏；
-焊接接头。
14.根据权利要求13所述的功率半导体装置(500)，其中，所述焊接连接是扩散焊料连接或回流焊接连接。
15.根据前述权利要求1或2所述的功率半导体装置(500)，还包括至少一个顶部耦合器(45)，其附接到所述顶部散热器(400)并被配置为接收或输出相当于所述管芯负载电流的总和的总负载电流。
16.根据权利要求15所述的功率半导体装置(500)，其中，顶部耦合器(45)被配置为将所述顶部散热器(400)与所述载体(200)耦合。
17.根据前述权利要求1或2所述的功率半导体装置(500)，还包括底部散热器(100)，其中，所述顶部散热器(400)布置在所述载体(200)上方，并且其中，所述底部散热器(100)：
-布置在所述载体(200)下方；
-与所述封装(300)的每个所述第一外部端子(311)电接触；以及
-被配置为至少传导所述管芯负载电流的总和。
18.根据权利要求17所述的功率半导体装置(500)，其中，所述导体(21)包括用于每个封装(300)的至少一个导电连接构件，其中，每个连接构件(21)竖直延伸穿过所述载体(200)，以便在所述底部散热器(100)与所述第一外部端子(311)中相应的一个之间形成电连接。
19.根据前述权利要求1或2所述的功率半导体装置(500)，其中，所述载体(200)在水平层内延伸，并且其中，由所述功率半导体装置(500)传导的相当于所述管芯负载电流的总和的总负载电流仅沿垂直于所述水平层的竖直方向通过所述水平层。
20.一种用于供电的系统(1000)，包括：
-DC电源(600)；
-负载子系统(700)；
-主电源路径(800)，其将所述DC电源(600)耦合到所述负载子系统(700)，以便允许所述DC电源(600)经由所述主电源路径(800)向所述负载子系统(700)提供电力；
-根据前述权利要求1或2所述的功率半导体装置(500)，其布置在所述主电源路径(800)中，其中，所述功率半导体装置(500)被配置为选择性地将所述主电源路径(800)设置为导通状态和阻断状态之一。
21.一种制造功率半导体装置(500)的方法，包括：
-提供载体(200)；
-在所述载体(200)处提供多个封装(300)，其中，每个封装(300)：
-包封功率半导体管芯，其中，所述管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压并在所述负载端子之间传导管芯负载电流；
-具有封装主体(30)，所述封装主体(30)具有封装顶侧(301)、封装覆盖区侧(302)和封装侧壁(303)，所述封装侧壁(303)从所述封装覆盖区侧(302)延伸到所述封装顶侧(301)；
-具有引线框架结构(31)，所述引线框架结构(31)被配置为将所述封装(300)电气地和机械地耦合到所述载体(200)，其中，所述封装覆盖区侧(302)面向所述载体(200)，所述引线框架结构(31)包括与所述管芯的所述第一负载端子电连接的至少一个第一外部端子(311)；
-具有顶层(32)，所述顶层(32)设置在所述封装顶侧(301)，并与所述管芯的所述第二负载端子电连接；以及
-提供顶部散热器(400)，所述顶部散热器(400)被配置为至少传导所述管芯负载电流的总和，以及
-将所述顶部散热器(400)附接到所述封装(300)的每个所述顶层(32)，使得所述顶部散热器(400)与所述封装(300)的每个所述顶层(32)电接触。
CN201910232330.6A 2018-03-26 2019-03-26 多封装顶侧冷却 Active CN110364499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018107094.2A DE102018107094B4 (de) 2018-03-26 2018-03-26 Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
DE102018107094.2 2018-03-26

Publications (2)

Publication Number Publication Date
CN110364499A CN110364499A (zh) 2019-10-22
CN110364499B true CN110364499B (zh) 2023-07-28

Family

ID=67848113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910232330.6A Active CN110364499B (zh) 2018-03-26 2019-03-26 多封装顶侧冷却

Country Status (3)

Country Link
US (1) US10755999B2 (zh)
CN (1) CN110364499B (zh)
DE (1) DE102018107094B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7176927B2 (ja) * 2018-10-30 2022-11-22 浜松ホトニクス株式会社 Ｃｅｍアセンブリおよび電子増倍デバイス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739428A (en) * 1980-08-21 1982-03-04 Nippon Telegr & Teleph Corp <Ntt> Electric power supply device
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2005333444A (ja) * 2004-05-20 2005-12-02 Mitsubishi Electric Corp 電力半導体スイッチング装置
CN102082133A (zh) * 2009-11-30 2011-06-01 华为技术有限公司 一种温控散热装置
JP2016054221A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置
CN106100370A (zh) * 2016-07-27 2016-11-09 中国科学院等离子体物理研究所 一种四象限运行的高功率大电流铝合金制变流模块

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985003385A1 (fr) * 1984-01-23 1985-08-01 La Telemecanique Electrique Dispositif de montage et de connexion pour semi-conducteurs de puissance
JP4121185B2 (ja) * 1998-06-12 2008-07-23 新電元工業株式会社 電子回路装置
TWI232568B (en) 2004-03-11 2005-05-11 Advanced Semiconductor Eng Multi package module with heat spreader
TWI239616B (en) 2004-11-02 2005-09-11 Advanced Semiconductor Eng Method for manufacturing thermally enhanced multi-package module and structure made from the same
US7696532B2 (en) * 2004-12-16 2010-04-13 Abb Research Ltd Power semiconductor module
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US7397664B2 (en) 2006-05-22 2008-07-08 Sun Microsystems, Inc. Heatspreader for single-device and multi-device modules
DE102006061215A1 (de) * 2006-08-12 2008-02-21 Diehl Ako Stiftung & Co. Kg Leistungselektronik mit Kühlkörper
US20090127676A1 (en) 2007-11-16 2009-05-21 Gomez Jocel P Back to Back Die Assembly For Semiconductor Devices
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
US8362540B2 (en) 2010-09-22 2013-01-29 Infineon Technologies Ag Integrated circuit package with reduced parasitic loop inductance
US20120098117A1 (en) 2010-10-22 2012-04-26 Renesas Technology America, Inc. Power and thermal design using a common heat sink on top of high thermal conductive resin package
JP5821954B2 (ja) * 2011-06-10 2015-11-24 日本電気株式会社 電子機器、構造体、及び、ヒートシンク
ITMI20111219A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore condiviso
US9275966B2 (en) 2012-06-21 2016-03-01 Freescale Semiconductor, Inc. Semiconductor device apparatus and assembly with opposite die orientations
US9426883B2 (en) * 2014-01-30 2016-08-23 Cree Fayetteville, Inc. Low profile, highly configurable, current sharing paralleled wide band gap power device power module
DE102014102493A1 (de) * 2014-02-26 2015-08-27 Infineon Technologies Bipolar Gmbh & Co. Kg Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
US9978670B2 (en) * 2014-11-27 2018-05-22 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
DE102015201045B4 (de) 2015-01-22 2019-09-26 Infineon Technologies Austria Ag Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung
DE102015101674B4 (de) 2015-02-05 2021-04-29 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit Kontaktstiften an kurzen Seitenrändern
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung
US9922912B1 (en) * 2016-09-07 2018-03-20 Infineon Technologies Americas Corp. Package for die-bridge capacitor
US9961758B1 (en) * 2016-10-10 2018-05-01 Nidec Motor Corporation Packaging a printed circuit board having a plurality of semiconductors in an inverter
DE102017120747B4 (de) 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
US10784213B2 (en) * 2018-01-26 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739428A (en) * 1980-08-21 1982-03-04 Nippon Telegr & Teleph Corp <Ntt> Electric power supply device
JP2004303854A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2005333444A (ja) * 2004-05-20 2005-12-02 Mitsubishi Electric Corp 電力半導体スイッチング装置
CN102082133A (zh) * 2009-11-30 2011-06-01 华为技术有限公司 一种温控散热装置
JP2016054221A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置
CN106100370A (zh) * 2016-07-27 2016-11-09 中国科学院等离子体物理研究所 一种四象限运行的高功率大电流铝合金制变流模块

Also Published As

Publication number Publication date
DE102018107094A1 (de) 2019-09-26
US20190295920A1 (en) 2019-09-26
DE102018107094B4 (de) 2021-04-15
CN110364499A (zh) 2019-10-22
US10755999B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
US10692803B2 (en) Die embedding
US8330252B2 (en) Integrated circuit device and method for the production thereof
US20160336251A1 (en) Semiconductor device
US20140334203A1 (en) Power converter and method for manufacturing power converter
US9468087B1 (en) Power module with improved cooling and method for making
CN109473410B (zh) 具有顶侧冷却部的smd封装
CN109473415B (zh) 具有顶侧冷却部的smd封装
US8884420B1 (en) Multichip device
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
US20130286617A1 (en) Circuit device
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
US11329000B2 (en) Package for a multi-chip power semiconductor device
CN110364499B (zh) 多封装顶侧冷却
EP3654373B1 (en) Multi-chip-package
CN108987368B (zh) 具有由钢制成的绝缘金属基板的印刷电路板
US11355424B2 (en) Multi-chip package
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20240170377A1 (en) Semiconductor Package Providing an Even Current Distribution and Stray Inductance Reduction and a Semiconductor Device Module
CN115376939A (zh) 形成具有连接片的半导体封装的方法
CN114144965A (zh) 电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant