JP2005333444A - 電力半導体スイッチング装置 - Google Patents

Abstract

【課題】 電力半導体スイッチング装置を提供する。
【解決手段】 薄型コンデンサおよび薄型ＭＯＳＦＥＴを備えた電力半導体スイッチング装置を提供する。電力半導体スイッチング装置はアノードと、カソードと、ゲートとを備えたＧＣＴを有する。このＧＣＴをターンオンするために順バイアスドライバが設けられるとともに、ＧＣＴをターンオフするために逆バイアスドライバが設けられる。逆バイアスドライバは複数の薄型コンデンサと薄型ＭＯＳＦＥＴとを有する。前記電力半導体スイッチング素子のターンオフ後、所定の短時間ｔＣｍｉｎ内でその薄型コンデンサを充電するために充電器が設けられる。
【選択図】 図１ｅ

Description

本発明は電力半導体スイッチング装置に関し、特にＧＣＴ（ゲート転流型ターンオフ）サイリスタ、ＧＴＯ（ゲートターンオフ）サイリスタ、あるいは静電誘導サイリスタ（ＳＩＴＨ）などのサイリスタを流れる高電流を遮断するゲートドライバに関する。

電力半導体スイッチング装置はサイリスタをターンオンおよびターンオフするゲートドライバを有する。このゲートドライバは並列に接続された複数のコンデンサとこれらのコンデンサにそれぞれ直列に接続された複数のスイッチング・トランジスタ（ＭＯＳＦＥＴ）とを有する。

サイリスタ２１１とゲートドライバとを備えた先行技術の電力半導体スイッチング装置の一例が図１７ａと１７ｂに示されている。このゲートドライバは基板２１０に実装されたコンデンサ２２２とＭＯＳＦＥＴ２２３とを含んでいる。各コンデンサは２２０μＦ〜２２００μＦの静電容量を有するとともに、その一端から延びる２本の端末ワイヤを備えた円筒形状を有している。このため各コンデンサの大きさは厚く、基板２１０の表面から測ったコンデンサ２２２の高さＴｃは約１５ｍｍ〜２０ｍｍである。基板２１０の表面から測ったサイリスタ２１１の高さＴｔは約１５ｍｍ〜２０ｍｍである。このようにコンデンサ２２２の高さＴｃはサイリスタ２１１の高さＴｔと略同じである。コンデンサを十分な電荷で素早く充電してサイリスタ２１１を素早くターンオフするための十分な静電容量を得るにはこのような大型のコンデンサが必要である。このようなゲートドライバは２０００年１０月２７日に発行された特許文献１に開示されている。

動作中にサイリスタ２１１およびＭＯＳＦＥＴ２２３は発熱する。サイリスタの温度は高温、例えば１００℃まで上昇する。このためアノードが配置されているサイリスタ２１１の上部にヒートシンクを設けることが好ましい。サイリスタ２１１の上部に平面ヒートシンクを設ける場合には、このようなヒートシンクをコンデンサの上部に非常に近接して配置することになる。またこのようなヒートシンクはサイリスタ２１１のアノードに対して電気的接続板としての役目もする。このためヒートシンクとコンデンサとの電圧差が数１０００ボルトにまで高く上昇することになる。ヒートシンクとコンデンサの間の距離が短く、例えば１０ｍｍ未満である場合には、ヒートシンクとコンデンサの間に望ましくない放電が発生して電力半導体スイッチング装置に深刻なダメージを与える。このためヒートシンクとコンデンサの間にエアギャップ絶縁を設けなければならない。図１７ａおよび１７ｂの先行技術の電力半導体スイッチング装置では、サイリスタのアノード上に平面ヒートシンクを設けることはできない。その代わりカップ状ヒートシンクや皿状ヒートシンクが用いられた。

他の先行技術のゲートドライバは特許文献２に開示されている。この文献ではコンデンサおよびＭＯＳＦＥＴがサイリスタの筐体の内部に設けられている。このため十分な合計静電容量を割り当てるために多くの厳しい問題に直面する。
日本国特許第３１２４５１３号公報 欧州特許ＥＰ ０３２８７７８号公報

先行技術のゲートドライバは大型のコンデンサを用いるという問題がある。小型のコンデンサを用いた場合、コンデンサを非常に短時間、例えば１００μｓ〜２００μｓでリフレッシュできない、すなわち必要なレベルに充電できないという他の問題が生じる。またこのような大型のコンデンサはサイリスタ周囲の熱対流を妨げた。

本発明はセラミックコンデンサなどの小型のコンデンサを有するゲートドライバをそのコンデンサを素早く充電する充電器とともに提供することにより上記の問題を解決する。

本発明によれば、電力半導体スイッチング装置は、
アノードと、カソードと、ゲートとを有する圧接型パッケージに収容された電力半導体スイッチング素子と、
順バイアスドライバ手段と、
互いに並列に接続された複数のコンデンサと前記ゲートと前記コンデンサの間にそれぞれ直列に接続された複数のＭＯＳＦＥＴとを有する逆バイアスドライバ手段と、
所定の短時間ｔＣｍｉｎ内に前記コンデンサを充電する高速充電回路と、
前記電力半導体スイッチング素子と、前記コンデンサと、前記ＭＯＳＦＥＴとを支持する実装基板とを含み、
前記コンデンサと前記ＭＯＳＦＥＴがそれぞれ薄型パルスコンデンサと薄型ＭＯＳＦＥＴであるとともに、上記スイッチング素子のカソードの表面により規定される平面から測定したコンデンサとＭＯＳＦＥＴの高さが上記電力半導体スイッチング素子の高さより低くなるように上記電力半導体スイッチング素子の周囲に配置されており、
さらに最高特定ターンオフ電流および電圧条件で前記スイッチング素子のターンオフ中にコンデンサの電圧が１Ｖ以上の電圧降下を示すように前記コンデンサの合計静電容量が選択されている。

薄型パルスコンデンサおよび薄型ＭＯＳＦＥＴを用いているため、電力半導体スイッチング素子上に平面ヒートシンクを設けた場合コンデンサと薄型ＭＯＳＦＥＴにわたって十分なエアギャップを提供することができる。

第１の実施形態
図１ａ、１ｂ、１ｃ、１ｄ、および１ｅを参照すると、第１の実施形態による電力半導体スイッチング装置が示されている。この電力半導体スイッチング装置は上に電力半導体スイッチング素子１が実装された実装基板７を有する。この電力半導体スイッチング素子１は、例えばＧＣＴ（ゲート転流型ターンオフ）サイリスタ、ＧＴＯ（ゲートターンオフ）サイリスタ、あるいは静電誘導サイリスタ（ＳＩＴＨ）などのサイリスタである。この電力半導体スイッチング素子１はドラム状圧接型パッケージに収容されている。図１ｅに最も分かりやすく図示されているように、この電力半導体スイッチング素子１は一端のアノード１８と、他端のカソード１９と、パッケージの中央部から延出するゲート２０とを有する。アノードとカソードの間で測定したこの電力半導体スイッチング素子１の全高ＨＧＣＴは２２ｍｍ〜２７ｍｍである。

またこの電力半導体スイッチング素子１の周囲に沿って実装基板７に実装されているのがコンデンサ４およびスイッチング・トランジスタ５である。このスイッチング・トランジスタ５が内輪に沿って一列に並ぶとともに、コンデンサ４が１つまたは複数の外輪に沿って一列に並んでいることが好ましい。

コンデンサ４は薄型パルスコンデンサであり、好ましくはタンタル電解コンデンサである。薄型のコンデンサであればセラミックコンデンサやフォイルコンデンサなど他のタイプのコンデンサを用いることもできる。薄型コンデンサはサイズが小さく、例えば高さＴｃが８ｍｍ未満、好適には４ｍｍであり、さらに表面実装型であることが好ましい。１個の薄型コンデンサは１０μＦ〜５０μＦの静電容量を有し、その定格電圧は２０Ｖを超える。

スイッチング・トランジスタ５もＭＯＳＦＥＴなどの薄型トランジスタである。薄型トランジスタとはサイズが小さく、例えば高さＴＭＯＳが８ｍｍ未満、好適には４ｍｍであり、さらに好ましくは表面実装型であるトランジスタである。図１ｅに示した例はＴｃ＝４ｍｍおよびＴＭＯＳ＝５ｍｍになっている。

使用の際、この電力半導体スイッチング装置には、電力半導体スイッチング素子１に蓄積した熱を均一に除去するため、電力半導体スイッチング素子１のアノード１８に取り付けられた平面ヒートシンク２１が設けられる。ヒートシンク２１は、この電力半導体スイッチング装置を製造する際この装置に不可欠の物ではないが、電力半導体スイッチング装置を電力変換装置等に搭載する場合には、ヒートシンク２１を用いなければならない。

平面ヒートシンク２１は金属で構成されるとともに、スイッチング素子１のアノード１８の電気コネクタとしての役目を果たす。除熱のために同様なシンク１１６が電力半導体スイッチング素子１のカソード１９に取り付けられている。平面ヒートシンク１１６は金属で構成されるとともに、スイッチング素子１のカソード１９の電気コネクタとしての役目を果たす。実装基板７の上面からヒートシンク１１６の上面の間の距離は、ＨＰＣＢで示され、実装された素子４または５の最高点、図１ｅの例ではトランジスタ５の最高点、からヒートシンク１１６の上面までの距離は、Ｈｏｆｆで示される。

ヒートシンク２１とコンデンサ４またはトランジスタ５との間に約数１０００ボルトの電圧差ＤＶが生じる場合がある。このためヒートシンク２１とコンデンサ４またはトランジスタ５のどちらか高い方との間に十分なエアギャップを設けることが必要である。１．５ｍｍのエアギャップが１０００ボルトを遮断することができるため、エアギャップの高さＴｔは以下の式で算出することができる。
Ｔｔ＝１．５×ＤＶ／１０００
６５００ボルトを遮断するためにはエアギャップは約９．７５ｍｍでなければならない。従って安全のためエアギャップＴｔは１０ｍｍ〜１５ｍｍでなければならい。Ｔｔはアノード１８の表面からトランジスタ５またはコンデンサ４のどちらか高い方の測定距離である。

図２ａを参照すると第１の実施形態の電力半導体スイッチング装置の回路図が示されている。電力半導体スイッチング素子１はアノード１８とカソード１９とを有し、これらは負荷（図示せず）に接続されている。この電力半導体スイッチング素子１のゲート２０とカソード１９との間に複数の逆バイアスドライバユニット９０が並列に接続されている。１個の逆バイアスドライバユニット９０はスイッチング・トランジスタ５と、ゲート抵抗１０２と、コンデンサ４とを含んでいる。このスイッチング・トランジスタ５はスイッチング素子１のゲート２０に接続されたドレインと、コンデンサ４に接続されたソースと、ゲート抵抗１０２に接続されたゲートとを有する。図１ｄに示すようにコンデンサ４は並列に接続された６個の薄型パルスコンデンサ４ａ、４ｂ、４ｃ、４ｄ、４ｅおよび４ｆにより形成されている。１個の逆バイアスドライバユニットに含まれる薄型パルスコンデンサの数は６に限定されず、他の任意の数を選んでもよい。逆バイアスドライバユニット９０の数は一実施形態によれば３５ユニットである。設計によって逆バイアスドライバユニットの数を例えば５〜５０の間で変えることができる。このため上記から明らかなように逆バイアスドライバユニットは互いに並列に接続された複数の薄型パルスコンデンサと、スイッチング素子１のゲートとコンデンサの間にそれぞれ直列に接続された複数のスイッチング・トランジスタ５、すなわちＭＯＳＦＥＴとを有する。またＭＯＳＦＥＴは互いに並列に接続されてＭＯＳＦＥＴのアレイ１０１を規定する。

図２ａに示したように本発明によれば、充電器６は１つの逆バイアスドライバユニットのコンデンサ４に接続され、２つの連続ターンオフ時点８、１３間の最小時間より短い時間ｔＣｍｉｎでコンデンサ４を充電する。１つの逆バイアスドライバユニットのコンデンサ４は他の逆バイアスドライバユニットのコンデンサ４と並列に接続されている。このためすべてのコンデンサ４が並列に接続されて線１１１と１１２の間に接続されたコンデンサのアレイ１００を構成する。充電器６は並列に接続されているすべてのコンデンサ４を同時に短時間ｔＣｍｉｎで充電する。充電器６はさらに外部電源に接続されている。充電器６の詳細は後述する。

図２ａに示したように、プリドライバを含む順バイアスドライバ２は線１０４および１０３を介してスイッチング素子１をターンオンおよびターンオフする制御信号を生成する。線１０４はスイッチング素子１のゲートに接続され、線１０３は各ゲート・抵抗１０２に接続されて次にスイッチング・トランジスタ５のゲートに接続されている。順バイアスドライバ２用の電力は線１０６を介して充電器６から供給される。制御信号を生成するタイミングを制御するために制御情報１０５が順バイアスドライバ２に加えられる。

図１ａを参照すると、順バイアスドライバ２および充電器６は実装基板７上のスイッチング素子１から離れた位置に設けられている。また図２ａに示したような回路接続は図１ｅに示したような実装基板７内に設けられた多層回路により達成される。

この電力半導体スイッチング装置の動作を図２ｂ、２ｃおよび２ｄを参照して説明する。

時刻ｔ０においてスイッチング素子１、すなわちＧＣＴがオン状態であるとともに、コンデンサ４が所定の電圧ＶＣまで完全に充電されていると仮定する。時刻ｔａにおいて順バイアスドライバ２によりターンオフ信号が生成され、この信号が線１０３と抵抗１０２とを介してＭＯＳＦＥＴ５のゲートに印加される。このためＭＯＳＦＥＴ５はすべてターンオンして放電電流ＩＧをコンデンサ４からスイッチング素子１のゲートに供給する。このため時刻ｔａでターンオフパルス９（図２ｃ）がスイッチング素子１のゲートで観測されるとともに、電圧降下１０（図２ｄ）により示されるようにコンデンサ４が放電される。このため時刻ｔａにおいて降下線８により示すようにＧＣＴがターンオフされる。その後充電器６が充電電流を供給しているため、電圧上昇１１および飽和１２により示されるように、コンデンサ４は時刻ｔａから所定の時間ｔＣｍｉｎ内に所定の電圧ＶＣまで急速に充電される。

時刻ｔｂにおいて、順バイアスドライバ２によりターンオン信号が生成されて、これが線１０４を介してＧＣＴ１のゲートに印加される。このためＧＣＴ１は再度ターンオンされる。

そして時刻ｔｃにおいて第２のターンオフ信号が生成されて上記と同様にＧＣＴをターンオフする。なお順バイアスドライバ２からの２つの連続ターンオフ信号の間、例えば２つのターンオフパルス９および１４の間の時間差は制御情報１０５によって変化するが、ｔＣｍｉｎ以上になるように設定される。

高速充電器６は第２のターンオフ・スイッチング１３の要求が発生する前に第１のパルスコンデンサ電圧リセットプロセスの終了１２に達するように設計されている。このように高速充電器６は次のターンオフ・スイッチングの要求が発生する前に間違いなくコンデンサ４を充電することができる。このような充電器６を用いることにより、薄型コンデンサ４の合計静電容量が小さいにもかかわらず間違いなく電力半導体スイッチング素子１のターンオフが達成される。

本発明によれば、電力半導体スイッチング素子１の周囲にはいかなるタイプの薄型ＭＯＳＦＥＴ５および薄型パルスコンデンサ４でもよい。ＭＯＳＦＥＴ５の数はコンデンサ４より少ないため、薄型ＭＯＳＦＥＴ５は薄型パルスコンデンサ４より小さなスペースで足りる。そのため図１ａおよび１ｄに示したように、素子４および５は同心円状の輪に配置されており、薄型ＭＯＳＦＥＴ５は内輪に位置し、薄型パルスコンデンサ４は１つ又はそれ以上の外輪に位置している。

薄型パルスコンデンサおよび薄型ＭＯＳＦＥＴを使用しているため、電力半導体スイッチング素子上に平面ヒートシンクを設けた場合、コンデンサおよび薄型ＭＯＳＦＥＴ全体に十分なエアギャップを設けることができる。このためヒートシンクとコンデンサまたはＭＯＳＦＥＴとの間の望ましくない放電を回避することができる。

第２の実施形態
電力半導体スイッチング装置を様々なタイプの電力半導体スイッチング回路、例えばＤＣチョッパ、電流源インバータおよび電圧源インバータに搭載することができる。時刻ｔＣｍｉｎは２つの連続ターンオフ時点８、１３の間の最小時間より短いが、そうであればこのような電子回路の制御アルゴリズムに強く依存することになる。

例えばＤＣチョッパおよび電流源インバータにおいてアノード電流の上昇率は、一定のスイッチング周波数で規則的にターンオンおよびオフされる際、アノード電流が間違いなく電力半導体スイッチング装置の定格ターンオフ能力未満に維持できるようにインダクタにより制限される場合がある。このような場合、図２ｂから明らかなようにｔＣｍｉｎをｔＣｍｉｎ＝１／スイッチング周波数以下の値に設定してもよい。

これと対照的に電圧源インバータにおいてはアノード電流の上昇率にはこのような強い制限はない。結果として、負荷の突発的な短絡の場合、コンバータを守るために電圧源インバータのコントローラが規則的ターンオフ動作の後非常に短時間のうちにターンオフ命令を生成するはずである。このような場合、ｔＣｍｉｎを５００μｓ以下、好適には５０μｓ〜２００μｓに設定してもよい。このように本発明よれば充電器６はｔＣｍｉｎすなわち５００μｓ未満以内に所定電圧ＶＣでコンデンサ４を充電できる。

このため第２の実施形態は同様なタイミング要件のある電圧源インバータおよび回路での適用に好適である。

第３の実施形態
図３ａ、３ｂおよび３ｃを参照すると、電力半導体スイッチング装置の第３の実施形態が示されている。図１ａ、１ｂおよび１ｃでは、薄型タンタル電解コンデンサ４を用いたが、図３ａ、３ｂおよび３ｃではセラミック多層大容量コンデンサ２２を用いる。

このようなセラミックコンデンサは寿命が長く高温に耐える。このため電力半導体スイッチング装置の第３の実施形態は高い安定性がある。

第４の実施形態
図４ａ、４ｂ、４ｃ、４ｄ、４ｅおよび４ｆを参照すると、電力半導体スイッチング装置の第４の実施形態が示されている。第４の実施形態では、薄型ＭＯＳＦＥＴ５が実装基板７の上側に実装されている一方、薄型パルスコンデンサ４は同基板の下側に実装されている。

この配置はスペースの節約になる。加えてゲート回路の寄生インダクタンスが減少する。基板の上側の薄型ＭＯＳＦＥＴ５のドレインを電力半導体スイッチング素子１のゲートに直接接続することが可能であり、薄型パルスコンデンサをスイッチング素子１のカソードに直接接続することが可能であり、さらに薄型パルスコンデンサ４と薄型ＭＯＳＦＥＴ５のソースを接続することによって基板７内の貫通孔によりこのループを閉じる。

第５の実施形態
図５ａ、５ｂ、５ｃおよび５ｄを参照すると、電力半導体スイッチング装置の第５の実施形態が示されている。第５の実施形態では、充電器６の入力線１７間にエネルギー蓄積手段２３が接続されている。

図５ｂに示したように、ＧＣＴ１は線８、１３および２４で示すように３回ターンオフされる。線８と１３との間の時間をｔＣｍｉｎとし、線１３と２４との間の時間をｔＣｍｉｎとすることができる。このようなターンオフの素早い繰り返しが発生してコンバータを負荷の突発的な短絡から守ることができる。負荷の突発的な短絡が回復すると、ＧＣＴ１の次のターンオフがより長い時間、例えば線２４から１ｍｓで発生可能である。

上記から明らかなように、エネルギー蓄積手段２３は各サイクル時間がｔＣｍｉｎという短い状態で少なくとも３つのフル充電サイクル８、１３および２４を維持することができる。この場合充電器６に接続された電源（図示せず）は、１ｍｓ〜４ｍｓである平均スイッチングサイクルタイムｔＣａｖとも呼ばれる規則的な充電時間でコンデンサ４を充電するのに十分な出力電力さえあればよい。

エネルギー蓄積手段２３を第５の実施形態に設けたため、充電器６は瞬時に配電することが可能であり、このため最小時間ｔＣｍｉｎで繰り返して多数回、例えば３回確実にコンデンサ４を充電することができる。

第６の実施形態
図６ａ、６ｂ、６ｃおよび６ｄを参照すると、電力半導体スイッチング装置の第６の実施形態が示されている。この実施形態では充電器６の詳細を説明する。

図６ａに示したように、充電器６は線１７とトランジスタ２９との間に接続された電圧レギュレータ・コントローラ３０を含んでいる。レギュレータ・コントローラ３０およびトランジスタ２９は高電流低ドロップアウト線形レギュレータを構成している。トランジスタ２９およびレギュレータ・コントローラ３０を使用すると、エネルギー蓄積手段２３の始動電圧ＶＥＳ（線３１で示す）は薄型パルスコンデンサ４の始動電圧ＶＣ（線３２で示す）より大幅に高くなる。これにより回路（図示せず）の寄生インダクタンスの十分なｄＩ／ｄｔを生成するとともに薄型パルスコンデンサ４の高速充電を保証するのに十分な電圧差が維持される。

電力半導体スイッチング装置の第６の実施形態により、簡単な回路で充電器６を形成することができる。このため電力半導体スイッチング装置を費用効率よく作製することができる。

第７の実施形態
図７ａ、７ｂ、７ｃおよび７ｄを参照すると、電力半導体スイッチング装置の第７の実施形態が示されている。この実施形態では、充電器６が変形されている。

図７ａに示したように、充電器６はブースト・インダクタ３３と、ブースト・スイッチング・トランジスタ３４と、ブースト・ダイオード３５と、電流感知抵抗１１３と、ブースト・コンバータ・コントローラ１１４とを含む高速タイプのブースト・コンバータ（昇圧コンバータ）により形成されている。ブースト・インダクタ３３およびブースト・ダイオード３５は線１７のうちの１本で直列に接続されており、ブースト・スイッチング・トランジスタ３４は線１７間に接続されている。ブースト・コンバータ・コントローラ１１４は電流感知抵抗１１３を流れる電流を検出するとともに、スイッチング信号をトランジスタ３４に供給して昇圧電圧を制御する。

高電流ブーストタイプチョッパとしても知られる高速ブースト・コンバータにより、入力電圧ＶＥＳは図７ｄに示すように出力電圧ＶＣ以下となることができる。十分なエネルギーがエネルギー蓄積手段２３に蓄積される。このためターンオフ動作間に最小時間ｔＣｍｉｎを有する３回連続ターンオフ動作８、１３および２４の後でも、線２６および２７で示す第３のブーストリセット動作後にエネルギー蓄積手段２３には線３６で示す正の電圧がまだ残っている。

図７ａの高速ブースト・コンバータにより損失を低減することができる。このため回路素子が高度に加熱されることはなく、回路素子の寿命を延ばすことができる。

第８の実施形態
図８ａ、８ｂ、８ｃおよび８ｄを参照すると、電力半導体スイッチング装置の第８の実施形態が示されている。この実施形態では、充電器６がさらに変形されている。

図８ａに示したように、充電器６はバックタイプチョッパとしても知られるバック・コンバータ（降圧コンバータ）により形成されている。このバック・コンバータはバック・スイッチング・トランジスタ３８と、バック・ダイオード３９と、バック・インダクタ４０と、バック・スイッチング制御部３７とを含んでいる。バック・スイッチング・トランジスタ３８およびバック・インダクタ４０は線１７のうちの１本で直列に接続されており、バック・ダイオード３９はカソードバス１１２とインダクタ４０とに接続されている。バック・スイッチング制御部３７はソースバス１１１とカソードバス１１２との間の電圧差と、バック・スイッチング・トランジスタ３８およびバック・インダクタ４０を流れる電流とを検出して、スイッチング信号をトランジスタ３８に供給する。

線２６および２７で示す第３のバックリセット動作の後でもエネルギー蓄積手段２３の電圧が薄型パルスコンデンサ４の電圧レベルより高いままであるようにエネルギー蓄積手段２３を選択する。

図８ａ〜８ｄの実施形態により、３つの連続ターンオフプロセスを実行することができる。

第９の実施形態
図９ａ、９ｂ、９ｃ、９ｄおよび９ｅを参照すると、電力半導体スイッチング装置の第９の実施形態が示されている。この実施形態では、充電器６がなおさらに変形されている。

図９ａに示した充電器６は図８ａに示したものと同様であるが、インダクタ４０と直列に挿入された電流感知抵抗４２をさらに有する。電流感知抵抗４２を流れる電流はバックタイミング電流コントローラ１１５により監視される。バックタイミング電流コントローラ１１５にはタイマが設けられている。他の構成は図８ａに示したものと同一である。

バック・コンバータが連続モードで動作するため、電流制御部を適用すると好適であろう。この実施形態では、高速電流変化に適用可能な電流感知抵抗４２により電流検出を行う。

電流感知抵抗４２を使用することにより、バンバン制御を用いたチョッパ電流制御部が可能になる。しかし本実施形態による高速充電器６は１００Ａを超える電流および１μｓより短いバック・スイッチング・トランジスタのオフタイムを制御する能力がある。このため簡単なバンバン制御は難題に直面することになる。第９の実施形態の動作モードによりこのような難題は確実な方法で解決される。

この動作は図９ｂ〜９ｅに示されている。第１のパルスコンデンサ放電１０により４３において第１のスイッチングサイクルが始まる。そしてそれぞれインダクタ４０を流れるインダクタ電流ＩＬが立ち上がるとともに、抵抗４２の両端の電圧Ｖ（ＲＳ）が上昇する。電圧Ｖ（ＲＳ）が所定レベルＶ１に達すると同時に、バック・スイッチング・トランジスタ３８がターンオフされて、ＩＬがバック・ダイオード３９に方向転換される。結局ＩＬが下降する。

第１のターンオフ４４において、タイマが始動されて所定時間４６後に第２のスイッチングサイクルを開始する。所定時間４６はコンデンサ４の充電が遮断されるオフタイム時間である。このようにコンデンサはさい断電流により充電される。その後時点１２の第１のパルスコンデンサ電圧リセットプロセスの終了までこのプロセスが繰り返される。

この実施形態では、充電器６内で充電電流が検出されるため、精度よく充電を実行することができる。

第１０の実施形態
図１０ａ、１０ｂ、１０ｃおよび１０ｄを参照すると、電力半導体スイッチング装置の第１０の実施形態が示されている。この実施形態では、充電器６が変形されている。

図１０ａに示した充電器６は図８ａに示したものと同様であるが、バック・スイッチング制御部３７の代わりに固定タイミングコントローラ４７が設けられている点が異なる。この固定タイミングコントローラ４７はオンタイム時間４９およびオフタイム時間５０を計時する。他の構成は図８ａに示したものと同一である。

電圧レベルＶ１（図９ｅ）に達するには急速コンパレータが必要である。高速動作によりこのようなタイプのコンパレータは感度が制限される。このため電圧Ｖ１は非常に高レベル、例えばＶ１＝１００ｍＶに設定しなければならない。大電流を伴う状態では電流感知抵抗４２（図９ａ）は多量の損失を生じる。このため第１０の実施形態では電流感知抵抗を設けていない。

第１０の実施形態によれば、固定タイミングコントローラ４７がオンタイム時間４９およびオフタイム時間５０の両方を制御する。それぞれオンタイム時間は充電電流ＩＬが増加する時間であり、オフタイム時間は充電電流ＩＬがゼロと等しくなるまで減少するあるいは留まる時間である。パルスコンデンサ４の第１の放電１０の後、固定タイミングコントローラ４７はオン信号をバック・スイッチング・トランジスタ３８へオンタイム時間４９の間印加を始める。このように第１の充電パルス４８が生成される。第１の充電パルス４８のピーク電流５２はバック・インダクタ４０の値により与えられる。第１の充電パルス時間の間、すなわちオンタイム時間４９の間の電圧差ＶＥＳ−ＶＣは矢印５１により示された量に略等しい。電圧差ＶＥＳ−ＶＣは充電器６への入力電圧ＶＥＳと充電器６の出力電圧ＶＣとの差である。

第１の充電パルスのピーク電流５２の値は、コンデンサ４の線１１により示される電圧リセットに応じて選択される。

オンタイム時間４９の後、固定タイミングコントローラ４７がバック・スイッチング・トランジスタ３８をターンオフすると、同時にオフタイム時間５０が開始する。オフタイム時間５０は、その時間５０の間に電流ＩＬがゼロにまで減少することができるように選択される。結局、不連続スイッチングモードが保証されてコンデンサ４がさい断電流により充電される。そして第２の充電パルス５３がＩＬ＝０から開始することができる。

オフタイム時間５０を終了した後、固定タイミングコントローラ４７はオンタイム時間４９の間のバック・スイッチング・トランジスタ３８をターンオンすることにより第２の充電パルス５３を開始する。第２の充電パルスのピーク電流５５はバック・インダクタ４０の値により与えられる。第２の充電パルス時間の間、すなわちオンタイム時間４９の間の電圧差ＶＥＳ−ＶＣは矢印５４により示された量に略等しい。

ＶＥＳの値が第１の充電パルス４８における値と比較されて減少するとともに、電圧ＶＣが上昇したため、第２の充電パルス（矢印５４）での電圧差ＶＥＳ−ＶＣは第１の充電パルス（矢印５１）での電圧差より小さい。結果として、第２の充電パルスのピーク電流５５は第１の充電パルスのピーク電流５２より小さい。このコンデンサ４の充電は時点１２で完了する。

本実施形態によれば、図９ａの抵抗４２などの抵抗を使用していないため、充電器６内の電力損失を改善することができる。

第１１の実施形態
図１１ａ、１１ｂ、１１ｃおよび１１ｄを参照すると、電力半導体スイッチング装置の第１１の実施形態が示されている。この実施形態では、充電器６が変形されている。

図１１ａの充電器６は図１０ａのものと同様であるが、固定タイミングコントローラ４７の代わりに電圧制御タイミングコントローラ５６が設けられている点が異なる。他の構成は図１０ａに示したものと同一である。

第１０の実施形態によれば急速充電を達成するために、電圧差ＶＥＳ−ＶＣの最大対最小比をある率未満に維持しなければならない。例えば、第１０の実施形態によれば以下の条件を満たさなければならない。
最大（ＶＥＳ−ＶＣ）／最小（ＶＥＳ−ＶＣ）≦２
よって第１０の実施形態ではＶＥＳおよびＶＣの狭い範囲しか満足に取り扱うことができない。

第１１の実施形態では、電圧制御タイミングコントローラ５６が電圧差ＶＥＳ−ＶＣを監視する。オンタイム時間ｔｏｎは以下の関数により与えられるように電圧差ＶＥＳ−ＶＣの逆数に略等しい。
ｔｏｎ≒ｋ１×１／（ＶＥＳ−ＶＣ）
ここでｋ１は定数である。

この結果第１の充電パルスのオンタイム時間ｔｏｎ１は第２の充電パルスのオンタイム時間ｔｏｎ２より短くなる。第１のパルスコンデンサ電圧リセットの最終充電パルスのオンタイム時間ｔｏｎ５が最も長くなる。その関係は以下のようになる。
ｔｏｎ１＜ｔｏｎ２＜ｔｏｎ３＜ｔｏｎ４＜ｔｏｎ５

一方、オンタイム時間中の電流上昇率ｄＩＬ／ｄｔは、損失を小さく維持するためにバック・スイッチング・トランジスタ３８での電圧降下がＶＥＳ−ＶＣに比べて一般的に非常に小さくなるため基本的にＶＥＳ−ＶＣに正比例する。各パルスのピーク電流を
Ｉｐｅａｋ＝ｄＩＬ／ｄｔ×ｔｏｎ
によって算出することができる。

このため全充電パルスのピーク電流Ｉｐｅａｋが、以下に示すように同一の値に維持される。
第１の充電パルスのピーク電流６０
≒第２の充電パルスのピーク電流６４
≒最終充電パルスのピーク電流６８

この実施形態により充電器６は広範囲の入力電圧を低損失で供給することができる。

第１２の実施形態
図１２ａおよび１２ｂを参照すると、電力半導体スイッチングの第１２の実施形態が示されている。この実施形態では、充電器６およびエネルギー蓄積手段２３がそれぞれ別々の区画６９および７０に設けられている。

充電器６を含む区画６９は実装基板７上に固着されているが、エネルギー蓄積手段２３、すなわち１つまたは複数のコンデンサを含む区画７０は実装基板７に着脱可能に実装されている。

区画７０は電解コンデンサまたは電荷蓄積用の他のタイプのコンデンサを含んでもよい。このようなコンデンサは寿命に限りがある。ある動作時間後、通常の保守時に電力半導体スイッチング素子１および他の要素に影響を与えずにコンデンサ２３を備えた区画７０を容易に交換することができる。

区画７０を同一の実装基板７上で区画６９に隣接して配置してもよく、あるいは図１３ａおよび１３ｂに示すように実装基板７の外側に配置してもよい。

この実施形態によりエネルギー蓄積手段２３内のコンデンサを容易に交換することができる。

第１３の実施形態
図１４ａ、１４ｂおよび１４ｃを参照すると、電力半導体スイッチング装置の第１３の実施形態が示されている。この実施形態では、抵抗１０２に連結された薄型ＭＯＳＦＥＴ５のアレイが２つの半分部７２および７４に分割されている。第１の半アレイ７２は電力半導体スイッチング素子１の周囲の第１の半円に沿って一列に並んでおり、第２の半アレイ７４は同周囲の第２の半円に沿って一列に並んでいる。順バイアスドライバ２に含まれるプリドライバを順バイアスドライバ２の区画から取り出されて各半分部の端部に設けられている。第１の半アレイ７２用のプリドライバ７１および第２の半アレイ７４用のプリドライバ７３がそれぞれ反対側に沿って基板７上に設けられる。

この実施形態により、プリドライバに対する容量性負荷が５０％に減少するとともに、低インダクタンスゲート接続の長さも約５０％減少する。また全ＭＯＳＦＥＴの同時駆動および電力半導体スイッチング素子１の均質なターンオフ駆動も実現可能である。

第１４の実施形態
図１５ａ、１５ｂ、１５ｃ、１５ｄおよび１５ｅを参照すると、電力半導体スイッチング装置の第１４の実施形態が示されているが、これは第１３の実施形態の変形例である。ねじ込み式のＧＣＴ１が採用されている。実装基板７はねじ込み式のＧＣＴ１を収容する穴を有する。ゲートリング７７およびカソードリング７６はＧＣＴ１のそれぞれゲートおよびカソードに固着されている。半径方向に延びるリング切断部７８がカソードリング７７の周囲に形成されている。また半径方向に延びるリング切断部７８がゲートリング７６の周囲に形成されている。

また実装基板７には上記の穴から実装基板７の縁部に延びる切断部７９が形成されている。薄型ＭＯＳＦＥＴおよび薄型パルスコンデンサのアレイが第１の半アレイ７２と第２の半アレイ７４とに分割されているためこのような切断部７９が可能である。

ＧＣＴ１を収容するために実装基板７に形成された穴はネジ部に合う大きさである。実装基板７が切断部７９を有するとともにゲートリングおよびカソードリングが切断部７８を有するため、実装基板７の切断縁部を介してカソードリング７６の切断縁部を実装基板７の下で摺動させてＧＣＴを３６０度回転させることにより、ＧＣＴ１を実装基板７の穴にねじ込むことができる。

この実施形態により電力半導体スイッチング素子、すなわちＧＣＴを容易に実装することができる。

第１５の実施形態
図１６を参照すると、電力半導体スイッチング装置の第１５の実施形態が示されている。この実施形態では順バイアスドライバ２および高速充電器６が、ＧＣＴ１および逆バイアスドライバユニット９０を実装した実装基板７とは離れた実装基板８０に実装されている。２つの基板の接続のために低インピーダンス接続８１が設けられている。

この実施形態により、順バイアスドライバ２および／または高速充電器６の交換を容易に実現することができる。また電力半導体スイッチング素子１に直接接続する素子が非常に少なくて済む。またこれらの素子を非常に信頼性高く設計することができる。

上述のどの実施形態においても、ＧＣＴなどの電力半導体スイッチング素子１は以下の特徴の少なくとも１つを有する。
１）ＧＣＴの定格電流ＩＴＧＱＭは４ｋＡまたは６ｋＡ以上である。
２）ＧＣＴのターンオフ中、ゲートピーク電流ＩＧｐｅａｋは、ＩＧｐｅａｋ≧１．１×ＩＴＧＱＭである。
３）ゲートを介する充電率ＱＧは２．５μＣ／Ａ×ＩＴＧＱ以上である。
４）ゲートドライバは、定格電流ＩＴＧＱＭで最大許容パルス周波数で少なくとも３回ターンオフすることができる。これは合計ΔＶＣ≦１Ｖを意味する。
５）ＧＣＴは平面ヒートシンクを収容することが可能である。
６）ゲート電流ＩＧの開始直後のゲート電流変化ｄＩＧ／ｄｔは、ｄＩＧ／ｄｔ≧２×ＩＴＧＱＭ／５００ｎｓであり、ここでＩＴＧＱＭはＧＣＴの定格アノードターンオフ電流である。
７）主としてコンデンサの抵抗およびＭＯＳＦＥＴの抵抗により構成されるゲートドライバの抵抗素子、Ｒｉｎｔｅｒｎａｌは、２Ｖ／Ｉｐｅａｋ以下である。
８）ターンオフ電流の回路不均質性は±５％未満である。
９）ＧＣＴの寿命は５０℃の温度で２０年を超える。

本発明は電力半導体スイッチング装置に適用可能である。

本発明の第１の実施形態による電力半導体スイッチング装置の構造および配置を示す平面図である。 図１ａに示した電力半導体スイッチング装置の側面図である。 図１ａに示した電力半導体スイッチング装置の拡大部分側面図である。 １つの逆バイアスドライバユニットの一例を示す部分上面図である。 図１ｄに示した部分の断面図である。 図２ａは、本発明の第１の実施形態による電力半導体スイッチング装置の回路図であり、図２ｂは、図２ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図２ｃは、図２ａの電力半導体スイッチング素子のゲート電流を示すタイミングチャートであり、図２ｄは、図２ａのパルスコンデンサの放電および充電を示すタイミングチャートである。 本発明の第３の実施形態による電力半導体スイッチング装置の構造および配置を示す平面図である。 図３ａに示した電力半導体スイッチング装置の側面図である。 図３ａに示した電力半導体スイッチング装置の拡大部分側面図である。 本発明の第４の実施形態による電力半導体スイッチング装置の構造および配置を示す平面図である。 図４ａに示した電力半導体スイッチング装置の側面図である。 図４ａに示した電力半導体スイッチング装置の拡大部分側面図である。 １つの逆バイアスドライバユニットの部分上面図である。 図４ｄに示した部分の断面図である。 図４ｄに示した部分の底面図である。 図５ａは、本発明の第５の実施形態による回路図であり、図５ｂは、図５ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図５ｃは、図５ａの電力半導体スイッチング素子のゲート電流を示すタイミングチャートであり、図５ｄは、図５ａのパルスコンデンサの放電および充電を示すタイミングチャートである。 図６ａは、本発明の第６の実施形態による回路図であり、図６ｂは、図６ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図６ｃは、図６ａの電力半導体スイッチング素子のゲート電流を示すタイミングチャートであり、図６ｄは、図６ａのパルスコンデンサの放電および充電を示すタイミングチャートである。 図７ａは、本発明の第７の実施形態による回路図であり、図７ｂは、図７ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図７ｃは、図７ａの電力半導体スイッチング素子のゲート電流を示すタイミングチャートであり、図７ｄは、図７ａのパルスコンデンサの放電および充電を示すタイミングチャートである。 図８ａは、本発明の第８の実施形態による回路図であり、図８ｂは、図８ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図８ｃは、図８ａの電力半導体スイッチング素子のゲート電流を示すタイミングチャートであり、図８ｄは、図８ａのパルスコンデンサの放電および充電を示すタイミングチャートである。 図９ａは、本発明の第９の実施形態による回路図であり、図９ｂは、図９ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図９ｃは、図９ａの充電器の入力および出力における電圧を示すタイミングチャートであり、図９ｄは、図９ａの充電器内のインダクタを流れるインダクタ電流を示すタイミングチャートであり、図９ｅは、図９ａの充電器内の抵抗の両端の電圧を示すタイミングチャートである。 図１０ａは、本発明の第１０の実施形態による回路図であり、図１０ｂは、図１０ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図１０ｃは、図１０ａの充電器の入力および出力における電圧を示すタイミングチャートであり、図１０ｄは、図１０ａの充電器内のインダクタを流れるインダクタ電流を示すタイミングチャートである。 図１１ａは、本発明の第１１の実施形態による回路図であり、図１１ｂは、図１１ａの電力半導体スイッチング素子のターンオンおよびターンオフ状態を示すタイミングチャートであり、図１１ｃは、図１１ａの充電器の入力および出力における電圧を示すタイミングチャートであり、図１１ｄは、図１１ａの充電器の入力と出力の間の電圧差を示すタイミングチャートであり、図１１ｅは、図１１ａの充電器内のインダクタを流れるインダクタ電流を示すタイミングチャートである。 本発明の第１２の実施形態による電力半導体スイッチング装置の配置を示す平面図である。 図１２ａに示した電力半導体スイッチング装置の側面図である。 本発明の第１２の実施形態の変形例による電力半導体スイッチング装置の配置を示す平面図である。 図１３ａに示した電力半導体スイッチング装置の側面図である。 本発明の第１３の実施形態による電力半導体スイッチング装置の配置を示す平面図である。 図１４ａに示した電力半導体スイッチング装置の側面図である。 本発明の第１３の実施形態による電力半導体スイッチング装置の回路図である。 本発明の第１４の実施形態によるねじ込み式の筐体内の電力スイッチング素子を示す平面図である。 図１５ａに示した電力スイッチング素子の側面図である。 図１５ａに示した電力スイッチング素子の拡大部分側面図である。 電力スイッチング素子のない本発明の第１４の実施形態の電力半導体スイッチング装置を示す平面図である。 電力スイッチング素子を挿入した本発明の第１４の実施形態の電力半導体スイッチング装置を示す平面図である。 本発明の第１５の実施形態による電力半導体スイッチング装置を示す平面図である。 先行技術の電力半導体スイッチング装置である。

符号の説明

１：電力半導体スイッチング素子
２：順バイアス駆動回路および制御部
３：逆バイアス駆動回路
４：薄型パルスコンデンサ
５：薄型ＭＯＳＦＥＴ
６：高速充電回路
７：実装基板
８：第１のターンオフ・スイッチング時点
９：第１のターンオフゲート電流パルス
１０：第１のパルスコンデンサ放電
１１：第１のパルスコンデンサ電圧リセット
１２：第１のパルスコンデンサ電圧リセットプロセスの終了
１３：第２のターンオフ・スイッチング時点
１４：第２のターンオフゲート電流パルス
１５：第２のパルスコンデンサ放電
１６：第２のパルスコンデンサ電圧リセット
１７：充電器電源接続
１８：アノード端末
１９：カソード端末
２０：ゲート端末
２１：ヒートシンクのエッジ
２２：セラミック多層大容量コンデンサ
２３：エネルギー蓄積手段
２４：第３のターンオフ・スイッチング時点
２５：第３のターンオフゲート電流パルス
２６：第３のパルスコンデンサ放電
２７：第３のパルスコンデンサ電圧リセット
２８：第３のリセット後のパルスコンデンサ電圧
２９：トランジスタ
３０：レギュレータ
３１：エネルギー蓄積手段の始動電圧
３２：薄型パルスコンデンサの始動電圧
３３：ブースト・インダクタ
３４：ブースト・スイッチング・トランジスタ
３５：ブースト・ダイオード
３６：第３のブーストリセット動作後のエネルギー蓄積の電圧
３７：バック・スイッチング・制御部
３８：バック・スイッチング・トランジスタ
３９：バック・ダイオード
４０：バック・インダクタ
４１：第３のバックリセット動作後のエネルギー蓄積の電圧
４２：電流感知抵抗
４３：第１のスイッチングサイクルの開始
４４：第１のターンオフ
４５：ゼロインダクタ電流
４６：既定時間
４７：固定タイミングコントローラ
４８：第１の充電パルス
４９：オンタイム
５０：オフタイム
５１：第１の充電パルスでのＶＥＳ−ＶＣ
５２：第１の充電パルスのピーク電流
５３：第２の充電パルス
５４：第２の充電パルスでのＶＥＳ−ＶＣ
５５：第２の充電パルスのピーク電流
５６：電圧制御タイミングコントローラ
５７：第１の充電パルス
５８：第１の充電パルスでのＶＥＳ−ＶＣ
５９：第１の充電パルスのオンタイム
６０：第１の充電パルスのピーク電流
６１：第２の充電パルス
６２：第２の充電パルスでのＶＥＳ−ＶＣ
６３：第２の充電パルスのオンタイム
６４：第２の充電パルスのピーク電流
６５：第１のパルスコンデンサ電圧リセットの最終充電パルス
６６：最終充電パルスでのＶＥＳ−ＶＣ
６７：最終充電パルスのオンタイム
６８：最終充電パルスのピーク電流
６９：充電コンバータ
７０：入力コンデンサバンク
７１：左側プリドライバ
７２：左側ＭＯＳＦＥＴ半円
７３：右側プリドライバ
７４：右側ＭＯＳＦＥＴ半円
７５：ねじ込み式の筐体内の電力半導体素子
７６：カソードリング
７７：ゲートリング
７８：リング切断部
７９：実装基板切断部
８０：第２の実装基板
８１：低インピーダンス接続
９０：逆バイアスドライバユニット
１００：パルスコンデンサバンク
１０１：ＭＯＳＦＥＴバンク
１０２：ＭＯＳＦＥＴゲート抵抗
１０３：ＭＯＳＦＥＴゲートバス
１０４：順バイアス出力
１０５：制御部入力
１０６：電圧電源線
１０７、１０７ａ：カソード接触バイア
１０８、１０８ａ、１０８ｂ：ソースバス接触バイア
１０９：ＭＯＳＦＥＴゲートバス接触バイア
１１０：カソード接続板
１１１：ソースバス
１１２：カソードバス
１１３：電流感知抵抗
１１４：ブースト・コンバータ・コントローラ
１１５：バックタイミング電流コントローラ
２１０：基板
２１１：サイリスタ
２２２：コンデンサ
２２３：ＭＯＳＦＥＴ

Claims (17)

1. アノードと、カソードと、ゲートとを有する圧接型パッケージに収容された電力半導体スイッチング素子（１）と、
   前記電力半導体スイッチング素子をターンオンする順バイアスドライバ手段（２）と、
   互いに並列に接続された複数のコンデンサ（４）と前記ゲートと前記コンデンサの間にそれぞれ直列に接続された複数のＭＯＳＦＥＴとを有する、前記電力半導体スイッチング素子をターンオフする逆バイアスドライバ手段（３）と、
   前記電力半導体スイッチング素子のターンオフの後に所定の短時間ｔＣｍｉｎ内に前記コンデンサを充電する充電器手段（６）と、
   前記電力半導体スイッチング素子と、前記コンデンサと、前記ＭＯＳＦＥＴとを支持する実装基板（７）とを含み、
   前記コンデンサと前記ＭＯＳＦＥＴは、それぞれ薄型パルスコンデンサと薄型ＭＯＳＦＥＴであるとともに、前記スイッチング素子のカソードの表面により規定される平面から測定したコンデンサとＭＯＳＦＥＴの高さが前記電力半導体スイッチング素子の高さより低くなるように前記電力半導体スイッチング素子の周囲に配置されており、
   さらに、前記スイッチング素子のターンオフ中にコンデンサの電圧が１Ｖ以上の電圧降下を示すように前記コンデンサの合計静電容量が設定されている電力半導体スイッチング装置。
2. 前記所定の短時間ｔＣｍｉｎが５００μｓ以下である、請求項１に記載の電力半導体スイッチング装置。
3. 前記所定の短時間ｔＣｍｉｎが５０μｓ〜２００μｓである、請求項１に記載の電力半導体スイッチング装置。
4. 前記薄型パルスコンデンサおよび前記薄型ＭＯＳＦＥＴが、前記薄型ＭＯＳＦＥＴが内輪に配置されるとともに前記薄型パルスコンデンサが外輪に配置されるように前記電力半導体スイッチング素子の周囲に同心円状にアレイに配置されている、請求項１に記載の電力半導体スイッチング装置。
5. 前記薄型パルスコンデンサがセラミック多層型コンデンサである、請求項１に記載の電力半導体スイッチング装置。
6. 前記薄型パルスコンデンサが前記実装基板の一方側に配置されるとともに、前記薄型ＭＯＳＦＥＴが前記実装基板の他方側に配置されている、請求項１に記載の電力半導体スイッチング装置。
7. 前記充電器手段に接続されたエネルギー蓄積手段（２３）をさらに含む、請求項１に記載の電力半導体スイッチング装置。
8. 前記充電器手段が高電流低ドロップアウト線形レギュレータ（２９、３０）を含む、請求項１に記載の電力半導体スイッチング装置。
9. 前記充電器手段がブースト・コンバータ（１１３、１１４、３３、３４、３５）を含む、請求項１に記載の電力半導体スイッチング装置。
10. 前記充電器手段がバック・コンバータ（３８、３９、４０、４２）を含む、請求項１に記載の電力半導体スイッチング装置。
11. 前記バック・コンバータが電流感知抵抗（４２）とオフタイム時間（４６）を計時するタイマ（１１５）とを含む、請求項１０に記載の電力半導体スイッチング装置。
12. 前記バック・コンバータがオンタイム時間（４９）とオフタイム時間（５０）とを計時するタイマ（４７）を含む、請求項１０に記載の電力半導体スイッチング装置。
13. 前記オンタイム時間が、前記充電器手段への入力電圧（ＶＥＳ）と前記充電器手段の出力電圧との間の電圧差（ＶＥＳ−ＶＣ）に反比例して設定されている、請求項１２に記載の電力半導体スイッチング装置。
14. 前記エネルギー蓄積手段が実装基板に着脱可能に設けられている、請求項７に記載の電力半導体スイッチング装置。
15. 前記薄型ＭＯＳＦＥＴおよび前記薄型パルスコンデンサの前記アレイが第１の半アレイ（７２）と第２の半アレイ（７４）とに分割され、前記第１の半アレイには第１のプリドライバ（７１）が設けられ、前記第２の半アレイには第２のプリドライバ（７３）が設けられている、請求項４に記載の電力半導体スイッチング装置。
16. 前記実装基板が穴と該穴から前記実装基板の縁部へ延びる切断部とを有する、請求項１５に記載の電力半導体スイッチング装置。
17. 前記順バイアスドライバ手段（２）および前記充電器手段（６）が前記実装基板（７）から離れた実装基板（８０）上に実装されている、請求項１に記載の電力半導体スイッチング装置。
    

Images