JP4753729B2 - スイッチング制御回路 - Google Patents

Description

本発明は、スイッチング電源装置やＬＥＤ駆動装置に用いられるスイッチング制御回路に関する。

従来より、家庭用および産業用の各種電子機器に対して電力を供給するための電源装置として、スイッチング制御回路を用いた電源装置が広く利用されている。またＬＥＤ駆動装置としてスイッチング制御回路を用いたＬＥＤ駆動装置が提案されている。以下、スイッチング電源装置やＬＥＤ駆動装置に用いられる従来のスイッチング制御回路について説明する。

図１０（ａ）、（ｂ）に従来のスイッチング制御回路の概略ブロック図を示す。図１０（ａ）、（ｂ）において、１は誘導負荷、２はスイッチング素子、３は制御回路、４は電源、５は電流検出回路、６はオン／オフ回路、８はドレイン電流検出回路、９はオン時ブランキングパルス発生回路、１０はＡＮＤ回路である。

図１０（ａ）に示すスイッチング制御回路は、高電位側端子に誘導負荷１が接続され、低電位側端子に回路基準電位が接続されたスイッチング素子２、スイッチング素子２の断続的なオン／オフ動作を制御する制御回路３、および制御回路３の電源４から構成される。制御回路３は、スイッチング素子２に流れるドレイン電流ＩＤＳの検出を行うための電流検出回路５と、オン／オフ回路６から構成される。電流検出回路５は、ドレイン電流検出回路８、オン時ブランキングパルス発生回路９、およびＡＮＤ回路１０から構成される。

オン／オフ回路６は、固定発振周波数のゲート信号を生成し、スイッチング素子２の制御端子に印加して、スイッチング素子２の断続的なオン／オフ動作を制御する。具体的には、スイッチング素子２のターンオフを決める信号である電流検出回路５の出力信号ＯＣを基にピーク電流制御方式のＰＷＭ制御を実施する。また、オン／オフ回路６は、ゲート信号の立ち上がりのタイミングで立ち上がり、スイッチング素子２の最大オン期間Ｔｏｎｍａｘをパルス幅とする制御信号ＰＵＬＳＥを生成する。

ドレイン電流検出回路８は、スイッチング素子２の高電位側端子に接続され、任意に設定または調整できる検出基準によりスイッチング素子２に流れるドレイン電流ＩＤＳを検出して、スイッチング素子２をターンオフさせるための素子電流検出信号ＯＣ＿Ｄを生成する。具体的には、ドレイン電流ＩＤＳの電流値が内部で規定する検出基準以上になると、もしくは超えると、素子電流検出信号ＯＣ＿Ｄの信号レベルをハイレベルにする。なお、ここではドレイン電流ＩＤＳの電流値が検出基準以上になると素子電流検出信号ＯＣ＿Ｄの信号レベルをハイレベルにする場合について説明する。

オン時ブランキングパルス発生回路９は、オン／オフ回路６のゲート信号を基に、スイッチング素子２がオフ状態からオン状態へ移行してから一定期間（ブランキング期間Ｔｂｌｋ）素子電流検出信号ＯＣ＿Ｄを無効にするためのブランキングパルス信号ＢＬＫを生成する。このブランキングパルス信号ＢＬＫにより、スイッチング素子２がオフ状態からオン状態へ移行するときに発生する容量性スパイクノイズを電流検出回路５で検出しないようにでき、その検出によるスイッチング素子２のターンオフ（誤動作）を防ぐことができる。

ＡＮＤ回路１０は、ドレイン電流検出回路８からの素子電流検出信号ＯＣ＿Ｄとオン時ブランキングパルス発生回路９からのブランキングパルス信号ＢＬＫの論理積をとり、両信号の信号レベルがハイレベルとなったときに出力信号ＯＣの信号レベルをハイレベルにする。

図１０（ｂ）に示すスイッチング制御回路は、図１０（ａ）に示すスイッチング制御回路に対してドレイン電流検出回路８の検出端子の接続先が異なる以外は同じ構成をしており、その動作は図１０（ａ）に示すスイッチング制御回路と同じである。以下、図１０（ａ）に示すスイッチング制御回路に基づいて説明を行う。

以上のように、従来のスイッチング制御回路は、ピーク電流制御方式のＰＷＭ制御（固定発振周波数）を実施していた（例えば、特許文献１ないし３参照。）。しかしながら、従来のスイッチング制御回路には、以下の問題点があった。

従来のスイッチング制御回路の問題点について、図１１（ａ）、（ｂ）、（ｃ）に示す従来のスイッチング制御回路の動作波形図を用いて説明する。従来のスイッチング制御回路におけるスイッチング素子２のＰＷＭ制御の状態には、図１１（ａ）、（ｂ）、（ｃ）に示す３つの状態がある。

図１１（ａ）、（ｂ）、（ｃ）において、Ｔｂｌｋはブランキング期間、Ｔｏｃはドレイン電流ＩＤＳが検出基準以上になったことがドレイン電流検出回路８により検出された後に実際にスイッチング素子２がオフ状態になるまでの検出遅れ期間である。このようにスイッチング素子２は、オン／オフ回路６が生成するゲート信号に従ってターンオフする際に所定期間遅れてターンオフする。

また、ＰＵＬＳＥはオン／オフ回路６内部で生成される制御信号、ＯＣ＿Ｄはドレイン電流検出回路８により生成される素子電流検出信号、ＯＣはＡＮＤ回路１０により生成される電流検出回路５の出力信号、ＢＬＫはオン時ブランキングパルス発生回路９により生成されるブランキングパルス信号、ＧＡＴＥはスイッチング素子２のゲート電圧、ＩＤＳはゲート電圧ＧＡＴＥによりオン／オフ制御されたスイッチング素子２に流れるドレイン電流、ＩＤＳｍａｘはドレイン電流検出回路８内部の検出基準により規定されるドレイン電流ＩＤＳの最大値、ＩＤＳｍｉｎはドレイン電流検出回路８内部の検出基準により規定されるドレイン電流ＩＤＳの最小値を表す。

図１１（ａ）は、スイッチング素子２が定常状態でＰＷＭ制御されている状態を表す。この場合、ドレイン電流ＩＤＳはドレイン電流検出回路８内部の検出基準により最大値ＩＤＳｍａｘとなる。

図１１（ｂ）は、スイッチング素子２のオン期間が、ブランキング期間Ｔｂｌｋと検出遅れ期間Ｔｏｃの和（以下、このブランキング期間Ｔｂｌｋと検出遅れ期間Ｔｏｃの和を最小パルス期間と称す。）に等しくなるまでＰＷＭ制御された状態を表す。この場合、ドレイン電流ＩＤＳはドレイン電流検出回路８内部の検出基準により最小値ＩＤＳｍｉｎとなる。

図１１（ｃ）は、スイッチング素子２のオン期間が最小パルス期間と等しく、且つそのオン期間内に最大値ＩＤＳｍａｘを大きく超えるドレイン電流ＩＤＳが流れる状態を表す。最大値ＩＤＳｍａｘを大きく超えるドレイン電流ＩＤＳが流れるのは、スイッチング素子２のオン期間が最小パルス期間と等しくなると、電流検出回路５によるドレイン電流ＩＤＳの検出がなされず、オン／オフ回路６によるスイッチング素子２のＰＷＭ制御が不可能となるためである。

このように、従来のスイッチング制御回路では、スイッチング素子２のオン期間が最小パルス期間と等しくなると、そのオン期間内に最大値ＩＤＳｍａｘを大きく超えるドレイン電流ＩＤＳが流れるおそれがあった。

そして、図１１（ｃ）に示すように、ドレイン電流ＩＤＳを検出できない最小パルス期間において、最大値ＩＤＳｍａｘを大きく超えるドレイン電流ＩＤＳが流れた場合、スイッチング素子２に過大な電流が流れるため、スイッチング素子２の劣化（場合によっては破損）につながる可能性があった。

続いて、従来のスイッチング制御回路を、例えば図１２に示すようなスイッチング電源装置に使用した場合に起こる問題について説明する。図１２において、１１はスナバ回路、１２はトランス、１３はダイオード、１４はコンデンサである。

この従来のスイッチング電源装置は、従来のスイッチング制御回路にスナバ回路１１と、誘導負荷の代わりにトランス１２の１次側が接続され、かつトランス１２の２次側にダイオード１３とコンデンサ１４からなる整流平滑化回路が接続された構成となっている。また、コンデンサ１４には出力端子ＯＵＴＰＵＴ、ＲＥＴＵＲＮが接続されている。また、出力端子ＯＵＴＰＵＴの電圧を検出し、その電圧に応じてドレイン電流検出回路８の検出基準を調整するための検出信号を生成する出力電圧検出回路が出力端子ＯＵＴＰＵＴに接続される（図示せず）。この出力電圧検出回路の検出信号によりスイッチング素子２のＰＷＭ制御が実施される。

この従来のスイッチング電源装置では、スイッチング素子２のスイッチング動作（断続的なオン／オフ動作）によりトランス１２の２次側に発生したエネルギーをダイオード１３とコンデンサ１４へ供給し、整流し且つ平滑化して出力電圧ＯＵＴを生成し、出力端子から出力する。

図１３に、例えば電源投入直後などの入力端子ＩＮＰＵＴの端子電圧ＶＩＮが徐々に増加するときの従来のスイッチング電源装置の動作波形を示す。図１３において、ＶＩＮは入力端子ＩＮＰＵＴに入力される入力電圧を表す。また、ＯＵＴは出力端子から出力される出力電圧を表す。また、ＩＤはダイオード１３に流れる２次側電流を表す。

図１３に示すように、入力端子ＩＮＰＵＴの端子電圧（入力電圧）ＶＩＮが徐々に増加するとき、スイッチング素子２は制御信号ＰＵＬＳＥにより制御される。一方、スイッチング素子２に流れるドレイン電流ＩＤＳの傾き（容量性スパイク電流が流れた後の傾き）は、入力電圧ＶＩＮに比例して大きくなる。そのため、従来のスイッチング制御回路を使用したスイッチング電源装置では、図１３に示すように、入力電圧ＶＩＮが徐々に増加するとき、スイッチング素子２のオン期間が最小パルス期間と等しくなり、スイッチング素子２のＰＷＭ制御が不可能となって、スイッチング素子２の断続的なオン／オフ動作の度にドレイン電流ＩＤＳのピーク値が増大する。ドレイン電流ＩＤＳのピーク値が増大するのは、スイッチング素子２のオフ状態において、トランス１２に蓄えられた全てのエネルギーがダイオード１３とコンデンサ１４へ供給されずに残り、スイッチング素子２が断続的なオン／オフ動作をする度に、トランス１２のエネルギーが増大するためである。よって、スイッチング素子２の劣化（場合によっては破損）につながる可能性があり、スイッチング電源としての信頼性、寿命に影響を及ぼす可能性がある。

続いて、従来のスイッチング制御回路を、例えば図１４に示すようなＬＥＤ駆動装置に使用した場合に起こる問題について説明する。図１４において、１５はＬＥＤ素子、１６はダイオードである。ＬＥＤ素子１５はサージ耐量を向上するための保護素子を内蔵している。このＬＥＤ駆動装置は、従来のスイッチング制御回路にＬＥＤ素子１５とダイオード１６が接続された構成となっている。また、この従来のＬＥＤ駆動装置はＦＢ端子を備えており、このＦＢ端子を介してスイッチング素子２に流れるドレイン電流ＩＤＳの検出基準を外部から可変できる。

図１５に、スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値を徐々に低減することでＬＥＤ発光輝度を調整するときの従来のＬＥＤ駆動装置の動作波形を示す。図１５において、ＶＩＮは入力端子ＩＮＰＵＴに入力される入力電圧を表す。また、ＶＦＢはＦＢ端子の端子電圧を表す。また、ＩＬは誘導負荷１に流れる電流を表す。

従来のスイッチング制御回路を使用したＬＥＤ駆動装置では、スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値を、図１５中の符号１７に示すように徐々に低減させるために、図１５に示すように端子電圧ＶＦＢを徐々に低減して検出基準を徐々に低減させるとき、スイッチング素子２のオン期間が最小パルス期間に等しくなると、それ以上オン期間を短くすることができないため、ＬＥＤ発光輝度をある値以下にすることができず、調光可能範囲の低減や、調光不良となる。
特開平５−２７６７６１号公報 特開２００４−２０８３８２号公報 特開２００４−３３６８６０号公報

本発明は、上記問題点に鑑み、スイッチング素子のオン期間が最小パルス期間と等しくなったときにスイッチング素子のオフ期間を長くすることができるスイッチング制御回路を提供することを目的とする。

本発明の請求項１記載のスイッチング制御回路は、誘導負荷が高電位側端子に、回路基準電位が低電位側端子に接続され、スイッチング制御信号に従ってターンオフする際に所定期間遅れてターンオフするスイッチング素子と、任意に設定または調整できる検出基準により前記スイッチング素子に流れる素子電流を検出して、前記スイッチング素子をターンオフさせるための素子電流検出信号を生成する素子電流検出回路と、前記スイッチング素子がオフ状態からオン状態に切り替わった後の一定期間前記素子電流検出信号を無効にするためのブランキング信号を生成するブランキング信号生成回路と、前記ブランキング信号により前記素子電流検出信号が無効にされる期間に前記素子電流検出信号が生成されると、スイッチング素子のオフ期間を長くするための調整信号を生成するオフ期間調整回路と、前記素子電流検出信号と前記ブランキング信号と前記調整信号を基に、前記スイッチング素子の断続的なオン／オフ動作を制御するためのスイッチング制御信号を生成するオン／オフ回路と、を備えることを特徴とする。

また、本発明の請求項２記載のスイッチング制御回路は、請求項１記載のスイッチング制御回路であって、前記オン／オフ回路は、前記スイッチング素子のオフ期間を長くするための切り替え手段を有し、前記オフ期間調整回路は、前記ブランキング信号により前記素子電流検出信号が無効にされる期間に前記素子電流検出回路により素子電流が所定期間以上検出されると、前記調整信号により前記切り替え手段を制御して前記スイッチング素子のオフ期間を長くすることを特徴とする。

また、本発明の請求項３記載のスイッチング制御回路は、請求項１記載のスイッチング制御回路であって、前記オフ期間調整回路は、前記スイッチング素子のオフ期間を、前記ブランキング信号により前記素子電流検出信号が無効にされる期間内において前記素子電流検出回路により素子電流が検出された期間に比例させる調整信号を生成することを特徴とする。
また、本発明の請求項４記載のスイッチング制御回路は、請求項１ないし３のいずれかに記載のスイッチング制御回路であって、前記オフ期間調整回路から生成される前記調整信号により、前記スイッチング素子のオフ期間が、前記スイッチング素子のオン期間が最小パルス期間と等しくなった場合のオフ期間よりも長くなることを特徴とする。

本発明にかかるスイッチング制御回路によれば、スイッチング素子のオン期間が最小パルス期間と等しくなったときにスイッチング素子のオフ期間を長くすることができる。よって、本発明にかかるスイッチング制御回路をスイッチング電源装置に使用した場合に、スイッチング素子の断続的なオン／オフ動作の度に増大する素子電流のピーク値の増大幅を従来のもと比べて大幅に低減することができ（図７、１３参照。）、スイッチング素子の劣化（場合によっては破損）を軽減、又は防止することができ、スイッチング電源としての信頼性向上、長寿命化を実現することができる。また、本発明にかかるスイッチング制御回路をＬＥＤ駆動装置に使用した場合に、ＦＢ端子の端子電圧ＶＦＢに追従して、スイッチング素子の断続的なオン／オフ動作の度に発生する素子電流のピーク値を更に下げることができ（図９、１５参照。）、ＬＥＤ発光輝度を更に低減することが可能となり、調光可能範囲の拡大や、調光不良防止を実現することができる。このように、本発明にかかるスイッチング制御回路を使用した機器の信頼性向上、長寿命化の実現、更に機能向上を実現することができる。

以下、本発明の実施の形態について説明する。図１（ａ）、（ｂ）に本実施の形態におけるスイッチング制御回路の概略ブロック図を示す。図１（ａ）、（ｂ）において、１は誘導負荷、２はスイッチング素子、３は制御回路、４は電源、５は電流検出回路、６はオン／オフ回路、７はオフ期間調整回路、８はドレイン電流検出回路（素子電流検出回路）、９はオン時ブランキングパルス発生回路（ブランキング信号生成回路）、１０はＡＮＤ回路である。

図１（ａ）に示すスイッチング制御回路は、高電位側端子に誘導負荷１が接続され、低電位側端子に回路基準電位が接続されたスイッチング素子２、スイッチング素子２の断続的なオン／オフ動作を制御する制御回路３、および制御回路３の電源４から構成される。なお、本実施の形態では、制御回路３への電源供給方法の一例として、外部から電源供給する場合について説明するが、電源供給方法はこれに限るものではない。

制御回路３は、スイッチング素子２に流れるドレイン電流（素子電流）ＩＤＳの検出を行うための電流検出回路５、オン／オフ回路６、およびオフ期間調整回路７から構成される。電流検出回路５は、ドレイン電流検出回路８、オン時ブランキングパルス発生回路９、およびＡＮＤ回路１０から構成される。

電流検出回路５は、内部で規定される検出基準によりドレイン電流ＩＤＳを検出する機能と、スイッチング素子２がオフ状態からオン状態へ切り替わってから一定期間（ブランキング期間Ｔｂｌｋ）、ドレイン電流ＩＤＳの検出を行わないようにする機能を有しており、ブランキング期間Ｔｂｌｋ後にドレイン電流ＩＤＳの検出を行う。

オン／オフ回路６は、可変発振周波数のゲート信号（スイッチング制御信号）を生成し、スイッチング素子２の制御端子に印加して、スイッチング素子２の断続的なオン／オフ動作を制御する。具体的には、定常状態では、スイッチング素子２のターンオフを決める信号である電流検出回路５の出力信号ＯＣを基にピーク電流制御方式のＰＷＭ制御（固定発振周波数）を実施する。一方、スイッチング素子２のオン期間が最小パルス期間に等しくなると、電流検出回路５の出力信号ＯＣを基にスイッチング素子２をターンオフさせるとともに、オフ期間調整回路７が生成する調整信号ＯＦＦ＿Ｃを基にゲート信号の周波数を可変してスイッチング素子２のオフ期間を長くする。

また、オン／オフ回路６は、ゲート信号の立ち上がりのタイミングで立ち上がり、スイッチング素子２の最大オン期間Ｔｏｎｍａｘをパルス幅とする制御信号ＰＵＬＳＥを生成する。また、オン／オフ回路６は、ゲート信号の立ち上がりのタイミングで立ち上がる信号Ｒ＿ＰＵＬＳＥを生成する。

オフ期間調整回路７は、ドレイン電流検出回路８が生成する素子電流検出信号ＯＣ＿Ｄ、オン時ブランキングパルス発生回路９が生成するブランキングパルス信号（ブランキング信号）ＢＬＫ、およびオン／オフ回路６が生成する信号Ｒ＿ＰＵＬＳＥを基に、スイッチング素子２のオン期間に応じてスイッチング素子２のオフ期間を調整するための調整信号ＯＦＦ＿Ｃを生成する。

ドレイン電流検出回路８は、スイッチング素子２の低電位側端子に接続され、任意に設定または調整できる検出基準によりスイッチング素子２に流れるドレイン電流（素子電流）ＩＤＳを検出して、スイッチング素子２をターンオフさせるため素子電流検出信号ＯＣ＿Ｄを生成する。具体的には、ドレイン電流ＩＤＳの電流値が内部で規定する検出基準以上になると、もしくは超えると、素子電流検出信号ＯＣ＿Ｄの信号レベルをハイレベルにする。なお、ここではドレイン電流ＩＤＳの電流値が検出基準以上になると素子電流検出信号ＯＣ＿Ｄの信号レベルをハイレベルにする場合について説明する。

オン時ブランキングパルス発生回路９は、オン／オフ回路６のゲート信号を基に、スイッチング素子２がオフ状態からオン状態へ切り替わった後の一定期間（ブランキング期間Ｔｂｌｋ）素子電流検出信号ＯＣ＿Ｄを無効にするためのブランキングパルス信号ＢＬＫを生成する。このブランキングパルス信号ＢＬＫにより、スイッチング素子２がオフ状態からオン状態へ移行するときに発生する容量性スパイクノイズを電流検出回路５で検出しないようにでき、その検出によるスイッチング素子２のターンオフ（誤動作）を防ぐことができる。

電流検出回路５の出力信号ＯＣを生成するＡＮＤ回路１０は、素子電流検出信号ＯＣ＿Ｄとブランキングパルス信号ＢＬＫの論理積をとり、両信号の信号レベルがハイレベルとなったときに出力信号ＯＣの信号レベルをハイレベルにする。

図１（ｂ）に示すスイッチング制御回路は、ドレイン電流検出回路８の検出端子の接続先が異なる以外は図１（ａ）に示すスイッチング制御回路と同じ構成をしており、動作も図１（ａ）に示すスイッチング制御回路と同じである。具体的には、図１（ａ）に示すスイッチング制御回路ではドレイン電流検出回路８の検出端子がスイッチング素子２の低電位側端子に接続されており、図１（ｂ）に示すスイッチング制御回路ではスイッチング素子２の高電位側端子に接続されている点のみが異なる。以下、図１（ａ）に示すスイッチング制御回路に基づいて説明を行う。

続いて、本実施の形態におけるスイッチング制御回路の動作について、該スイッチング制御回路をスイッチング電源装置に使用した場合を例に説明する。図２にそのスイッチング電源装置の概略ブロック図を示す。図２において、１１はスナバ回路、１２はトランス、１３はダイオード、１４はコンデンサである。

このスイッチング電源装置は、本実施の形態におけるスイッチング制御回路にスナバ回路１１と、誘導負荷の代わりにトランス１２の１次側が接続され、かつトランス１２の２次側にダイオード１３とコンデンサ１４からなる整流平滑化回路が接続された構成となっている。また、コンデンサ１４には出力端子ＯＵＴＰＵＴ、ＲＥＴＵＲＮが接続されている。また、出力端子ＯＵＴＰＵＴの電圧を検出し、その電圧に応じてドレイン電流検出回路８の検出基準を調整するための検出信号を生成する出力電圧検出回路が出力端子ＯＵＴＰＵＴに接続される（図示せず）。この出力電圧検出回路の検出信号によりスイッチング素子２のＰＷＭ制御が実施される。

このスイッチング電源装置では、スイッチング素子２のスイッチング動作（断続的なオン／オフ動作）によりトランス１２の２次側に発生したエネルギーをダイオード１３とコンデンサ１４へ供給し、整流し且つ平滑化して出力電圧ＯＵＴを生成し、出力端子から出力する。

図３に、例えば電源投入直後などの入力端子ＩＮＰＵＴの端子電圧ＶＩＮが徐々に増加するときの本実施の形態におけるスイッチング電源装置の動作波形を示す。図３において、Ｔｂｌｋはブランキング期間、Ｔｏｃはドレイン電流ＩＤＳが検出基準以上になったことが電流検出回路５により検出された後に実際にスイッチング素子２がオフ状態になるまでの検出遅れ期間である。このようにスイッチング素子２は、オン／オフ回路６が生成するゲート信号に従ってターンオフする際に所定期間遅れてターンオフする。

また、ＶＩＮは入力端子ＩＮＰＵＴに入力される入力電圧、ＰＵＬＳＥはオン／オフ回路６内部で生成される制御信号、ＯＣ＿Ｄはドレイン電流検出回路８により生成される素子電流検出信号、ＯＣはＡＮＤ回路１０により生成される電流検出回路５の出力信号、ＢＬＫはオン時ブランキングパルス発生回路９により生成されるブランキングパルス信号、ＧＡＴＥはスイッチング素子２のゲート電圧、ＯＵＴは出力端子から出力される出力電圧、ＩＤＳはゲート電圧ＧＡＴＥによりオン／オフ制御されたスイッチング素子２に流れるドレイン電流、ＩＤはダイオード１３に流れる２次側電流、ＩＤＳｍａｘはドレイン電流検出回路８内部の検出基準により規定されるドレイン電流ＩＤＳの最大値を表す。

図３に示すように、本実施の形態におけるスイッチング制御回路を使用したスイッチング電源装置では、入力端子ＩＮＰＵＴの端子電圧（入力電圧）ＶＩＮが徐々に増加するとき、スイッチング素子２のオン期間が短くなっていき、最小パルス期間と等しくなると、オフ期間調整回路７が生成する調整信号ＯＦＦ＿Ｃによりスイッチング素子２のオフ期間が長くなる。そのため、スイッチング素子２のオフ状態においてトランス１２に残るエネルギーが低減されるので、スイッチング素子２の断続的なオン／オフ動作の度に増大するドレイン電流ＩＤＳのピーク値の増大幅は、従来のもと比べて大幅に低減される（図１３参照。）。よって、スイッチング素子２の劣化（場合によっては破損）を軽減、又は防止することができ、スイッチング電源としての信頼性向上、長寿命化を実現することができる。

続いて、本実施の形態におけるスイッチング制御回路の動作について、該スイッチング制御回路をＬＥＤ駆動装置に使用した場合を例に説明する。図４にそのＬＥＤ駆動装置の概略ブロック図を示す。図４において、１５はＬＥＤ素子、１６はダイオードである。ＬＥＤ素子１５はサージ耐量を向上するための保護素子を内蔵している。このＬＥＤ駆動装置は、本実施の形態におけるスイッチング制御回路にＬＥＤ素子１５とダイオード１６が接続された構成となっている。また、このＬＥＤ駆動装置はＦＢ端子を備えており、このＦＢ端子を介してスイッチング素子２に流れるドレイン電流ＩＤＳの検出基準を外部から可変できる。

図５に、スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値を徐々に低減することでＬＥＤ発光輝度を調整するときの本実施の形態におけるＬＥＤ駆動装置の動作波形を示す。図５において、ＶＦＢはＦＢ端子の端子電圧を表す。また、ＩＬは誘導負荷１に流れる電流を表す。

本実施の形態におけるスイッチング制御回路を使用したＬＥＤ駆動装置では、スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値を、図５中の符号１７に示すように徐々に低減させるために、図５に示すようにＦＢ端子の端子電圧ＶＦＢを徐々に低減して検出基準を徐々に低減させるとき、スイッチング素子２のオン期間が短くなっていき、最小パルス期間と等しくなると、オフ期間調整回路７が生成する調整信号ＯＦＦ＿Ｃによりスイッチング素子２のオフ期間が長くなる。そのため、誘導負荷１に蓄えられたエネルギーが誘導負荷１とＬＥＤ素子１５とダイオード１６で構成される閉回路で消費される時間が増えるので、ＦＢ端子の端子電圧ＶＦＢに追従して、スイッチング素子２の断続的なオン／オフ動作の度に発生するドレイン電流ＩＤＳのピーク値を更に下げることができる（図１５参照。）。よって、ＬＥＤ発光輝度を更に低減することが可能となり、調光可能範囲の拡大や、調光不良防止を実現することができる。

続いて、オン／オフ回路６とオフ期間調整回路７の具体例について説明する。図６に、本実施の形態のスイッチング制御回路における制御回路３内部のオン／オフ回路６とオフ期間調整回路７の具体的な回路を示す。

この具体例では、オン／オフ回路６が、スイッチング素子２のオフ期間を予め設定されたオフ期間に切り替えるための切り替え手段を有し、オフ期間調整回路７が、ブランキングパルス信号ＢＬＫにより素子電流検出信号ＯＣ＿Ｄが無効にされる一定期間（ブランキング期間Ｔｂｌｋ）にドレイン電流検出回路８によりドレイン電流ＩＤＳが所定期間以上検出されると、調整信号ＯＦＦ＿Ｃにより上記切り替え手段を制御して、スイッチング素子２のオフ期間を上記の予め設定されたオフ期間へ切り替える点に特徴がある。なお、上記の予め設定されたオフ期間は、定常状態でスイッチング素子２のオン期間が最小パルス期間と等しくなった場合のオフ期間よりも長く設定する。

図６において、１８は制御部、１９は三角波ＳＡＷＴＯＯＴＨを生成する発振器である。また、２０は定電流源、２１、３１はインバータ、２２、２３、３０はＰ型ＭＯＳＦＥＴ、２４、２５、２６、２７、３３、３５はＮ型ＭＯＳＦＥＴ、２８、３４はコンデンサ、２９は抵抗、３２はＡＮＤ回路である。

発振器１９は、定電流源２０、インバータ２１、Ｐ型ＭＯＳＦＥＴ２２、２３、Ｎ型ＭＯＳＦＥＴ２４〜２７、コンデンサ２８からなる。また、オフ期間調整回路７は、抵抗２９、Ｐ型ＭＯＳＦＥＴ３０、インバータ３１、ＡＮＤ回路３２、Ｎ型ＭＯＳＦＥＴ３３、３５、コンデンサ３４からなる。

発振器１９は、コンデンサ２８を充放電することにより三角波ＳＡＷＴＯＯＴＨを生成する。この三角波ＳＡＷＴＯＯＴＨの立ち下がり期間（コンデンサ２８の放電期間）を調整することにより、スイッチング素子２のオフ期間を調整する。ここでは、発振器１９は、オフ期間を切り替えるための切り替え手段としてＮ型ＭＯＳＦＥＴ２７を有し、このＮ型ＭＯＳＦＥＴ２７が‘ＯＦＦ’すると予め設定されたオフ期間へと切り替わる。

オフ期間調整回路７は、コンデンサ３４を充放電することにより調整信号ＯＦＦ＿Ｃを生成する。この調整信号ＯＦＦ＿Ｃは、発振器１９内部のＮ型ＭＯＳＦＥＴ２７の制御端子に印加され、Ｎ型ＭＯＳＦＥＴ２７のＯＮ／ＯＦＦを制御する。

制御部１８は、三角波ＳＡＷＴＯＯＴＨの立ち上がりのタイミングで立ち上がり、スイッチング素子２の最大オン期間Ｔｏｎｍａｘをパルス幅とする制御信号ＰＵＬＳＥを生成する。また、制御部１８は、三角波ＳＡＷＴＯＯＴＨの立ち上がりのタイミングで立ち上がり、電流検出回路５の出力信号ＯＣの立ち上がりのタイミングで立ち下がるか、もしくは制御信号ＰＵＬＳＥの立ち下がりのタイミングで立ち下がるゲート信号を生成する。なお、ゲート信号が立ち下がっても、スイッチング素子２の制御端子のゲート電圧ＧＡＴＥがしきい値に達するまではドレイン電流ＩＤＳは流れ続ける。このゲート信号の立ち下がりのタイミングからゲート電圧ＧＡＴＥがしきい値に達してターンオフするまでの期間が検出遅れ期間となる。また、制御部１８は、三角波ＳＡＷＴＯＯＴＨの立ち上がりのタイミングで立ち上がる信号Ｒ＿ＰＵＬＳＥを生成する。また、制御部１８は、三角波ＳＡＷＴＯＯＴＨの立ち上がりのタイミングで立ち下がり、一定期間後に立ち上がる信号Ｌ＿ｏｎを生成する。

発振器１９は、制御部１８の出力信号Ｌ＿ｏｎの信号レベルがロウレベルの間、コンデンサ２８を充電し、ハイレベルの間、放電することで、三角波ＳＡＷＴＯＯＴＨを生成する。また、オフ期間調整回路７の調整信号ＯＦＦ＿ＣによりＮ型ＭＯＳＦＥＴ２７のＯＮ／ＯＦＦが制御されることで、コンデンサ２８の放電期間が可変する。具体的には、スイッチング素子２が定常状態でＰＷＭ制御されている状態ではＮ型ＭＯＳＦＥＴ２７は‘ＯＮ’となり、スイッチング素子２のオン期間が最小パルス期間に等しくなると‘ＯＦＦ’して放電期間が長くなる。

オフ期間調整回路７のコンデンサ３４は、スイッチング素子２が定常状態でＰＷＭ制御されている状態では、信号レベルがハイレベルの調整信号ＯＦＦ＿Ｃを生成する。一方、ブランキング期間Ｔｂｌｋ内にドレイン電流ＩＤＳが検出基準以上になると、オン時ブランキングパルス発生回路９のブランキングパルス信号ＢＬＫとドレイン電流検出回路８の素子電流検出信号ＯＣ＿ＤによりＮ型ＭＯＳＦＥＴ３３が‘ＯＮ’となってコンデンサ３４は放電する。この放電期間が所定期間以上続くと調整信号ＯＦＦ＿Ｃの信号レベルはロウレベルとなる。また、制御部１８の出力信号Ｒ＿ＰＵＬＳＥの信号レベルがハイレベルとなると、Ｎ型ＭＯＳＦＥＴ３０、３５が‘ＯＮ’となってコンデンサ３４は充電され、調整信号ＯＦＦ＿Ｃの信号レベルはハイレベルとなる。

以上のように構成されたスイッチング制御回路を図２に示すスイッチング電源装置に使用した場合の動作について説明する。図７に、入力端子ＩＮＰＵＴの端子電圧ＶＩＮが徐々に増加するときのスイッチング電源装置の動作波形を示す。

図７に示すように、スイッチング素子２が定常状態でＰＷＭ制御されている状態では、三角波ＳＡＷＴＯＯＴＨの発振周波数は一定であり、通常のＰＷＭ制御がなされる。一方、スイッチング素子２のオン期間が最小パルス期間に等しくなると、オフ期間調整回路７の調整信号ＯＦＦ＿Ｃの信号レベルはロウレベルとなり、三角波ＳＡＷＴＯＯＴＨの立ち下がり期間が長くなって、スイッチング素子２のオフ期間が長くなる。

続いて、オン／オフ回路６とオフ期間調整回路７の他の具体例について説明する。図８に、本実施の形態のスイッチング制御回路における制御回路３内部のオン／オフ回路６とオフ期間調整回路７の他の具体的な回路を示す。

この具体例では、オフ期間調整回路７が、スイッチング素子２のオフ期間の長さを、ブランキングパルス信号ＢＬＫにより素子電流検出信号ＯＣ＿Ｄが無効にされる一定期間（ブランキング期間Ｔｂｌｋ）内においてドレイン電流検出回路８によりドレイン電流ＩＤＳが検出された期間の長さに比例させる調整信号ＯＦＦ＿Ｃを生成する点に特徴がある。

図８において、３６、４３、４５は定電流源、３７、４６はインバータ、３８、３９、４８、４９、５０はＰ型ＭＯＳＦＥＴ、４０、４１、５１、５２、５３、５５、５６はＮ型ＭＯＳＦＥＴ、４２、５４はコンデンサ、４４は抵抗、４７はＮＡＮＤ回路である。

発振器１９は、定電流源３６、インバータ３７、Ｐ型ＭＯＳＦＥＴ３８、３９、Ｎ型ＭＯＳＦＥＴ４０、４１、コンデンサ４２からなる。また、オフ期間調整回路７は、定電流源４３、４５、抵抗４４、インバータ４６、ＮＡＮＤ回路４７、Ｐ型ＭＯＳＦＥＴ４８〜５０、Ｎ型ＭＯＳＦＥＴ５１〜５３、５５、５６、コンデンサ５４からなる。

発振器１９は、コンデンサ４２を充放電することにより三角波ＳＡＷＴＯＯＴＨを生成する。この三角波ＳＡＷＴＯＯＴＨの立ち下がり期間（コンデンサ４２の放電期間）を調整することにより、スイッチング素子２のオフ期間を調整する。

オフ期間調整回路７は、コンデンサ５４を充放電することにより調整信号ＯＦＦ＿Ｃを生成する。この調整信号ＯＦＦ＿Ｃの電位により、発振器１９内部のコンデンサ４２の放電期間が調整される。具体的には、オフ期間調整回路７のコンデンサ５４は、スイッチング素子２が定常状態でＰＷＭ制御されている状態では所定電位となる。一方、ブランキング期間Ｔｂｌｋ内にドレイン電流ＩＤＳが検出基準以上になると、ブランキング期間Ｔｂｌｋ内においてドレイン電流ＩＤＳが流れる期間、Ｐ型ＭＯＳＦＥＴ４８が‘ＯＮ’となってコンデンサ５４の電位が下がり、その下がった分だけ発振器１９内のコンデンサ４２の放電期間が長くなる。また、制御部１８の出力信号Ｒ＿ＰＵＬＳＥの信号レベルがハイレベルとなると、Ｎ型ＭＯＳＦＥＴ５１、Ｐ型ＭＯＳＦＥＴ４９が‘ＯＮ’となってコンデンサ５４は充電され、所定電位となる。

以上のように構成されたスイッチング制御回路を図２に示すスイッチング電源装置に使用した場合の動作について説明する。図９に、入力端子ＩＮＰＵＴの端子電圧ＶＩＮが徐々に増加するときのスイッチング電源装置の動作波形を示す。

図９に示すように、スイッチング素子２が定常状態でＰＷＭ制御されている状態では、三角波ＳＡＷＴＯＯＴＨの発振周波数は一定であり、通常のＰＷＭ制御がなされる。一方、スイッチング素子２のオン期間が最小パルス期間に等しくなると、ブランキング期間Ｔｂｌｋ内においてドレイン電流ＩＤＳが流れる期間の長さに比例して調整信号ＯＦＦ＿Ｃの信号レベルが下がり、三角波ＳＡＷＴＯＯＴＨの立ち下がり期間が長くなる。結果、ブランキング期間Ｔｂｌｋ内においてドレイン電流ＩＤＳが流れる期間の長さに比例してスイッチング素子２のオフ期間が線形的に長くなる。

本発明にかかるスイッチング制御回路は、スイッチング素子のオン期間が最小パルス期間と等しくなったときにスイッチング素子のオフ期間を長くすることができ、スイッチング制御回路を使用する装置・機器全般、特に、スイッチング電源装置、ＬＥＤ駆動装置に有用である。

本発明の実施の形態におけるスイッチング制御回路の概略ブロック図 本発明の実施の形態におけるスイッチング制御回路を使用したスイッチング電源装置の概略ブロック図 本発明の実施の形態におけるスイッチング制御回路を使用したスイッチング電源装置の動作波形を示す図 本発明の実施の形態におけるスイッチング制御回路を使用したＬＥＤ駆動装置の概略ブロック図 本発明の実施の形態におけるスイッチング制御回路を使用したＬＥＤ駆動装置の動作波形を示す図 本発明の実施の形態におけるスイッチング制御回路が備えるオン／オフ回路とオフ期間調整回路の一具体例を示す回路図 本発明の実施の形態におけるスイッチング制御回路の動作波形を示す図 本発明の実施の形態におけるスイッチング制御回路が備えるオン／オフ回路とオフ期間調整回路の一具体例を示す回路図 本発明の実施の形態におけるスイッチング制御回路の動作波形を示す図 従来のスイッチング制御回路の概略ブロック図 従来のスイッチング制御回路の動作波形図 従来のスイッチング制御回路を使用したスイッチング電源装置の概略ブロック図 従来のスイッチング電源装置における動作波形を示す図 従来のスイッチング制御回路を使用したＬＥＤ駆動装置の概略ブロック図 従来のＬＥＤ駆動装置における動作波形を示す図

符号の説明

１ 誘導負荷
２ スイッチング素子
３ 制御回路
４ 電源
５ 電流検出回路
６ オン／オフ回路
７ オフ期間調整回路
８ ドレイン電流検出回路
９ オン時ブランキングパルス発生回路
１０ ＡＮＤ回路
１１ スナバ回路
１２ トランス
１３ ダイオード
１４ コンデンサ
１５ ＬＥＤ素子
１６ ダイオード
１７ ドレイン電流のピーク値の低下の軌跡を示す線
１８ オン／オフ回路の制御部
１９ 発振器
２０、３６、４３、４５ 定電流源
２１、３１、３７、４６ インバータ
２２、２３、３０、３８、３９、４８〜５０ Ｐ型ＭＯＳＦＥＴ
２４〜２７、３３、３５、４０、４１、５１〜５３、５５、５６ Ｎ型ＭＯＳＦＥＴ
２８、３４、４２、５４ コンデンサ
２９、４４ 抵抗
３２ ＡＮＤ回路
４７ ＮＡＮＤ回路

Claims (4)

1. 誘導負荷が高電位側端子に、回路基準電位が低電位側端子に接続され、スイッチング制御信号に従ってターンオフする際に所定期間遅れてターンオフするスイッチング素子と、
   任意に設定または調整できる検出基準により前記スイッチング素子に流れる素子電流を検出して、前記スイッチング素子をターンオフさせるための素子電流検出信号を生成する素子電流検出回路と、
   前記スイッチング素子がオフ状態からオン状態に切り替わった後の一定期間前記素子電流検出信号を無効にするためのブランキング信号を生成するブランキング信号生成回路と、
   前記ブランキング信号により前記素子電流検出信号が無効にされる期間に前記素子電流検出信号が生成されると、前記スイッチング素子のオフ期間を長くするための調整信号を生成するオフ期間調整回路と、
   前記素子電流検出信号と前記ブランキング信号と前記調整信号を基に、前記スイッチン
   グ素子の断続的なオン／オフ動作を制御するためのスイッチング制御信号を生成するオン
   ／オフ回路と、
   を備えることを特徴とするスイッチング制御回路。
2. 請求項１記載のスイッチング制御回路であって、前記オン／オフ回路は、前記スイッチング素子のオフ期間を長くするための切り替え手段を有し、前記オフ期間調整回路は、前記ブランキング信号により前記素子電流検出信号が無効にされる期間に前記素子電流検出回路により素子電流が所定期間以上検出されると、前記調整信号により前記切り替え手段を制御して前記スイッチング素子のオフ期間を長くすることを特徴とするスイッチング制御回路。
3. 請求項１記載のスイッチング制御回路であって、前記オフ期間調整回路は、前記スイッチング素子のオフ期間を、前記ブランキング信号により前記素子電流検出信号が無効にされる期間内において前記素子電流検出回路により素子電流が検出された期間に比例させる調整信号を生成することを特徴とするスイッチング制御回路。
4. 前記オフ期間調整回路から生成される前記調整信号により、前記スイッチング素子のオフ期間が、前記スイッチング素子のオン期間が最小パルス期間と等しくなった場合のオフ期間よりも長くなることを特徴とする請求項１ないし３のいずれかに記載のスイッチング制御回路。

Images