JP4443143B2 - 過電流保護回路 - Google Patents
過電流保護回路 Download PDFInfo
- Publication number
- JP4443143B2 JP4443143B2 JP2003128026A JP2003128026A JP4443143B2 JP 4443143 B2 JP4443143 B2 JP 4443143B2 JP 2003128026 A JP2003128026 A JP 2003128026A JP 2003128026 A JP2003128026 A JP 2003128026A JP 4443143 B2 JP4443143 B2 JP 4443143B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- protection circuit
- overcurrent protection
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、過電流保護回路に関し、特にたとえばスイッチング方式の電力制御装置に適用され、スパイク状のノイズ電流により保護回路が動作することを防止する、過電流保護回路に関する。
【0002】
【従来技術】
従来のこの種の過電流保護回路の一例が、特許文献1に開示されている。スイッチング素子のターンオン時に発生するスパイクノイズによっては、スイッチング素子は破壊されない。むしろ、スパイクノイズによって過電流保護回路が動作し、負荷に流れる電流が遮断されると、負荷の動作に必要な電流を取り出すことができない。そこで、この従来技術では、スパイクノイズにより過電流保護回路が動作することを防止するため、抵抗とコンデンサとからなるCRフィルタを設けてスパイクノイズを除去している。
【0003】
【特許文献1】
特開平5−83932号公報
【0004】
【発明が解決しようとする課題】
しかし、従来技術では、CRフィルタの時定数が大きいとスパイクノイズの検出が遅れて、過電流保護回路が動作する場合がある。また、スイッチング素子のデューティ比が大きい場合や、スイッチング周波数が高い場合には、CRフィルタのコンデンサに充電された電荷を完全に放電することができないまま、次の検出電圧がCRフィルタを通過するので、過電流保護回路は早く動作電圧に達してしまい、安定した動作ができなくなる。
【0005】
それゆえに、この発明の主たる目的は、安定して動作する、過電流保護回路を提供することである。
【0006】
【課題を解決するための手段】
この発明は、誘導負荷のオン/オフを制御するスイッチング素子、前記誘導負荷に直列接続されて前記誘導負荷に流れる電流を検出する抵抗、任意のデューティ比を有する第1パルスを発生する第1発生手段、抵抗の端子電圧が基準電圧を上回るときにアクティブとなる第2パルスを発生する第2発生手段、第1パルスおよび第2パルスに基づいてスイッチング素子をオン/オフするオン/オフ手段、および第1パルスが変化する第1特定時期に第2パルスを強制的にネガティブとする第1ネガティブ手段を備える過電流保護回路である。
【0007】
【作用】
第1発生手段によって、任意のデューティ比を有する第1パルスを発生させるとともに、抵抗の端子電圧が基準電圧を上回るときに第2発生手段によって第2パルスを発生させる。そして、第1パルスが変化する第1特定時期に、ネガティブ手段によって第2パルスを強制的にネガティブにした後、オン/オフ手段によって第1パルスと第2パルスに基づいてスイッチング素子をオン/オフする。このように、スパイクノイズの発生時期に同期させて検出不感期間を設けたので、このノイズにより過電流保護回路が動作することを防止できる。
【0008】
比較手段は、抵抗の端子電圧と基準電圧と比較し、端子電圧が基準電圧よりも高いときにアクティブとなる第2パルスを発生させて、スパイクノイズを検出する。また、第1ゲート手段は、第2パルスがアクティブとなる第1特定時期にゲートをかけて、アクティブとなった第2パルスをネガティブにすることにより、検出不感期間を設けている。
【0009】
変更手段によって第1特定時期に比較手段の基準電圧を上昇させて、基準電圧を常に端子電圧よりも高くして、第2パルスがアクティブとなるのを防止することにより、検出不感期間を設けている。
【0010】
第3発生手段によって、第2パルスがアクティブのときにアクティブとなる第3パルスを発生させる。そして、第2ゲート手段によって、第3パルスが発生する第2特定時期に第2パルスを強制的にネガティブにする。この場合、漸次増加する電流が所定の基準値に達したときに、過電流保護回路が動作する。
【0011】
【発明の効果】
この発明によれば、スイッチング素子からのスパイクノイズ発生時期に同期させて過電流を検出できない期間が設けられたため、過電流保護回路は安定して動作することができる。
【0012】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【0013】
【実施例】
図1を参照して、この実施例の過電流保護回路10は、スイッチングトランス12に流れる過電流を防止する。スイッチングトランス12の一方端子は、電源端子Sを介して直流電源(図示しない)に接続され、他方端子はNチャネル型のMOSトランジスタTのドレインに接続される。MOSトランジスタTのソースは、電流検出抵抗Rの一方端子に接続され、電流検出抵抗Rの他方端子は基準電位面に接続される。すなわち、スイッチングトランジスタ12、MOSトランジスタTおよび電流検出抵抗Rは直列に接続される。また、MOSトランジスタTのゲートには、後述するNORゲート24の出力端子が接続される。この場合、電流は直流電源から基準電位面に向かって流れ、電流検出抵抗Rはこの電流を電圧に変換する。
【0014】
電流検出抵抗Rによって変換された検出電圧は、電流検出コンパレータ14のプラス入力端子に印加される。この検出電圧の波形には、図2(a)に示すように、MOSトランジスタTをターンオンしたときにスパイク状のノイズである過電流が瞬間的に現れる。また、スイッチングトランス12は誘導負荷であるため、電流は時間の経過とともに漸次増加する。なお、電流検出コンパレータ14のマイナス入力端子には、図2(a)に示す基準電圧V1が印加される。
【0015】
電流検出コンパレータ14は、プラス入力端子に与えられた検出電圧とマイナス入力端子に与えられた基準電圧V1とを比較し、検出電圧が基準電圧V1よりも高い場合にはハイレベル信号を出力する。また、検出電圧が基準電圧V1以下の場合にはローレベル信号を出力する。
【0016】
これらの電圧の関係は、図2(a)に示すように、通常は基準電圧V1が検出電圧よりも高くなるように設定されているので、電流検出コンパレータ14はローレベル信号を出力する。しかし、過電流がMOSトランジスタTに流れて、検出電圧が基準電圧V1よりも高くなると、ハイレベル信号を出力する。具体的には、図2(b)に示すように、MOSトランジスタTがターンオンしてスパイクノイズが発生したため検出電圧が基準電圧V1よりも高くなったとき、およびMOSトランジスタTを流れる電流がスイッチングトランス12の誘導負荷のため漸次増加して検出電圧が基準電圧V1を超えたときに、電流検出コンパレータ14はハイレベル信号を出力する。
【0017】
PWM制御回路20は、図2(c)に示すように、任意のデューティ比を有するパルスを発生させる。そして、このパルスはモノマルチバイブレータ18、RSフリップフロップ回路22およびNORゲート24の入力端子にそれぞれ入力される。
【0018】
モノマルチバイブレータ18は、図2(d)に示すように、PWM制御回路20から出力されたパルスの立ち下がりに同期して一定期間ローレベル信号を出力し、その他のときはハイレベル信号を出力する。
【0019】
ANDゲート16の一方の入力端子には電流検出コンパレータ14の出力端子が接続され、他方の入力端子にはモノマルチバイブレータ18の出力端子が接続される。電流検出コンパレータ14から出力される信号が、MOSトランジスタTをターンオンしたときに発生するスパイクノイズに起因するハイレベル信号である場合には、ANDゲート16は閉じてローレベル信号を出力し、その他の場合にはANDゲート16は開いて電流検出コンパレータからのローレベル信号を出力する。図2(e)に示すように、ANDゲート16の出力信号から、MOSトランジスタTをターンオンしたときに発生するノイズに起因するパルスは消滅するので、このパルスにより過電流保護回路10が動作することはない。しかし、スイッチングトランス12の状態が変化した場合には、図2(b)に示すようにターンオン時から所定時間経過後に基準を超えた電流が流れる場合がある。この電流を変換した検出電圧に起因するハイレベル信号は、ANDゲート16の出力信号に含まれている。
【0020】
RSフリップフロップ回路22のS端子には、ANDゲート16の出力端子が接続され、R端子にはPWM制御回路20の出力端子が接続される。このとき、S端子にハイレベル信号が入力され、R端子にローレベル信号が入力されると、図2(f)に示すように、出力端子であるQ端子からはハイレベル信号が出力される。このQ端子からのハイレベル信号の出力は、S端子にローレベル信号が入力され、R端子にハイレベル信号が入力されるまで続く。すなわち、PWM制御回路20から出力されるパルスが立ち上がるまで続く。
【0021】
NORゲート24の一方の入力端子には、RSフリップフロップ回路22のQ端子が接続され、他方の入力端子にはPWM制御回路20の出力端子が接続される。NORゲート24は、図2(g)に示すように、PWM制御回路20からの信号に応じて開閉する。すなわち、PWM制御回路20からローレベル信号が入力されたときにはNORゲート24は開き、RSフリップフロップ回路22からの出力信号を反転させて出力する。一方、PWM制御回路20からハイレベル信号が入力されたときは、NORゲート24は閉じてローレベル信号を出力する。このとき、スイッチングトランス12の誘導負荷のために基準電圧を超えた検出電圧に起因するパルスは、NORゲート24でローレベル信号に変換されて消滅する。
【0022】
MOSトランジスタTのゲートには、NORゲート24の出力端子が接続される。このMOSトランジスタTはNチャネル型なので、ゲートにハイレベル信号が印加されたときにMOSトランジスタTのドレインからソースに向かって、すなわち直流電源から基準電位面に向かって電流が流れる。また、ゲートにローレベル信号が与えられたときには、MOSトランジスタTはオフ状態になるので、電流は遮断される。
【0023】
このようにして、MOSトランジスタTをターンオンしたときから所定時間経過後に基準を超えた電流が流れると、この過電流保護回路10はMOSトランジスタTをオフして、過電流による破壊から保護している。
【0024】
次に、過電流保護回路10の他の実施例について、図3を参照して説明する。なお、図3の過電流保護回路10において、図1の過電流保護回路10と同じ部分は同じ番号を付し、その説明を省略する。
【0025】
電流検出コンパレータ14のマイナス入力端子には、基準電圧V1と並列に、電流検出抵抗Rに誘起されるスパイクノイズよりも高い電圧を印加できる基準電圧V2を接続する。そして、切換スイッチSWをオンしたときには、基準電圧V2がマイナス入力端子に印加されるようにしておく。
【0026】
この切換スイッチSWは、モノマルチバイブレータ18の出力信号によって切り換える。すなわち、PWM制御回路20から出力されるパルスがハイレベルからローレベルに変わるときに同期させて、モノマルチバイブレータ18の出力をハイレベル信号から一定期間ローレベル信号に変更する。モノマルチバイブレータ18からローレベル信号が出力されると、切換スイッチSWはオンされる。この場合、電流検出コンパレータ14のマイナス端子にはノイズが変換された検出電圧よりも高い基準電圧V2が印加される。
【0027】
このように、電流検出コンパレータ14のマイナス入力端子に入力される基準電圧を、プラス入力端子に入力される検出電圧よりも常に高くすることができる。このため、MOSトランジスタTをターンオンしたときに発生するスパイクノイズにより過電流保護回路10が動作して、スイッチングトランス12に流れる電流が遮断されることを防止できる。
【0028】
なお、図1実施例で必要だったANDゲート16は、上述のように電流検出コンパレータ14の基準電圧を基準電圧V1から基準電圧V2を切り換えることで同じ機能を果たさせることができるので、この実施例では不要である。また、スイッチングトランス12の誘導負荷に起因する過電流は、図1実施例の場合と同様に処理される。
【0029】
参考までに、従来の過電流保護回路において、図5(a)に示すように、PWM制御回路20から出力されるパルスのデューティ比が大きい場合や、パルスの周波数が高い場合には、前に入力された検出電圧によってCRフィルタのコンデンサに充電された電荷が完全に放電される前に次の検出電圧が通過する。このように、コンデンサに電荷が残った状態でCRフィルタは次の検出電圧を処理するので、過電流保護回路は前のパルスよりも早く所定の動作電圧に達する。このため、過電流保護回路の動作時間にばらつきが生じ、安定した動作ができなかった。
【0030】
しかし、PWM制御回路20からのパルスが図5(a)に示すような場合でも、図1および図3に示す実施例の過電流保護回路10には、CRフィルタがないため、過電流保護回路10は安定した動作ができる。
【0031】
以上の説明から分かるように、PWM制御回路20によって、任意のデューティ比を有する第1パルスを発生させるとともに、電流検出抵抗Rの端子電圧が基準電圧を上回るときに、電流検出コンパレータ14によって第2パルスを発生させる。そして、第1パルスが立ち下がるときに同期して第2パルスを強制的にローレベルにする。その後、NORゲート24によって第1パルスと第2パルスに基づいてMOSトランジスタTのゲートを開閉して電流を制御する。
【0032】
電流検出コンパレータ14は、電流検出抵抗Rの端子電圧と基準電圧V1とを比較し、端子電圧が基準電圧V1よりも高いときにハイレベルとなる第2パルスを発生させる。また、ANDゲート16を用いて第2パルスにゲートをかけることにより、第2パルスを強制的にハイレベルからローレベルにする。
【0033】
第2パルスがハイレベルとなるときに、電流検出コンパレータ14の基準電圧を上昇させ、常に基準電圧が端子電圧よりも高くなるようにして、第2パルスがハイレベルとなることを防止する。
【0034】
第2パルスがハイレベルのときに、RSフリップフロップ回路22によって、ハイレベルの第3パルスを発生させる。そして、第3パルスの発生に同期させて、NORゲート24により第2パルスにゲートをかけて強制的にローレベルに変えて、MOSトランジスタTをオフにする。
【図面の簡単な説明】
【図1】この発明の一実施例を示す回路図である。
【図2】図1実施例の動作を示すタイミングチャートである。
【図3】この発明の他の実施例を示す回路図である。
【図4】図2実施例の動作を示すタイミングチャートである。
【図5】従来の過電流保護回路の問題点を示すタイミングチャートである。
【符号の説明】
10…過電流保護回路
14…電流検出コンパレータ
16…ANDゲート
18…モノマルチバイブレータ
20…PWM制御回路
22…RSフリップフロップ回路
24…NORゲート
Claims (2)
- 誘導負荷のオン/オフを制御するスイッチング素子、
前記誘導負荷に直列接続されて前記誘導負荷に流れる電流を検出する抵抗、
任意のデューティ比を有する第1パルスを発生する第1発生手段、
前記抵抗の端子電圧が基準電圧を上回るときにアクティブとなる第2パルスを発生する第2発生手段、
前記第1パルスおよび前記第2パルスに基づいて前記スイッチング素子をオン/オフするオン/オフ手段、および
前記第1パルスが変化する第1特定時期に前記第2パルスを強制的にネガティブとするネガティブ手段を備え、
前記ネガティブ手段は前記第1特定時期に前記基準電圧を上昇させる変更手段を含む、過電流保護回路。 - 前記第2パルスがアクティブのときにアクティブとなる第3パルスを発生する第3発生手段をさらに備え、前記オン/オフ手段は前記第3パルスが発生する第2特定時期に前記第2パルスにゲートをかけて強制的にネガティブとする第2ゲート手段を含む、請求項1記載の過電流保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128026A JP4443143B2 (ja) | 2003-05-06 | 2003-05-06 | 過電流保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128026A JP4443143B2 (ja) | 2003-05-06 | 2003-05-06 | 過電流保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004336860A JP2004336860A (ja) | 2004-11-25 |
JP4443143B2 true JP4443143B2 (ja) | 2010-03-31 |
Family
ID=33504330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003128026A Expired - Fee Related JP4443143B2 (ja) | 2003-05-06 | 2003-05-06 | 過電流保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4443143B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4753729B2 (ja) | 2006-01-27 | 2011-08-24 | パナソニック株式会社 | スイッチング制御回路 |
JP5118411B2 (ja) | 2007-08-07 | 2013-01-16 | オンセミコンダクター・トレーディング・リミテッド | パワーアンプ |
KR101096775B1 (ko) * | 2009-03-17 | 2011-12-21 | 주식회사 피플웍스 | 펄스 앰프 제어 및 보호 시스템 |
KR101343074B1 (ko) | 2012-06-25 | 2013-12-20 | 한국생산기술연구원 | Pwm 스위칭 소자 보호 장치 |
DE102014202678A1 (de) * | 2014-02-13 | 2015-08-13 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Erkennen eines Kurzschlusses an einer PWM-Treiberschaltung |
-
2003
- 2003-05-06 JP JP2003128026A patent/JP4443143B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004336860A (ja) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100925865B1 (ko) | 동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법 | |
EP1814213B1 (en) | Control circuit for a switching power supply, method for controlling a switching power supply and computer program | |
JP2004364488A (ja) | スイッチング電源回路およびその過電流保護方法 | |
EP1003280A2 (en) | Class D amplifier with current limit circuit and load impedance sensing circuit | |
JP2003224968A (ja) | スイッチング電源回路 | |
KR101389056B1 (ko) | 결함 제어 회로 및 이를 형성하기 위한 방법 | |
JP2010148234A (ja) | 残留電荷放電回路および電源用半導体装置 | |
KR20170123275A (ko) | Dcdc 컨버터 | |
US7199589B2 (en) | Method for controlling a switching converter and control device for a switching converter | |
JP2006121840A (ja) | 駆動装置 | |
JP4443143B2 (ja) | 過電流保護回路 | |
US7362077B2 (en) | Pre-charge method for isolated boost converter | |
JP2004120901A (ja) | 昇圧電源装置 | |
JP2006352976A (ja) | スイッチング電源用半導体装置 | |
JP2007089371A (ja) | バックコンバータ | |
JP3745723B2 (ja) | 突入電流防止回路の動作方法および突入電流防止回路 | |
JP2003133926A (ja) | 突入電流抑止回路 | |
JP4938251B2 (ja) | 過電流保護回路及びdc/dcコンバータ | |
CN113381386A (zh) | 包括恒定功率控制器的电气开关系统及相关方法 | |
JP4082200B2 (ja) | Dc−dcコンバータ | |
JP4535028B2 (ja) | D級増幅器およびその過電流保護方法 | |
CN114303309A (zh) | 过流保护电路及开关电路 | |
JP3657486B2 (ja) | スイッチ素子駆動回路 | |
JP2815751B2 (ja) | 過電流制限回路 | |
JPH04334970A (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4443143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |