KR101389056B1 - 결함 제어 회로 및 이를 형성하기 위한 방법 - Google Patents

결함 제어 회로 및 이를 형성하기 위한 방법 Download PDF

Info

Publication number
KR101389056B1
KR101389056B1 KR1020070000561A KR20070000561A KR101389056B1 KR 101389056 B1 KR101389056 B1 KR 101389056B1 KR 1020070000561 A KR1020070000561 A KR 1020070000561A KR 20070000561 A KR20070000561 A KR 20070000561A KR 101389056 B1 KR101389056 B1 KR 101389056B1
Authority
KR
South Korea
Prior art keywords
circuit
power supply
voltage
current
operating voltage
Prior art date
Application number
KR1020070000561A
Other languages
English (en)
Other versions
KR20070073624A (ko
Inventor
라디슬라브 마탸스
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20070073624A publication Critical patent/KR20070073624A/ko
Application granted granted Critical
Publication of KR101389056B1 publication Critical patent/KR101389056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

일 실시예에 있어서, 스위칭 전력 공급 제어기의 결함 제어 회로는 결함 상태에 응답하여 스위칭 전력 공급 제어기의 동작 전압을 디스에이블하고 다른 동작 전압으로부터 결함 제어 회로를 분리하도록 구성된다.
스위칭 전력 공급 제어기, 결함 제어 회로, 동작 전압, 커패시터, 트랜지스터

Description

결함 제어 회로 및 이를 형성하기 위한 방법{Fault control circuit and method therefor}
도 1은 본 발명에 따른 전력 공급 제어기를 가진 전력 공급 제어 시스템의 일부분에 대한 실시예를 개략적으로 도시한 도면.
도 2는 본 발명에 따른 도 1의 전력 공급 제어기의 일부분에 대한 전형적인 대안 실시예를 개략적으로 도시한 도면.
도 3은 본 발명에 따른 도 1의 전력 제어기를 포함하는 반도체 장치의 확대 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 전력 공급 제어 시스템 11, 12: 단자
13: 출력 22: 저항기
24: 커패시터 33: 트랜지스터
40: 전력 공급 제어기 70: 결함 제어 회로
발명의 배경
본 발명은 일반적으로 전자장치, 특히 반도체 장치 및 구조를 형성하기 위한 방법에 관한 것이다.
과거에, 반도체 산업은 전력 제어 시스템들에 사용하기 위한 스위칭 전력 공급 제어기들을 형성하기 위하여 다양한 방법들 및 구조들을 이용하였다. 이전의 전력 공급 제어기들은 일반적으로 입력신호를 수신한 후 허용가능한 범위 내의 적정 값으로 출력전압을 조절하였다. 일부의 경우에, 전력 공급 제어기들은 전력 공급 시스템으로부터 전력을 수신하는 시스템들을 동작시키기에 불충분한 값으로 감소하는 입력전압과 같은 결함 상태들을 검출하기 위한 회로들을 포함하였다. 결함 상태들을 검출한 후에, 전력 공급 제어기의 동작은 중지된다. 대부분의 실시예들에 있어서, 결합 상태에 응답하여 전력 공급 제어기를 관리하는데 필요한 제어회로는 결함 상태 동안 그리고 결함 상태가 더 이상 존재하지 않은 후에 전력을 소비하였다. 부가적으로, 제어회로는 일반적으로 임의의 아날로그 엘리먼트들 및 게이트들, 래치들 등과 같은 다양한 디지털 논리 엘리먼트들을 필요로 한다. 디지털 및 아날로그 엘리먼트들은 전력 공급 제어기가 제조되는 반도체 다이 상의 영역을 사용하여 전력 공급 제어기의 비용을 증가시킨다.
따라서, 결함 사건이 발생하는 동안과 결함 사건이 발생한 후의 모두에서 전 력 소모를 감소시키고 결함 제어 회로를 실행하는데 필요한 엘리먼트들의 수를 감소시키는 전력 공급 제어기의 결함 제어 회로를 갖는 것이 바람직하다.
설명을 간명하고 명확하게 하기 위하여, 도면들의 엘리먼트들은 반드시 실제 크기와 동일하지 않으며, 여러 도면들에서 동일한 도면부호들은 동일한 엘리먼트를 지시한다. 부가적으로, 공지된 단계들 및 엘리먼트들의 상세한 설명은 설명의 간명화를 위하여 생략된다. 여기에서 사용된 바와같이, 전류 운반 전극은 MOS 트랜지스터의 소스 또는 드레인, 바이폴라 트랜지스터의 에미터 또는 콜렉터, 또는 다이오드의 캐소드 또는 애노드와 같이 장치를 통과하는 전류를 운반하는 장치의 엘리먼트를 의미하고, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같이 장치를 통과하는 전류를 제어하는 장치의 엘리먼트를 의미한다. 비록 장치들이 N-채널 또는 P-채널 장치들로서 여기에서 설명될지라도, 당업자는 본 발명에 따라 상보 장치들이 또한 가능할 수 있다는 것을 인식할 것이다. 여기에서 사용된 용어 "동안" 및 "때"가 초기화 동작시에 즉시 동작이 발생하는 것을 의미하는 정확한 기간이 아니고 초기 동작에 의하여 초기화되는 반응 간에 전파 지연과 같은 임의의 작고 적당한 지연이 존재할 수 있다는 것이 당업자에 의하여 인식될 것이다.
도면의 상세한 설명
도 1은 전력 공급 제어기(40)의 일부분에 대한 전형적인 실시예를 포함하는 전력 공급 제어 시스템(10)의 일부분에 대한 실시예를 개략적으로 도시한다. 전력 공급 제어기(40)는 제어기(40)의 제 1 회로 또는 결함 제어 회로(70)를 최소화하도록 구성된다. 결함 제어 회로(70)는 임의의 디지털 논리 게이트들 없이 구성되며, 제어기(40)의 전력 소모를 최소화하도록 구성된다. 시스템(10)은 일반적으로 입력 단자(11)와 리턴 단자(12) 사이에 공급되는 벌크 입력 전압으로부터 입력 전력을 수신하고 전압 출력(13)과 전압 리턴(14) 사이에 출력 전압을 공급한다. 제어기(40)는 값들의 적정 범위 내의 목표값으로 출력전압의 값을 조절하도록 구성된다. 예컨대, 목표값은 5볼트(5V)일 수 있으며 적정 범위는 목표의 + 또는 - 5퍼센트(5%)일 수 있다. 시스템(10)은 보통 1차 권선(17), 2차 권선(18) 및 보조 권선(19)을 포함한다. 정류 다이오드(20) 및 필터 커패시터(21)는 출력 전압을 형성할 때 사용되는 2차 권선(18)에 접속될 수 있다. 보조 권선(19)은 일반적으로 적어도 제어기(40)의 일부분을 동작시키기 위하여 사용될 수 있는 제어기(40)에 대한 입력 전압을 형성할 때 사용된다. 커패시터(24), 저항기(22) 및 다이오드(23)는 이후에서 더 알 수 있는 바와 같이 입력 전압을 형성하고 제어기(40)에 전력을 제공하기 위하여 보조 권선(19)에 접속될 수 있다. 전력 트랜지스터(33)와 같은 전력 스위치는 제어기(40)가 보통 출력 전압의 값을 용이하게 조절하도록 하기 위하여 1차 권선(17)에 접속된다. 저항기(32)는 트랜지스터(33)를 통해 흐르는 전류의 값을 나타내는 전류 감지(CS) 신호를 제공하기 위하여 트랜지스터(33)에 접속될 수 있다. 비록 트랜지스터(33) 및 저항기(32)가 제어기(40)에 외부에 있는 것으로 기술될지라도, 일부 실시예들에 있어서 트랜지스터(33) 및 저항기(32)중 하나 또는 둘다는 제어기(40) 내부에 존재할 수 있다. 광 결합기(27) 및 저항기(30)를 포함하는 피드백 네트워크는 출력 전압의 값을 나타내는 제어기(40)에 피드백(FB) 신호를 제공하기 위하여 사용될 수 있다. 광 결합기(27)는 일반적으로 광 방출기(29) 및 포토-트랜지스터(28)를 포함한다. 저항기(35) 및 저항기(36)를 포함하는 저항기 분할기는 단자들(11, 12) 사이에서 수신된 벌크 전압의 값을 나타내는 전압을 제공하기 위하여 단자들(11, 12) 사이에 접속될 수 있다.
도 1에 기술된 전형적인 실시예에 대하여, 제어기(40)는 전압 입력(41) 및 전압 리턴(42)사이에서 제어기(40) 외부의 소스로부터 제어기(40)를 동작시키는 입력 전압을 수신하도록 구성된다. 제어기(40)는 일반적으로 단자들(11, 12) 사이에서 수신된 벌크 전압의 값을 감지하기 위하여 사용되는 브라운-아웃(BO) 입력(43), PWM 출력(44), 전류 감지(CS) 입력(45), 및 피드백(FB) 입력(46)을 포함한다. 제어기(40)는 일반적으로 결함 상태들 동안 제어기(40)의 동작을 제어하기 위하여 사용되는 결함 제어 회로(70), 및 트랜지스터(33)를 제어하고 출력(13) 및 리턴(14)사이에서 출력 전압값을 조절하기 위하여 사용되는 스위칭 또는 펄스 폭 변조(PWM) 제어 섹션(48)을 포함한다. PWM 제어 섹션(48)은 일반적으로 결함 검출 블록(52) 및 PWM 제어기(49)를 포함한다. PWM 제어기(49)는 고정 주파수 전류 모드 PWM 제어기, 고정 주파수 전압 모드 PWM 제어기, 히스테리시스 제어기를 포함하는 다양한 다른 PWM 제어기들중 일부, 또는 당업자에게 공지된 다른 다양한 타입의 PWM 제어기들일 수 있다. 제어기(49)는 소프트-스타트, 선행 에지 블랭킹, 스킵-사이클, 및 과전압 보호와 같은 다른 공지된 PWM 제어기 기능들을 포함할 수 있다. 결함 검출 블록(52)은 다양한 상태 신호들을 수신하며, 결함 상태가 검출될 때 결함 검출 신호를 형성한다.
결함 제어 회로(70)는 입력(41)과 리턴(42) 사이에 공급된 입력 전압을 수신하고 동작회로(70)에 대한 제 1 동작 전압으로서 입력 전압을 사용하도록 구성된다. 회로(70)는 결함 검출 블록(52) 및 PWM 제어기(49)와 같은 제어기(40)의 다른 부분들을 동작시키기 위하여 사용되는 제 2 동작 전압(Vdd)을 생성하도록 구성된다. 회로(70)는 블록(52)으로부터의 결함 검출 신호의 수신에 응답하여 제 2 동작 전압(Vdd)의 공급을 디스에이블하고 제 1동작 전압으로부터 회로(70)의 동작을 분리하도록 구성된다. 회로(70)는 일반적으로 회로(70)의 동작을 지원하는 리셋 제어 신호를 형성하기 위하여 사용되는 병렬 접속 스위치들(82, 83) 쌍을 포함한다. 회로(70)는 보통 전류 소스(78), 전류 미러(74), 저항기(89), 및 리셋 회로(95)를 포함하도록 구성된다. 회로(95)는 회로(70)를 리셋하고 제 1동작 전압으로부터 회로(70)를 분리하기 위하여 사용된다. 도 1에 기술된 전형적인 실시예에 있어서, 리셋 회로(95)는 비교기(96), 전압 기준 또는 기준(99), 및 회로(70)의 입력(41)과 스위칭 전압 리턴(81) 사이에 접속된 저항기들(97, 98)의 전압 분할기에 의하여 형성된 동작 전압 감지 회로를 포함한다. 스위치들(82, 83)의 한 단자는 리턴(42)에 접속되며, 제 2 단자는 제 1 동작 전압으로부터 회로(70)를 분리하기 위하여 사용되는 스위칭 전압 리턴(81)에 접속된다. 비교기(96), 기준(99), 저항기들(97, 98), 전류 소스(78), 및 전류 미러(74)는 입력(41)과 스위칭 전압 리턴(81) 사이의 제 1 동작 공급 전압으로부터 동작 전압을 수신하도록 접속된다. 인식될 수 있는 바와 같이, 스위치들(82, 83)의 둘 모두가 개방될 때, 전류 소스(78), 비교기(96), 저항기들(97, 98), 및 기준(99)은 스위칭 전압 리턴(81)으로부터, 따라서 제 1동작 공급전압으로부터 분리되며 동작 전압을 수신하지 않는다. 회로(70)는 부족전압 록아웃(UVLO) 회로(72), 및 제 2동작 전압(Vdd)을 생성하도록 사용되는 바이어스 생성기(71)를 포함할 수 있다. UVLO 회로(72) 및 바이어스 생성기(71)는 제 1동작 전압을 수신하기 위하여 입력(41) 및 리턴(42)사이에 접속된다. UVLO 회로(72)는 제 1 동작 전압의 값을 모니터링하며, 제 1 동작 전압의 값이 제어기(40)를 동작시키기 위하여 필요한 최소값보다 작은 경우, 바람직하게 제 1 동작 전압이 최소값보다 클 때까지 회로(70)가 제 2 동작 전압을 생성하는 것을 방지한다. UVLO 회로(72)는 바이어스 생성기(71)가 제 2 동작 전압(Vdd)을 생성하도록 하는 바이어스 생성기(71)에 제어 신호를 전송한다. UVLO 회로(72) 및 바이어스 생성기(71)는 회로(70)의 리셋 제어 신호(Reset)에 의하여 디스에이블될 수 있다. 따라서, Reset은 제어기(40)가 제 2 동작 전압을 생성하는 것을 방지할 수 있다.
정상동작시에, 단자들(11, 12)사이에서 수신된 벌크 전압은 제어기(40) 및 시스템(10)을 동작시키는데 필요한 것보다 훨씬 클 수 있다. 예컨대, 단자들(11, 12)사이에 공급된 전압은 100볼트(100V) 이상일 수 있으며, 출력 전압의 목표값은 대략 5볼트(5V)일 수 있다. 시스템(10)의 초기 스타트-업동안, 커패시터(24)는 방전되며, 단자들(11, 12)사이에서 수신된 벌크 전압은 저항기(22)를 통해 커패시터(24)의 방전을 시작시킨다. 커패시터(24)가 충전중일 때, UVLO 회로(72)는 커패시터(24)의 입력 전압값이 제어기(40)를 동작시키는데 필요한 전압보다 클 때까지 제어기(40)가 제 2 동작 전압을 생성하는 것을 방지한다. 예컨대, 제어기(40)를 동작시키는 입력전압은 10볼트 내지 12볼트(10-12V)일 수 있으며, UVLO 회로(72)는 입력전압이 약 15볼트(15V)에 도달할 때까지 제어기(40)가 동작을 시작하지 않도록 할 수 있다. 일부 실시예들에 있어서, 회로(70)는 적정 범위의 상한치보다 작지 않은 전압에 도달하는 제 1 동작 전압을 검출하는 회로(도시안됨)를 포함할 수 있다. 이러한 예에서, 적정 범위의 상한치는 약 12볼트보다 클 수 있다. 그 다음에, 회로(72)는 바이어스 생성기(71)로 하여금 제 2동작 전압(Vdd)를 생성하도록 하며 그 다음에 PWM 제어기(49)로 하여금 출력 전압값을 조절하도록 한다. 일부 실시예들에 있어서 제어기(40)가 동작하도록 하는 전압을 검출하는 UVLO 회로(72) 및 Vdd를 생성하는 생성기(71) 사이에 추가 시간지연이 존재할 수 있다는 것에 유의해야 한다. 이러한 지연은 일반적으로 바이어스 생성기 엘리먼트들이 제어기(40)의 다른 엘리먼트들을 동작시키기전에 적정 값에 도달하도록 하기 위하여 사용된다. PWM 제어기(49)가 트랜지스터(33)를 스위칭시키기 위하여 출력(44)에서 PWM 구동 펄스들을 생성하기 때문에, 보조 권선(19)은 전력을 수신하며, 다이오드(23)를 통해 커패시터(24)를 충전하기 시작한다. 따라서, 출력 전압을 조절하는 PWM 제어기(49)는 커패시터(24)에 걸리는 전압을 조절하며, 이에 따라 제어기(40)의 입력(41)에 공급된 입력 전압을 조절한다. 저항기(22), 보조 권선(19), 커패시터(24), 및 커패시터(24)를 충전시키고 입력전압을 제공하는 다이오드(23)는 당업자에게 공지되어 있다.
제어기(40)의 동작동안, 결함이 발생할 수 있다. 예컨대, 단자들(11, 12)사이의 벌크 전압값은 시스템(10)에 전력을 공급하는 주회로상의 브라운 아웃 또는 다른 저전력 상태들로 인하여 감소하기 시작할 수 있다. 저전력 상태는 브라운 아웃(BO) 입력(43)상의 저항기들(35, 36)을 통해 결함 검출 블록(52)에 의하여 수신된다. 선택적으로, 출력(13) 및 리턴(14)사이에 단락이 발생할 수 있으며, 이러한 단락으로 인하여 피드백 전압이 그것의 최대 레벨로 증가될 수 있다. 다른 예에서, 제어기(40)에 대한 입력전압은 감소할 수 있다. 예컨대, 시스템(10)에 의하여 공급된 부하는 입력전압을 일시적으로 감소시킬 수 있는 부하 전류의 큰 증가를 필요로할 수 있다. 저항기들(53, 54)의 저항기 분할기는 입력전압의 값을 나타내는 저전압(VL) 신호를 형성한다. 입력전압이 감소함에 따라, VL은 또한 감소한다. 스위치 트랜지스터(55)는 결함 상태동안 제어기(40)의 전력소모를 감소시키도록 Vdd가 디스에이블될 때 저항기들(53, 54)을 분리한다. 결함 검출 블록(52)은 이들 상태들중 일부를 검출하고 회로(70)에 의하여 수신되는 결함 검출 신호를 생성하도록 구성된다. 결함 검출 신호를 어서트하는 것은(asserting) 제 1동작 전압으로부터 전력을 수신하도록 스위칭 전압 리턴(81)에 전류 소스(78) 및 리셋 회로(95)를 접속하도록 스위치(82)를 폐쇄시킨다. 스위치(82)가 폐쇄됨에 따라, 전류 소스(78)는 전류 미러(74)의 제 1 레그(leg)를 통해 그리고 스위치(82)를 통해 흐르는 전류(90)를 공급한다. 전류 미러 기능으로 인하여, 전류(90)는 전류 미러(74)가 전류 미러(74)의 제 2 레그 또는 미러 레그를 통해 제 2전류(91)를 생성하도록 한다. 전류(91)는 저항기(89)에 걸리는 전압을 강하시키는 저항기(89)를 통해 흐른다.
저항기(89)에서의 전압 강하는 리셋 노드(88)에서 리셋 제어 신호(Reset)를 생성한다. 리셋 제어 신호는 스위치(83)가 폐쇄되도록 하며, 전류(90)는 스위치들(82, 83)을 통해 흐르도록 분할된다. 어서트된(asserted) 리셋 제어 신호는 바이어스 생성기(71)를 디스에이블하도록 회로(72)를 디스에이블하며, 제 2동작 전압을 디스에이블한다. 제 2동작 전압을 디스에이블하면 PWM 제어 섹션(48)으로부터 동작 전압이 제거되며, 이에 따라 결함 검출 블록(52)을 포함하는 섹션(48)의 동작이 방지된다. 결함 검출 블록(52)을 디스에이블하면, 스위치(82)를 개방 상태로 디스에이블하는 결함 검출 제어 신호가 부정(negate)된다. 스위치(83)가 폐쇄되기 때문에, 전류(90)는 전류 미러(74), 스위치(83) 및 저항기(89)를 통해 계속해서 흐르며 리셋을 계속해서 어서트한다. 리셋의 어서트된 상태를 유지하면 제 2동작 전압의 생성이 계속해서 방지된다.
결함 상태가 존재하는지를 결정하기 위하여, 제어기(40)는 제 2동작 전압을 주기적으로 다시 인에이블하도록 구성된다. 만일 결함 상태가 유지되면, 제 2동작 전압은 제어기(49)의 동작을 방지하기 위하여 다시 한번 인에이블된다. 이러한 주기적 인에이블의 제공을 보장하기 위하여, 전류 미러(74)의 제 1 레그를 통해 흐르는 전류(90)는 전류 미러(74)의 제 3레그를 통해 흐르는 전류(92)를 생성한다. 제 2동작 전압이 금지되거나 또는 디스에이블되면, 섹션(48)은 동작하지 않고 트랜지스터(33)를 스위칭하지 않는다. 결과로서, 커패시터(24)는 보조 권선(19)으로부터 충전되지 않는다. 미러(74)의 제 3레그를 통해 흐르는 전류(92)는 커패시터(24)를 충전시킨 후 커패시터(24)를 방전하고 제 1 동작 전압의 값을 감소시킨다. 제 1동작 전압값이 감소함에 따라, 비교기(96)의 반전입력을 통해 수신된 신호는 또한 감소된다. 제 1 동작 전압의 값이 제 1 값 또는 리셋값으로 감소할 때, 비교기(96)의 반전입력은 기준(99)으로부터의 기준전압보다 크지 않게 되며, 비교기(96)의 출력은 스위치(104)를 폐쇄시키기 위하여 높게 된다. 스위치(104)를 폐쇄하면 저항기(89)가 단락되며, 이에 따라 노드(88)상의 리셋 제어 신호가 부정된다. 리셋의 부정은 바이어스 생성기(71)가 제 2동작 전압을 다시 생성하도록 한다. 일단 제 2동작 전압이 설정되면, PWM 제어기(49)는 출력전압의 값 및 제어기(40)에 공급된 입력 전압값을 조절하기 위하여 트랜지스터(33)를 스위칭하기 시작한다. 부가적으로, 리셋의 부정은 스위치(83)를 개방시킨다. 스위치들(82, 83)이 개방됨에 따라, 리셋 회로(95) 및 전류 소스(78)는 제 1동작 공급전압으로부터 다시 분리된다. 스위칭 전압 리턴(81)으로부터 리셋 회로(5) 및 전류 소스(78)를 분리하면, 전류들(0-92)의 생성이 방지될 뿐만아니라 리셋 회로(95)의 동작이 방지되어 제어기(40)의 전력 소모가 감소된다. 제 2동작 전압의 제어 및 회로(70)의 제어를 수행하기 위하여 스위치들(82, 83)과 함께 전류 소스 및 전류 미러를 사용하면 제어 회로(70)를 형성하는데 필요한 엘리먼트들의 수가 감소된다.
도 2는 도 1의 상세한 설명에 기술된 회로(70)의 대안 실시예인 결함 제어 회로(101)의 전형적인 대안 실시예를 개략적으로 도시한다. 회로(101)는 스위치들(82, 83)로서 기능을 하도록 구성된 제 1트랜지스터(84) 및 제 2트랜지스터(85)를 포함한다. 전류 포화 모드에서 동작하는 핀치 저항기(79)는 전류 소스(78)로서 기능하도록 구성된다. 핀치 저항기들의 예들은 2003년 8월 12일에 Halamik 등에게 특허 허여된 미국특허번호 제6,605,978호 및 2003년 12월 18일에 공개된 발명자 Sukup 등에 의한 미국특허 출원번호 제2003/0231050A호에 개시되어 있으며, 이들 문헌은 여기에 참조문헌으로서 통합된다. 소스(78)는 당업자에게 공지된 다양한 다른 타입의 전류 소스들중 일부일 수 있다. 트랜지스터(75)는 트랜지스터들(76, 77, 102)과 전류 미러 구성으로 접속된다. 트랜지스터(75)는 전류 미러(74)의 제 1레그로서 기능을 하는 반면에, 트랜지스터들(76, 77)은 전류 미러(74)의 각각의 제 2 및 제 3 레그들을 형성하도록 구성된다. 트랜지스터(103)는 비교기(96)를 실행하기 위하여 사용된다. 트랜지스터들(97, 98)의 값들과 함께 트랜지스터(103)의 임계전압은 제 1동작 전압의 리셋값에 대하여 트랜지스터(103)를 인에이블하는 임계전압을 제공하도록 선택된다. 트랜지스터(102)는 트랜지스터(103)에 바이어스 전류를 제공한다. 트랜지스터(106)는 스위치(104)를 실행하도록 기능을 한다. 트랜지스터(105)는 결함 검출 신호가 회로(52)로부터 수신되는 경우에 회로(101)가 리셋 신호를 생성하도록 트랜지스터(106)를 디스에이블한다. 트랜지스터(86) 및 커패시터(87)는 회로(101)가 리셋 제어 신호를 생성하기전에 트랜지스터(106)가 디스에이블되도록 하는 지연을 형성한다. 저항기(86) 및 커패시터(87)는 전압 스파이크가 트랜지스터(85)를 인에이블하는 것을 방지하는데 도움을 줄 수 있다.
결함 검출 블록(52)의 전형적인 실시예는 VL 입력신호에 대한 비교기로서 구성되는 트랜지스터(60) 및 저항기(59)를 포함하도록 기술된다. 트랜지스터(65) 및 저항기(62)는 BO 신호에 대한 비교를 형성하도록 구성된다. 각각의 저항기들의 값과 함께 트랜지스터들(60, 65)의 임계전압은 트랜지스터들(60, 65)이 각각의 VL 및 BO 신호들의 적정 값들을 검출하도록 선택된다. 비교기 및 타이머(57)는 피드백 신호를 수신하고, 기준전압과 피드백 신호를 비교하며, FB 신호가 피드백 결함 신호를 생성하기 전에 일정 기간 동안 최대값을 가지도록 피드백 신호가 최대값을 가진 후 타임-아웃 동안 대기한다. OR 게이트(58)는 3개의 결함 신호들을 수신하며, 블록(52)에 대한 결함 검출 신호를 생성한다. 당업자는 다른 공지된 타입의 비교기들이 트랜지스터들(60, 65) 및 저항기들(59, 62) 대신에 사용될 수 있다는 것을 인식할 수 있다.
결함 제어 회로에 대한 이러한 기능을 실행하기 위하여, 트랜지스터들(84, 85)의 소스는 리턴(42)에 접속된다. 트랜지스터들(84, 85)의 드레인은 스위칭 전압 리턴(81), 핀치 저항기(79)의 제 1단자, 트랜지스터(103)의 소스 및 저항기(98)의 제 1단자에 공통으로 접속된다. 트랜지스터(84)의 게이트는 블록(52)으로부터 결함 검출 신호를 수신하기 위하여 트랜지스터(105)의 게이트에 접속된다. 트랜지스터(85)의 게이트는 커패시터(87)의 제 1단자에 그리고 노드(88)에 접속된 제 2단자를 가진 저항기(86)의 제 1단자에 공통으로 접속된다. 커패시터(87)의 제 2단자는 리턴(42)에 접속된다. 저항기(89)의 제 1단자는 리턴(42)에 접속되며, 제 2단자는 노드(88)에 접속된다. 저항기(79)의 제 2단자는 트랜지스터(75)의 드레인 및 게이트, 트랜지스터(76)의 게이트, 트랜지스터(77)의 게이트 및 트랜지스터(102)의 게이트에 공통으로 접속된다. 트랜지스터(75)의 소스는 입력(41), 트랜지스터(76)의 소스, 트랜지스터(77)의 소스, 트랜지스터(102)의 소스, 및 저항기(97)의 제 1단자에 공통으로 접속된다. 트랜지스터(76)의 드레인은 노드(88)에 그리고 회 로(72)의 리셋 제어 입력에 접속된다. 트랜지스터(77)의 드레인은 리턴(42)에 접속된다. 트랜지스터(102)의 드레인은 트랜지스터(106)의 게이트, 트랜지스터(105)의 드레인, 및 트랜지스터(103)의 드레인에 공통으로 접속된다. 트랜지스터(103)의 게이트는 저항기들(97, 98)의 제 2단자에 접속된다. 트랜지스터들(105, 106)의 소스는 리턴(42)에 접속된다.
도 3은 반도체 다이(111)상에 형성되는 반도체 장치 또는 집적회로(110)의 실시예에 대한 일부를 도시한 확대 평면도를 개략적으로 도시한다. 제어기(40)는 다이(111)상에 형성된다. 다이(111)는 도면의 간명화를 위하여 도 3에 도시되지 않은 다른 회로들을 포함할 수 있다. 제어기(40) 및 장치는 또는 집적회로(110)는 당업자에게 공지된 반도체 제조 기술들에 의하여 다이(111)상에 형성된다.
전술한 설명을 고찰할 때 신규한 장치 및 방법이 기술되었다는 것이 명백할 것이다. 여러 특징 중 하나는 소수의 엘리먼트들을 사용하여 결함 제어 회로를 구현하고 디지털 논리 엘리먼트들을 사용하지 않는 장치를 형성할 수 있다는 점이다. 전류 소스, 전류 미러, 및 스위치들(82, 83) 또는 트랜지스터들(84, 85)과 같은 병렬 접속 스위치들을 사용하면, 결함 제어 회로의 능동 엘리먼트들이 최소화되며 비용이 감소하며 전력소모를 용이하게 감소시킬 수 있다.
본 발명의 요지가 특정 바람직한 실시예들과 관련하여 기술되었을지라도, 많은 대안들 및 변형들이 당업자에게 명백할 것이다. 특히, 본 발명의 요지는 비록 본 발명의 방법이 바이폴라 트랜지스터들 뿐만아니라 BiCMOS, 금속 반도체 FET(MESFET), HFET 및 다른 트랜지스터 구조에 직접 적용가능할지라도 특정 P-채널 및 N-채널 트랜지스터들과 관련하여 기술되었다. 부가적으로, 용어 "접속된"은 설명의 명확화를 위하여 전반적으로 사용되었으나, 용어 "결합된"과 동일한 의미로 사용될 수 있다. 따라서, "접속된"은 직접 접속 또는 간접 접속중 어느 하나를 포함하는 것으로 해석되어야 한다.
본 발명은 결함 사건이 발생하는 동안과 결함 사건이 발생한 후의 모두에서 전력 소모를 감소시키고 결함 제어 회로를 실행하는데 필요한 엘리먼트들의 수를 감소시키는 전력 공급 제어기의 결함 제어 회로를 제공할 수 있는 효과를 가진다.

Claims (5)

  1. 스위칭 전력 공급 제어기에 있어서:
    상기 스위칭 전력 공급 제어기 외부에 있는 전압원으로부터 제 1 전압을 수신하도록 구성된 제 1 입력;
    결함 상태를 검출하도록 동작 가능하게 결합된 상기 스위칭 전력 공급 제어기의 제 1 부분; 및
    상기 결함 상태를 검출하는 상기 스위칭 전력 공급 제어기에 응답하여 제어 신호를 어서트(assert)하도록 동작 가능하게 결합되고 상기 결함 상태를 검출하는 상기 스위칭 전력 공급 제어기에 응답하여 상기 제 1 전압을 사용하여 제 1 회로를 동작시키는 제 1 동작 전압을 형성하도록 상기 제 1 회로에 동작가능하게 결합된 상기 스위칭 전력 공급 제어기의 상기 제 1 회로로서, 상기 제 1 회로는 제 1 값으로 감소하는 상기 제 1 동작 전압에 응답하여 상기 제어 신호를 부정(negate)하고 상기 제어 신호의 부정 상태(negated state)에 응답하여 상기 제 1 회로를 상기 제 1 동작 전압으로부터 분리하여(decouple) 동작 전력을 수신하지 않도록 동작 가능하게 결합되고, 상기 제 1 회로는 상기 스위칭 전력 공급 제어기의 제 2 부분을 동작시키는 제 2 동작 전압을 생성하고, 상기 제 2 동작 전압은 상기 제 1 동작 전압과 상이하고, 상기 제 1 회로는 상기 제어 신호를 어서트하는 것에 응답하여 상기 제 2 동작 전압을 디스에이블링(disabling)하도록 구성되는, 상기 제 1 회로; 및
    상기 스위칭 전력 공급 제어기의 PWM 제어 회로로서, 상기 제 2 동작 전압을 이용하여 상기 PWM 제어 회로를 동작시키도록 구성된, 상기 PWM 제어 회로를 포함하는, 스위칭 전력 공급 제어기.
  2. 제 1 항에 있어서,
    상기 제 1 회로는 제 1 전류를 전도하도록 결합된 제 1 경로, 및 상기 제 1 전류로부터 미러링(mirroring)되는 제 2 전류를 전도하도록 결합된 제 2 경로를 갖는 전류 미러를 포함하고, 상기 제 2 전류는 상기 제어 신호를 형성하기 위하여 사용되는, 스위칭 전력 공급 제어기.
  3. 제 2 항에 있어서,
    상기 제 1 전류로부터 미러링되는 제 3 전류를 전도하도록 결합된 제 3 경로를 갖는 상기 전류 미러를 더 포함하고, 상기 제 3 전류는 상기 제 1 전압의 값을 감소시키기 위하여 사용되는, 스위칭 전력 공급 제어기.
  4. 스위칭 전력 공급 제어기를 형성하는 방법에 있어서:
    상기 스위칭 전력 공급 제어기의 외부에 있는 전압원으로부터 유도되는 제 1 동작 전압으로부터 동작하도록 상기 스위칭 전력 공급 제어기의 제 1 회로를 구성하는 단계;
    상기 제 1 동작 전압과 다른 제 2 동작 전압을 생성하고 상기 스위칭 전력 공급 제어기의 제 2 회로를 위한 동작 전압으로서 이용되는 상기 제 2 동작 전압을 선택적으로 결합시키도록 상기 스위칭 전력 공급 제어기를 구성하는 단계;
    결함 상태를 검출하도록 상기 스위칭 전력 공급 제어기를 구성하는 단계;
    상기 결함 상태를 검출하는 상기 스위칭 전력 공급 제어기에 응답하여 제어 신호를 어서트(assert)하고, 제 1 값으로 감소하는 상기 전압원에 응답하여 상기 제어 신호를 부정(negate)하고, 상기 제 1 회로를 상기 제 1 동작 전압으로부터 분리하여 동작 전력을 수신하지 않도록 상기 제 1 회로를 구성하는 단계; 및
    상기 제어 신호에 응답하여 상기 제 2 동작 전압을 디스에이블링하도록 상기 스위칭 전력 공급 제어기를 구성하는 단계를 포함하는, 스위칭 전력 공급 제어기 형성 방법.
  5. 제 4 항에 있어서,
    상기 결함 상태를 검출하는 상기 스위칭 전력 공급 제어기에 응답하여 상기 제어 신호를 어서트(assert)하도록 상기 제 1 회로를 구성하는 단계는 상기 결함 상태의 검출에 응답하여 제 1 전류를 생성하고 상기 제 1 전류에 응답하여 제 2 전류를 형성하도록 상기 제 1 회로를 구성하는 단계를 포함하고, 상기 제 2 전류는 상기 제어 신호를 형성하기 위하여 사용되는, 스위칭 전력 공급 제어기 형성 방법.
KR1020070000561A 2006-01-03 2007-01-03 결함 제어 회로 및 이를 형성하기 위한 방법 KR101389056B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/324,072 US7423856B2 (en) 2006-01-03 2006-01-03 Fault control circuit and method therefor
US11/324,072 2006-01-03

Publications (2)

Publication Number Publication Date
KR20070073624A KR20070073624A (ko) 2007-07-10
KR101389056B1 true KR101389056B1 (ko) 2014-04-28

Family

ID=38224106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000561A KR101389056B1 (ko) 2006-01-03 2007-01-03 결함 제어 회로 및 이를 형성하기 위한 방법

Country Status (5)

Country Link
US (1) US7423856B2 (ko)
KR (1) KR101389056B1 (ko)
CN (1) CN1996693B (ko)
HK (1) HK1106622A1 (ko)
TW (1) TWI389431B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791847B2 (en) * 2007-12-28 2010-09-07 Delta Electronics, Inc. Fault-sensing and protecting apparatus for soft start circuit of inverter and method for the same
US8680884B2 (en) * 2010-03-25 2014-03-25 Cree, Inc. Fault detection circuits for switched mode power supplies and related methods of operation
EP2408098B1 (en) * 2010-07-15 2017-01-11 Nxp B.V. Power-dependant mains under-voltage protection
US8339113B2 (en) * 2010-07-19 2012-12-25 Microchip Technology Incorporated Buck switch-mode power converter large signal transient response optimizer
CN102868146B (zh) * 2011-09-13 2016-01-13 崇贸科技股份有限公司 用于电源转换器的保护电路
US8941404B2 (en) 2011-11-29 2015-01-27 Infineon Technologies Austria Ag System and method for testing a power supply controller
KR101913557B1 (ko) * 2012-08-23 2018-10-31 삼성전자 주식회사 전자기기 및 그 전원제어방법
US9870011B2 (en) * 2015-01-30 2018-01-16 Infineon Technologies Ag Circuit arrangement and a method for operating a circuit arrangement
US9559597B2 (en) * 2015-02-27 2017-01-31 Dialog Semiconductor Inc. Detecting open connection of auxiliary winding in a switching mode power supply
CN106627428B (zh) * 2015-11-04 2019-04-12 法雷奥电机设备公司 机动车辆的驱动模块和控制单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581803A (ja) * 1991-09-19 1993-04-02 Matsushita Electric Ind Co Ltd 媒体欠陥対策機能付制御回路
KR20000053263A (ko) * 1996-11-15 2000-08-25 크리트먼 어윈 엠 스위치 전원 장치용 오류 제어 회로
US6605978B1 (en) * 2002-09-25 2003-08-12 Semiconductor Components Industries Llc Method of forming a voltage detection device and structure therefor
US20030231050A1 (en) * 2002-06-14 2003-12-18 Semiconductor Components Industries, Llc Method of forming a reference voltage from a J-fet

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2034824A1 (en) * 1991-01-23 1992-07-24 John Alan Gibson Current harmonic, current form factor and power factor modification unit for rectifier supplied loads
JP3578124B2 (ja) * 2001-08-31 2004-10-20 ソニー株式会社 スイッチング電源装置
JP3948448B2 (ja) * 2003-10-09 2007-07-25 松下電器産業株式会社 スイッチング電源装置
JP3600915B1 (ja) * 2003-10-09 2004-12-15 ローム株式会社 スイッチング電源装置及び表示装置付き電子機器
CN2730022Y (zh) * 2004-09-15 2005-09-28 徐晓宁 自动恢复保护电路型开关电源装置
US7679874B2 (en) * 2005-07-25 2010-03-16 Semiconductor Components Industries, L.L.C. Power overload detection method and structure therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581803A (ja) * 1991-09-19 1993-04-02 Matsushita Electric Ind Co Ltd 媒体欠陥対策機能付制御回路
KR20000053263A (ko) * 1996-11-15 2000-08-25 크리트먼 어윈 엠 스위치 전원 장치용 오류 제어 회로
US20030231050A1 (en) * 2002-06-14 2003-12-18 Semiconductor Components Industries, Llc Method of forming a reference voltage from a J-fet
US6605978B1 (en) * 2002-09-25 2003-08-12 Semiconductor Components Industries Llc Method of forming a voltage detection device and structure therefor

Also Published As

Publication number Publication date
US7423856B2 (en) 2008-09-09
CN1996693B (zh) 2012-04-18
HK1106622A1 (en) 2008-03-14
CN1996693A (zh) 2007-07-11
US20070153439A1 (en) 2007-07-05
TW200735508A (en) 2007-09-16
KR20070073624A (ko) 2007-07-10
TWI389431B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
KR101389056B1 (ko) 결함 제어 회로 및 이를 형성하기 위한 방법
KR101285573B1 (ko) 스위칭 전원 공급 제어기 및 그 방법
US7276888B2 (en) Precharge circuit for DC/DC boost converter startup
US8710804B2 (en) Discharge circuit and method
US7463469B2 (en) System and method for current overload response with class D topology
KR101228354B1 (ko) 전력 과부하 검출 방법 및 이를 위한 구조
US20040124818A1 (en) Mechanism for providing over-voltage protection during power up of DC-DC converter
US7843181B2 (en) DC-DC converter controller having optimized load transient response and method
CN106602879B (zh) 具有半桥节点的dc-dc转换器、用于其的控制器以及控制其的方法
KR20100031067A (ko) 충전제어용 반도체 집적회로
EP1673850B1 (en) Power control system startup method and circuit
JP2009178033A (ja) 昇圧型スイッチングレギュレータおよびその制御回路
WO2007100327A1 (en) Method for regulating a voltage and circuit therefor
US7141958B2 (en) Power supply apparatus and power supply control device
US6919758B1 (en) Controller for FET pass device
US7009369B2 (en) Advanced monitoring algorithm for regulated power systems with single output flag
US11201459B1 (en) EFuse for use in high voltage applications
US7190195B2 (en) Input circuit and output circuit
KR100450163B1 (ko) 전류피드백을검출하기위한루프제어검출회로및방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6