JP4938251B2

JP4938251B2 - 過電流保護回路及びｄｃ／ｄｃコンバータ

Info

Publication number: JP4938251B2
Application number: JP2005133938A
Authority: JP
Inventors: 悟伊藤; 勝臣原田
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2005-05-02
Filing date: 2005-05-02
Publication date: 2012-05-23
Anticipated expiration: 2025-05-02
Also published as: JP2006311765A

Description

本発明は、電気電子機器に出力される電流が設定値を超えた場合に当該電流を規制し保護をかける過電流保護回路、及び当該過電流保護回路を有するＤＣ／ＤＣコンバータに関する。

近年、半導体技術や電子技術の伸展を背景に、各種電気電子機器においては高機能化を図るために、多種にわたる制御回路が組み込まれるようになっている。こうした制御回路は通常、一定電圧で駆動させる必要がある。そこで、交流商用電源を整流後、所定の直流電圧に降圧、或いは昇圧するためのＤＣ／ＤＣコンバータを搭載する場合が多い。

従来、こうしたＤＣ／ＤＣコンバータには、通常、過電流保護回路が内蔵されている。即ち、ＤＣ／ＤＣコンバータで発生させた出力が負荷先の回路に必要以上（例えば定格以上等）に出力されないように、負荷先の回路、或いはＤＣ／ＤＣコンバータ自体を保護するために組み込まれる回路であり、ＤＣ／ＤＣコンバータの出力電流を監視して過電流を検出したらＤＣ／ＤＣコンバータをシャットダウンさせたり、電流制限を行う等の方式が従来より広く採用されている。

過電流保護回路において、ＤＣ／ＤＣコンバータの出力電流を監視するための検出方法としては、ＤＣ／ＤＣコンバータの出力回路に電流センス抵抗を設け、電流センス抵抗を流れる電流に応じて発生する電圧を監視することで間接的に電流を監視するのが最も簡単な方法としてよく用いられている。

この電圧値を予め設定された閾値と比較し、当該閾値に達した場合に、直ちに過電流規制したり、或いはタイマーラッチにより一定時間、閾値以上の状態で経過した場合に電流規制したりする制御が知られている。

又、具体的な電流規制の形態としては、コンバータ（及び電気電子機器）自体をシャットダウンしたり、或いはスイッチング素子をオンオフ制御して出力電流を閾値以下となるように絞り込む等、過電流を規制するような各種制御が行われる。

ところで、このような過電流保護回路を備えたＤＣ／ＤＣコンバータを搭載する電気電子機器として、例えばＨＤ（ハードディスク）搭載電気電子機器がある。ＨＤは大容量のデジタルデータを高速で記録、読み出しできることから、従来よりＰＣに搭載されている。又、近年では、ＨＤ搭載ＤＶＤレコーダがハードディスクに手軽に大容量、高画質の動画像をデジタル録画し、視聴できることなどから、価格の低下とも相まって、急速に普及しつつある。

このようなＨＤ搭載電気電子機器においても、上述したような過電流保護回路を備えたＤＣ／ＤＣコンバータを搭載しており、機器内のＨＤ、及び制御回路に対して適正な電源供給が行われるようになっている。

前述のようなＨＤ搭載電気電子機器においてはＨＤが起動する場合と制御系のみが動作している場合とで大きく消費電流特性が異なり、機器として異なる２つの消費電流特性を併せ持つことになっていた。

即ち、図６の領域Ｐで示すように、ＨＤが起動する場合、その消費電流特性は起動時に限って相対的に大きな電流が短時間で消費される傾向にある。一方、制御系のみが動作している場合には、ＨＤの場合に比べて相対的に低い電流が継続的に消費される傾向にある。

こうしたＨＤ搭載電気電子機器のような異なる２つの消費電流特性を有する電気電子機器において過電流保護を行う場合に設定する閾値には、以下の２通りの場合があった。

１つは、ＨＤが起動する場合の、短時間で大電流が流れる消費電流特性に合わせて、閾値を高く設定する場合である。

もう１つは、制御系のみが動作している場合の、比較的低い電流が継続的に流れる消費電流特性に合わせて、閾値を低く設定する場合である。

しかしながら、閾値を前者のＨＤにおける消費電流特性に合わせた設定にする場合、ＤＣ／ＤＣコンバータより出力し得る電流も大きくなるため、それに対応できるようにＤＣ／ＤＣコンバータの構成回路には高い電流能力が要求されることになっていた。その結果、ＤＣ／ＤＣコンバータが大型化したり、コストアップに繋がっていた。

一方、閾値を後者の制御系における消費電流特性に合わせた設定にする場合、前者の場合のようなＤＣ／ＤＣコンバータの構成回路に高い電流能力が要求されるようなことはないが、その反面、短時間に大電流が流れるような場合に、出力電圧が低下してしまうという問題が生じていた。

本発明は、上記課題にかんがみてなされたもので、異なる２つの消費電流特性を併せ持つ電気電子機器に出力されるＤＣ／ＤＣコンバータに過電流保護機能を持たせる場合に、ＤＣ／ＤＣコンバータの構成回路に高い電流能力を要したり、短時間での大電流消費時における出力電圧低下を招くことなく、小型、低コストで消費電流特性の違いによらず、確実に過電流保護を成し得る過電流保護回路、及び当該過電流保護回路を搭載したＤＣ／ＤＣコンバータを提供することを目的とする。

上記問題を解決するために請求項１に記載の過電流保護回路は、電気電子機器に出力される電流が設定値を超えた場合に当該電流を規制し保護をかける過電流保護回路であって、当該過電流保護回路は、前記電気電子機器が瞬間的に消費する大電流を規制する第１の閾値と、前記電気電子機器が一定時間継続的に消費するより小さい電流を規制する第２の閾値との２つの閾値を備え、電気電子機器が消費する電流が第１の閾値に達した場合には、瞬時に過電流規制を図る一方、電気電子機器が消費する電流が第２の閾値に達した場合には、当該電流が予め定めた一定時間、継続して第２の閾値以上となった場合にのみ、過電流規制を図り、前記過電流保護回路は、前記電気電子機器に出力する電流が前記第１の閾値に達した場合に前記過電流規制を行う短時間過電流保護回路と、前記電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間、継続して第２の閾値以上となった場合の前記過電流規制を行う連続時間過電流保護回路とを有し、前記短時間過電流保護回路は、前記電気電子機器に出力される電流が流れるセンス抵抗の前段に接続され、前記第１の閾値の電流値に相応するように予め設定される第１の電圧発生手段と、前記センス抵抗の後段電圧と、前記第１の電圧発生手段の出力電圧とを比較する第１のコンパレータと、前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも低いときは前記電気電子機器に出力する電流を所定値に調整するためにオンオフ制御されるスイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも高いときは前記スイッチング素子をオフにする第１の制御部と、を有して成る一方、前記連続時間過電流保護回路は、前記センス抵抗の前段に接続され、前記第２の閾値の電流値に相応するように予め設定される第２の電圧発生手段と、前記センス抵抗の後段電圧と、前記第２の電圧発生手段の出力電圧とを比較する第２のコンパレータと、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったか否かを判別するための過電流時間計測回路と、前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より低いときは前記過電流時間計測回路による時間計測を停止するとともに前記スイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より高いときは前記過電流時間計測回路により時間計測を行い、一定時間継続して第２の閾値以上となったことを判別後、前記スイッチング素子をオフにする第２の制御部と、を有して成り、前記第１のコンパレータは、前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第１の電圧発生手段を介して−ポートに入力され、前記第２のコンパレータは、前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第２の電圧発生手段を介して−ポートに入力され、前記第１の制御部は、前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される第１のアンドゲートと、当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に発振器からの発振パルスがＴポートに入力される第１のフリップフロップと、当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートとを有して成る一方、前記第２の制御部は、前記第２のコンパレータの出力がＤポートに入力されると共に、第２のアンドゲートの出力がＴポートに入力される第２のフリップフロップと、当該第２のフリップフロップのＱポートからの出力が入力される前記過電流時間計測回路と、当該過電流時間計測回路からの出力と前記発振器からの発振パルスとが入力される前記第２のアンドゲートと、前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される前記第１のアンドゲートと、当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に前記発振器からの発振パルスがＴポートに入力される前記第１のフリップフロップと、当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートとを有して成ることを特徴とする。
また、上記問題を解決するために請求項８に記載のＤＣ／ＤＣコンバータは、電気電子機器に出力される電流が設定値を超えた場合に当該電流を規制し保護をかける過電流保護回路を内蔵するＤＣ／ＤＣコンバータであって、当該過電流保護回路は、電気電子機器に出力する電流が、電気電子機器が瞬間的に消費する大電流を規制する第１の閾値に達した場合に瞬時に過電流規制を図る短時間過電流保護回路と、電気電子機器に出力する電流が、電気電子機器が一定時間継続的に消費するより小さい電流を規制する第２の閾値に達した後に一定時間継続して第２の閾値以上となった場合の前記過電流規制を行う連続時間過電流保護回路とを有し、前記短時間過電流保護回路が行う、電気電子機器に出力する電流が前記第１の閾値に達した場合の前記過電流規制は、電気電子機器に出力する電流を所定値に調整するためにオンオフ制御されるスイッチング素子を瞬時にオフにする制御である一方、前記連続時間過電流保護回路が行う、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となった場合の前記過電流規制は、シャットダウンするか、或いは垂下・フの字の何れかであり、前記電気電子機器は、消費電流が相対的に低い通常駆動と、短時間、消費電流が相対的に高くなる大電流駆動との２通りの電流消費状態を有し、ＤＣ／ＤＣコンバータから電気電子機器に出力される電流に基づき、電気電子機器が低電流を消費する通常駆動時には前記連続時間過電流保護回路による過電流規制が行われる一方、電気電子機器が短時間に大電流を消費する大電流駆動時には前記短時間過電流保護回路による過電流規制が行われることで、異なる２つの電流消費状態に共通の閾値の設定を不要化し、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめ、前記短時間過電流保護回路は、前記電気電子機器に出力される電流が流れるセンス抵抗の前段に接続され、前記第１の閾値の電流値に相応するように予め設定される第１の電圧発生手段と、前記センス抵抗の後段電圧と、前記第１の電圧発生手段の出力電圧とを比較する第１のコンパレータと、前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも低いときは前記スイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも高いときは前記スイッチング素子をオフにする第１の制御部と、を有して成る一方、前記連続時間過電流保護回路は、前記センス抵抗の前段に接続され、前記第２の閾値の電流値に相応するように予め設定される第２の電圧発生手段と、前記センス抵抗の後段電圧と、前記第２の電圧発生手段の出力電圧とを比較する第２のコンパレータと、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったか否かを判別するための過電流時間計測回路と、前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より低いときは前記過電流時間計測回路による時間計測を停止するとともに前記スイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より高いときは前記過電流時間計測回路により時間計測を行い、一定時間継続して第２の閾値以上となったことを判別後、前記スイッチング素子をオフにする第２の制御部と、を有して成り、前記第１のコンパレータは、前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第１の電圧発生手段を介して−ポートに入力され、第２のコンパレータは、前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第２の電圧発生手段を介して−ポートに入力され、前記第１の制御部は、前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される第１のアンドゲートと、当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に発振器からの発振パルスがＴポートに入力される第１のフリップフロップと、当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートと、を有して成る一方、前記第２の制御部は、前記第２のコンパレータの出力がＤポートに入力されると共に、第２のアンドゲートの出力がＴポートに入力される第２のフリップフロップと、当該第２のフリップフロップのＱポートからの出力が入力される前記過電流時間計測回路と、当該過電流時間計測回路からの出力と前記発振器からの発振パルスとが入力される前記第２のアンドゲートと、前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される前記第１のアンドゲートと、当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に前記発振器からの発振パルスがＴポートに入力される前記第１のフリップフロップと、当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートと、を有して成ることを特徴とする。

上記のように構成した請求項１、８に記載の発明によれば、過電流保護回路は電気電子機器が消費する電流が第１の閾値に達した場合には、瞬時に過電流規制を図り、保護を行う。一方、電気電子機器が消費する電流が第２の閾値に達した場合には、当該電流が予め定めた一定時間、継続して第２の閾値以上となった場合にのみ、過電流規制を図り、保護を行う。
また、各回路構成により、電気電子機器が低電流を消費する通常駆動時には連続時間過電流保護回路による過電流規制が行われる一方、電気電子機器が短時間に大電流を消費する大電流駆動時には短時間過電流保護回路による過電流規制が行われ、過電流保護回路において異なる２つの電流消費状態に共通の閾値の設定を不要化する。
その結果、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめる。

請求項２に記載の発明は、前記過電流保護回路は、前記短時間過電流保護回路が行う、前記電気電子機器に出力する電流が前記第１の閾値に達した場合の前記過電流規制は、前記スイッチング素子を瞬時にオフにする制御である一方、前記連続時間過電流保護回路が行う、前記電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値を継続した場合の前記過電流規制は、シャットダウンするか、或いは垂下・フの字の何れかであることを特徴とする。
ここで、垂下の制御は、一定電流で過電流保護がかかり、出力が低下してもその電流値は変わらないようにする制御を指す。また、フの字の制御は、過電流保護がかかり、出力が低下すると出力電圧に依存して電流値が減少する制御を指す。
上記のように構成した発明によれば、過電流保護回路は電気電子機器が消費する電流が第１の閾値に達した場合には、短時間過電流保護回路が瞬時に当該スイッチング素子をオフにし、過電流規制を行う。一方、電気電子機器が消費する電流が第２の閾値に達した後に一定時間継続して第２の閾値を継続した場合には、連続時間過電流保護回路がＤＣ／ＤＣコンバータをシャットダウンするか、或いは垂下・フの字の何れかの過電流規制を行う。

請求項３に記載の発明は、前記連続時間過電流保護回路が行う過電流規制である、前記垂下・フの字は、前記第１の閾値を前記第２の閾値の値に変更して成るか、前記連続時間過電流保護回路の出力に基づき、前記スイッチング素子をオフするかの何れかである構成としている。

上記のように構成した請求項３に記載の発明によれば、連続時間過電流保護回路は、第１の閾値を前記第２の閾値の値に変更するか、或いは当該連続時間過電流保護回路の出力に基づき、スイッチング素子をオフするかの何れかで過電流規制を行う。

請求項４に記載の発明は、前記過電流保護回路はＤＣ／ＤＣコンバータに内蔵されて成り、前記電気電子機器は、消費電流が相対的に低い通常駆動と、短時間、消費電流が相対的に高くなる大電流駆動との２通りの電流消費状態を有し、当該ＤＣ／ＤＣコンバータから前記電気電子機器に出力される電流に基づき、電気電子機器が低電流を消費する通常駆動時には前記連続時間過電流保護回路による過電流規制が行われる一方、前記電気電子機器が短時間に大電流を消費する大電流駆動時には前記短時間過電流保護回路による過電流規制が行われることで、異なる２つの電流消費状態に共通の閾値の設定を不要化し、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめる構成としている。

上記のように構成した請求項４に記載の発明によれば、電気電子機器が低電流を消費する通常駆動時には連続時間過電流保護回路による過電流規制が行われる一方、電気電子機器が短時間に大電流を消費する大電流駆動時には短時間過電流保護回路による過電流規制が行われ、過電流保護回路において異なる２つの電流消費状態に共通の閾値の設定を不要化する。
その結果、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめる。

請求項５に記載の発明は、前記過電流時間計測回路は、前記発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合には＋１を積算する一方、達していない場合には０にリセットするカウンタによって、一定時間に相当するように予め設定されたカウント数に達したか否かで計測するか、或いは、前記発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合にはコンデンサを充電させ、一定時間に相当するように予め定めた充電状態に達したか否かで計測するかの何れか一方から成る構成としている。

上記のように構成した請求項５に記載の発明によれば、連続時間過電流保護回路に設けられたカウンタによるカウントが予め定めたカウント数に達した場合、或いはコンデンサによる充電が予め定めた充電状態に達した場合に、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったことを検出する。

請求項６、１０に記載の発明は、前記過電流時間計測回路は、前記第２のアンドゲートの出力がＴポートに入力されると共に、前記第２のフリッププロップのＱポートからの出力がＲポートに入力されるカウンタと、当該カウンタからの出力が入力されて、前記第１
のアンドゲートに入力すると共に、前記第２のアンドゲートに入力するノットゲートとから成る構成としている。

上記のように構成した請求項６、１０に記載の発明によれば、過電流時間計測回路を構成するカウンタのカウントにより、出力電流が第２の閾値を超えてからの継続時間が測定される。
請求項７、１１に記載の発明は、前記過電流時間計測回路が、前記第２のフリップフロップのＱポートからの出力がゲート或いはベースに入力されるスイッチング素子と、コンデンサと、第３の電圧発生手段を介して前記ＧＮＤが＋ポートに入力されると共に、電源電圧が−ポートに入力される第３のコンパレータとから成る構成としている。
上記のように構成した請求項７、１１に記載の発明によれば、過電流時間計測回路を構成するコンデンサの充電状態により、出力電流が第２の閾値を超えてからの継続時間が測定される。

前記した発明によれば、過電流保護回路は電気電子機器が消費する電流が第１の閾値に達した場合には、瞬時に過電流規制を図り、保護を行う。一方、電気電子機器が消費する電流が第２の閾値に達した場合には、当該電流が予め定めた一定時間、継続して第２の閾値以上となった場合にのみ、過電流規制を図り、保護を行うことができる。

よって、電気電子機器が異なる２つの電流消費状態を有するような場合であっても、共通の閾値の設定を不要化し、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめ、小型、低コストで消費電流特性の違いによらず、確実に過電流保護を成し得る過電流保護回路を提供し得る。

また、前記した発明によれば、過電流保護回路は電気電子機器が消費する電流が第１の閾値に達した場合には、短時間過電流保護回路が瞬時に当該スイッチング素子をオフにし、過電流規制を行う。一方、電気電子機器が消費する電流が第２の閾値に達した後に一定時間継続して第２の閾値を継続した場合には、連続時間過電流保護回路がＤＣ／ＤＣコンバータをシャットダウンするか、或いは垂下・フの字の何れか何れかの過電流規制を行うことができる。

よって、消費電流特性の違いによらず、確実に過電流保護を成し得る過電流保護回路を提供し得る。

また、前記した発明によれば、連続時間過電流保護回路は、第１の閾値を前記第２の閾値の値に変更するか、或いは当該連続時間過電流保護回路の出力に基づき、スイッチング素子をオフするかの何れかで過電流規制を行うことができる。

よって、低電流消費時において確実に過電流保護を成し得る過電流保護回路を提供し得る。

また、前記した発明によれば、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめる。

よって、小型、低コストで消費電流特性の違いによらず、確実に過電流保護を成し得る過電流保護回路を提供し得る。

よって、小型、低コストで消費電流特性の違いによらず、確実に過電流保護を成し得る過電流保護回路を有するＤＣ／ＤＣコンバータを提供し得る。

また、前記した発明によれば、連続時間過電流保護回路に設けられたカウンタによるカウントが予め定めたカウント数に達した場合、或いはコンデンサによる充電が予め定めた充電状態に達した場合に、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったことを検出することができる。

よって、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったことを低コストで正確に検出し得る。

また、前記した発明によれば、過電流時間計測回路を構成するカウンタのカウントにより、出力電流が第２の閾値を超えてからの継続時間を測定することができる。

よって安価で確実に、電気電子機器が一定時間継続的に消費するより小さい電流に対して、過電流規制を行い得る。

また、前記した発明によれば、過電流時間計測回路を構成するコンデンサの充電状態により、出力電流が第２の閾値を超えてからの継続時間を測定することができる。

よって、上記同様、安価で確実に、電気電子機器が一定時間継続的に消費するより小さい電流に対して、過電流規制を行い得る。

以下、本発明を具体化した実施例について説明する。

本実施例においては、電気電子機器として例えばＨＤ（ハードディスク）を搭載した電気電子機器において実施した例で説明する。

図１のブロック図に示すように、ＨＤ搭載電気電子機器１１にはＤＣ／ＤＣコンバータ１２が搭載されており、交流商用電源を整流後、所定の直流電圧に降圧、或いは昇圧した後に、ＨＤ１３、及び制御回路１４に電源供給されるようになっている。

又、当該ＤＣ／ＤＣコンバータ１２には、各負荷１３，１４に電源供給のために出力される電流が必要以上に流れることで各負荷１３，１４、或いはＤＣ／ＤＣコンバータ１２自体が損傷しないように保護するための過電流保護回路１２ａが内蔵されている。

ところで、ＨＤ搭載電気電子機器１１は前述したように、異なる２つの消費電流特性を併せ持つこととなっていた。即ち、ＨＤが起動する場合と、制御系のみが動作する場合とでは、消費電流特性が異なっており、図６の領域Ｐで示すように、ＨＤが起動する場合、その消費電流特性は起動時に限って相対的に大きな電流が短時間で消費される傾向にある。一方、制御系のみが動作する場合には、ＨＤの場合に比べて相対的に低い電流が継続的に消費される傾向にある。

そこで本実施例では、前記過電流保護回路１２ａを、ＨＤが起動する場合のような相対的に大きな電流が短時間で消費される場合に対応するための短時間過電流保護回路１２ｂと、制御系のみが動作する場合のような相対的に低い電流が継続的に消費される場合に対応するための連続時間過電流保護回路１２ｃとで構成するようにしている。更に、当該連続時間過電流保護回路１２ｃには、出力電流が後述する第２の閾値としてのＯＣＬＬに達してから一定時間、継続してＯＣＬＬ以上となっているか否かを判別するための一定時間を計測する過電流時間計測回路１２ｄを有している。

前記短時間過電流保護回路１２ｂでは第１の閾値としてのＯＣＬＳ（ＯｖｅｒＣｕｒｒｅｎｔＬｉｍｉｔＳｈｏｒｔ）を、前記連続時間過電流保護回路１２ｃでは第２の閾値としてのＯＣＬＬ（ＯｖｅｒＣｕｒｒｅｎｔＬｉｍｉｔＬｏｎｇ）を各々設定している。即ち、本実施例における過電流保護回路１２ａでは、ＨＤ搭載電気電子機器１１の異なる２つの消費電流特性に対応するために、従来のような共通の１つの閾値を設定するのではなく、各々の消費電流特性に応じた異なる２つの閾値を設定している。

図２に、前記短時間過電流保護回路１２ｂ及び前記連続時間過電流保護回路１２ｃで各々成される過電流保護処理を説明するグラフを示す。

同図において、前記ＯＣＬＳは、ＨＤが起動する場合のような相対的に大きな電流が短時間で消費される場合に対応するため、前記ＯＣＬＬよりも高く設定されている。このＯＣＬＬの設定値は、後述する過電流保護処理により、ＤＣ／ＤＣコンバータ１２の構成回路に高コスト且つ大型化に繋がるような高い電流能力が要求されることなく、それでいて短時間に流れる大電流に対して確実に適正な過電流保護が成されるように適宜設定されている。

一方、ＯＣＬＬは、後述する過電流保護処理により、短時間に大電流が流れるような場合に、ＤＣ／ＤＣコンバータ１２の出力電圧が低下してしまうことが無く、それでいて継続的に流れる相対的に低い電流に対して確実に適正な過電流保護が成されるように適宜設定されている。

図２のグラフ中の線Ａは、前記短時間過電流保護回路１２ｂによって成される過電流保護処理を示し、線Ｂは前記連続時間過電流保護回路１２ｃによって成される過電流保護処理を示す。

即ち、ＨＤ搭載電気電子機器１１がＨＤを起動した場合、図の領域Ｐに示すような相対的に大きな電流が短時間で流れる。よって、線Ａは急激に上昇していく。これに対し、前記短時間過電流保護回路１２ｂは、出力電流がＯＣＬＳに達していないか、常時監視しており、この際、過電流状態になった場合には、電流がＯＣＬＳに到達したことを検出し、直ちに過電流規制を行うべく、ＯＣＬ動作に移行する。

一方、ＨＤ搭載電気電子機器１１が制御系のみを動作した場合、相対的に低い電流が継続的に流れる。よって、線Ｂは漸増していく。これに対し、前記連続時間過電流保護回路１２ｃは、出力電流がＯＣＬＬに達していないか、常時監視しており、この際、過電流状態になった場合には、電流がＯＣＬＬに達したことを検出し、過電流時間計測回路１２ｄによる時間計測を開始する。そして、予め設定された一定時間Ｔの間、継続して出力電流がＯＣＬＬ以上となっている場合には、過電流規制を行うべく、ＯＣＬ動作に移行する。即ち、連続時間過電流保護回路で行う過電流規制は、短時間過電流保護回路が行う過電流規制のような、出力電流が閾値に達した場合に直ちに行うのではなく、一定時間ディレイさせた後に行うようにしている。

又、前記一定時間Ｔは、出力電流がＯＣＬＬ以上、ＯＣＬＳ未満の範囲にある状態で、ＤＣ／ＤＣコンバータ１２、及びＨＤ搭載電気電子機器１１の各負荷に支障の無い範囲で適宜設定される。

尚、前述した前記短時間過電流保護回路１２ｂによって成される過電流保護処理、及び前記連続時間過電流保護回路１２ｃによって成される過電流保護処理は、ＨＤ或いは制御系の何れの駆動であるかを問わず、常時、出力電流がＯＣＬＳ、及びＯＣＬＬの各々に達しているか否かを監視しているのは言うまでも無い。従って、例え制御系のみの駆動時であっても、出力電流がＯＣＬＳを超えれば直ちに過電流規制を行うべく、ＯＣＬ動作に移行する。同様に、ＨＤ駆動時であっても、出力電流がＯＣＬＳ未満で且つＯＣＬＬに達した場合には、過電流時間計測回路１２ｄによる時間計測を開始し、予め設定された一定時間Ｔの間、継続して出力電流がＯＣＬＬ以上となっている場合には、過電流規制を行うべく、ＤＣ／ＤＣコンバータ１２（及びＨＤ搭載電気電子機器１１）をシャットダウンする。

更に、出力電流がＯＣＬＬに達し、過電流時間計測回路１２ｄによる時間計測を行っている間であっても、出力電流が更に増加してＯＣＬＳに達した場合には、直ちに過電流規制を行うべく、出力電流を遮断する。

次に、以上に説明したＤＣ／ＤＣコンバータ１２に内蔵された過電流保護回路１２ａについて、具体的な回路構成の一例を以下に説明する。

図３にＤＣ／ＤＣコンバータ１２に内蔵された本実施形態における過電流保護回路１２ａの具体的回路構成の一例を示す。

過電流保護回路１２ａは、短時間過電流保護回路１２ｂと連続時間過電流保護回路１２ｃとを有して成る。

前記短時間過電流保護回路１２ｂは、出力ラインに設けられたセンス抵抗１２ｅの後段電圧が＋ポートに入力されると共に当該センス抵抗１２ｅの前段電圧が、例えば分圧回路により生起される、ＯＣＬＳの電流値に相応するように予め設定される第１の電圧発生手段１２ｆを介して−ポートに入力される第１のコンパレータ１２ｈと、当該第１のコンパレータ１２ｈの出力と、ＰＷＭパルスと、前記過電流時間計測回路１２ｄからの出力とが各々入力される第１のアンドゲート１２ｊと、当該第１のアンドゲート１２ｊの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に発振器１２ｋからの発振パルスがＴポートに入力される第１のフリップフロップ１２ｌと、当該第１のフリップフロップ１２ｌのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源１２ｏからの出力ラインをスイッチング制御するスイッチング素子としてのＭＯＳＦＥＴ（以降、単にＭＯＳと称す）１２ｎのゲートに反転入力するノットゲート１２ｍとを有して成る。

一方、前記連続時間過電流保護回路１２ｃは、出力ラインに設けられたセンス抵抗１２ｅの後段電圧が＋ポートに入力されると共に当該センス抵抗１２ｅの前段電圧が、例えば分圧回路により生起される、ＯＣＬＬの電流値に相応するように予め設定される第２の電圧発生手段１２ｇを介して−ポートに入力される第２のコンパレータ１２ｉと、当該第２のコンパレータ１２ｉの出力がＤポートに入力されると共に、後記第２のアンドゲート１２ｐの出力がＴポートに入力される第２のフリップフロップ１２ｑと、当該第２のフリップフロップ１２ｑのＱポートからの出力がＲポートに入力されると共に後述する第２のアンドゲート１２ｐからの出力がＴポートに入力される、前記過電流時間計測回路１２ｄを構成するカウンタ１２ｒと、当該カウンタ１２ｒからの出力が入力されて、前記第１のアンドゲート１２ｊに入力すると共に、前記第２のアンドゲート１２ｐに入力する、前記過電流時間計測回路１２ｄを構成するノットゲート１２ｓと、当該ノットゲート１２ｓからの出力と発振器１２ｋからの発振パルスとが入力される第２のアンドゲート１２ｐと、前記第１のコンパレータ１２ｈの出力と、前記ＰＷＭパルスと、前記ノットゲート１２ｓからの出力とが各々入力される前記第１のアンドゲート１２ｊと、当該第１のアンドゲート１２ｊの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に前記発振器１２ｋからの発振パルスがＴポートに入力される前記第１のフリップフロップ１２ｌと、当該第１のフリップフロップ１２ｌのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源１２ｏからの出力ラインをスイッチング制御するスイッチング素子としての前記ＭＯＳ１２ｎのゲートに反転入力するノットゲート１２ｍとを有して成る。

即ち、前記短時間過電流保護回路１２ｂと前記連続時間過電流保護回路１２ｃは、前記第１のアンドゲート１２ｊ、第１のフリップフロップ１２ｌ、及びノットゲート１２ｍとを共有する。

又、電源１２ｏからの出力ラインには、センス抵抗１２ｅの前段側にコイル１２ｔが設けられると共に、ショットキーダイオード１２ｕを介してＧＮＤ接続されている。更に、センス抵抗１２ｅの後段側には、ＧＮＤとの間に出力コンデンサ１２ｖが設けられており、当該出力コンデンサ１２ｖからの放電により、出力を完補可能となっている。

次に、上述の通りに構成された過電流保護回路１２ａにおいて、実際の動作状態を図４に示すタイミングチャートを用いて以下に説明する。

ＤＣ／ＤＣコンバータ１２の出力電流がＯＣＬＬに達していない連続時間過電流状態でない場合には、第２のコンパレータ１２ｉの＋ポートに入力される電圧「Ｖｃ（センス抵抗の前段の電圧）−Ｖｘ（センス抵抗による降下電圧）」は、当該第２のコンパレータ１２ｉの−ポートに入力される「Ｖｃ−Ｖｂ（OCL_L設定電圧）」よりも大きくなる。即ち、前記Ｖｂは、ＯＣＬＬの電流値に相応するように予め設定される電圧値であり、出力電流がＯＣＬＬに達していない場合にはＶｘ＜Ｖｂとなるからである。

この結果、第２のコンパレータ１２ｉからの出力ｂはＨｉとなる。よって、第２のフリップフロップ１２ｑのＤポートにはＨｉが入力されるので、ポートＱの出力ｇもＨｉが出力される。カウンタ１２ｒでは、ＲポートでこのＨｉが入力されるため、カウントがリセットされる。従って、カウンタ１２ｒによる過電流時間計測が行われることはない。その結果、カウンタ１２ｒからの出力はＬｏとなるので、ノットゲート１２ｓを介してＨｉとなった出力信号ｈが第２のアンドゲート１２ｐに入力されると共に、第１のアンドゲート１２ｊに入力される。よって、第２のアンドゲート１２ｐからの出力ｆは、発振器１２ｋからの発振パルスｃと一致することになる。

又、第１のアンドゲート１２ｊへ入力される３つの各入力信号の内、ｈは前述した通りＨｉである。第１のコンパレータ１２ｈの出力ａも同様にＨｉとなる。何故なら、出力電流はＯＣＬＬに達していなければ当然に、それよりも高いＯＣＬＳにも達していないことになり、ＯＣＬＳの電流値に相応するように予め定められているＶａ（OCL_S設定電圧）はＶｘよりも大きくなり、第２のコンパレータ１２ｉ同様に、Ｖｃ−Ｖｂ＜Ｖｃ−Ｖｘとなるからである。

従って、第１のアンドゲート１２ｊからの出力信号ｄは、残る入力信号であるＰＷＭ信号ｅと一致することになる。その結果、発振パルスｃの第１のフリップフロップ１２ｌのＴポートへのＨｉと共にＨｉに切り換わったＭＯＳ１２ｎをスイッチング制御する信号ｉは、ＰＷＭ信号ｅのＬｏへの切り換わりと共に、Ｌｏに切り換わる。即ち、ＭＯＳ１２ｎは通常のＰＷＭ信号ｅに対してのみ対応することとなり、過電流保護によるスイッチングは行われない。

次に、ＤＣ／ＤＣコンバータ１２の出力電流がＯＣＬＬに達し、且つＯＣＬＳには達していない場合には、Ｖｘ＞Ｖｂとなるので前記第２のコンパレータ１２ｉからの出力ｂはＬｏに切り換わる。すると第２のフリップフロップ１２ｑの出力ｇは、発振器１２ｋからの発振パルスｃと一致する第２のアンドゲート１２ｐ出力ｆのＴポートへの入力に応じ、直後の次周期時にＬｏに切り換わる。

カウンタ１２ｒは、この入力ｇのＲポートへのＬｏ入力に伴い、以降のカウントをリセットしなくなり、入力ｇがＬｏが継続している間、一周期毎に＋１を積算していく。そして予め設定されているカウント数に達すると、連続時間過電流状態になったものとして、ノットゲート１２ｓを介したカウンタの出力ｈは、ＨｉからＬｏに切り換わる。その結果、第１のアンドゲート１２ｊの出力ｄはＨｉからＬｏに切り換わり、それに応じて、発振パルスｃの第１のフリップフロップ１２ｌのＴポートへのＨｉと共にＨｉに切り換わったＭＯＳ１２ｎスイッチング信号ｉは、Ｌｏに切り換わる。即ち、ＭＯＳ１２ｎは連続時間過電流保護のためにスイッチング制御されることになる。

尚、タイミングチャートのｉでは、ｈのＨｉからＬｏに切り換わる直前に、後述する短時間過電流保護を説明するため、第１のコンパレータ１２ｈ出力ａのＨｉからＬｏへの切り換わりにより、既にＬｏに切り換わってしまっている状況を記載しているため、見かけ上、ｈのＬｏへの切り換わりに伴うｉの切り換わりは無い。

一方、ＤＣ／ＤＣコンバータ１２の出力電流がＯＣＬＳに達し、短時間過電流保護状態になった場合には、Ｖｘ＞Ｖａとなるので前記第１のコンパレータ１２ｈからの出力ａはＬｏに切り換わる。尚、この場合、当然に出力電流もＯＣＬＬを超えているが、短時間での電流急上昇のため、連続時間過電流保護が作動する時間経過はしていない状態である。

第１のアンドゲート１２ｊはＬｏに切り換わった第１のコンパレータ１２ｈの出力ａが入力されるので、その出力ｄはＨｉからＬｏに切り換わり、それに応じて、発振パルスｃの第１のフリップフロップ１２ｌのＴポートへのＨｉと共にＨｉに切り換わったＭＯＳ１２ｎスイッチング信号ｉは、Ｌｏに切り換わる。即ち、ＭＯＳ１２ｎは短時間過電流保護のためにスイッチング制御されることになる。

以上に説明した通り、本実施例の発明によれば、電気電子機器としてのＨＤ搭載電気電子機器が、ＨＤ起動時の短時間で相対的に大きな電流が消費される場合と、制御系のみの動作時の相対的に低い電流が消費される場合との異なる２つの電流消費状態を有するような場合であっても、従来の共通の閾値の設定を不要化し、ＯＣＬＳとＯＣＬＬとの個々に対応した閾値を設定して過電流保護を行うようにした。

即ち、短時間で相対的に大きな電流が流れる場合には、ＯＣＬＳに達した場合に直ちに電流規制を行う上、相対的に低い電流が消費される場合にはＯＣＬＳより低いＯＣＬＬを閾値として、一定時間継続した場合に電流規制を行うので、ＤＣ／ＤＣコンバータには高い電流能力を要求されることがない。

更に、相対的に大きな電流が流れる場合には、ＯＣＬＬよりも高いＯＣＬＳを閾値として用いるので、従来のような低い共通の閾値の場合のような出力電圧の低下を抑制できる。

よって、小型、低コストで消費電流特性の違いによらず、確実に過電流保護を成し得るＤＣ／ＤＣコンバータを提供し得る。

尚、本願発明は本実施例の構成に限定されるものではなく、以下に列記する構成について、適宜変更可能である。

１．本実施例で説明した過電流保護回路の具体的な回路構成はあくまで一例に過ぎず、電気電子機器が異なる２つの電流消費状態を有するような場合に、個々に対応した閾値を設定して同様の過電流保護を行い得れば、他の回路構成を適宜採用可能である。

２．連続時間過電流保護回路が行う過電流保護動作は、実施例で説明したようなスイッチング素子のオフ動作による出力電流の遮断に限定はされず、例えば電気電子機器自体をシャットダウンさせるようにしても良い。この場合、再起動することで復帰させる。更に、過電流保護動作を、出力電圧が低下しても出力電圧が変わらない所謂垂下、或いは出力電圧が低下するとそれに依存して出力電流も低下する所謂フの字の制御を行うようにしても良い。

３．連続時間過電流保護回路が有する過電流時間計測回路は、実施例のようなカウンタによる積算計測に限定はされず、出力電流がＯＣＬＬ以上となった状態が、予め定めた一定時間維持されたか否かを計測可能であれば、他の回路構成によって行うようにしても良い。

例えば、図５に示すような回路構成により、コンデンサの充電時間を利用して一定時間を計測するようにする方法が挙げられる。当該過電流時間計測回路１２ｄは、前記第２のフリップフロップ１２ｑのＱポートからの出力がゲートに入力されるスイッチング素子としてのＭＯＳＦＥＴ１５ｂと、コンデンサ１５ｃと、第３の電圧発生手段１５ｄを介して前記ＧＮＤが＋ポートに入力されると共に、電源電圧が−ポートに入力される第３のコンパレータ１５ｅとから成る。

即ち、出力電流がＯＣＬＬに達していない場合の第２のフリップフロップ１２ｑの出力ｇは、前述の通りＨｉであるので、ＭＯＳ１５ｂはオンされている。よって、電源電圧はＧＮＤに落とされるため、第３のコンパレータ１５ｅの−ポート側は０電位となり、第３の電圧発生手段１５ｄを介した＋ポートよりも低くなる。従って、当該コンパレータ１５ｅの出力信号ｈはＨｉとなる。

一方、出力電流がＯＣＬＬに達した場合の第２のフリップフロップ１２ｑの出力ｇは、前述の通りＬｏであるので、ＭＯＳ１５ｂはオフされる。よって、電源電圧とＧＮＤ間は遮断されるため、コンデンサ１５ｃは充電が開始される。そして、第３の電圧発生手段１５ｄの電圧に応じ一定時間に相当するように予め定めた充電状態に達した時に−ポートの入力電圧がが＋ポートの入力電圧よりも高くなり、当該コンパレータ１５ｅの出力信号ｈはＬｏとなる。

このように、発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合にはコンデンサを充電させ、一定時間に相当するように予め定めた充電状態に達したか否かで計測する構成とすることもできる。

４．本実施例では、電気電子機器として例えばＨＤ搭載電気電子機器において実施した例で説明したが、これはあくまでも一例に過ぎず、急激に相対的に大きい電流が消費される場合と、相対的に低い電流が継続的に消費される場合の２通りの電流消費状態を有する他の電気電子機器に適用することも可能である。

５．本実施例ではスイッチング素子としてＭＯＳＦＥＴを適用する場合を例に説明したが、これに限定はされず、バイポーラトランジスタ等、他の各種素子が適用可能である。

６．連続時間過電流保護回路が行う過電流規制である、スイッチング素子をオフする制御は、本実施例のような当該連続時間過電流保護回路の出力に基づき、前記スイッチング素子（ＭＯＳ）をオフする制御に限定はされず、例えば第１の閾値（ＯＣＬＳ）を第２の閾値の値（ＯＣＬＬ）に変更して行うようにしても良い。

即ち、この構成によれば、ＯＣＬＬが有していた値に変更されたＯＣＬＳは、その値を以って、上述したＯＣＬＳに基づくＭＯＳのオフ制御を行い、連続時間過電流保護を行うことになる。

７．第１の閾値、及び第２の閾値に対する過電流保護をかける制御境界は、本実施形態のように両閾値以上の場合に限定はされず、例えば閾値を超えた場合としても良い。

本発明の実施例１を説明するブロック図である。本発明の実施例１を説明するグラフである。本発明の実施例１を説明する概略回路図である。本発明の実施例１を説明するタイミングチャートである。本発明の別の実施形態を説明する概略回路図である。従来技術を説明するグラフである。

符号の説明

１１…電気電子機器としてのＨＤ搭載電気電子機器
１２…ＤＣ／ＤＣコンバータ
１２ａ…過電流保護回路
１２ｂ…短時間過電流保護回路
１２ｃ…連続時間過電流保護回路
１２ｄ…過電流時間計測回路
１２ｅ…センス抵抗
１２ｆ…第１の電圧発生手段
１２ｇ…第２の電圧発生手段
１２ｈ…第１のコンパレータ
１２ｉ…第２のコンパレータ
１２ｊ…第１のアンドゲート
１２ｋ…発振器
１２ｌ…第１のフリップフロップ
１２ｍ…ノットゲート
１２ｎ，１５ｂ…スイッチング素子としてのＭＯＳＦＥＴ
１２ｏ，１５ａ…直流電源
１２ｐ…第２のアンドゲート
１２ｑ…第２のフリップフロップ
１２ｒ…過電流時間計測回路を構成するカウンタ
１２ｓ…過電流時間計測回路を構成するノットゲート
１５ｃ…コンデンサ
１５ｄ…第３の電圧発生手段
１５ｅ…第３のコンパレータ
Ｔ…一定時間

Claims

電気電子機器に出力される電流が設定値を超えた場合に当該電流を規制し保護をかける過電流保護回路であって、
当該過電流保護回路は、前記電気電子機器が瞬間的に消費する大電流を規制する第１の閾値と、前記電気電子機器が一定時間継続的に消費するより小さい電流を規制する第２の閾値との２つの閾値を備え、
電気電子機器が消費する電流が第１の閾値に達した場合には、瞬時に過電流規制を図る一方、電気電子機器が消費する電流が第２の閾値に達した場合には、当該電流が予め定めた一定時間、継続して第２の閾値以上となった場合にのみ、過電流規制を図り、
前記過電流保護回路は、
前記電気電子機器に出力する電流が前記第１の閾値に達した場合に前記過電流規制を行う短時間過電流保護回路と、
前記電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間、継続して第２の閾値以上となった場合の前記過電流規制を行う連続時間過電流保護回路とを有し、
前記短時間過電流保護回路は、
前記電気電子機器に出力される電流が流れるセンス抵抗の前段に接続され、前記第１の閾値の電流値に相応するように予め設定される第１の電圧発生手段と、
前記センス抵抗の後段電圧と、前記第１の電圧発生手段の出力電圧とを比較する第１のコンパレータと、
前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも低いときは前記電気電子機器に出力する電流を所定値に調整するためにオンオフ制御されるスイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも高いときは前記スイッチング素子をオフにする第１の制御部と、を有して成る一方、
前記連続時間過電流保護回路は、
前記センス抵抗の前段に接続され、前記第２の閾値の電流値に相応するように予め設定される第２の電圧発生手段と、
前記センス抵抗の後段電圧と、前記第２の電圧発生手段の出力電圧とを比較する第２のコンパレータと、
電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったか否かを判別するための過電流時間計測回路と、
前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より低いときは前記過電流時間計測回路による時間計測を停止するとともに前記スイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より高いときは前記過電流時間計測回路により時間計測を行い、一定時間継続して第２の閾値以上となったことを判別後、前記スイッチング素子をオフにする第２の制御部と、を有して成り、
前記第１のコンパレータは、
前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第１の電圧発生手段を介して−ポートに入力され、
前記第２のコンパレータは、
前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第２の電圧発生手段を介して−ポートに入力され、
前記第１の制御部は、
前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される第１のアンドゲートと、
当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に発振器からの発振パルスがＴポートに入力される第１のフリップフロップと、
当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートとを有して成る一方、
前記第２の制御部は、
前記第２のコンパレータの出力がＤポートに入力されると共に、第２のアンドゲートの出力がＴポートに入力される第２のフリップフロップと、
当該第２のフリップフロップのＱポートからの出力が入力される前記過電流時間計測回路と、
当該過電流時間計測回路からの出力と前記発振器からの発振パルスとが入力される前記第２のアンドゲートと、
前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される前記第１のアンドゲートと、
当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に前記発振器からの発振パルスがＴポートに入力される前記第１のフリップフロップと、
当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートとを有して成ることを特徴とする過電流保護回路。
前記過電流保護回路は、
前記短時間過電流保護回路が行う、前記電気電子機器に出力する電流が前記第１の閾値に達した場合の前記過電流規制は、前記スイッチング素子を瞬時にオフにする制御である一方、
前記連続時間過電流保護回路が行う、前記電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値を継続した場合の前記過電流規制は、シャットダウンするか、或いは垂下・フの字の何れかであることを特徴とする、請求項１に記載の過電流保護回路。
前記連続時間過電流保護回路が行う過電流規制である、前記垂下・フの字は、
前記第１の閾値を前記第２の閾値の値に変更して成るか、
前記連続時間過電流保護回路の出力に基づき、前記スイッチング素子をオフするかの何れかであることを特徴とする、請求項２に記載の過電流保護回路。
前記過電流保護回路は、ＤＣ／ＤＣコンバータに内蔵されて成り、
前記電気電子機器は、消費電流が相対的に低い通常駆動と、短時間、消費電流が相対的に高くなる大電流駆動との２通りの電流消費状態を有し、
当該ＤＣ／ＤＣコンバータから前記電気電子機器に出力される電流に基づき、電気電子機器が低電流を消費する通常駆動時には前記連続時間過電流保護回路による過電流規制が行われる一方、前記電気電子機器が短時間に大電流を消費する大電流駆動時には前記短時間過電流保護回路による過電流規制が行われることで、異なる２つの電流消費状態に共通の閾値の設定を不要化し、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめることを特徴とする、請求項１〜請求項３のいずれか１項に記載の過電流保護回路。
前記過電流時間計測回路は、
前記発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合には＋１を積算する一方、達していない場合には０にリセットするカウンタによって、一定時間に相当するように予め設定されたカウント数に達したか否かで計測するか、
或いは、前記発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合にはコンデンサを充電させ、一定時間に相当するように予め定めた充電状態に達したか否かで計測するかの何れか一方から成ることを特徴とする、請求項１に記載の過電流保護回路。
前記過電流時間計測回路は、
前記第２のアンドゲートの出力がＴポートに入力されると共に、前記第２のフリッププロップのＱポートからの出力がＲポートに入力されるカウンタと、
当該カウンタからの出力が入力されて、前記第１のアンドゲートに入力すると共に、前記第２のアンドゲートに入力するノットゲートとから成ることを特徴とする、請求項１または請求項５に記載の過電流保護回路。
前記過電流時間計測回路は、
前記第２のフリップフロップのＱポートからの出力がゲート或いはベースに入力されるスイッチング素子と、
コンデンサと、
第３の電圧発生手段を介して前記ＧＮＤが＋ポートに入力されると共に、電源電圧が−ポートに入力される第３のコンパレータとから成ることを特徴とする、請求項１または請求項５に記載の過電流保護回路。
電気電子機器に出力される電流が設定値を超えた場合に当該電流を規制し保護をかける過電流保護回路を内蔵するＤＣ／ＤＣコンバータであって、
当該過電流保護回路は、
電気電子機器に出力する電流が、電気電子機器が瞬間的に消費する大電流を規制する第１の閾値に達した場合に瞬時に過電流規制を図る短時間過電流保護回路と、
電気電子機器に出力する電流が、電気電子機器が一定時間継続的に消費するより小さい電流を規制する第２の閾値に達した後に一定時間継続して第２の閾値以上となった場合の前記過電流規制を行う連続時間過電流保護回路とを有し、
前記短時間過電流保護回路が行う、電気電子機器に出力する電流が前記第１の閾値に達した場合の前記過電流規制は、電気電子機器に出力する電流を所定値に調整するためにオンオフ制御されるスイッチング素子を瞬時にオフにする制御である一方、
前記連続時間過電流保護回路が行う、電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となった場合の前記過電流規制は、シャットダウンするか、或いは垂下・フの字の何れかであり、
前記電気電子機器は、消費電流が相対的に低い通常駆動と、短時間、消費電流が相対的に高くなる大電流駆動との２通りの電流消費状態を有し、
ＤＣ／ＤＣコンバータから電気電子機器に出力される電流に基づき、電気電子機器が低電流を消費する通常駆動時には前記連続時間過電流保護回路による過電流規制が行われる一方、電気電子機器が短時間に大電流を消費する大電流駆動時には前記短時間過電流保護回路による過電流規制が行われることで、異なる２つの電流消費状態に共通の閾値の設定を不要化し、高い電流消費状態に対応する共通の閾値を設定した場合にＤＣ／ＤＣコンバータの構成回路に要求される高い電流能力を低減せしめる一方、低い電流消費状態に対応する共通の閾値を設定した場合に生じる短時間での大電流消費時における出力電圧低下を抑制せしめ、
前記短時間過電流保護回路は、
前記電気電子機器に出力される電流が流れるセンス抵抗の前段に接続され、前記第１の閾値の電流値に相応するように予め設定される第１の電圧発生手段と、
前記センス抵抗の後段電圧と、前記第１の電圧発生手段の出力電圧とを比較する第１のコンパレータと、
前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも低いときは前記スイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第１の電圧発生手段の出力電圧よりも高いときは前記スイッチング素子をオフにする第１の制御部と、を有して成る一方、
前記連続時間過電流保護回路は、
前記センス抵抗の前段に接続され、前記第２の閾値の電流値に相応するように予め設定される第２の電圧発生手段と、
前記センス抵抗の後段電圧と、前記第２の電圧発生手段の出力電圧とを比較する第２のコンパレータと、
電気電子機器に出力する電流が前記第２の閾値に達した後に一定時間継続して第２の閾値以上となったか否かを判別するための過電流時間計測回路と、
前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より低いときは前記過電流時間計測回路による時間計測を停止するとともに前記スイッチング素子にＰＷＭパルスを供給し、前記センス抵抗の後段電圧が前記第２の電圧発生手段の出力電圧より高いときは前記過電流時間計測回路により時間計測を行い、一定時間継続して第２の閾値以上となったことを判別後、前記スイッチング素子をオフにする第２の制御部と、を有して成り、
前記第１のコンパレータは、
前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第１の電圧発生手段を介して−ポートに入力され、
第２のコンパレータは、
前記センス抵抗の後段電圧が＋ポートに入力されると共に当該センス抵抗の前段電圧が前記第２の電圧発生手段を介して−ポートに入力され、
前記第１の制御部は、
前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される第１のアンドゲートと、
当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に発振器からの発振パルスがＴポートに入力される第１のフリップフロップと、
当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートとを有して成る一方、
前記第２の制御部は、
前記第２のコンパレータの出力がＤポートに入力されると共に、第２のアンドゲートの出力がＴポートに入力される第２のフリップフロップと、
当該第２のフリップフロップのＱポートからの出力が入力される前記過電流時間計測回路と、
当該過電流時間計測回路からの出力と前記発振器からの発振パルスとが入力される前記第２のアンドゲートと、
前記第１のコンパレータの出力と、前記ＰＷＭパルスと、前記過電流時間計測回路からの出力とが各々入力される前記第１のアンドゲートと、
当該第１のアンドゲートの出力がＤポートに入力されると共に、当該出力がＲポートに反転入力され、更に前記発振器からの発振パルスがＴポートに入力される前記第１のフリップフロップと、
当該第１のフリップフロップのＱポートからの出力を入力すると共に、反転出力して、ＤＣ電源からの出力ラインをスイッチング制御する前記スイッチング素子のゲート（或いはベース）に反転入力するノットゲートとを有して成ることを特徴とする、ＤＣ／ＤＣコンバータ。
前記過電流時間計測回路は、
前記発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合には＋１を積算する一方、達していない場合には０にリセットするカウンタによって、一定時間に相当するように予め設定されたカウント数に達したか否かで計測するか、
或いは、前記発振器により発生されるパルス電圧の１周期毎に第２の閾値に達しているか否かを逐次判別し、達している場合にはコンデンサを充電させ、一定時間に相当するように予め定めた充電状態に達したか否かで計測するかの何れか一方から成ることを特徴とする、請求項８に記載のＤＣ／ＤＣコンバータ。
前記過電流時間計測回路は、
前記第２のアンドゲートの出力がＴポートに入力されると共に、前記第２のフリッププロップのＱポートからの出力がＲポートに入力されるカウンタと、
当該カウンタからの出力が入力されて、前記第１のアンドゲートに入力すると共に、前記第２のアンドゲートに入力するノットゲートとから成ることを特徴とする、請求項９に記載のＤＣ／ＤＣコンバータ。
前記過電流時間計測回路は、
前記第２のフリップフロップのＱポートからの出力がゲート或いはベースに入力されるスイッチング素子と、
コンデンサと、
第３の電圧発生手段を介して前記ＧＮＤが＋ポートに入力されると共に、電源電圧が−ポートに入力される第３のコンパレータとから成ることを特徴とする、請求項８または請求項９に記載のＤＣ／ＤＣコンバータ。