KR20090029266A

KR20090029266A - 스위칭 레귤레이터 및 그 동작 제어 방법

Info

Publication number: KR20090029266A
Application number: KR1020097000746A
Authority: KR
Inventors: 히로히사 아베
Original assignee: 가부시키가이샤 리코
Priority date: 2007-06-05
Filing date: 2008-05-29
Publication date: 2009-03-20
Also published as: US20090303641A1; KR101055340B1; TW200905205A; US8174802B2; TWI443344B; JP2008306788A; CN101542883A; WO2008149915A1

Abstract

스위칭 레귤레이터가 개시되어 있다. 스위칭 레귤레이터에서, 전원 전압이 과전류로 인하여 제1 미리 결정된 값으로 저하되면, 승압 동작이 일시적으로 정지되고, 지연 회로의 지연 타이머가 리셋되지 않는다. 승압 동작의 일시적인 정지 후에 과전류가 전원 전압의 상승으로 인하여 다시 검출되면, 지연 회로의 지연 타이머는 지연 기간을 계속하여 계수한다. 미리 결정된 지연 기간이 경과한 후 지연 타이머가 계수를 완료하면, 승압 동작은 지연 회로로부터 출력된 신호를 수신함으로써 완전히 정지된다.

Description

스위칭 레귤레이터 및 그 동작 제어 방법{SWITCHING REGULATOR AND OPERATIONS CONTROL METHOD THEREOF}

본 발명은 일반적으로, 전원 전압의 저하로 인한 오동작을 방지하는 UVLO(under-voltage lockout) 회로를 갖는 스위칭 레귤레이터 및 상기 스위칭 레귤레이터의 동작 제어 방법에 관한 것이다.

통상적으로, 스위칭 레귤레이터는, 전원 전압이 미리 결정된 값보다 작은 값이 되면, 오동작을 방지하기 위해서 제어 회로의 동작을 정지하는 UVLO 회로를 제공한다(예컨대, 특허 문헌 1 참조).

도 10은 종래의 UVLO 회로를 갖는 승압형 스위칭 레귤레이터를 도시하는 회로도이다.

도 10에 도시된 스위칭 레귤레이터(100)에서, 전원 전압(Vcc)이 미리 결정된 전압이 되도록 승압되어, 이 승압된 전압이 출력단(OUT)으로부터 출력 전압(Vout)으로서 출력되고, 이 출력 전압(Vout)을 분압함으로써 형성된 분압 전압(Vfb)이 기준 전압(Vref)이 되도록 스위칭 트랜지스터(M101)의 온 듀티 사이클을 제어하기 위하여 PWM(pulse width modulation) 제어가 적용된다.

과전류 검출 회로(108)는, 스위칭 트랜지스터(M101)로 흐르는 전류를 사용함 으로써 출력단(Vout)으로부터 출력되는 과전류를 검출한다. 과전류 검출 회로(108)가 과전류를 검출하면, 지연 회로(109)는, 미리 결정된 지연 기간이 경과한 후 하이 레벨 신호를 출력하고, NOR 회로(101)를 경유하여 스위칭 트랜지스터(M101)를 오프시킴으로써 승압 동작을 정지한다.

또한, UVLO 회로(110)는 전원 전압(Vcc)을 감시하여, 전원 전압(Vcc)이 미리 결정된 값보다 작은 값으로 저하되면, 하이 레벨의 저전압 검출 신호(UVLOa)를 출력한다. 또한, UVLO 회로(110)는, 스위칭 트랜지스터(M101)를 오프시킴으로써 스위칭 트랜지스터(M101)가 차단 상태로 들어가도록 하고, 승압 동작이 재개할 때 소프트 스타트 회로(107)가 소프트 스타트 동작을 실행할 수 있도록 소프트 스타트 회로(107)를 초기화하고, 지연 타이머의 계수치가 미리 결정된 초기값이 되도록 지연 기간을 계수하는 지연 타이머를 지연 회로(109)가 리셋하도록 한다.

또한, 스위칭 레귤레이터 제어 회로가 개시되어 있다(예컨대, 특허 문헌 2 참조). 이 스위칭 레귤레이터 제어 회로는, 출력 버퍼 회로의 동작을 제어하기 위하여, 검출 전압들이 서로 상이한 제1 UVLO 회로 및 제2 UVLO 회로를 제공한다. 본 발명의 구성 및 목적은 특허 문헌 2의 것들과는 상이하다.

[특허 문헌 1] 일본 특허 공개 공보 제2006-115594호

[특허 문헌 2] 일본 특허 공개 공보 제2005-078557호

그러나, 도 10에서, 어떠한 원인으로 과전류가 발생하여, 과전류 검출 회로(108)로부터 지연 회로(109)에 과전류의 발생을 나타내는 신호가 출력되는 경우, 지연 회로(109)의 지연 타이머가 지연 기간의 계수를 시작한 후 전원 전압(Vcc)이 저하되어, UVLO 회로(110)가 하이 레벨의 저전압 검출 신호(UVLOa)를 출력하면, 지연 회로(109)는 지연 타이머의 계수가 초기값이도록 리셋한다.

이 후, 전원 전압(Vcc)이 상승되면, UVLO 회로(110)는 저전압 검출 신호(UVLOa)를 로우 레벨로 하고, 어떠한 원인으로 과전류 문제점이 해결되지 않으면, 과전류 검출 회로(108)는 과전류를 검출하고, 상기 동작들이 반복된다. 지연 회로(109)의 지연 타이머가 미리 결정된 기간의 계수를 완료할 때까지, 스위칭 트랜지스터(M101)는 정상적으로 온 또는 오프 상태에 있도록 제어되기 때문에, 스위칭 레귤레이터(100)가 과전류 검출 회로(108)와 지연 회로(109)를 가지고 있어도, 과전류 보호 동작은 실행되지 않는다.

본 발명의 실시예에서, 전원 전압이 제1 미리 결정된 값보다 작은 값이 되면, 스위칭 트랜지스터를 오프시킴으로써 스위칭 트랜지스터의 동작이 정지되는 스위칭 레귤레이터 및 상기 스위칭 레귤레이터의 동작 제어 방법이 제공된다. 이 전원 전압이 제1 미리 결정된 값보다 작은 제2 미리 결정된 값보다 작은 값이 되면, 과전류 보호 동작이 정지된다. 즉, 스위칭 레귤레이터 및 상기 스위칭 레귤레이터의 동작 제어 방법에서, 과전류의 원인을 규명하지 않고 스위칭 트랜지스터의 동작을 정지한 후 전원 전압이 다시 상승되어도, 과전류가 확실하게 보호된다.

이들 및 다른 이점들 중 하나 이상을 달성하기 위하여, 본 발명의 일 태양에 따르면, 입력단에 입력된 전원 전압을 미리 결정된 정전압으로 변환하여, 이 미리 결정된 정전압을 출력 전압으로서 출력단으로부터 출력하는 스위칭 레귤레이터가 제공된다. 이 스위칭 레귤레이터는, 입력 제어 신호에 대응하여 온 및 오프 상태들 간에 스위칭하는 제1 스위칭 소자와, 상기 제1 스위칭 소자가 온 상태로 스위칭될 때 상기 전원 전압에 의하여 충전되는 인덕터와, 상기 제1 스위칭 소자가 오프 상태로 스위칭되는 동안 상기 인덕터의 충전이 정지되면, 상기 인덕터가 방전하도록 하는 정류 소자와, 상기 출력단으로부터 출력될 출력 전압이 상기 미리 결정된 정전압이 되도록 상기 제1 스위칭 소자를 온 및 오프 상태들 간에 스위칭하는 것을 제어하는 제어 회로부와, 상기 출력단으로부터 출력된 과전류를 검출하고, 상기 과전류의 검출 후에 미리 결정된 지연 기간이 경과되면, 상기 제1 스위칭 소자가 차단 상태로 들어가도록, 상기 제어 회로부가 상기 제1 스위칭 소자를 오프하도록 하는 과전류 검출 회로부와, 상기 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 제어 회로부가 상기 제1 스위칭 소자를 오프하도록 하고, 상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 제2 미리 결정된 값보다 작은 값으로 저하되면, 상기 과전류 검출 회로부가 지연 기간의 계수를 정지하도록 하고 상기 지연 기간을 초기값에 리셋하도록 하는 UVLO(under-voltage lockout) 회로를 포함한다.

본 발명의 다른 태양에 따르면, 스위칭 레귤레이터의 동작 제어 방법이 제공된다. 이 스위칭 레귤레이터는, 입력 제어 신호에 대응하여 온 및 오프 상태들 간에서 스위칭하는 제1 스위칭 소자와, 상기 제1 스위칭 소자가 온 상태로 스위칭될 때 전원 전압에 의하여 충전되는 인덕터와, 상기 제1 스위칭 소자가 오프 상태로 스위칭되는 동안 상기 인덕터의 충전이 정지되면, 상기 인덕터가 방전하도록 하는 정류 소자를 포함한다. 동작 제어 방법은, 전원 전압을 미리 결정된 정전압으로 변환시킴으로써, 스위칭 레귤레이터의 출력단으로부터의 출력 전압이 미리 결정된 정전압이 되도록 상기 제1 스위칭 소자가 온 상태/오프 상태로 스위칭하도록 제어한다. 본 동작 제어 방법은, 상기 출력단으로부터 출력된 과전류를 검출하는 단계, 상기 과전류의 검출 후 미리 결정된 지연 기간이 경과되면, 상기 제1 스위칭 소자를 오프하여 차단 상태로 들어가도록 하는 단계, 상기 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 제1 스위칭 소자를 오프하도록 하는 단계, 및 상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 제2 미리 결정된 값보다 작은 값으로 저하되면, 미리 결정된 지연 기간의 계수를 정지하고, 상기 지연 기간을 초기값에 리셋하는 단계를 포함한다.

본 발명의 실시예에 따르면, 스위칭 레귤레이터에서, 출력단으로부터 출력된 과전류가 검출되고, 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하되면, 지연 타이머는 미리 결정된 지연 기간을 계속하여 계수하고, 제1 스위칭 소자는 일시적으로 오프로 스위칭된다. 전원 전압이 제1 미리 결정된 값보다 작은 제2 미리 결정된 값보다 작은 값으로 저하되면, 지연 타이머에 의한 지연 기간의 계수가 정지되고, 지연 타이머가 초기화된다. 따라서, 과전류에 대한 원인을 판정하지 않고 스위칭 소자의 동작을 일시적으로 정지한 후 전원 전압이 다시 상승되어도, 과전류가 확실하게 방지된다.

또한, 상기 전원 전압에 비례하는 제1 비례 전압과, 상기 전원 전압에 비례하는 상기 제1 비례 전압보다 낮은 제2 비례 전압이 생성되고, 상기 제1 비례 전압은 제2 기준 전압과 비교되고, 상기 제2 비례 전압은 상기 제2 기준 전압과 비교된다. 또한, 전원 전압에 비례하는 제3 비례 전압이 생성되고, 이 제3 비례 전압은 상기 제2 기준 전압 및 상기 제2 기준 전압보다 낮은 제3 기준 전압과 비교된다. 그러므로, 스위칭 레귤레이터의 소자 특성이 제조 프로세스들에서의 변동으로 인하여 변하여도, 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하되면, 제1 스위칭 소자가 오프로 스위칭될 수 있고, 전원 전압이 제1 미리 결정된 값보다 낮은 제2 미리 결정된 값보다 작은 값으로 저하되면, 지연 타이머에 의한 지연 기간의 계수가 정지되고, 지연 타이머가 초기값에 리셋될 수 있다.

또한, 제1 기준 전압은, 스위칭 레귤레이터의 기동 후 미리 결정된 기간 동안 전압을 미리 결정된 속도로 점진적으로 상승시키는 소프트 스타트 동작에 의하여 생성되고, 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하될 때, 소프트 스타트 동작이 초기화된다. 그러므로, 전원 전압의 저하로 인한 소프트 스타트 동작의 오동작이 방지될 수 있다.

또한, 전압 비교 회로들로부터 출력된 신호들의 채터링 노이즈가 저하될 수 있도록, 전원 전압에 히스테리시스 전압이 제공된다.

또한, 외부 장치로부터 입력된 제어 신호에 대응하여 UVLO 회로의 분압 회로에 전원 전압을 인가하는 제1 스위치가 제공된다. 따라서, UVLO 회로가 대기 모드에서 동작되지 않을 때, 전력 소비가 감소될 수 있다.

본 발명의 특징 및 이점은, 첨부된 도면을 참조하여 주어진 바람직한 실시예의 다음의 상세한 설명으로부터 보다 명백해질 것이다.

도 1은 본 발명의 실시예에 따른 스위칭 레귤레이터를 도시하는 회로도이다.

도 2는 도 1에 도시된 UVLO 회로의 제1 예를 도시하는 회로도이다.

도 3은 도 2에 도시된 UVLO 회로의 동작을 도시하는 타이밍 챠트이다.

도 4는 도 1에 도시된 UVLO 회로의 제2 예를 도시하는 회로도이다.

도 5는 도 4에 도시된 UVLO 회로의 동작을 도시하는 타이밍 챠트이다.

도 6은 도 1에 도시된 스위칭 레귤레이터의 프로세스들을 도시하는 흐름도이다.

도 7은 본 발명의 실시예에 따른 동기 정류 시스템의 승압형 스위칭 레귤레이터를 도시하는 회로도이다.

도 8은 본 발명의 실시예에 따른 동기 정류 시스템의 전압 강하형 스위칭 레귤레이터를 도시하는 회로도이다.

도 9는 본 발명의 실시예에 따른 동기 정류 시스템의 전압 강하형 스위칭 레귤레이터를 도시하는 회로도이다.

도 10은 ULVO 회로를 갖는 종래의 승압형 스위칭 레귤레이터를 도시하는 회로도이다.

도면을 참조하여, 본 발명의 실시예를 상세히 설명한다.

도 1에 도시된 스위칭 레귤레이터(1)는, 입력 전압으로서 입력단(IN)에 입력 된 전원 전압(Vcc)이 미리 결정된 정전압으로 상승되어, 이 상승된 전압이 출력 전압(Vout)으로서 출력단(OUT)으로부터 출력되는 비동기 정류 시스템의 승압형 스위칭 레귤레이터이다.

즉, 스위칭 레귤레이터(1)는 입력단(IN)에 입력된 전원 전압(Vcc)을 미리 결정된 정전압으로 변환시키고, 이 미리 결정된 정전압을 출력 전압(Vout)으로서 출력단(OUT)으로부터 출력한다.

스위칭 레귤레이터(1)는, 인덕터(L1), NMOS 트랜지스터인 스위칭 트랜지스터(M1), 및 전류를 정류하기 위한 다이오드(D1)를 포함한다.

스위칭 트랜지스터(M1)는, 입력 제어 신호에 대응하여 전원 전압(Vcc)을 상승시키는 승압 동작을 실행하기 위한 스위칭을 수행하고, 스위칭 트랜지스터(M1)가 온 상태로 스위칭됨으로써 도통되면, 전원 전압(Vcc)을 사용하여 인덕터(L1)를 충전시킨다. 즉, 인덕터(L1)는, 스위칭 트랜지스터(M1)가 온 상태로 스위칭되면, 전원 전압(Vcc)에 의하여 충전된다.

다이오드(D1)는, 스위칭 트랜지스터(M1)가 오프 상태로 스위칭되는 동안 인덕터(L1)의 충전이 정지되면, 인덕터(L1)가 방전하도록 한다.

또한, 스위칭 레귤레이터(1)는 제1 기준 전압 발생 회로(2), 저항들(R1, R2), 평활 커패시터(C1), 오차 증폭 회로(AMP)(3), 발진 회로(4), PWM 비교기(5), 인버터(6), 3개의 입력단들을 갖는 NOR 회로(7), 소프트 스타트 회로(8), 과전류 검출 회로(9), 지연 회로(10), 및 UVLO 회로(11)를 더 포함한다. 제1 기준 전압 발생 회로(2)는 미리 결정된 제1 기준 전압(Vref1)을 생성하여, 이 제1 기준 전 압(Vref1)을 출력한다. 저항들(R1, R2)은 출력 전압(Vout)을 검출한다. 발진 회로(4)는 삼각파 신호(TW)를 생성하여, 이 삼각파 신호(TW)를 출력한다.

스위칭 트랜지스터(M1)는 제1 스위칭 소자이다. 저항들(R1, R2)은 출력 전압 검출 회로를 형성한다. 과전류 검출 회로(9) 및 지연 회로(10)는 과전류 검출 회로부를 형성한다.

제1 기준 전압 발생 회로(2), 저항들(R1, R2), 오차 증폭 회로(AMP)(3), 발진 회로(4), PWM 비교기(5), 인버터(6), NOR 회로(7), 및 소프트 스타트 회로(8)는 제어 회로부를 형성한다. 또한, 오차 증폭 회로(AMP)(3), 발진 회로(4), PWM 비교기(5), 인버터(6), 및 NOR 회로(7)는 제어 회로를 형성한다.

스위칭 레귤레이터(1)에서, 인덕터(L1) 및 커패시터(C1)를 제외한 회로들은 하나의 IC로 집적될 수 있고, 스위칭 트랜지스터(M1)와 다이오드(D1) 중 적어도 하나, 인덕터(L1) 및 커패시터(C1)를 제외한 회로들은 하나의 IC로 집적될 수 있다.

전원 전압(Vcc)과 스위칭 트랜지스터(M1)의 드레인 사이에 인덕터(L1)가 접속되고, 스위칭 트랜지스터(M1)의 소스와 접지 전위 사이에 과전류 검출 회로(9)가 접속된다. 인덕터(L1)와 스위칭 트랜지스터(M1)의 드레인과의 접속점에는 다이오드(D1)의 애노드가 접속되고, 출력단(OUT)에 다이오드(D1)의 캐소드가 접속된다.

출력단(OUT)와 접지 전위 사이에는 커패시터(C1)가 접속되고, 저항들(R1, R2)은 출력단(OUT)과 접지 전위 사이에 직렬로 접속된다. 저항(R1)과 저항(R2)과의 접속점으로부터 분압 전압(Vfb)이 출력된다. 또한, 오차 증폭 회로(AMP)(3)의 반전 입력단에는 분압 전압(Vfb)이 입력되고, 오차 증폭 회로(AMP)(3)의 비반전 입 력단에는 제1 기준 전압(Vref1)이 입력된다. 오차 증폭 회로(AMP)(3)의 출력단으로부터, 분압 전압(Vfb)과 제1 기준 전압(Vref1) 간의 전압차를 증폭하여 생성된 출력 신호(EAo)가 출력된다.

PWM 비교기(5)의 비반전 입력단에는 오차 증폭 회로(AMP)(3)로부터의 출력 신호(EAo)가 입력되고, PWM 비교기(5)의 반전 입력단에는 발진 회로(4)로부터의 삼각파 신호(TW)가 입력된다. PWM 비교기(5)는, 삼각파 신호(TW)를 사용함으로써 PWM 변조가 출력 신호(EAo)에 적용될 때 생성된 펄스 신호(Spwm)를 출력한다. 이 펄스 신호(Spwm)의 신호 레벨은 인버터(6)에 의하여 반전되고, 이 반전된 펄스 신호(Spwm)는 NOR 회로(7)의 입력단들 중 하나에 입력된다. NOR 회로(7)의 출력단은 스위칭 트랜지스터(M1)의 게이트에 접속된다.

소프트 스타트 회로(8)는, 스위칭 레귤레이터(1)의 기동 후 미리 결정된 기간 동안 미리 결정된 속도로 펄스 신호(Spwm)의 온 듀티 사이클을 점진적으로 증가시키기 위해서, 예컨대, 제1 기준 전압 발생 회로(2)가 제1 기준 전압(Vref1)을 미리 결정된 속도로 점진적으로 상승시키도록 하고, 입력단(IN)으로 대전류가 입력되는 것을 방지하고, 출력 전압(Vout)의 오버슈트를 방지한다.

과전류 검출 회로(9)는, 스위칭 트랜지스터(M1)에 흐르는 전류를 검출하여, 출력단(OUT)으로부터 출력된 전류가 미리 결정된 전류보다 큰 과전류인지의 여부를 판정한다. 과전류 검출 회로(9)가 이 과전류를 검출하면, 이 과전류 검출 회로(9)는 미리 결정된 신호를 지연 회로(10)에 출력하고, 지연 회로(10)에 미리 결정된 신호가 입력된 후 미리 결정된 지연 기간이 경과하면, 이 지연 회로(10)는 NOR 회 로(7)의 입력단들 중 하나에 입력된 신호를 하이 레벨로 한다.

UVLO 회로(11)는 전원 전압(Vcc)을 감시하여, 전원 전압(Vcc)이 제1 미리 결정된 값보다 작은 값이 되면, 이 UVLO 회로(11)는 제1 저전압 검출 신호(UVLO1)를 로우 레벨에서 하이 레벨로 상승시킨다. 전원 전압(Vcc)이 제1 미리 결정된 전압보다 작은 제2 미리 결정된 전압보다 작은 값이 되면, 이 UVLO 회로(11)는 제2 저전압 검출 신호(UVLO2)를 로우 레벨에서 하이 레벨로 상승시킨다.

하이 레벨의 제1 저전압 검출 신호(UVLO1)가 소프트 스타트 회로(8)에 입력되면, 소프트 스타트 회로(8)는, 승압 동작이 재개할 때 소프트 스타트 동작이 실행될 수 있도록 소프트 스타트 회로(8)를 초기화한다. 하이 레벨의 제2 저전압 검출 신호(UVLO2)가 입력되면, 지연 회로(10)는 지연 기간을 계수하는(시간을 재는) 지연 타이머를 정지함으로써 지연 타이머의 계수치를 초기값에 리셋한다.

외부 장치로부터 입력된 인에이블 신호(ENB)가 로우 레벨이면, UVLO 회로(11)는 전원 전압(Vcc)을 감시하고, 인에이블 신호(ENB)가 하이 레벨이면, UVLO 회로(11)는 전원 전압(Vcc)의 감시를 정지하고, 제1 저전압 검출 신호(UVLO1) 및 제2 저전압 검출 신호(UVLO2)가 대응하는 하이 레벨이도록 한다. 따라서, 스위칭 트랜지스터(M1)는 오프로 스위칭되고, 차단 상태로 들어가, 승압 동작이 정지된다.

도 2은 도 1에 도시된 UVLO 회로(11)의 제1 예를 도시하는 회로도이다.

도 2에 도시된 바와 같이, UVLO 회로(11)는, 비교기(CMP)들(21, 22), 제2 기준 전압(Vref2)을 생성하여 이 제2 기준 전압(Vref2)을 출력하는 제2 기준 전압 발생 회로(23), PMOS 트랜지스터(M21), NMOS 트랜지스터(M22), 및 저항들(R21∼R24) 을 포함한다. PMOS 트랜지스터(M21), NMOS 트랜지스터(M22), 및 저항들(R21∼R24)은 비례 전압 발생 회로를 형성한다. CMP(21)는 제1 전압 비교 회로이고, CMP(22)는 제2 전압 비교 회로이다. 저항들(21~24)은 분압 회로를 형성하고, PMOS 트랜지스터(M21)는 제1 스위치이고, NMOS 트랜지스터(M22)는 제2 스위치이다. 분압 전압(VA)은 제1 비례 전압이고, 분압 전압(VB)은 분압 전압들이 전원 전압(Vcc)에 비례하는 제2 비례 전압이다.

전원 전압(Vcc)과 접지 전위 사이에 PMOS 트랜지스터(M21) 및 저항들(R21 ~ R24)이 직렬로 접속되고, 저항(R24)에 NMOS 트랜지스터(M22)가 병렬로 접속된다. PMOS 트랜지스터(M21)의 게이트에는 외부 장치로부터 인에이블 신호(ENB)가 입력된다. 저항(R22)과 저항(R23)과의 접속점으로부터 전원 전압(Vcc)의 분압 전압(VA)이 CMP(21)의 반전 입력단에 입력된다. 저항(R21)과 저항(R22)과의 접속점으로부터 전원 전압(Vcc)의 분압 전압(VB)이 CMP(22)의 반전 입력단에 입력된다.

제2 기준 전압(Vref2)은 CMP들(21, 22)의 대응하는 비반전 입력단들에 입력되고, CMP(21)의 출력단은 NMOS 트랜지스터(M22)의 게이트에 접속된다. CMP(21)의 출력단으로부터 제1 저전압 검출 신호(UVLO1)가 출력되고, CMP(22)의 출력단으로부터 제2 저전압 검출 신호(UVLO2)가 출력된다.

도 3는 도 2에 도시된 UVLO 회로(11)의 동작들을 도시하는 타이밍 차트이다. 도 2 및 도 3을 참조하여, UVLO 회로(11)의 동작들을 설명한다. 상술된 바와 같이, 분압 전압(VA 및 VB)은 전원 전압(Vcc)에 비례한다. 그러나, 도 3에서, 설명의 간략화를 위하여, 분압 전압(VA 및 VB)은 전원 전압(Vcc)과 평행하게 도시되어 있다. 인에이블 신호(ENB)가 로우 레벨이 되면, 저항들(R21∼R24)의 직렬 회로에 전원 전압(Vcc)이 인가되고, 전원 전압(Vcc)에 비례하는 분압 전압들(VA 및 VB)이 출력된다. 어떠한 원인으로 전원 전압(Vcc)이 저하되면, 분압 전압들(VA 및 VB)은 전원 전압(Vcc)에 비례하여 저하된다.

시각 t1에서 분압 전압(VA)이 제2 기준 전압(Vref2)보다 작아지면, 제1 저전압 검출 신호(UVLO1)가 로우 레벨에서 하이 레벨로 상승한다. 제1 저전압 검출 신호(UVLO1)가 하이 레벨이 되면, NMOS 트랜지스터(M22)는 온되고(온으로 스위칭), NMOS 트랜지스터(M22)는, 전류가 저항(R24)으로 흐르지 않도록 도통 상태로 들어가고, 분압 전압들(VA 및 VB)이 저하된다. 즉, 저항(R24)이 단락된다.

제1 저전압 검출 신호(UVLO1)가 하이 레벨이 되면, UVLO 회로(11)는 제어 회로부가 스위칭 트랜지스터(M1)를 오프하도록 한다.

이 후, 전원 전압(Vcc)은 계속하여 저하된다. 그러나, 분압 전압(VB)이 제2 기준 전압(Vref2)보다 작은 전압으로 저하되기 전에, 전원 전압(Vcc)이 상승으로 바뀌고, 시각 t2에서 분압 전압(VA)이 제2 기준 전압(Vref2) 이상으로 되면, 제1 저전압 검출 신호(UVLO1)는 하이 레벨에서 로우 레벨로 떨어진다. 다음, NMOS 트랜지스터(M22)는 오프되어 차단 상태로 들어가고, 분압 전압들(VA 및 VB)이 상승된다.

다음, 시각 t3에서 다시 분압 전압(VA)이 제2 기준 전압(Vref2)보다 작아지면, 제1 저전압 검출 신호(UVLO1)는 하이 레벨로 되고, NMOS 트랜지스터(M22)는 온되고, 분압 전압들(VA 및 VB)이 저하된다. 또한, 전원 전압(Vcc)이 저하되고, 시 각 t4에서 분압 전압(VB)이 제2 기준 전압(Vref2)보다 작아지면, 제2 저전압 검출 신호(UVLO2)는 로우 레벨에서 하이 레벨로 변한다. 하이 레벨의 제2 저전압 검출 신호(UVLO2)는 지연 회로(10)의 지연 타이머를 정지하고, 지연 기간을 초기값에 리셋한다.

이 후, 전원 전압(Vcc)이 상승되고, 시각 t5에서 분압 전압(VB)이 제2 기준 전압(Vref2) 이상이 되면, 제2 저전압 검출 신호(UVLO2)는 하이 레벨에서 로우 레벨로 떨어진다. 또한, 시각 t6에서 분압 전압(VA)이 제2 기준 전압(Vref2) 이상으로 되면, 제1 저전압 검출 신호(UVLO1)가 하이 레벨에서 로우 레벨로 떨어지고, NMOS 트랜지스터(M22)가 오프되고, 분압 전압들(VA 및 VB)이 상승된다.

상술된 바와 같이, 도 2에 도시된 UVLO 회로(11)에서, 전원 전압(Vcc)이 저항들(R21∼R24)의 직렬 회로로 형성된 분압 회로에 접속되고, 분압 전압들(VA와 VB)은 제2 기준 전압(Vref2)만과 비교된다. 따라서, 제1 저전압 검출 신호(UVLO1)와 제2 저전압 검출 신호(UVLO2)가 하이 레벨이 되는 타이밍들은 역전되지 않는다. 즉, 제1 저전압 검출 신호(UVLO1)는 제2 저전압 검출 신호(UVLO2)보다 빨리 하이 레벨이 된다.

또한, 스위칭 레귤레이터(1)의 동작이 정지되는 경우에서, 인에이블 신호(ENB)가 하이 레벨이도록 되면, 전원 전압(Vcc)으로부터 저항들(R21∼R24)의 직렬 회로로의 급전이 차단된다. 따라서, 전력 소비가 저하될 수 있다.

또한, 제1 저전압 검출 신호(UVLO1)가 하이 레벨에서 로우 레벨로 떨어질 때의 전원 전압(Vcc)이, 제1 저전압 검출 신호(UVLO1)가 로우 레벨에서 하이 레벨로 상승할 때의 전원 전압(Vcc)보다 크도록, 히스테리시스 전압이 제공된다. 따라서, 제1 저전압 검출 신호(UVLO1)의 채터링 노이즈가 저하될 수 있다.

마찬가지로, 이는 도 3에 도시되어 있지 않으나, 제2 저전압 검출 신호(UVLO2)가 하이 레벨에서 로우 레벨로 떨어질 때의 전원 전압(Vcc)이, 제2 저전압 검출 신호(UVLO2)가 로우 레벨에서 하이 레벨로 상승할 때의 전원 전압(Vcc)보다 크도록, 히스테리시스 전압이 제공될 수 있다. 따라서, 제2 저전압 검출 신호(UVLO2)의 채터링 노이즈가 저하될 수 있다.

도 4는 도 1에 도시된 UVLO 회로(11)의 제2 예를 도시하는 회로도이다. 도 4에서, 소자가 도 2에 도시된 소자와 유사하거나 동일하면, 그 소자에 대하여 도 2에 도시된 도면 부호와 동일한 도면 부호가 사용된다.

도 4에 도시된 바와 같이, UVLO 회로(11)는 비교기(CMP)들(21 ,22), 제2 기준 전압(Vref2)을 생성하여 이 제2 기준 전압(Vref2)을 출력하는 제2 기준 전압 발생 회로(23), PMOS 트랜지스터(M21), NMOS 트랜지스터(M22) 및 저항들(R25∼R29)을 포함한다. PMOS 트랜지스터(M21), NMOS 트랜지스터(M22) 및 저항들(R25∼R27)은 비례 전압 발생 회로를 형성한다. 제2 기준 전압 발생 회로(23) 및 저항들(R28, R29)은 기준 전압 발생 회로부를 형성한다. 저항들(R25∼R27)은 분압 회로를 형성하고, 분압 전압(VC)은 전원 전압(Vcc)에 비례하는 제3 비례 전압이다.

전원 전압(Vcc)과 접지 전위 사이에 PMOS 트랜지스터(M21) 및 저항들(R25∼R27)이 직렬로 접속되고, 저항(R27)에 NMOS 트랜지스터(M22)가 병렬로 접속된다. PMOS 트랜지스터(M21)의 게이트에는 외부 장치로부터 인에이블 신호(ENB)가 입력된 다. 저항(R25)과 저항(R26)과의 접속점으로부터 전원 전압(Vcc)의 분압 전압(VC)이 CMP들(21, 22)의 대응하는 반전 입력단들에 입력된다. 제2 기준 전압 발생 회로(23)와 접지 전위 사이에는 저항들(R28, R29)이 직렬로 접속된다. 저항(R28)과 저항(R29)과의 접속점으로부터, 제2 기준 전압(Vref2)을 분압함으로써 획득된 제3기준 전압(Vref3)이 출력된다.

CMP(21)의 비반전 입력단에는 제2 기준 전압(Vref2)이 입력되고, CMP(22)의 비반전 입력단에는 제3 기준 전압(Vref3)이 입력되고, CMP(22)의 출력단은 NMOS 트랜지스터(M22)의 게이트에 접속된다. CMP(21)의 출력단으로부터 제1 저전압 검출 신호(UVLO1)가 출력되고, CMP(22)의 출력단으로부터 제2 저전압 검출 신호(UVLO2)가 출력된다.

도 5는 도 4에 도시된 UVLO 회로(11)의 동작들을 도시하는 타이밍 차트이다. 도 4 및 도 5를 참조하여, UVLO 회로(11)의 동작들을 설명한다. 상술된 바와 같이, 분압 전압(VC)은 전원 전압(Vcc)에 비례한다. 그러나, 도 5에서, 설명의 간략화를 위하여, 분압 전압(VC)은 전원 전압(Vcc)에 평행하게 도시되어 있다.

인에이블 신호(ENB)가 로우 레벨이 되면, 저항들(R25∼R27)의 직렬 회로에 전원 전압(Vcc)이 인가되고, 전원 전압(Vcc)에 비례하는 분압 전압(VC)이 출력된다. 어떠한 원인으로 전원 전압(Vcc)이 저하되면, 분압 전압(VC)은 전원 전압(Vcc)에 비례하여 저하된다.

시각 t1에서 분압 전압(VC)이 제2 기준 전압(Vref2)보다 작아지면, 제1 저전압 검출 신호(UVLO1)가 로우 레벨에서 하이 레벨로 상승한다. 제1 저전압 검출 신 호(UVLO1)가 하이 레벨이 되면, NMOS 트랜지스터(M22)가 온되고, NMOS 트랜지스터(M22)가 도통 상태로 들어가고, 전류는 저항(R27)으로 흐르지 않고, 분압 전압(VC)은 저하된다. 즉, 저항(R27)이 단락된다.

이 후, 전원 전압(Vcc)이 계속하여 저하되나, 분압 전압(VC)이 제3 기준 전압(Vref3) 미만으로 저하되기 전에 전원 전압(Vcc)이 상승으로 바뀌고, 시각 t2에서 분압 전압(VC)이 제2 기준 전압(Vref2) 이상으로 되면, 제1 저전압 검출 신호(UVLO1)는 하이 레벨에서 로우 레벨로 떨어진다. 다음, NMOS 트랜지스터(M22)가 오프되어 차단 상태로 들어가고, 분압 전압(VC)이 상승된다.

다음, 시각 t3에서 다시 분압 전압(VC)이 제2 기준 전압(Vref2) 미만이 되면, 제1 저전압 검출 신호(UVLO1)는 하이 레벨이 되고, NMOS 트랜지스터(M22)는 온되고, 분압 전압(VC)이 저하된다. 또한, 전원 전압(Vcc)이 저하되고, 시각 t4에서 분압 전압(VC)이 제3 기준 전압(Vref3) 미만이 되면, 제2 저전압 검출 신호(UVLO2)가 로우 레벨에서 하이 레벨로 변한다. 하이 레벨의 제2 저전압 검출 신호(UVLO2)가 지연 회로(10)의 지연 타이머를 정지하고, 지연 기간을 초기값에 리셋한다.

이 후, 전원 전압(Vcc)이 상승되고, 시각 t5에서 분압 전압(VC)이 제3 기준 전압(Vref3) 이상으로 되면, 제2 저전압 검출 신호(UVLO2)는 하이 레벨에서 로우 레벨로 떨어진다. 또한, 시각 t6에서 분압 전압(VC)이 제2 기준 전압(Vref2) 이상으로 되면, 제1 저전압 검출 신호(UVLO1)는 하이 레벨에서 로우 레벨로 떨어지고, NMOS 트랜지스터(M22)는 오프되고, 분압 전압(VC)이 상승된다.

상술된 바와 같이, 도 4에 도시된 UVLO 회로(11)에서, 전원 전압(Vcc)은 저항들(R25∼R27)의 직렬 회로로 형성된 분압 회로에 접속되고, 분압 전압(VC)은, 제2 기준 전압(Vref2)과, 저항들(R28, R29)로 형성된 분압 회로를 사용하여 제2 기준 전압(Vref2)을 분압하여 획득된 제3 기준 전압(Vref3)과 비교된다. 그러므로, 도 2와 유사하게, 제1 저전압 검출 신호(UVLO1)와 제2 저전압 검출 신호(UVLO2)가 하이 레벨이 되는 타이밍은 역전되지 않는다. 즉, 제1 저전압 검출 신호(UVLO1)는 제2 저전압 검출 신호(UVLO2)보다 빨리 하이 레벨로 된다.

또한, 스위칭 레귤레이터(1)의 동작이 정지되는 경우에서, 인에이블 신호(ENB)가 하이 레벨이도록 되면, 전원 전압(Vcc)으로부터 저항들(R25∼R27)의 직렬 회로에의 급전이 차단된다. 따라서, 전력 소비가 저하될 수 있다.

마찬가지로, 이는 도 5에 도시되지 않으나, 제2 저전압 검출 신호(UVLO2)가 하이 레벨에서 로우 레벨로 떨어질 때의 전원 전압(Vcc)의 전압이, 제2 저전압 검출 신호(UVLO2)가 로우 레벨에서 하이 레벨로 상승할 때의 전원 전압(Vcc)의 전압보다 크도록, 히스테리시스 전압이 제공될 수 있다. 따라서, 제2 저전압 검출 신호(UVLO2)의 채터링 노이즈가 저하될 수 있다.

도 6은 도 1에 도시된 스위칭 레귤레이터(1)의 프로세스들을 도시하는 흐름도이다.

도 6을 참조하여, 과전류 검출 회로(9)가 과전류를 검출하고, 전원 전압(Vcc)이 저하될 때의 스위칭 레귤레이터(1)의 프로세스들을 설명한다.

우선, 스위칭 트랜지스터(M1)는, PWM 제어가 스위칭 트랜지스터(M1)에 적용되는 동안 온(온으로 스위칭)됨으로써 승압 동작을 실행한다(S1). 과전류 검출 회로(9)는 과전류가 검출되는 지의 여부를 판정한다(S2). 과전류 검출 회로(9)가 과전류가 검출된다라고 판정하지 않으면(S2에서 NO), 프로세스는 S1으로 돌아간다. 과전류 검출 회로(9)가 과전류가 검출된다고 판정하면(S2에서 YES), 과전류 검출 회로(9)는 과전류가 검출된다는 것을 나타내는 신호를 지연 회로(10)에 출력하고, 지연 회로(10)는 지연 타이머가 지연 기간의 계수를 시작하도록 한다(S3).

지연 회로(10)는, 지연 타이머가 미리 결정된 지연 기간의 계수를 완료했는지의 여부, 즉 미리 결정된 지연 기간이 경과되었는지의 여부를 판정한다(S4). 미리 결정된 지연 기간이 경과했을 때(S4에서 YES), 지연 회로(10)는 하이 레벨 신호를 NOR 회로(7)의 입력단들 중 하나에 출력하고, NOR 회로(7)는 스위칭 트랜지스터(M1)를 오프시킨다(오프로 스위칭)(S9). 스위칭 트랜지스터(M1)는 차단 상태로 들어가고, 승압 동작을 정지하고, 본 프로세스를 종료한다. 이 상태로부터, 지연 회로(10)의 지연 타이머가 리셋될 때까지 승압 동작은 재개되지 않는다.

미리 결정된 지연 기간이 경과하지 않았을 때(S4에서 NO), UVLO 회로(11)는 전원 전압(Vcc)이 제1 미리 결정된 값보다 작도록 저하되는 지의 여부, 즉 UVLO 회 로(11)는 하이 레벨의 제1 저전압 검출 신호(UVLO1)를 출력하는 지의 여부를 판정한다(S5). 로우 레벨의 제1 저전압 검출 신호(UVLO1)가 출력되면(S5에서 NO), 이 프로세스는 S4로 돌아간다. 하이 레벨의 제1 저전압 검출 신호(UVLO1)가 출력되면(S5에서 YES), 스위칭 트랜지스터(M1)는 오프되고, 스위칭 트랜지스터(M1)는 차단 상태로 들어간다(S6). 즉, 지연 회로(10)의 지연 타이머가 지연 기간을 계수하고 있는 기간 동안, S5에서 UVLO 회로(11)는 전원 전압(Vcc)을 감시한다. 지연 타이머가 계수를 완료하기 전에, 분압 전압(VA)이 제2 기준 전압(Vref2) 이하이도록 저하되면, 제1 저전압 검출 신호(UVLO1)가 하이 레벨이도록 되고, 스위칭 트랜지스터(M1)가 오프된다.

다음, UVLO 회로(11)는 전원 전압(Vcc)이 제1 미리 결정된 값보다 작은 제2 미리 결정된 값 미만으로 저하되는 지의 여부, 즉 UVLO 회로(11)는 하이 레벨의 제2 저전압 검출 신호(UVLO2)를 출력하는 지의 여부를 판정한다(S7). 로우 레벨의 제2 저전압 검출 신호(UVLO2)가 출력되면(S7에서 NO), UVLO 회로(11)는 전원 전압(Vcc)이 제1 미리 결정된 값 이상으로 상승되지 않는지의 여부를 판정하고, 즉 UVLO 회로(11)는 로우 레벨의 제1 저전압 검출 신호(UVLO1)가 출력되는 지의 여부를 판정한다(S8). 로우 레벨의 제1 저전압 검출 신호(UVLO1)가 출력되면(S8에서 YES), 본 프로세스는 S1로 돌아간다.

UVLO 회로(11)가 하이 레벨의 제1 저전압 검출 신호(UVLO1)를 출력하면(S8에서 NO), 본 프로세스는 S6으로 돌아간다. UVLO 회로(11)가 하이 레벨의 제2 저전압 검출 신호(UVLO2)를 출력하면(S7에서 YES), 지연 회로(10)는 지연 기간의 계수 를 정지하고, 지연 타이머를 초기값에 리셋하고(S10), 본 프로세스는 S8로 진행한다.

이와 같이, S1∼S8로부터의 프로세스들에서, 지연 회로(10)의 지연 타이머는 리셋되지 않고, 지연 타이머는 지연 기간을 계속하여 계수한다. 그러므로, S1 ~ S8로부터의 프로세스들이 반복되고, S4에서 지연 타이머는 지연 기간의 계수를 완료하고, S9에서, 지연 회로(10)는 하이 레벨의 신호를 NOR 회로(7)에 출력하고, NOR 회로(7)는 스위칭 트랜지스터(M1)를 오프시켜 승압 동작을 정지한다. 상술된 바와 같이, UVLO 회로(11)가 하이 레벨의 제1 저전압 검출 신호(UVLO1)를 출력하면(S8에서 NO), 본 프로세스는 S6으로 진행하고, 따라서 스위칭 트랜지스터(M1)가 오프된다.

도 1에서, 상술된 바와 같이, 스위칭 레귤레이터(1)는 비동기 정류 시스템의 승압형 스위칭 레귤레이터이다. 그러나, 본 실시예는 동기 정류 시스템의 승압형 스위칭 레귤레이터에 적용될 수 있다.

도 7은 본 발명의 실시예에 따른 동기 정류 시스템의 승압형 스위칭 레귤레이터를 도시하는 회로도이다. 도 7에서, 소자가 도 1에 도시된 것과 유사하거나 동일하면, 그 소자에 대하여 도 1에 도시된 도면 부호와 동일한 도면 부호가 사용된다. 또한, 도 7에서는, 도 1에 것과 상이한 점들만을 설명한다.

도 7에 도시된 바와 같이, 도 7의 회로도와 도 1의 회로도를 비교하면, 도 7에서는, 도 1에 도시된 다이오드(D1)가 동기 정류용 PMOS 트랜지스터(M2)로 대체되고, 드라이버 회로(15)가 이 회로도에 새롭게 포함되어 있다. 스위칭 트랜지스 터(M1) 및 PMOS 트랜지스터(M2)는 NOR 회로(7)로부터 출력된 신호에 대응하여 드라이버 회로(15)에 의하여 상보적으로 온/오프된다. 다른 점들은 도 1에 도시된 것과 동일하다.

동기 정류용 PMOS 트랜지스터(M2)는 제2 스위칭 소자이다. 제1 기준 전압 발생 회로(2), 저항들(R1, R2), 오차 증폭 회로(AMP)(3), 발진 회로(4), PWM 비교기(5), 인버터(6), NOR 회로(7), 소프트 스타트 회로(8) 및 드라이버 회로(15)가 제어 회로부를 형성한다. 또한, 오차 증폭 회로(AMP)(3), 발진 회로(4), PWM 비교기(5), 인버터(6), NOR 회로(7) 및 드라이버 회로(15)는 제어 회로를 형성한다.

또한, 도 1에서, 상술된 바와 같이, 스위칭 레귤레이터(1)는 비동기 정류 시스템의 승압형 스위칭 레귤레이터이다. 그러나, 본 실시예는 비동기 정류 시스템의 전압 강하형 스위칭 레귤레이터에 적용될 수 있다.

도 8은 본 발명의 실시예에 따른 비동기 정류 시스템의 전압 강하형 스위칭 레귤레이터를 도시하는 회로도이다. 도 8에서, 소자가 도 1에 도시된 것과 유사하거나 동일하면, 그 소자에 대하여 도 1에 도시된 도면 부호와 동일한 도면 부호가 사용된다. 또한, 도 8에서는, 도 1에 도시된 것과 상이한 점들만을 설명한다.

도 8에 도시된 바와 같이, 도 8의 회로도와 도 1의 회로도를 비교하면, 도 8에서는, 도 1에 도시된 NMOS 스위칭 트랜지스터(M1)가 PMOS 스위칭 트랜지스터(M1)로 대체되고, 회로도에서 NOR 회로(7)의 출력단과 스위칭 트랜지스터(M1)의 게이트 사이에 인버터(16)가 새롭게 포함되어 있다. 또한, 스위칭 트랜지스터(M1), 다이오드(D1), 인덕터(L1) 및 과전류 검출 회로(9) 간의 접속은 도 1에 도시된 것과 상 이하다. 도 8에서, 인버터(16)가 회로도에 새롭게 추가되었으나, 인버터(16)와 NOR 회로(7)는 하나의 OR 회로에 형성될 수 있다.

도 8에서, NOR 회로(7)의 출력단은 인버터(16)를 통해 스위칭 트랜지스터(M1)의 게이트에 접속된다. 전원 전압(Vcc)과 스위칭 트랜지스터(M1)의 소스 사이에 과전류 검출 회로(9)가 접속된다. 스위칭 트랜지스터(M1)의 드레인과 출력단(OUT) 사이에 인덕터(L1)가 접속된다. 스위칭 트랜지스터(M1)과 인덕터(L1)와의 접속점에는 다이오드(D1)의 캐소드가 접속되고, 접지 전위에 다이오드(D1)의 애노드가 접속된다. 다른 점들은 도 1에 도시된 것과 동일하다.

또한, 도 8에서, 상술된 바와 같이, 스위칭 레귤레이터(1)는 비동기 정류 시스템의 전압 강하형 스위칭 레귤레이터이다. 그러나, 본 실시예는 동기 정류 시스템의 전압 강하형 스위칭 레귤레이터에 적용될 수 있다.

도 9는 본 발명의 실시예에 따른 동기 정류 시스템의 전압 강하형 스위칭 레귤레이터를 도시하는 회로도이다. 도 9에서, 소자가 도 8에 도시된 것과 유사하거나 동일하면, 그 소자에 대하여 도 8에 도시된 도면 부호와 동일한 도면 부호가 사용된다. 또한, 도 9에서, 도 8에 도시된 것과 상이한 점들만 설명한다.

도 9에 도시된 바와 같이, 도 9의 회로도와 도 8의 회로도를 비교하면, 도 9에서는, 도 8에 도시된 다이오드(D1)가 동기 정류용 NMOS 트랜지스터(M2)로 대체되고, 동기 정류용 NMOS 트랜지스터(M2)는 NOR 회로(7)로부터 출력된 신호에 대응하여 온/오프된다. 다른 점들은 도 8에 도시된 것들과 동일하다.

상술된 바와 같이, 본 발명의 실시예에 따르면, 스위칭 레귤레이터(1)에서, 전원 전압(Vcc)이 제1 미리 결정된 값으로 저하되면, 승압 동작 또는 전압 강하 동작이 일시적으로 정지되고, 지연 회로(10)의 지연 타이머는 리셋되지 않는다. 즉, 승압 동작 또는 전압 강하 동작을 일시적으로 정지한 후 전원 전압(Vcc)의 상승으로 인하여 과전류 검출이 다시 실행되어도, 지연 회로(10)의 지연 타이머는 지연 기간을 계속하여 계수한다. 따라서, 승압 동작 또는 전압 강하 동작은, 지연 타이머가 미리 결정된 지연 기간의 경과 후 계수를 완료할 때, 지연 회로(10)로부터 출력된 신호로부터 완전히 정지된다. 결과적으로, 과전류 보호 동작이 확실하게 실행될 수 있다.

본 발명의 실시예에서, UVLO 회로(11)는 2개의 저전압 검출 신호들(UVLO1 및 UVLO2)을 생성한다. 그러나, UVLO 회로(11)는 스위칭 레귤레이터(1)에서 요청에 대응하여 3개 이상의 저전압 검출 신호들을 생성할 수 있다.

또한, 본 발명은 실시예에 한정되는 것은 아니고, 본 발명의 범위로부터 벗어나지 않고 다양한 변경 및 수정이 행해질 수도 있다.

본 발명은 2007년 6월 5일 일본 특허청에 출원된 일본 우선권 특허 출원 번호 제2007-149274호에 기초하며, 여기서 그 전체 내용이 참조용으로 사용되었다.

Claims

입력단에 입력된 전원 전압을 미리 결정된 정전압으로 변환하여, 이 미리 결정된 정전압을 출력 전압으로서 출력단으로부터 출력하는 스위칭 레귤레이터로서,

입력 제어 신호에 대응하여 온 및 오프 상태들 간에 스위칭하는 제1 스위칭 소자;

상기 제1 스위칭 소자가 온 상태로 스위칭되면, 상기 전원 전압에 의하여 충전되는 인덕터;

상기 제1 스위칭 소자가 오프 상태로 스위칭되는 동안 상기 인덕터의 충전이 정지되면, 상기 인덕터가 방전하도록 하는 정류 소자;

상기 출력단으로부터 출력될 상기 출력 전압이 상기 미리 결정된 정전압이 되도록, 상기 제1 스위칭 소자를 온 및 오프 상태들 간에 스위칭하는 것을 제어하는 제어 회로부;

상기 출력단으로부터 출력된 과전류를 검출하고, 상기 과전류의 검출 후 미리 결정된 지연 기간이 경과했을 때 상기 제1 스위칭 소자가 차단 상태로 들어가도록, 상기 제어 회로부가 상기 제1 스위칭 소자를 스위칭 오프하도록 하는 과전류 검출 회로부; 및

상기 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 제어 회로부가 상기 제1 스위칭 소자를 스위칭 오프하도록 하고, 상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 제2 미리 결정된 값보다 작은 값으로 저하되면, 상기 과전류 검출 회로부가 상기 지연 기간의 계수를 정지하도록 하고 상기 지연 기간을 초기값에 리셋하도록 하는 UVLO(under-voltage lockout) 회로

를 포함하는 스위칭 레귤레이터.
제 1 항에 있어서, 상기 UVLO 회로는,

상기 전원 전압에 비례하는 제1 비례 전압과, 상기 제1 비례 전압보다 큰 상기 전원 전압에 비례하는 제2 비례 전압을 생성하는 비례 전압 발생 회로;

미리 결정된 제2 기준 전압을 생성하는 제2 기준 전압 발생 회로;

상기 제1 비례 전압과 상기 제2 기준 전압을 비교하여, 이 비교 결과를 나타내는 제1 저전압 검출 신호를 생성하여 상기 제1 저전압 검출 신호를 출력하는 제1 전압 비교 회로; 및

상기 제2 비례 전압과 상기 제2 기준 전압을 비교하여, 이 비교 결과를 나타내는 제2 저전압 검출 신호를 생성하여 상기 제2 저전압 검출 신호를 출력하는 제2 전압 비교 회로

를 포함하고,

상기 제어 회로부는, 상기 제1 비례 전압이 상기 제2 기준 전압보다 작은 값인 것을 나타내는 상기 제1 저전압 검출 신호가 상기 제1 전압 비교 회로로부터 출력되면, 상기 제1 스위칭 소자를 스위칭 오프시키고,

상기 과전류 검출 회로부는, 상기 제2 비례 전압이 상기 제2 기준 전압보다 작은 값인 것을 나타내는 상기 제2 저전압 검출 신호가 상기 제2 전압 비교 회로로 부터 출력되면, 상기 지연 기간의 계수를 정지하고 상기 지연 기간을 초기값에 리셋하도록 되는 것인 스위칭 레귤레이터.
제 1 항에 있어서, 상기 UVLO 회로는,

상기 전원 전압에 비례하는 제3 비례 전압을 생성하는 비례 전압 발생 회로;

미리 결정된 제2 기준 전압을 생성하는 제2 기준 전압 발생 회로;

상기 제2 기준 전압보다 작은 미리 결정된 제3 기준 전압을 생성하는 제3 기준 전압 발생 회로;

상기 제3 비례 전압과 상기 제2 기준 전압을 비교하여, 이 비교 결과를 나타내는 제1 저전압 검출 신호를 생성하여 상기 제1 저전압 검출 신호를 출력하는 제1 전압 비교 회로; 및

상기 제3 비례 전압과 상기 제3 기준 전압을 비교하여, 이 비교 결과를 나타내는 제2 저전압 검출 신호를 생성하여 상기 제2 저전압 검출 신호를 출력하는 제2 전압 비교 회로

를 포함하고,

상기 제어 회로부는, 상기 제3 비례 전압이 상기 제2 기준 전압보다 작은 값인 것을 나타내는 상기 제1 저전압 검출 신호가 상기 제1 전압 비교 회로로부터 출력되면, 상기 제1 스위칭 소자를 스위칭 오프시키고,

상기 과전류 검출 회로부는, 상기 제3 비례 전압이 상기 제3 기준 전압보다 작은 값인 것을 나타내는 상기 제2 저전압 검출 신호가 상기 제2 전압 비교 회로로 부터 출력되면, 상기 지연 기간의 계수를 정지하고 상기 지연 기간을 초기값에 리셋하도록 되는 것인 스위칭 레귤레이터.
제 2 항에 있어서, 상기 비례 전압 발생 회로는,

직렬로 접속된 복수의 저항들로 형성되고, 상기 전원 전압을 분압함으로써 상기 제1 비례 전압과 상기 제2 비례 전압을 생성하여, 상기 제1 비례 전압과 상기 제2 비례 전압을 출력하는 분압 회로; 및

외부 장치로부터 입력된 제어 신호에 대응하여 상기 분압 회로에 상기 전원 전압을 인가하는 제1 스위치

를 포함하는 것인 스위칭 레귤레이터.
제 3 항에 있어서, 상기 비례 전압 발생 회로는,

직렬로 접속된 복수의 저항들로 형성되고, 상기 전원 전압을 분압함으로써 상기 제3 비례 전압을 생성하여, 상기 제3 비례 전압을 출력하는 분압 회로; 및

외부 장치로부터 입력된 제어 신호에 대응하여 상기 분압 회로에 상기 전원 전압을 인가하는 제1 스위치

를 포함하는 것인 스위칭 레귤레이터.
제 2 항에 있어서, 상기 제1 전압 비교 회로와 상기 제2 전압 비교 회로에 입력된 전압은 히스테리시스 전압을 갖는 것인 스위칭 레귤레이터.
제 2 항에 있어서, 상기 비례 전압 발생 회로는,

직렬로 접속된 복수의 저항들로 형성되고, 상기 전원 전압을 분압함으로써 상기 제1 비례 전압과 상기 제2 비례 전압을 생성하여, 상기 제1 비례 전압과 상기 제2 비례 전압을 출력하는 분압 회로;

외부 장치로부터 입력된 제어 신호에 대응하여 상기 분압 회로에 상기 전원 전압을 인가하는 제1 스위치; 및

상기 제1 저전압 검출 신호에 대응하여 상기 분압 회로에서의 상기 복수의 저항들 중 적어도 하나가 단락되도록 하는 제2 스위치

를 포함하는 것인 스위칭 레귤레이터.
제 3 항에 있어서, 상기 제1 전압 비교 회로와 상기 제2 전압 비교 회로에 입력된 전압은 히스테리시스 전압을 갖는 것인 스위칭 레귤레이터.
제 3 항에 있어서, 상기 비례 전압 발생 회로는,

직렬로 접속된 복수의 저항들로 형성되고, 상기 전원 전압을 분압함으로써 상기 제3 비례 전압을 생성하여 상기 제3 비례 전압을 출력하는 분압 회로;

외부 장치로부터 입력된 제어 신호에 대응하여 상기 분압 회로에 상기 전원 전압을 인가하는 제1 스위치; 및

상기 제2 저전압 검출 신호에 대응하여 상기 분압 회로에서의 상기 복수의 저항들 중 적어도 하나가 단락되도록 하는 제2 스위치

를 포함하는 것인 스위칭 레귤레이터.
제 1 항에 있어서, 상기 정류 소자는, 입력 제어 신호에 대응하여 온 상태로 스위칭됨으로써 상기 인덕터가 방전하도록 하는 동기 정류용 제2 스위칭 소자이고,

상기 제어 회로부는, 상기 제2 스위칭 소자가 상기 제1 스위칭 소자에 관하여 온 상태/오프 상태로 상보적으로 스위칭하도록 하는 것인 스위칭 레귤레이터.
제 1 항에 있어서, 상기 제어 회로부는,

상기 출력 전압을 분압하여 이 분압 전압을 출력하는 출력 전압 검출 회로;

제1 기준 전압을 생성하여 상기 제1 기준 전압을 출력하는 제1 기준 전압 발생 회로;

상기 분압 전압이 상기 제1 기준 전압이 되도록, 상기 제1 스위칭 소자가 온 상태/오프 상태로 스위칭하도록 제어하는 제어 회로; 및

상기 스위칭 레귤레이터의 기동 후 미리 결정된 기간 동안 상기 제1 기준 전압 발생 회로가 상기 제1 기준 전압을 미리 결정된 속도로 점진적으로 상승시키도록 하는 소프트 스타트 동작을 실행하는 소프트 스타트 회로

를 포함하고,

상기 ULVO 회로는, 상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 소프트 스타트 회로를 초기화하는 것인 스위칭 레귤레이터.
제 10 항에 있어서, 상기 제어 회로부는,

상기 출력 전압을 분압하여 이 분압 전압을 출력하는 출력 전압 검출 회로;

제1 기준 전압을 생성하여 상기 제1 기준 전압을 출력하는 제1 기준 전압 발생 회로;

상기 분압 전압이 상기 제1 기준 전압이 되도록, 상기 제1 스위칭 소자와 상기 제2 스위칭 소자가 온 상태/오프 상태로 스위칭하도록 제어하는 제어 회로; 및

상기 스위칭 레귤레이터의 기동 후 미리 결정된 기간 동안 상기 제1 기준 전압 발생 회로가 상기 제1 기준 전압을 미리 결정된 속도로 점진적으로 상승시키도록 하는 소프트 스타트 동작을 실행하는 소프트 스타트 회로

를 포함하고,

상기 ULVO 회로는, 상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 소프트 스타트 회로를 초기화하는 것인 스위칭 레귤레이터.
스위칭 레귤레이터의 동작 제어 방법으로서,

상기 스위칭 레귤레이터는,

입력 제어 신호에 대응하여 온 및 오프 상태들 간에 스위칭하는 제1 스위칭 소자;

상기 제1 스위칭 소자가 온 상태로 스위칭되면, 전원 전압에 의하여 충전되는 인덕터; 및

상기 제1 스위칭 소자가 오프 상태로 스위칭되는 동안 상기 인덕터의 충전이 정지되면, 상기 인덕터가 방전하도록 하는 정류 소자;

를 포함하고,

상기 동작 제어 방법은, 상기 전원 전압을 미리 결정된 정전압으로 변환시킴으로써, 상기 스위칭 레귤레이터의 출력단으로부터의 출력 전압이 상기 미리 결정된 정전압이 되도록, 상기 제1 스위칭 소자가 온 상태/오프 상태로 스위칭하도록 제어하고,

상기 동작 제어 방법은,

상기 출력단으로부터 출력된 과전류를 검출하는 단계;

상기 과전류의 검출 후 미리 결정된 지연 기간이 경과되면, 상기 제1 스위칭 소자를 스위칭 오프하도록 하여 차단 상태로 들어가도록 하는 단계;

상기 전원 전압이 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 제1 스위칭 소자를 스위칭 오프하도록 하는 단계; 및

상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 제2 미리 결정된 값보다 작은 값으로 저하되면, 미리 결정된 지연 기간의 계수를 정지하고, 상기 지연 기간을 초기값에 리셋하는 단계

를 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제 13 항에 있어서,

상기 전원 전압에 비례하는 제1 비례 전압과, 상기 제1 비례 전압보다 큰 상 기 전원 전압에 비례하는 제2 비례 전압을 생성하는 단계;

제2 기준 전압을 생성하는 단계;

상기 제1 비례 전압을 상기 제2 기준 전압과 비교하는 단계;

상기 제2 비례 전압을 상기 제2 기준 전압과 비교하는 단계;

상기 제1 비례 전압이 상기 제2 기준 전압보다 작으면, 상기 제1 스위칭 소자를 스위칭 오프하는 단계; 및

상기 제2 비례 전압이 상기 제2 기준 전압보다 작으면, 상기 지연 기간의 계수를 정지하고, 상기 지연 기간을 초기값에 리셋하는 단계

를 더 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제 13 항에 있어서,

상기 전원 전압에 비례하는 제3 비례 전압을 생성하는 단계;

제2 기준 전압과, 상기 제2 기준 전압보다 낮은 제3 기준 전압을 생성하는 단계;

상기 제3 비례 전압을 상기 제2 기준 전압과 비교하는 단계;

상기 제3 비례 전압을 상기 제3 기준 전압과 비교하는 단계;

상기 제3 비례 전압이 상기 제2 기준 전압보다 작으면, 상기 제1 스위칭 소자를 스위칭 오프하는 단계;

상기 제3 비례 전압이 상기 제3 기준 전압보다 작으면, 상기 지연 기간의 계수를 정지하고, 상기 지연 기간을 초기값에 리셋하는 단계

를 더 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제 13 항에 있어서, 상기 정류 소자는, 입력 제어 신호에 대응하여 온 상태로 스위칭됨으로써 상기 인덕터가 방전하도록 하는 동기 정류용 제2 스위칭 소자이며,

상기 동작 제어 방법은,

상기 제2 스위칭 소자가 상기 제1 스위칭 소자에 관하여 온 상태/오프 상태로 상보적으로 스위칭하도록 하는 단계

를 더 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제 13 항에 있어서,

상기 출력 전압을 분압함으로써 분압 전압을 생성하는 단계;

상기 스위칭 레귤레이터의 기동 후 미리 결정된 기간 동안 상기 제1 기준 전압을 미리 결정된 속도로 점진적으로 상승시키는 소프트 스타트 동작에 의하여 제1 기준 전압을 생성하는 단계;

상기 분압 전압이 상기 제1 기준 전압이 되도록, 상기 제1 스위칭 소자가 온 상태/오프 상태로 스위칭하도록 제어하는 단계; 및

상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 값으로 저하하면, 상기 소프트 스타트 동작을 초기화하는 단계

를 더 포함하는 스위칭 레귤레이터의 동작 제어 방법.
제 16 항에 있어서,

상기 출력 전압을 분압함으로써 분압 전압을 생성하는 단계;

상기 스위칭 레귤레이터의 기동 후에 미리 결정된 기간 동안 상기 제1 기준 전압을 미리 결정된 속도로 점진적으로 상승시키는 소프트 스타트 동작에 의하여 제1 기준 전압을 생성하는 단계;

상기 분압 전압이 상기 제1 기준 전압이 되도록, 상기 제1 스위칭 소자와 상기 제2 스위칭 소자가 온 상태/오프 상태로 스위칭하도록 제어하는 단계; 및

상기 전원 전압이 상기 제1 미리 결정된 값보다 작은 값으로 저하되면, 상기 소프트 스타트 동작을 초기화하는 단계

를 더 포함하는 스위칭 레귤레이터의 동작 제어 방법.