JP2005078557A - スイッチングレギュレータ制御回路 - Google Patents
スイッチングレギュレータ制御回路 Download PDFInfo
- Publication number
- JP2005078557A JP2005078557A JP2003311093A JP2003311093A JP2005078557A JP 2005078557 A JP2005078557 A JP 2005078557A JP 2003311093 A JP2003311093 A JP 2003311093A JP 2003311093 A JP2003311093 A JP 2003311093A JP 2005078557 A JP2005078557 A JP 2005078557A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching regulator
- low
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
【課題】 低電源電圧状態において、制御電圧を発生するスイッチングレギュレータ制御回路を提供する。
【解決手段】 第１の低電圧誤動作防止回路と第２の低電圧誤動作防止回路を備えたスイッチングレギュレータ制御回路により、スイッチングレギュレータの起動・停止によるＩＣ内部電源の生成過渡状態において、制御の誤動作によるシステムの劣化を防止する。
【選択図】 図１
【解決手段】 第１の低電圧誤動作防止回路と第２の低電圧誤動作防止回路を備えたスイッチングレギュレータ制御回路により、スイッチングレギュレータの起動・停止によるＩＣ内部電源の生成過渡状態において、制御の誤動作によるシステムの劣化を防止する。
【選択図】 図１
Description
本発明はスイッチングレギュレータ回路に関する。特にスイッチングレギュレータの起動・停止によるＩＣ内部電源の生成過渡状態において、制御の誤動作によるシステムの劣化を防止する為の制御回路及び方法に関する。
スイッチングレギュレータは、負荷に直列または並列に接続されたスイッチを用いる。負荷への電力の流れを制御するためにスイッチのターンオン及びターンオフを制御する。またスイッチングレギュレータは誘電エネルギー貯蔵素子を用いて、スイッチングされた電流パルスを安定負荷電流に変換する。このため電力は断続する電流パルスの形でスイッチを伝送される。
連続した電流パルスを発生するために、スイッチングレギュレータは通常、スイッチをターンオンもしくはターンオフするための制御回路を有する。負荷への電力の流れを制御するスイッチのデューティーサイクルは例えばパルスストリーム周波数を固定し、各パルスのオン時間またはオフ時間を変化させる制御方法（ＰＷＭ制御）により制御される。
前記スイッチは、例えばパワートランジスタ素子で構成されるものである。また前記誘電エネルギー貯蔵素子は例えばチョッパーコイル素子で構成されるものである。
図２は前述のスイッチングレギュレータを構成するスイッチをターンオンもしくはターンオフするための制御回路（以下、スイッチングレギュレータ制御回路という）の従来例を示している。
従来のスイッチングレギュレータ制御回路は少なくとも基準電圧回路１１、誤差増幅回路１２、三角波発振器１３、ＰＷＭコンパレータ回路１４、出力バッファ回路１５、且つ低電圧誤動作防止回路１６を備えている（例えば、非特許文献１参照。）。
スイッチングレギュレータの負荷に出力される出力電圧及び前記基準電圧回路１１により得られる基準電圧は前記誤差増幅回路１２の入力端子に与えられている。該誤差増幅回路１２は前記スイッチングレギュレータの出力電圧及び前記基準電圧の誤差電圧を増幅した電圧を出力するものである。また、前記三角波発振器１３が出力する三角波発振信号と該誤差増幅回路出力をＰＷＭコンパレータ１４により比較しスイッチングレギュレータ負荷への電力の流れを制御するスイッチのデューティーサイクル信号を生成し、出力バッファ回路１５を介することによってスイッチの制御信号を発生させる。
スイッチングレギュレータは電源電圧が例えば２Ｖといった電圧以上で動作さることが一般的である。これは前述スイッチ素子として使用するパワートランジスタの動作可能電圧であり、電源電圧が低い場合、パワートランジスタに充分な電圧が供給されない為に所望の特性が得られないためである。
図２のスイッチングレギュレータ制御回路では低電圧誤動作防止回路１６を備えている。該低電圧誤動作防止回路１６は電源電圧に接続されており、電源電圧をモニタし設定電圧以上に電源電圧が達した事を検知する。かかる状態に於いてスイッチングレギュレータ制御回路は、前述スイッチ素子が動作可能電圧以上に達した状態であると判断し前述説明のスイッチングレギュレータ出力電圧に応じたＰＷＭ信号を出力する。また電源電圧が低電圧誤動作防止回路設定電圧に達しない場合、スイッチングレギュレータ制御回路は前述のＰＷＭ出力ではなく低電圧時制御信号を出力する。
該低電圧時制御信号は、スイッチングレギュレータ出力電圧にはよらずスイッチ素子をオフ制御する信号を出力する。スイッチ素子としてパワーＭＯＳＦＥＴを使用した場合、Ｐ型ＭＯＳＦＥＴの場合ハイ、Ｎ型ＭＯＳＦＥＴの場合はロウを低電圧時制御信号として出力しMOSFETのゲート電極に与える。これによりスイッチングレギュレータはディセーブル状態となり制御の誤動作によるシステムの劣化を防止する。
ＴＩ半導体技術資料Ｎｏ．４４、改訂版３、昭和６３年３月１５日、ディアル・スイッチング・レギュレータ・コントロールＩＣ ＴＬ１４５１／１４５１Ａ、Ｐ１、図１及びＰ８、８−３．低入力時誤動作防止回路。
連続した電流パルスを発生するために、スイッチングレギュレータは通常、スイッチをターンオンもしくはターンオフするための制御回路を有する。負荷への電力の流れを制御するスイッチのデューティーサイクルは例えばパルスストリーム周波数を固定し、各パルスのオン時間またはオフ時間を変化させる制御方法（ＰＷＭ制御）により制御される。
前記スイッチは、例えばパワートランジスタ素子で構成されるものである。また前記誘電エネルギー貯蔵素子は例えばチョッパーコイル素子で構成されるものである。
図２は前述のスイッチングレギュレータを構成するスイッチをターンオンもしくはターンオフするための制御回路（以下、スイッチングレギュレータ制御回路という）の従来例を示している。
従来のスイッチングレギュレータ制御回路は少なくとも基準電圧回路１１、誤差増幅回路１２、三角波発振器１３、ＰＷＭコンパレータ回路１４、出力バッファ回路１５、且つ低電圧誤動作防止回路１６を備えている（例えば、非特許文献１参照。）。
スイッチングレギュレータの負荷に出力される出力電圧及び前記基準電圧回路１１により得られる基準電圧は前記誤差増幅回路１２の入力端子に与えられている。該誤差増幅回路１２は前記スイッチングレギュレータの出力電圧及び前記基準電圧の誤差電圧を増幅した電圧を出力するものである。また、前記三角波発振器１３が出力する三角波発振信号と該誤差増幅回路出力をＰＷＭコンパレータ１４により比較しスイッチングレギュレータ負荷への電力の流れを制御するスイッチのデューティーサイクル信号を生成し、出力バッファ回路１５を介することによってスイッチの制御信号を発生させる。
スイッチングレギュレータは電源電圧が例えば２Ｖといった電圧以上で動作さることが一般的である。これは前述スイッチ素子として使用するパワートランジスタの動作可能電圧であり、電源電圧が低い場合、パワートランジスタに充分な電圧が供給されない為に所望の特性が得られないためである。
図２のスイッチングレギュレータ制御回路では低電圧誤動作防止回路１６を備えている。該低電圧誤動作防止回路１６は電源電圧に接続されており、電源電圧をモニタし設定電圧以上に電源電圧が達した事を検知する。かかる状態に於いてスイッチングレギュレータ制御回路は、前述スイッチ素子が動作可能電圧以上に達した状態であると判断し前述説明のスイッチングレギュレータ出力電圧に応じたＰＷＭ信号を出力する。また電源電圧が低電圧誤動作防止回路設定電圧に達しない場合、スイッチングレギュレータ制御回路は前述のＰＷＭ出力ではなく低電圧時制御信号を出力する。
該低電圧時制御信号は、スイッチングレギュレータ出力電圧にはよらずスイッチ素子をオフ制御する信号を出力する。スイッチ素子としてパワーＭＯＳＦＥＴを使用した場合、Ｐ型ＭＯＳＦＥＴの場合ハイ、Ｎ型ＭＯＳＦＥＴの場合はロウを低電圧時制御信号として出力しMOSFETのゲート電極に与える。これによりスイッチングレギュレータはディセーブル状態となり制御の誤動作によるシステムの劣化を防止する。
ＴＩ半導体技術資料Ｎｏ．４４、改訂版３、昭和６３年３月１５日、ディアル・スイッチング・レギュレータ・コントロールＩＣ ＴＬ１４５１／１４５１Ａ、Ｐ１、図１及びＰ８、８−３．低入力時誤動作防止回路。
本発明は従来のスイッチングレギュレータ制御ＩＣが持つ、スイッチングレギュレータの起動・停止によるＩＣ内部電源の生成過渡状態において、制御の誤動作によるシステムの劣化を生じさせる可能性があるという欠点を解決するためのスイッチングレギュレータ制御ＩＣの提供を目的とする。
前述の従来のスイッチングレギュレータは、低電圧誤動作防止回路の設定検出電圧以下に於いて低電圧時制御信号を出力し、スイッチ素子をオフ制御する。しかし、電源電圧が例えば０．５Ｖ以下といった０Ｖ近傍の極めて低電源電圧状態では、スイッチングレギュレータ制御ＩＣは所定の低電圧時制御電圧を出力することができない。
スイッチングレギュレータ制御ＩＣは、閾値を有する複数のトランジスタ群により構成している。一般的に該閾値電圧はＰ型、Ｎ型ともに０．６V程度となっている。該トランジスタは閾値近傍電圧以上で安定動作を行うことができる。また、該トランジスタは閾値電圧よりも低い電圧域に於いてトランジスタとしてのオン乃至オフ動作を保証することができない。
かかる理由により、前述の極めて低電源電圧状態では、スイッチングレギュレータ制御ＩＣは、低電圧誤動作防止回路が検出状態にあるにもかかわらず所定の低電圧時制御信号を出力することができないという不具合が発生する。
前述の従来のスイッチングレギュレータは、低電圧誤動作防止回路の設定検出電圧以下に於いて低電圧時制御信号を出力し、スイッチ素子をオフ制御する。しかし、電源電圧が例えば０．５Ｖ以下といった０Ｖ近傍の極めて低電源電圧状態では、スイッチングレギュレータ制御ＩＣは所定の低電圧時制御電圧を出力することができない。
スイッチングレギュレータ制御ＩＣは、閾値を有する複数のトランジスタ群により構成している。一般的に該閾値電圧はＰ型、Ｎ型ともに０．６V程度となっている。該トランジスタは閾値近傍電圧以上で安定動作を行うことができる。また、該トランジスタは閾値電圧よりも低い電圧域に於いてトランジスタとしてのオン乃至オフ動作を保証することができない。
かかる理由により、前述の極めて低電源電圧状態では、スイッチングレギュレータ制御ＩＣは、低電圧誤動作防止回路が検出状態にあるにもかかわらず所定の低電圧時制御信号を出力することができないという不具合が発生する。
本発明は、スイッチングレギュレータを構成するスイッチ素子の特性により決定される第１の低電圧誤動作防止回路と、スイッチングレギュレータ制御回路を構成するトランジスタ群の閾値電圧により決定される第２の低電圧誤動作防止回路により、スイッチングレギュレータの起動・停止によるＩＣ内部電源の生成過渡状態において、制御の誤動作によるシステムの劣化を防止する。
本発明によると、２つの検出電圧の異なる低電圧誤動作防止回路をスイッチングレギュレータ制御回路に備えるという簡易な方法において、スイッチングレギュレータの起動・停止によるＩＣ内部電源の生成過渡状態において、制御の誤動作によるシステムの劣化を保護することができる。
本発明のスイッチングレギュレータ制御回路は、上述した目的を達成するため以下の構成としている。
図１は本発明におけるスイッチングレギュレータ制御回路を示している。少なくとも基準電圧回路２１、誤差増幅回路２２、三角波発振器２３、ＰＷＭコンパレータ回路２４、出力バッファ回路２５を備えており、且つ電源投入時の過渡状態や電源電圧の瞬時低下によるＩＣの誤動作を防止するための第１の低電圧誤動作防止回路２６、及びスイッチングレギュレータ制御回路を構成するトランジスタ群の閾値以下の電源電圧時に於いてＩＣの誤動作を防止するための第２の低電圧誤動作防止回路２７を備えている。
第１の低電圧誤動作防止回路２７は電源電圧に接続されており、電源電圧をモニタし設定電圧以上に電源電圧が達した事を検知する。かかる状態に於いてスイッチングレギュレータ制御回路は、前述スイッチ素子が動作可能電圧以上に達した状態であると判断し、前述説明のスイッチングレギュレータ出力電圧に応じたＰＷＭ信号を出力する。また電源電圧が低電圧誤動作防止回路設定電圧に達しない場合、スイッチングレギュレータ制御回路は前述のＰＷＭ出力ではなく低電圧時制御信号を出力する。
該低電圧時制御信号は、スイッチングレギュレータ出力電圧にはよらずスイッチ素子をオフ制御する信号を出力する。スイッチ素子としてパワーＭＯＳＦＥＴを使用した場合、Ｐ型ＭＯＳＦＥＴの場合ハイ、Ｎ型ＭＯＳＦＥＴの場合はロウを低電圧時制御信号として出力しＭＯＳＦＥＴのゲート電極に与える。これによりスイッチングレギュレータはディセーブル状態となり制御の誤動作によるシステムの劣化を保護する。
第１の低電圧誤動作防止回路２６の低電圧検出レベルは、例えば２Vでありスイッチングレギュレータを構成するパワーＭＯＳＦＥＴなどのスイッチ素子の特性により決定されるものである。該第１の低電圧誤動作防止回路２６はボルテージディテクタ回路により構成される。該ボルテージディテクタ回路は複数のＣＭＯＳトランジスタによって構成されており、トランジスタの閾値電圧以下に於いて、出力電圧は所定の電圧を保証することはできない。
第２の低電圧誤動作防止回路２７は電源電圧に接続されており、電源電圧をモニタし設定電圧以上に電源電圧が達した事を検知する。かかる状態に於いてスイッチングレギュレータ制御回路は、スイッチングレギュレータ制御回路の電源電圧がスイッチングレギュレータ制御回路を構成するトランジスタ群の閾値電圧以上に達した状態であると判断し、前述説明のスイッチングレギュレータ出力電圧に応じたＰＷＭ信号乃至、前述説明の第１の低電圧誤動作防止回路２６によって制御された低電圧時制御信号を出力する。また電源電圧が第２の低電圧誤動作防止回路設定電圧に達しない場合、スイッチングレギュレータ制御回路は低電圧時制御信号を出力する。
該第２の低電圧誤動作防止回路２７の検出電圧は例えば１V以下といった電圧に設定されており、スイッチングレギュレータ制御回路を構成するトランジスタ群の閾値電圧より若干高い電圧に設定することにより積極的に該低電圧域に於いてスイッチングレギュレータのスイッチ素子をオフ制御するように作用させるものである。
図１は本発明におけるスイッチングレギュレータ制御回路を示している。少なくとも基準電圧回路２１、誤差増幅回路２２、三角波発振器２３、ＰＷＭコンパレータ回路２４、出力バッファ回路２５を備えており、且つ電源投入時の過渡状態や電源電圧の瞬時低下によるＩＣの誤動作を防止するための第１の低電圧誤動作防止回路２６、及びスイッチングレギュレータ制御回路を構成するトランジスタ群の閾値以下の電源電圧時に於いてＩＣの誤動作を防止するための第２の低電圧誤動作防止回路２７を備えている。
第１の低電圧誤動作防止回路２７は電源電圧に接続されており、電源電圧をモニタし設定電圧以上に電源電圧が達した事を検知する。かかる状態に於いてスイッチングレギュレータ制御回路は、前述スイッチ素子が動作可能電圧以上に達した状態であると判断し、前述説明のスイッチングレギュレータ出力電圧に応じたＰＷＭ信号を出力する。また電源電圧が低電圧誤動作防止回路設定電圧に達しない場合、スイッチングレギュレータ制御回路は前述のＰＷＭ出力ではなく低電圧時制御信号を出力する。
該低電圧時制御信号は、スイッチングレギュレータ出力電圧にはよらずスイッチ素子をオフ制御する信号を出力する。スイッチ素子としてパワーＭＯＳＦＥＴを使用した場合、Ｐ型ＭＯＳＦＥＴの場合ハイ、Ｎ型ＭＯＳＦＥＴの場合はロウを低電圧時制御信号として出力しＭＯＳＦＥＴのゲート電極に与える。これによりスイッチングレギュレータはディセーブル状態となり制御の誤動作によるシステムの劣化を保護する。
第１の低電圧誤動作防止回路２６の低電圧検出レベルは、例えば２Vでありスイッチングレギュレータを構成するパワーＭＯＳＦＥＴなどのスイッチ素子の特性により決定されるものである。該第１の低電圧誤動作防止回路２６はボルテージディテクタ回路により構成される。該ボルテージディテクタ回路は複数のＣＭＯＳトランジスタによって構成されており、トランジスタの閾値電圧以下に於いて、出力電圧は所定の電圧を保証することはできない。
第２の低電圧誤動作防止回路２７は電源電圧に接続されており、電源電圧をモニタし設定電圧以上に電源電圧が達した事を検知する。かかる状態に於いてスイッチングレギュレータ制御回路は、スイッチングレギュレータ制御回路の電源電圧がスイッチングレギュレータ制御回路を構成するトランジスタ群の閾値電圧以上に達した状態であると判断し、前述説明のスイッチングレギュレータ出力電圧に応じたＰＷＭ信号乃至、前述説明の第１の低電圧誤動作防止回路２６によって制御された低電圧時制御信号を出力する。また電源電圧が第２の低電圧誤動作防止回路設定電圧に達しない場合、スイッチングレギュレータ制御回路は低電圧時制御信号を出力する。
該第２の低電圧誤動作防止回路２７の検出電圧は例えば１V以下といった電圧に設定されており、スイッチングレギュレータ制御回路を構成するトランジスタ群の閾値電圧より若干高い電圧に設定することにより積極的に該低電圧域に於いてスイッチングレギュレータのスイッチ素子をオフ制御するように作用させるものである。
本発明によると、スイッチングレギュレータの低電源電圧時における動作不具合を解決する手段として有用である。また、スイッチングレギュレータ制御ＩＣに本発明における回路要素を付加するという簡易な方法で実現することが出来、利用可能性は高い。
１１，２１ 基準電圧回路
１２，２２ 誤差増幅回路
１３，２３ 三角波発振器
１４，２４ ＰＷＭコンパレータ
１５，２５ 出力バッファ回路
１６ 低電圧誤動作防止回路
２６ 第１の低電圧誤動作防止回路
２７ 第２の低電圧誤動作防止回路
１７，２８ スイッチングレギュレータ出力電圧入力端子
１８，２９ 出力端子
１２，２２ 誤差増幅回路
１３，２３ 三角波発振器
１４，２４ ＰＷＭコンパレータ
１５，２５ 出力バッファ回路
１６ 低電圧誤動作防止回路
２６ 第１の低電圧誤動作防止回路
２７ 第２の低電圧誤動作防止回路
１７，２８ スイッチングレギュレータ出力電圧入力端子
１８，２９ 出力端子
Claims (2)
- 少なくとも基準電圧回路、三角波発振器、誤差増幅回路、ＰＷＭコンパレータ回路、出力バッファ回路、及び低電圧誤動作防止回路を備えたスイッチングレギュレータ制御回路において、前記低電圧誤動作防止回路は、電源電圧が第１の電圧レベルを検出したときに前記出力バッファ回路を制御する第１の低電圧誤動作防止回路と、電源電圧が第２の電圧レベルを検出したときに前記出力バッファ回路を制御する第２の低電圧誤動作防止回路を有するスイッチングレギュレータ制御回路。
- 前記第２の電圧レベルは、前記第１の電圧レベルよりも低く、且つ前期スイッチングレギュレータ制御回路を構成するトランジスタ群の略閾値電圧よりも高いことを特徴とする請求項１記載のスイッチングレギュレータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003311093A JP2005078557A (ja) | 2003-09-03 | 2003-09-03 | スイッチングレギュレータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003311093A JP2005078557A (ja) | 2003-09-03 | 2003-09-03 | スイッチングレギュレータ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005078557A true JP2005078557A (ja) | 2005-03-24 |
Family
ID=34412742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003311093A Withdrawn JP2005078557A (ja) | 2003-09-03 | 2003-09-03 | スイッチングレギュレータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005078557A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174802B2 (en) | 2007-06-05 | 2012-05-08 | Ricoh Company, Ltd. | Switching regulator and operations control method thereof |
| US8599521B2 (en) | 2008-06-24 | 2013-12-03 | Ricoh Company, Ltd. | Switching regulator and operation control method |
| CN116827173A (zh) * | 2023-05-09 | 2023-09-29 | 肇庆晟辉电子科技有限公司 | 基于pwm控制的直流无刷电机调速电路及调速方法 |
-
2003
- 2003-09-03 JP JP2003311093A patent/JP2005078557A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174802B2 (en) | 2007-06-05 | 2012-05-08 | Ricoh Company, Ltd. | Switching regulator and operations control method thereof |
| US8599521B2 (en) | 2008-06-24 | 2013-12-03 | Ricoh Company, Ltd. | Switching regulator and operation control method |
| CN116827173A (zh) * | 2023-05-09 | 2023-09-29 | 肇庆晟辉电子科技有限公司 | 基于pwm控制的直流无刷电机调速电路及调速方法 |
| CN116827173B (zh) * | 2023-05-09 | 2024-01-30 | 肇庆晟辉电子科技有限公司 | 基于pwm控制的直流无刷电机调速电路及调速方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8913363B2 (en) | Overcurrent protection circuit and overcurrent protection method | |
| US8804382B2 (en) | Resonant controller circuit and system with reduced peak currents during soft-start | |
| JP2009289689A (ja) | リレー制御装置 | |
| WO2014123046A1 (ja) | ゲート駆動回路 | |
| JP2003224968A (ja) | スイッチング電源回路 | |
| JP4646917B2 (ja) | 電源制御システムのスタートアップ方法および回路 | |
| JP5991939B2 (ja) | 半導体デバイス駆動回路および半導体デバイス駆動装置 | |
| WO2010122870A1 (ja) | スイッチング装置及びその制御方法 | |
| US20150340951A1 (en) | Boost converter and power controling method thereof | |
| JP2008109776A (ja) | Ｄｃ／ｄｃコンバータ | |
| US20190036522A1 (en) | Drive circuit for power element | |
| JP5225741B2 (ja) | スイッチ駆動装置 | |
| JP2017042028A (ja) | 直流−直流変換装置 | |
| JP2004120901A (ja) | 昇圧電源装置 | |
| US10879885B2 (en) | Diode circuit | |
| US9007738B2 (en) | Transistor protection circuit | |
| CN110557106B (zh) | 一种开关单元关断保护电路及保护方法 | |
| JP2005078557A (ja) | スイッチングレギュレータ制御回路 | |
| US7746017B2 (en) | Fan driving system with safe driving current switching | |
| JP7294084B2 (ja) | 短絡判定装置 | |
| EP2092639B1 (en) | True current limit | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| WO2021048973A1 (ja) | 過電流保護回路及びスイッチング回路 | |
| JP4535028B2 (ja) | Ｄ級増幅器およびその過電流保護方法 | |
| JP6514175B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090821 |