KR101334634B1 - 미달 전압 록-아웃 회로 - Google Patents

미달 전압 록-아웃 회로 Download PDF

Info

Publication number
KR101334634B1
KR101334634B1 KR1020110080050A KR20110080050A KR101334634B1 KR 101334634 B1 KR101334634 B1 KR 101334634B1 KR 1020110080050 A KR1020110080050 A KR 1020110080050A KR 20110080050 A KR20110080050 A KR 20110080050A KR 101334634 B1 KR101334634 B1 KR 101334634B1
Authority
KR
South Korea
Prior art keywords
voltage
lock
circuit
comparator
time delay
Prior art date
Application number
KR1020110080050A
Other languages
English (en)
Other versions
KR20130017553A (ko
Inventor
우영진
송준호
이왕주
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020110080050A priority Critical patent/KR101334634B1/ko
Publication of KR20130017553A publication Critical patent/KR20130017553A/ko
Application granted granted Critical
Publication of KR101334634B1 publication Critical patent/KR101334634B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전력변환소자로 쓰이는 집적회로 내부에 구성된 미달전압 록-아웃 회로를 개시(introduce)한다. 상기 본 발명의 미달전압 록-아웃 회로에 따르면 입력되는 입력전원전압이 일정 수준 이하로 떨어져 록-아웃된 이후에도 일정 시간에 도달하지 않으면 록-아웃 상태에서 탈출하지 않는다.
이에 의해 록-아웃 검출되고 다시 동작하는 히스테리시스 전압 부근에서 입력 전원전압이 계속 변동하는 경우가 발생하더라도 일정 시간 동안은 록-아웃 상태를 유지할 수 있게 되는 효과가 나타난다. 또한 이러한 유지동작에 의해 여타의 다른 회로들이 재작동되어 오 동작을 일으킬 위험도 현저히 줄어드는 효과가 있다.

Description

미달 전압 록-아웃 회로{Under Voltage Lock Out Circuit}
본 발명은 전력 소자 등에서 사용되는 미달 전압 록-아웃 회로에 관한 것이다. 좀 더 상세하게는 전력변환소자 등 상대적으로 전력의 소비가 많은 집적회로 종류에 인가되는 전원전압이 일정 수준 이하로 떨어질 때, 동작을 멈출 수 있게끔 이를 알리는 회로기술에 관한 것이다.
최근 모바일 환경이나 디스플레이 환경이 급속하게 발달함에 따라서 이들에 소요되는 반도체 집적회로(IC)의 수도 급격하게 증가하게 되었다. 이들 반도체 IC에 전력을 공급하는 소자는 전력변환소자로 통칭되나 그 사용 영역이나 정확한 의미는 수치로는 한정되지는 않는다. 대개의 전력변환소자에는 전원전압이 미달될 때 전력변환소자 내부의 회로, 또는 외부의 다른 IC 들에게 전력 공급을 중지하도록 하는 기능이 추가되어 있으며 이러한 기능을 하는 회로는 미달 전압 록-아웃 (UVLO, Under Voltage Lock Out) 회로라는 명칭으로 알려져 있다.
전원전압이란 주위 온도나 소비전류 값 등에 무관하게 항상 일정하여야 하지만 실제로는 어느 정도 변동하고 있다. 그런데 이런 변화의 폭이 심해서 일정전압 이하로 내려가게 되면 이에 연결된 IC나 회로들이 오동작을 일으킬 위험이 증가한다. 그러므로 이를 방지하는 기능을 하는 미달 전압 록-아웃 회로의 역할은 점점 더 중요해지고 있다.
통상의 미달 전압 록-아웃 회로는 전압 히스테리시스(hysteresis) 특성을 가지고 있다. 예컨대 록-아웃이 활성화되는 전압이 2.8 volt로 설정되어 있다면 다시 비활성화될 때는 3.0 volt로 설정하여 양 전압차가 0.2 volt가 되는 식이다. 이러한 전압차는 결국 미달 전압 록-아웃 회로의 동작 여유(margin)가 된다. 만약 여유(margin)가 없다면 입력 전원전압이 2.8 volt 부근에 머물러 있을 경우 록-아웃이 활성화되었다가 비활성화되는 상태가 끊임없이 반복되는 극단의 경우도 생길 수도 있다.
그런데 전술한 바와 같이 최근 증가하는 소자들의 수에 대응하여 공급되는 전력도 함께 증가하였으므로 이때는 전력선 상의 기생 인덕터나 기생 저항 등에 의한 전원전압의 변동 폭이 히스테리시스 전압차를 손쉽게 넘어버리는 문제점이 자주 발생하게 되었다.
본 발명이 해결하고자 하는 기술적 과제는 히스테리시스 전압차를 가짐과 동시에, 일단 록-아웃(Lock Out) 상태로 진입하였다면 일정한 시간이 지날 때까지는 미달 전압 록-아웃 회로가 활성화되지 않도록 하는 미달 전압 록-아웃 회로를 제공하는 것에 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 미달 전압 록-아웃 회로는 입력전원전압을 분할하여 분할전압을 출력하는 전압분할부; 분할전압과 기준전압을 비교하여 기초 록-아웃 전압을 출력하는 비교기; 기초 록-아웃 전압에 의해 제어되며, 전압분할부에 연결된 스위치; 기초 록-아웃 전압이 활성화된 때로부터 일정 시간이 경과함을 점검하는 시간 지연부; 상기 점검 결과와 비교기의 출력을 논리 연산하여 최종 록-아웃 전압을 활성화시키는 논리회로부;를 구비한 것을 특징으로 한다.
본 발명에 따른 미달 전압 록-아웃 회로에 의하면 록-아웃이 결정되는 부근에서 입력전원전압이 변화하더라도 일정 시간이 지나지 않으면 록-아웃 상태를 유지하도록 하는 장점이 있다.
또한 이러한 장점에 의해 전력변환소자 내부의 다른 회로나 다른 반도체 IC 등이 함부로 재작동될 위험성이 현저히 낮아지는 추가적인 장점이 있다.
도 1은 본 발명의 제1 실시 예를 나타내는 회로도이다.
도 2는 본 발명의 회로동작을 나타내는 타이밍도이다.
도 3은 본 발명의 제2 실시 예를 나타내는 회로도이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1 실시 예에 따른 미달 전압 록-아웃 회로(100)를 나타내며 도 2는 그 동작 타이밍도를 나타낸다.
도 1 및 도 2를 참조하면, 본 발명의 제1실시 예에 따른 미달 전압 록-아웃 회로(100)는, 전압분할부(110), 제1 비교기(120), 제1 스위치(130), 시간 지연부(140) 및 논리회로부(150)를 포함한다. 미달 전압 록-아웃 회로(100)는 전력변환소자(200) 내부회로의 구성 가운데 하나로 사용될 수 있다.
전압분할부(110)는 미달 전압 록-아웃 회로(100)로 입력되는 입력전원전압(Vin)을 적절하게 분할하여 분할전압(Vdiv)을 생성한 후, 제1 비교기(120)의 제1입력단자(-)로 전달한다.
전압분할부(110)는 편의상 수동소자인 저항 R1, R2 및 R3로 표시되어 있지만 이에 국한되지는 않는다. 예를 들어 트랜지스터나 다이오드 같은 능동소자를 사용하여도 되고, 수동소자와 능동소자의 조합으로 구성하여도 되며, 이는 회로 설계자의 의도에 따라 적절히 선택적으로 변형할 수 있다.
저항의 재질은 반도체 제조과정에서 흔히 쓰이는 폴리실리콘 박막이나 확산저항일 수 있고, 이때 저항값은 재질의 폭(width)과 길이(length)의 비율(W/L)로 조절 가능하다. 트랜지스터나 다이오드를 저항으로 사용할 경우에는 채널의 폭과 길이의 비율 및 게이트에 가해지는 전압에 따라 저항값이 조절 가능하다.
제1 비교기(120)는 제1입력단자(-)에 분할전압(Vdiv)이 입력되고, 제2입력단자(+)에 기준전압(Vref)이 연결된다. 즉, 제1 비교기(120)의 기능은 상기 분할전압(Vdiv)과 기준전압(Vref)을 비교하여 그 결과를 기초 록-아웃 전압(Vuvs)으로 출력하는 것이다. 이때, 입력전원전압(Vin)으로부터 분할된 분할전압(Vdiv)이 기준전압(Vref)보다 낮아지면 입력전원전압(Vin)의 레벨이 낮아진 것이므로 제1 비교기(120)의 출력은 로직'하이'로 활성화된다. 즉, 제1 비교기(120)는 동작상 '액티브 하이(active high)'인 논리상태를 갖는다.
제1 스위치(130)는 제1 비교기(120)의 출력인 기초 록-아웃 전압(Vuvs)이 '하이'로 활성화 될 경우 '온' 상태로 바뀐다. 이에 의해 전압분할부(110)에서는 제1 스위치(130)를 통해 그라운드에 연결되는 전류경로가 부가된다. 전류경로가 부가되기 이전의 분할전압(Vdiv)과 부가된 직후의 분할전압(Vdiv)은 달라진다. 이에 관해서는 구체적인 수치를 가지고서 예들 들어 설명하면 보다 이해가 쉬울 것이다. 상술하여 설명할 이러한 수치는 본 발명의 기술적인 사상을 설명하기 위한 것일 뿐이므로 이에 의해 본 발명의 권리범위를 제한되지는 않는다.
예를 들어, 기준전압(Vref)이 2V이고, R1, R2 및 R3가 모두 1kΩ이라 가정한다. 초기상태로, 입력전원전압(Vin)이 충분히 높아 제1 비교기(120)의 출력은 '로우', 제1 스위치(130)도 '오프'인 상태이다. 이때의 분할전압(Vdiv)은 R1, R2, R3 모두에 의해 2/3Vin이다. 입력전원전압(Vin)이 점차 작아져서 마침내 3V 아래로 떨어지고 덩달아서 분할전압(Vdiv)도 2V에 아래로 떨어지면, 제1 비교기(120)는 상태를 바꾸어 '하이'를 출력하는 활성화 상태가 된다. 이에 의해 제1 스위치(130)은 '온'되어 전류경로가 부가된다. 부가된 전류경로에 의해 분할전압(Vdiv) 1/2Vin로 바뀌고 그 값은 입력전원전압(Vin)의 1/2인 1.5V가 된다. 즉, 입력전원전압(Vin)이 3V로 작아지는 순간 제1 스위치(130)가 '온'되는 영향으로 분할전압(Vdiv)이 2V에서 1.5V로 바뀌는 것이다.
어떤 원인으로 인해 입력전원전압(Vin)이 4V까지 증가하더라도 제1 비교기(120)의 상태는 '하이'로 유지되고, 4V를 넘어서는 경우에만 제1 비교기의 상태가 '로우'로 변경된다. 왜냐하면 분할전압(Vdiv)은 1/2Vin 인 것이므로 입력전원전압(Vin)이 4V를 넘어서야만 비로소 분할전압(Vdiv)도 기준전압인 2V를 넘게 되기 때문이다. 이때 제1 스위치(130)는 '오프'되므로 분할전압(Vdiv)은 다시 2/3Vin로 환원된다.
이를 요약하면, 입력전원전압(Vin)이 가지는 히스테리시스 전압차 (Vin_H - Vin_L)는 (4V - 3V = 1V)가 되는 것이다. 추가로, 2/3Vin을 유지하는 분할전압은 제1 분할전압(Vdiv_H), 1/2Vin을 유지하는 분할전압을 제2 분할전압(Vdiv_L)으로 정의할 수 있다. 또한 추가로 기준전압(Vref), 저항 R1, 저항 R2 및 저항 R3의 값을 미리 결정해 놓으면 히스테리시스 전압차 (Vin_H - Vin_L), 제1 분할전압(Vdiv_H) 및 제2 분할전압(Vdiv_L)가 자동적으로 고정값으로 결정됨을 알 수 있다.
시간 지연부(140)는 제1 비교기(120)의 출력신호에 따라 제어된다. 본 발명의 제1 실시 예에서는 시간 지연부(140)를 카운터(141)를 포함하여 구성하였지만 본 발명의 기술적인 사상은 카운터 회로에 국한되지는 않음은 추후 본 발명의 다른 실시 예를 들어 설명할 것이다.
도 1에서 카운터(141)의 인에이블 단자는 'EN', 동작을 리셋(reset)하는 단자는 'Rstb'로 표기되었다. 다시 위에서 예로 든 수치를 가지고서 카운터(140)의 동작을 설명한다. 입력전원전압(Vin)이 낮은 히스테리시스 전압(Vin_L)값인 3V 아래로 떨어지면 제1 비교기(120)의 출력이 '하이'로 활성화되고 카운터(140)는 리셋되어 계수를 준비한다. 입력전원전압(Vin)이 높은 히스테리시스 전압(Vin_H)인 4V 이상으로 올라가게 되면 제1 비교기(120)의 출력이 도로 '로우'가 되고 비로소 카운터(141)가 인에이블(enable)되어 계수를 시작한다. 이를 일컬어 우리는'이벤트(Event)'가 발생되었다고 정의한다. 즉, 본 발명의 주된 목적을 달성하기 위하여 높은 히스테리시스 전압(Vin_H)인 4V 이상으로 입력전원전압(Vin)이 유지하는 순간이 얼마동안인지 점검하는 것이다.
계수 결과, 카운터(141) 내에 미리 설정된 값에 도달하면 카운터(141)의 출력이 이를 알리는데 이는 '플래그(Flag)'가 발생되었다고 정의될 수 있다. 만약 계수 결과, 미리 설정된 값에 도달 하기 이전에 입력전원전압(Vin)이 다시 낮은 히스테리시스 전압(Vin_L)인 3V 보다 작아지는 상태(도 2의 'A' 구간의 끝부분)가 발생하여 계수를 멈춘다면, 플래그(Flag)는 발생되지 않는다. 즉, 입력전원전압(Vin)이 일시적으로만 높아진 것으로 판단한다. 결과적으로 전압 히스테리시스 방식만을 사용하는 기술에서는 도 2에서 'A'로 표시된 구간에서는 미달 전압 록-아웃 회로가 비활성화될 것이지만 본 발명에서는 활성화 상태를 유지하여 계속 록-아웃 상태로 남아 있다.
본 발명의 명세서 전반에 걸쳐 미달 전압의 비활성화 또는 미달 전압 록-아웃 회로의 비활성화란 입력전원전압(Vin)이 아직 충분한 값을 유지함을 의미한다. 당연하지만, 미달 전압의 활성화 또는 미달 전압 록-아웃 회로의 활성화란 입력전원전압(Vin)이 일정 이하로 떨어져 여타의 다른 회로들이 오동작을 일으키지 않도록 정지시킴을 의미한다.
만약 계수 결과, 미리 설정된 값에 도달한 후에 입력전원전압(Vin)이 낮은 히스테리시스 전압(Vin_L)인 3V 보다 작아지는 상태(도 2의 B)가 발생하면, 플래그(Flag)가 발생한다.
여기서 카운터(141) 내에 미리 설정된 값이란 회로 설계자가 카운터 내부 회로를 어떻게 설계되었는지에 따라 미리 결정된 계수값을 의미한다. 예를 들어 이 값이 '10'이라면 카운터 클럭(CLK)의 주기가 10번 반복되었음을 알리는 것이다. 그러므로 당연한 결과이지만 클럭의 주기가 1 마이크로초(micro second)라면 미리 결정된 계수값 '10'은 10 마이크로초가 된다.
반도체 IC 내부의 회로는 대략적으로 나노초(nano second) 단위로 동작한다. 그러나 전원전압의 변화는 이러한 속도보다는 훨씬 둔감하여 마이크로초(micro second) 단위로 변화한다. 결과적으로 미리 설정된 계수 값은 전원전압의 변화 시간인 마이크로초 단위에 대응하는 것이 바람직하다. 이 같은 최근의 추세에 따라 기초 록-아웃 전압이 활성화된 때로부터 플래그(Flag)가 발생할 때까지의 시간(도 2의 B)은 대략 백 마이크로초(micro second) 내지 백 밀리초(mili second)사이이면 적당하다.
논리회로부(150)는 제1 비교기(120)의 출력전압인 기초 록-아웃 전압(Vuvs)이 활성화되면 이와 동시에 활성화된 최종 록-아웃 전압(Vuvlo)을 활성화한다. 도1에서는 논리회로부(150)을 편의상 SR형의 래치로 표시하였을 뿐, 본 발명의 시간 지연 특징을 구현할 수 있는 것이면 어떤 회로이던지 무방하다.
상술하여 설명한 바와 같이 본 발명의 미달 전압 록-아웃 회로(100)가 전력변환소자(200)의 내부회로의 구성 가운데 하나일 경우에, 전력변환소자(200)의 내부에는 다른 회로에 연결되는 핀도 있을 수 있다. 이들 핀 가운데 하나를 대표적으로 도 1에서 'PIN 1'으로 표기하여 나타내었다. 또한 대개의 공급전원전압(Vsupply)이 각 소자에 연결되기까지는 긴 신호경로를 거치게 되므로 이 경로 상에 존재하는 기생성분을 Ls1, Rs1, Ls2, Rs2로 각각 표기하였다. 특히 입력 전원전압이 이들 경로의 기생성분을 지나 본 발명의 미달 전압 록-아웃 회로(100)에 인접하여 연결되었을 경우 이 전압을 입력전원전압(Vin)으로 표기하였음을 유의하여야 한다.
도 2에서는 최종 록-아웃 전압(Vuvlo) 활성화되는 상태를 로직(logic) '하이(high)'인 경우를 도시한 것이다. 최종 록-아웃 전압(Vuvlo)의 활성화란 입력된 전원전압(Vin)이 일정 수준에 미달되었음을 검출하여 나타내고 있음을 말한다. 이 검출에 의해 같은 입력전원전압(Vin)을 사용하고 있는 미도시된 다른 회로들이 재작동되는 것을 막는다. 결과적으로는 미달 상태의 입력전원전압(Vin)에 의해 회로들이 불완전한 동작을 할 위험을 미연에 방지할 수 있다.
논리회로부(150)가 활성화된 최종 록-아웃 전압에서 탈출하여 비활성화 상태로 바뀌는 것은 기초 록-아웃 전압(Vuvs) 및 카운터(141) 출력, 이 두 가지에 의존한다. 일단 기초 록-아웃 전압(Vuvs)이 활성화된 상태에 진입하면 논리회로부(150)는 상술하여 설명하였듯이 카운터(141)의 출력에서 플래그(Flag)가 발생될 경우, 즉 미리 결정된 계수값에 해당하는 시간이 지나야만 비로소 최종 록-아웃 전압(Vuvlo)을 비활성화시키게 되어 여타의 다른 회로들이 다시 정상적으로 동작할 수 있게끔 한다.
이상, 본 발명의 제1 실시 예에 따른 회로 동작상 특징은, 종래의 전압 히스테리시스 방식에다 카운터 회로를 이용하여 미달전압의 지속시간을 점검하는 이른 바 '시간 지연'를 창안하여 부가한 것으로 요약된다.
도3은 본 발명의 제2 실시 예를 나타내는 도면이다. 본 발명의 기술적 사상을 구현하기 위한 제2 실시 예의 특징은 제1 실시 예의 카운터(141) 대신 커패시터의 충방전 특성을 이용하여 시간 지연 방법을 구현한 것이다. 제2 실시 예의 시간 지연부(240)는 커패시터(CDLY), 전류원(IDLY), 제2 스위치(241), 제2 비교기(242)를 포함한다.
도 3에서는 시간 지연부(240)를 제외한 나머지 구성요소인 전압분할부(110), 제1 비교기(120), 제1 스위치(130), 및 논리회로부(150)의 회로 동작은 제1 실시 예에서와 동일하므로 상세한 설명은 생략한다.
입력전원전압(Vin)이 충분히 커서 분할전압(Vdiv) 역시 기준전압(Vref) 클때는 기초 록-아웃 전압(Vuvs)은 '로우(Low)'로 비활성화 상태에 머물러 있다. 이때는 제1 스위치(130) 및 제2 스위치(241)가 모두 '오프'상태를 유지하고 있고 커패시터(CDLY)는 전류원(IDLY)에 의해 충분히 충전되어 있다. 커패시터 양단의 전압은 기준전압(Vref)보다 크므로 제2 비교기(242)의 출력은 '하이'가 되고 이는 논리회로부(150)로 하여금 최종 록-아웃 전압(Vuvlo) 역시 '로우(Low)'인 비활성화 상태에 머물러 있게 한다.
여기서 제2 비교기(242)에 연결된 기준전압(Vref)은 편의상 제1 비교기(120)와 공통된 전압으로 설정하였을 뿐, 때에 따라서는 서로 다른 전압이어도 무방하다.
입력전원전압(Vin)으로부터 분할된 분할전압(Vdiv)이 기준전압(Vref)보다 낮아지면 입력전원전압(Vin)의 레벨이 낮아진 것이므로 제1 비교기(120)의 출력은 로직'하이'로 활성화되고, 이때 제1 스위치(130) 및 제2 스위치(241)은 공히 '온' 상태로 바뀐다. .
제1 스위치의 전압 히스테리시스 동작 특성은 본 발명의 제1 실시 예에서의 경우와 동일하므로 재차 설명하지는 않는다.
제2 스위치(241)가 '온'되는 순간, 커패시터(CDLY)는 제2 스위치(242)를 통해 방전을 시작하고 일정시간이 지나 커패시터 양단의 전압이 기준전압(Vref)보다 작아지면, 제2 비교기(242)는 '로우'로 상태를 바꾼다. 이에 의해 논리회로부(150)은 기초 록-아웃 전압(Vuvs)가 '하이'로 활성화된 후에도 방전시간이 지나야만 최종 록-아웃 전압(Vuvlo)이 비로소 '하이'로 활성화된다.
방전시간은 커패시터의 값과 제2 스위치(241)의 크기가 결정하므로 회로 설계자들은 이들의 변경을 통해 방전시간을 얼마든지 조절할 수 있다. 심지어, 커패시터를 크기를 프로그래머블하게 설계한다거나, 제2 스위치(241)의 크기를 프로그래머블하게 할 수도 있다. 즉, 방전시간은 R과 C의 시간정수(time constant)가 결정하므로 커패시터(CDLY) 및 제2 스위치(241)를 포함한 방전경로의 등가저항의 곱에 비례하므로 모든 회로가 완성된 이후에라도 회로설계자들이 적절한 개입을 통해 상술한 바와 같이 방전시간을 조절할 수 있게 된다.
본 발명의 제2 실시 예를 설명함에 있어서도 도 2의 타이밍도가 유용하게 이용된다. 제1 실시 예에 있어서는 카운터(141)의 동작 시간에 의해 '플래그'가 발생되었는지를 점검하는 반면, 제2 실시 예에 있어서는 커패시터의 방전 시간에 의해 '플래그'가 발생되었는지를 알 수 있다.
이상, 본 발명의 제2 실시 예에 따른 회로 동작상 특징은, 종래의 전압 히스테리시스 방식에다 커패시터의 충방전 특성을 이용하여 미달전압의 지속시간을 점검하는 이른 바 '시간 지연'을 창안하여 부가한 것으로 요약된다.
제1 실시 예의 시간 지연부(140)이나 제2 실시 예의 시간 지연부(240) 대신 인버터 등을 이용한 지연을 이용하여도 미달전압의 지속시간을 점검하는 제3 실시 예의'시간 지연'을 만들어 낼 수도 있다. 인버터의 입력신호와 출력신호간에는 일정한 시간의 지연이 존재하므로 이 지연을 이용하는 것이다. 제 3 실시 예의 회로는 회로의 설계자라면 누구나 간단히 꾸밀 수 있으므로 구태여 도시하지 않는다. 또한 본 발명의 제3 실시 예의 핵심적인 특징은 이 회로를 이용하여 기초 록-아웃 전압(Vuvs)와 최종 록-아웃 전압(Vuvlo)간의 적절한 '시간 지연'을 만들어 낸다는 것에 있음을 유의할 필요가 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
100: 미달 전압 록-아웃 회로 110: 전압분할부
120: 제1 비교기 130: 제1 스위치
140, 240: 시간 지연부 141 : 카운터
150: 논리회로부 241 : 제2 스위치
242 : 제2 비교기 200: 전력변환소자
Ls1, Ls2, Rs1, Rs2: 기생소자 Vin: 입력전원전압
Vref: 기준전압 Vdiv_H: 제1분할전압
Vdiv_L: 제2분할전압 Vuvs: 기초 록-아웃 전압
Vuvlo: 최종 록-아웃 전압
Event: 기초 록-아웃 전압의 활성화 Flag:일정 시간의 도달의 알림

Claims (12)

  1. 입력전원전압을 분할하여 분할전압을 출력하는 전압분할부;
    상기 분할전압과 기준전압을 비교하여 기초 록-아웃 전압을 출력하는 비교기;
    상기 기초 록-아웃 전압에 의해 제어되며, 상기 전압분할부에 연결된 스위치;
    상기 기초 록-아웃 전압이 활성화된 때로부터 일정 시간이 경과함을 점검하는 시간 지연부; 및
    상기 점검 결과와 상기 비교기의 출력을 논리 연산하여 최종 록-아웃 전압을 활성화시키는 논리회로부;를 구비한 것을 특징으로 하는 미달 전압 록-아웃 회로.
  2. 제 1항에 있어서, 상기 기초 록-아웃 전압은
    상기 분할전압이 상기 기준전압보다 작으면 활성화되는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  3. 삭제
  4. 제 1항에 있어서, 상기 시간 지연부는,
    카운터를 포함하는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  5. 제 1항에 있어서, 상기 스위치는
    상기 비교기와 피드백 경로를 이루는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  6. 제 1항에 있어서, 상기 논리회로부는
    시퀀셜 논리회로를 포함하고 있는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  7. 제 4항에 있어서, 상기 카운터는
    상기 기초 록-아웃 전압의 활성화 시간을 계수하여 이를 미리 설정된 값과 비교하고,
    상기 기초 록-아웃 전압의 활성화 시간이 상기 미리 설정된 값보다 작은 경우 리셋되고,
    상기 기초 록-아웃 전압의 활성화 시간이 상기 미리 설정된 값보다 큰 경우 출력신호를 생성하여 상기 논리회로부에 전달함으로써 시간 지연이 나타나는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  8. 제 1항에 있어서, 상기 시간 지연부는,
    충전 동작 또는 방전 동작을 하는 커패시터를 포함하는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  9. 제 1항에 있어서, 상기 시간 지연부는,
    복수 개의 시간 지연 인버터를 포함하는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  10. 제 1항에 있어서,
    상기 전압분할부에 의해 상기 비교기의 스위칭 상태가 변경되는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  11. 제 1항에 있어서,
    상기 전압분할부와 상기 비교기에 의해 전압 히스테리시스가 결정되는 것을 특징으로 하는 미달 전압 록-아웃 회로.
  12. 제 1항에 있어서, 상기 스위치는
    상기 기초 록-아웃 전압에 의해 제어되며, 상기 전압분할부에 연결되어 상기 비교기에 전압 히스테리시스를 제공하는 것을 특징으로 하는 미달 전압 록-아웃 회로.
KR1020110080050A 2011-08-11 2011-08-11 미달 전압 록-아웃 회로 KR101334634B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110080050A KR101334634B1 (ko) 2011-08-11 2011-08-11 미달 전압 록-아웃 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080050A KR101334634B1 (ko) 2011-08-11 2011-08-11 미달 전압 록-아웃 회로

Publications (2)

Publication Number Publication Date
KR20130017553A KR20130017553A (ko) 2013-02-20
KR101334634B1 true KR101334634B1 (ko) 2013-11-29

Family

ID=47896698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080050A KR101334634B1 (ko) 2011-08-11 2011-08-11 미달 전압 록-아웃 회로

Country Status (1)

Country Link
KR (1) KR101334634B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522230B2 (en) 2017-07-25 2019-12-31 Samsung Electronics Co., Ltd. Nonvolatile memory device having a recovery operation conditioned on an operation mode, operation method thereof, and storage device including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588695B1 (ko) 2013-10-31 2016-01-28 주식회사 솔루엠 발광 다이오드 구동 장치
KR20150070792A (ko) 2013-12-17 2015-06-25 삼성전기주식회사 발광 다이오드 구동 장치 및 발광 다이오드 조명 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025675U (ko) * 1994-12-15 1996-07-22 언더 전압 록 아웃 회로
KR20000076963A (ko) * 1999-03-26 2000-12-26 전주범 전압 조정을 위한 역률 보정 제어기와 전원 장치 제어기작동 방법
JP2004022947A (ja) * 2002-06-19 2004-01-22 Tamura Seisakusho Co Ltd Ｕｖｌｏの移行調整装置
KR20090029266A (ko) * 2007-06-05 2009-03-20 가부시키가이샤 리코 스위칭 레귤레이터 및 그 동작 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960025675U (ko) * 1994-12-15 1996-07-22 언더 전압 록 아웃 회로
KR20000076963A (ko) * 1999-03-26 2000-12-26 전주범 전압 조정을 위한 역률 보정 제어기와 전원 장치 제어기작동 방법
JP2004022947A (ja) * 2002-06-19 2004-01-22 Tamura Seisakusho Co Ltd Ｕｖｌｏの移行調整装置
KR20090029266A (ko) * 2007-06-05 2009-03-20 가부시키가이샤 리코 스위칭 레귤레이터 및 그 동작 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522230B2 (en) 2017-07-25 2019-12-31 Samsung Electronics Co., Ltd. Nonvolatile memory device having a recovery operation conditioned on an operation mode, operation method thereof, and storage device including the same

Also Published As

Publication number Publication date
KR20130017553A (ko) 2013-02-20

Similar Documents

Publication Publication Date Title
CN104701311B (zh) 静电保护电路以及半导体集成电路装置
KR100817053B1 (ko) 과전압 검출 로직 및 딜레이 회로를 칩 내부에 구비하는과전압 방지 제어 회로 및 과전압 방지 제어 방법
US7876144B2 (en) Start-up circuit and start-up method
US9240679B2 (en) Adaptive overvoltage protection circuit and method, and power system including the same
CN103022996A (zh) 静电放电保护电路和静电放电保护方法
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
KR20130014372A (ko) 회로 구성 요소에 대한 전압 스트레스를 제한하는 중간 전압 공급부를 갖는 정전 방전 보호 소자
EP3605844B1 (en) Fast over voltage and surge detection for high speed and load switches
US9627962B2 (en) Fast blocking switch
KR101334634B1 (ko) 미달 전압 록-아웃 회로
CN103678012A (zh) 半导体器件
US10348113B2 (en) Power supply circuit with reset function and electronic apparatus having the same
JP4937078B2 (ja) 定電圧電源回路
EP3154199A1 (en) A new power-on reset circuit
US20090267659A1 (en) Power-on reset circuit and electronic device using the same
US20140300593A1 (en) Power-on reset circuit and display device using power-on reset circuit
US9000624B2 (en) Power-good signal generator and controller with power sequencing free
CN216052961U (zh) 一种掉电时序控制电路
US8797092B2 (en) Discharge circuit for voltage multipliers
US10908665B2 (en) Maintaining proper voltage sequence during sudden power loss
US10886774B2 (en) Method and apparatus to switch power supply for low current standby operation
US9042066B2 (en) Output stage with short-circuit protection
EP3479481A1 (en) Latch-based power-on checker
CN219535888U (zh) 放电保护装置
KR102627169B1 (ko) 전류 제한 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 5