KR102627169B1 - 전류 제한 회로 - Google Patents
전류 제한 회로 Download PDFInfo
- Publication number
- KR102627169B1 KR102627169B1 KR1020217027624A KR20217027624A KR102627169B1 KR 102627169 B1 KR102627169 B1 KR 102627169B1 KR 1020217027624 A KR1020217027624 A KR 1020217027624A KR 20217027624 A KR20217027624 A KR 20217027624A KR 102627169 B1 KR102627169 B1 KR 102627169B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- voltage
- electrically connected
- unit
- transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 48
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
- H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
본 출원은 전류 제한 회로를 개시한다. 전류 제한 회로는 제1 전압단; 제2 전압단; 입력단과 출력단이 제1 전압단과 제2 전압단이 형성하는 선로 상에 직렬 연결되는 제1 트랜지스터; 및 제1 트랜지스터의 제어단에 전기적으로 연결되고, 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 제1 트랜지스터의 상태를 제어함으로써, 전류 제한 회로의 전류 제한값이 조절 가능하도록 하는 전류 제한 모듈을 포함한다.
Description
본 출원은 디스플레이 기술분야에 관한 것으로, 구체적으로 전류 제한 회로에 관한 것이다.
디스플레이 패널 업종에서, 기존의 전원 관리 통합 칩은 AVDD 전압의 작동 과정에서 전류 제한 동작을 진행하게 되고, 그 목적은 격리형 트랜지스터를 천천히 개방하며, AVDD 전압을 완만하게 구축하고, 너무 과전류가 나타나 루프 중의 다른 전자 소자에 손상주는 것을 방지한다.
그러나, 기존 디자인의 단점은 AVDD의 전류 제한값이 고정 불변하다는 것이다. 이 전류 제한값이 너무 작으면, 전원 관리 통합 칩이 과부하 부팅되는 경우, 전류가 제한받음으로 인해, 전압이 소정 시간 내에 구축될 수 없으며, 부팅에 실패하게 된다. 이 전류 제한값이 너무 커도, 전원 관리 통합 칩이 후단에서 부하에 단락이 발생할 때, 긴 시간의 과전류로 인해 소자가 손상되게 되며, 예컨대, 소스 드라이버가 손상되어 화재가 발생하게 된다.
본 출원은 전류 제한 회로를 제공하고, 전류 제한 회로의 전류 제한값을 조절 가능하도록 하며, 이로써 전원 관리 통합 칩의 과부하 부팅이 실패하는 것을 방지하고, 전원 관리 통합 칩의 단락 부팅 손상을 방지할 수 있다.
제1 측면에 있어서, 본 출원은 전류 제한 회로를 제공하고, 이는,
제1 전압단;
제2 전압단;
입력단과 출력단이 상기 제1 전압단과 상기 제2 전압단이 형성하는 선로 상에 직렬 연결(串接)되는 제1 트랜지스터; 및
상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 상기 제1 트랜지스터의 상태를 제어함으로써, 상기 전류 제한 회로의 전류 제한값이 조절 가능하도록 하는 전류 제한 모듈을 포함한다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 전류 제한 모듈은 승압 유닛, 가변 전압 유닛, 제1 비교 유닛 및 정전류 유닛을 포함하고, 상기 승압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 승압 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 가변 전압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압 유닛의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결되고, 상기 제1 비교 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제1 비교 유닛의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결되고, 상기 정전류 유닛의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되며, 여기서,
상기 승압 유닛은 상기 승압 유닛의 제2단의 전압이 상기 승압 유닛의 제1단의 전압보다 크도록 하기 위한 것이고, 상기 가변 전압 유닛은 가변 전압을 출력하기 위한 것이며, 상기 제1 비교 유닛은 상기 제1 비교 유닛의 제1단의 전압 및 상기 제1 비교 유닛의 제2단의 전압에 기반하여, 상기 제1 비교 유닛의 제3단에서 정전류 유닛 제어 신호를 출력하기 위한 것이고, 상기 정전류 유닛은 상기 정전류 유닛 제어 신호의 제어하에 정전류를 출력하기 위한 것이다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 승압 유닛은 인덕턴스, 제2 트랜지스터 및 다이오드를 포함하고,
상기 인덕턴스의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 인덕턴스의 제2단, 상기 제2 트랜지스터의 제1단은 상기 다이오드의 제1단에 전기적으로 연결되고, 상기 다이오드의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제2 트랜지스터의 제2단은 접지단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 전류 제한 회로의 전류 제한값은 하기 공식에 따라 획득될 수 있는 바,
I=（V1-V2）/R, 여기서, I는 상기 전류 제한 회로의 전류 제한값이고, V1은 상기 가변 전압원이 설정한 전압값이며, V2는 상기 다이오드의 압력 강하값이고, R는 상기 인덕턴스의 임피던스값이다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 가변 전압 유닛은 하나의 가변 전압원을 포함하고, 상기 가변 전압원의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압원의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 제1 비교 유닛은 제1 비교기를 포함하고, 상기 제1 비교기의 제1단은 상기 가변 전압 유닛의 제2단에 전기적으로 연결되며, 상기 제1 비교기의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제1 비교기의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 정전류 유닛은 하나의 정전류원을 포함하고, 상기 정전류원의 제1단은 상기 제1 비교 유닛의 제3단에 전기적으로 연결되며, 상기 정전류원의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 정전류원의 제3단은 접지단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 전류 제한 모듈은 타이밍 유닛 및 제2 비교 유닛을 더 포함하고,
상기 타이밍 유닛은 상기 제2 비교 유닛의 제1단에 전기적으로 연결되며, 상기 제2 비교 유닛의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교 유닛의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교 유닛의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고,
상기 타이밍 유닛은 기설정 시간 간격으로 비교 유닛 제어 신호를 출력하기 위한 것이며, 상기 제2 비교 유닛은 상기 비교 유닛 제어 신호의 제어하에, 상기 제2 비교 유닛의 제2단의 전압 및 상기 제2 비교 유닛의 제3단의 전압에 기반하여, 상기 제2 비교 유닛의 제4단에서 제1 트랜지스터 제어 신호를 상기 제1 트랜지스터의 제어단으로 출력하기 위한 것이다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 타이밍 유닛은 타이머를 포함하고, 상기 타이머는 상기 제2 비교 유닛의 제1단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 제2 비교 유닛은 제2 비교기를 포함하고, 상기 제2 비교기의 제1단은 상기 타이밍 유닛에 전기적으로 연결되며, 상기 제2 비교기의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교기의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교기의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 고정 전압 신호의 전압은 0.85배의 제1 전압단의 전압값과 0.9배의 제1 전압단의 전압 사이에 개재한다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 전류 제한 회로는 제1 커패시터, 제2 커패시터, 제3 커패시터 및 저항을 더 포함하고,
상기 제1 커패시터의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 제2 커패시터의 제1단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제3 커패시터의 일단 및 상기 저항의 제1단은 상기 제2 전압단에 전기적으로 연결되며, 상기 제1 커패시터의 제2단, 상기 제2 커패시터의 제2단, 상기 제3 커패시터의 제2단 및 상기 저항의 제2단은 접지단에 전기적으로 연결된다.
제2 측면에 있어서, 본 출원은 전류 제한 회로를 더 제공하고, 이는,
제1 전압단;
제2 전압단;
입력단과 출력단이 상기 제1 전압단과 상기 제2 전압단이 형성하는 선로 상에 직렬 연결되는 제1 트랜지스터; 및
상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 상기 제1 트랜지스터의 상태를 제어함으로써, 상기 전류 제한 회로의 전류 제한값이 조절 가능하도록 하는 전류 제한 모듈을 포함하고,
상기 전류 제한 모듈은 승압 유닛, 가변 전압 유닛, 제1 비교 유닛 및 정전류 유닛을 포함하고,
상기 승압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 승압 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 가변 전압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압 유닛의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결되고, 상기 제1 비교 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제1 비교 유닛의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결되고, 상기 정전류 유닛의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되며, 여기서,
상기 승압 유닛은 상기 승압 유닛의 제2단의 전압이 상기 승압 유닛의 제1단의 전압보다 크도록 하기 위한 것이고, 상기 가변 전압 유닛은 가변 전압을 출력하기 위한 것이며, 상기 제1 비교 유닛은 상기 제1 비교 유닛의 제1단의 전압 및 상기 제1 비교 유닛의 제2단의 전압에 기반하여, 상기 제1 비교 유닛의 제3단에서 정전류 유닛 제어 신호를 출력하기 위한 것이고, 상기 정전류 유닛은 상기 정전류 유닛 제어 신호의 제어하에 정전류를 출력하기 위한 것이며,
상기 전류 제한 회로는 제1 커패시터, 제2 커패시터, 제3 커패시터 및 저항을 더 포함하고,
상기 제1 커패시터의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 제2 커패시터의 제1단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제3 커패시터의 일단 및 상기 저항의 제1단은 상기 제2 전압단에 전기적으로 연결되며, 상기 제1 커패시터의 제2단, 상기 제2 커패시터의 제2단, 상기 제3 커패시터의 제2단 및 상기 저항의 제2단은 접지단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 승압 유닛은 인덕턴스, 제2 트랜지스터 및 다이오드를 포함하고,
상기 인덕턴스의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 인덕턴스의 제2단, 상기 제2 트랜지스터의 제1단은 상기 다이오드의 제1단에 전기적으로 연결되고, 상기 다이오드의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제2 트랜지스터의 제2단은 상기 접지단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 전류 제한 회로의 전류 제한값은 하기 공식에 따라 획득될 수 있는 바,
I=（V1-V2）/R, 여기서, I는 상기 전류 제한 회로의 전류 제한값이고, V1은 상기 가변 전압원이 설정한 전압값이며, V2는 상기 다이오드의 압력 강하값이고, R는 상기 인덕턴스의 임피던스값이다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 가변 전압 유닛은 하나의 가변 전압원을 포함하고, 상기 가변 전압원의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압원의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 제1 비교 유닛은 제1 비교기를 포함하고, 상기 제1 비교기의 제1단은 상기 가변 전압 유닛의 제2단에 전기적으로 연결되며, 상기 제1 비교기의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제1 비교기의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 정전류 유닛은 하나의 정전류원을 포함하고, 상기 정전류원의 제1단은 상기 제1 비교 유닛의 제3단에 전기적으로 연결되며, 상기 정전류원의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 정전류원의 제3단은 접지단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 전류 제한 모듈은 타이밍 유닛 및 제2 비교 유닛을 더 포함하고,
상기 타이밍 유닛은 상기 제2 비교 유닛의 제1단에 전기적으로 연결되며, 상기 제2 비교 유닛의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교 유닛의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교 유닛의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고,
상기 타이밍 유닛은 기설정 시간 간격으로 비교 유닛 제어 신호를 출력하기 위한 것이며, 상기 제2 비교 유닛은 상기 비교 유닛 제어 신호의 제어하에, 상기 제2 비교 유닛의 제2단의 전압 및 상기 제2 비교 유닛의 제3단의 전압에 기반하여, 상기 제2 비교 유닛의 제4단에서 제1 트랜지스터 제어 신호를 상기 제1 트랜지스터의 제어단으로 출력하기 위한 것이다.
본 출원이 제공하는 전류 제한 회로에 있어서, 상기 타이밍 유닛은 타이머를 포함하고, 상기 타이머는 상기 제2 비교 유닛의 제1단에 전기적으로 연결되며,
상기 제2 비교 유닛은 제2 비교기를 포함하고, 상기 제2 비교기의 제1단은 상기 타이밍 유닛에 전기적으로 연결되며, 상기 제2 비교기의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교기의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교기의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결된다.
본 출원이 제공하는 전류 제한 회로는, 전류 제한 모듈을 통해 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 제1 트랜지스터의 상태를 제어함으로써, 전류 제한 회로의 전류 제한값이 조절 가능하도록 하며, 이로써 전원 관리 통합 칩의 과부하 부팅이 실패하는 것을 방지하고, 전원 관리 통합 칩의 단락 부팅 손상을 방지할 수 있다.
본 출원의 실시예에서의 기술적 해결수단을 더 명확하게 설명하기 위해, 이하 실시예를 설명함에 있어서 필요한 도면들을 간략히 소개할 것이며, 하기의 설명에서 도면은 본 출원의 일부 실시예일 뿐임은 자명한 것이다. 당업자는 진보성 노동없이 이러한 도면에 따라 다른 도면을 얻을 수 있다.
도1은 본 출원 실시예에 의해 제공되는 전류 제한 회로의 구조 모식도이다.
도2는 본 출원 실시예에 의해 제공되는 전류 제한 회로의 다른 구조 모식도이다.
도3은 본 출원 실시예에 의해 제공되는 전류 제한 회로의 또 다른 구조 모식도이다.
도4는 본 출원 실시예에 의해 제공되는 전류 제한 회로의 회로 모식도이다.
도5는 승압 유닛 충전 과정의 원리 모식도이다.
도6은 승압 유닛 방전 과정의 원리 모식도이다.
도1은 본 출원 실시예에 의해 제공되는 전류 제한 회로의 구조 모식도이다.
도2는 본 출원 실시예에 의해 제공되는 전류 제한 회로의 다른 구조 모식도이다.
도3은 본 출원 실시예에 의해 제공되는 전류 제한 회로의 또 다른 구조 모식도이다.
도4는 본 출원 실시예에 의해 제공되는 전류 제한 회로의 회로 모식도이다.
도5는 승압 유닛 충전 과정의 원리 모식도이다.
도6은 승압 유닛 방전 과정의 원리 모식도이다.
이하, 본 출원 실시예의 도면을 결부하여, 본 출원 실시예에서의 기술적 해결수단에 대하여 명확하고 완전하게 설명한다. 명백하게, 설명된 실시예는 본 출원의 일부 실시예일 뿐이고, 전부의 실시예가 아니다. 본 출원의 실시예에 기초하여, 본 기술분야의 통상의 기술자가 진보성 노동없이 획득한 모든 기타 실시예는 모두 본 출원이 보호하는 범위에 속한다. 이해해야 할 것은, 여기서 설명되는 구체적인 실시형태는 본 출원을 설명하고 해석하기 위한 것일 뿐이며, 본 출원을 제한하기 위한 것이 아니다. 본 출원의 청구범위 및 명세서 중의 용어 "제1", "제2", "제3", "제4" 등은 상이한 대상을 구별하기 위한 것이고, 특정 순서를 설명하기 위한 것이 아니다.
본 출원의 실시예는 전류 제한 회로를 제공하고, 이는 전류 제한 회로의 전류 제한값이 조절 가능하도록 하며, 이로써 전원 관리 통합 칩의 과부하 부팅이 실패하는 것을 방지하고, 전원 관리 통합 칩의 단락 부팅 손상을 방지할 수 있다. 이하 상세한 설명을 진행한다. 설명해야 할 것은, 이하 실시예의 설명 순서는 실시예의 바람직한 순서에 대해 한정하는 것이 아니다. 본 출원의 모든 실시예에서 채용하는 트랜지스터는 박막 트랜지스터거나 전계 효과 트랜지스터()거나 기타 특성이 동일한 소자일 수 있다.
이 밖에, 본 출원 실시예에서 채용하는 트랜지스터는 P형 트랜지스터 및/또는 N형 트랜지스터 두 개지를 포함할 수 있다. 여기서, P형 트랜지스터는 게이트가 로우 레벨일 경우, 소스와 드레인은 도통되고, 게이트가 하이 레벨일 경우, 소스와 드레인은 오프()된다. N형 트랜지스터는 게이트가 하이 레벨일 경우, 소스와 드레인은 도통되고, 게이트가 로우 레벨일 경우, 소스와 드레인은 오프된다.
도1을 참조하면, 도1은 본 출원 실시예에 의해 제공되는 전류 제한 회로의 구조 모식도이다. 도1에 도시된 바와 같이, 본 출원 실시예에 의해 제공되는 전류 제한 회로(10)는 제1 전압단(A), 제2 전압단(B), 제1 트랜지스터(T1) 및 전류 제한 모듈(100)을 포함한다. 제1 트랜지스터(T1)의 입력단과 제1 트랜지스터(T1)의 출력단은 제1 전압단(A)과 제2 전압단(B)이 형성하는 선로 상에 직렬 연결된다. 전류 제한 모듈(100)과 제1 트랜지스터(T1)의 제어단은 전기적으로 연결된다. 전류 제한 모듈(100)는 제1 트랜지스터(T1)의 제어단으로 제어 신호를 출력하여, 제1 트랜지스터(T1)의 상태를 제어함으로써, 전류 제한 모듈(100)의 전류 제한값이 조절 가능하도록 한다. 이해할 수 있는 바, 제1 트랜지스터(T1)의 제1단인즉 트랜지스터의 소스거나 드레인 중의 하나이고, 제1 트랜지스터(T1)의 제2단인즉 트랜지스터의 소스거나 드레인 중의 다른 하나이며, 제1 트랜지스터(T1)의 제어단인즉 트랜지스터의 게이트이다.
설명해야 할 것은, 제1 전압단(A)은 전원 관리 칩의 작업 전압 입력단일 수 있고, 제2 전압단(B)은 AVDD 전압 출력단일 수 있다. 디스플레이 패널 업종에서, 전원 관리 통합 칩은 AVDD 전압의 작동 과정에서 전류 제한의 동작을 진행하고, 그 목적은 제1 트랜지스터(T1)를 천천히 개방하며, AVDD 전압을 완만하게 구축하고, 너무 과전류가 나타나 루프 중의 기타 전자 소자에 손상주는 것을 방지하는 것이다.
전류 제한 회로(10)의 전류 제한값이 너무 작으면, 전원 관리 통합 칩이 과부하 부팅되는 경우, 전류가 제한받음으로 인해, 전압이 소정의 시간 내에 구축되지 못하여, 부팅에 실패한다. 전류 제한 회로(10)의 전류 제한값이 너무 커도, 전원 관리 통합 칩이 후단에서 부하에 단락이 발생할 때, 긴 시간의 과전류로 인해 소자에 손상을 주게 된다. 본 출원의 실시예에서, 전류 제한 회로(10)의 전류 제한값은 조절 가능하다. 즉, 본 출원 실시예의 전류 제한 회로(10)는 실제 상황에 따라 전류 제한 회로(10)의 전류 제한값을 설치할 수 있고, 전류 제한 회로(10)의 전류 제한값이 조절 가능하도록 하여, 전원 관리 통합 칩의 과부하 부팅이 실패하는 것을 방지하고, 전원 관리 통합 칩의 단락 부팅 손상을 방지한다.
도2를 참조하면, 도2는 본 출원 실시예에 의해 제공되는 전류 제한 회로의 다른 구조 모식도이다. 도2에 도시된 바와 같이, 전류 제한 모듈(100)은 승압 유닛(101), 가변 전압 유닛(102), 제1 비교 유닛(1031) 및 정전류 유닛(104)을 포함한다. 승압 유닛(101)의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 승압 유닛(110)의 제2단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 가변 전압 유닛(102)의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 가변 전압 유닛(102)의 제2단은 제1 비교 유닛(1031)의 제1단에 전기적으로 연결된다. 제1 비교 유닛(1031)의 제2단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 정전류 유닛(104)의 제2단은 제1 트랜지스터(T1)의 제어단에 전기적으로 연결된다. 이해할 수 있는 바, 본 출원 실시예는 승압 유닛(101), 가변 전압 유닛(102), 제1 비교 유닛(1031) 및 정전류 유닛(104)을 통해 전류 제한 회로(10)의 전류 제한값이 조절 가능하도록 한다.
일부 실시예에서, 도3을 참조하면, 도3은 본 출원 실시예에 의해 제공되는 전류 제한 회로의 또 다른 구조 모식도이다. 여기서, 도3에 도시된 전류 제한 회로(10)와 도2에 도시된 전류 제한 회로(10)의 구별점은, 도3에 도시된 전류 제한 회로(10)가 제2 비교 유닛(1032) 및 타이밍 유닛(105)을 더 포함하는 것이다.
구체적으로, 도3에 도시된 바와 같이, 전류 제한 모듈(100)은 승압 유닛(101), 가변 전압 유닛(102), 비교 유닛(103), 정전류 유닛(104) 및 타이밍 유닛(105)을 포함한다. 비교 유닛(103)은 제1 비교 유닛(1031) 및 제2 비교 유닛(1032)을 포함한다. 승압 유닛(101)의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 승압 유닛(101)의 제2단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 가변 전압 유닛(102)의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 가변 전압 유닛(102)의 제2단은 제1 비교 유닛(1031)의 제1단에 전기적으로 연결된다. 제1 비교 유닛(1031)의 제2단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 제1 비교 유닛(1031)의 제3단은 정전류 유닛(104)의 제1단에 전기적으로 연결된다. 정전류 유닛(104)의 제2단은 제1 트랜지스터(T1)의 제어단에 전기적으로 연결된다. 타이밍 유닛(105)은 제2 비교 유닛(1032)의 제1단에 전기적으로 연결된다. 제2 비교 유닛(1032)의 제3단에는 고정 전압 신호(M)가 접속된다. 제2 비교 유닛(1032)의 제4단은 제1 트랜지스터(T1)의 제어단에 전기적으로 연결된다. 이해할 수 있는 바, 본 출원 실시예는 승압 유닛(101), 가변 전압 유닛(102), 제1 비교 유닛(1031), 제2 비교 유닛, 정전류 유닛(104) 및 타이밍 유닛(105)을 통해 전류 제한 회로(10)의 전류 제한값 및 전류 제한 시간이 조절 가능하도록 한다.
여기서, 승압 유닛(101)는 흔히 볼 수 있는 스위칭 직류 승압 회로이고, 이는 제2 트랜지스터(Q)를 통해 도통 및 오프되어 인덕턴스(L)가 에너지를 저장 및 방출하도록 제어하여, 승압 유닛(101)의 출력 전압이 입력 전압보다 높도록 한다. 즉, 본 출원 실시예에서, 승압 유닛(101)은 승압 유닛(101)의 제2단의 전압이 승압 유닛(101)의 제1단의 전압보다 크도록 한다. 이해할 수 있는 바, 승압 유닛(101)의 제1단은 입력 전압이 입력하는 일단이고, 승압 유닛(101)의 제2단은 출력 전압이 출력하는 일단이다.
여기서, 가변 전압 유닛(102)은 실제 전원으로부터 추상화되어 나온 모델이고, 흘러 지난 전류가 얼마이든 그 양단은 항상 일정한 전압을 유지한다. 가변 전압 유닛(102)은 두 개의 기본적인 성질을 가진다. 첫째로, 이의 단자 전압은 흘러 지난 전류와 무관하다. 둘째로, 가변 전압 유닛(102) 자체의 전압은 확정된 것이며, 이를 흘러 지난 전류는 임의적인 것이다. 즉, 본 출원 실시예에서, 가변 전압 유닛(102)은 하나의 가변 전압을 출력하기 위한 것이고, 가변 전압은 실제 필요에 따라 설정될 수 있다.
여기서, 비교 유닛(103)은 제1 비교 유닛(1031) 및 제2 비교 유닛(1032)을 포함한다. 비교 유닛(103)은 두 개 또는 다수의 데이터 아이템에 대해 비교를 진행한 것이고, 이로써 이들이 동일한지의 여부를 확정하거나, 이들 사이의 크기 관계 및 배열 순서를 확정하여 비교한다. 이러한 비교 기능을 실현할 수 있는 회로거나 장치를 비교 유닛이라 칭한다. 비교 유닛의 기능은 두 개의 전압의 크기를 비교(출력 전압의 하이 또는 로우 레벨로써, 두 개의 입력 전압의 크기 관계를 표시함)하는 것이고, "+" 입력단 전압이 "-" 입력단보다 높을 경우, 전압 비교기는 하이 레벨로 출력하고, "+" 입력단 전압이 "_" 입력단보다 낮을 경우, 전압 비교기는 로우 레벨로 출력한다.
본 출원 실시예에서, 제1 비교 유닛(1031)은 제1 비교 유닛(1031)의 제1단의 전압 및 제1 비교 유닛(1031)의 제2단의 전압에 기반하여, 제1 비교 유닛(1031)의 제3단에서 정전류 유닛(104) 제어 신호를 출력하기 위한 것이고, 제2 비교 유닛(1032)은 비교 유닛 제어 신호의 제어하에서, 제2 비교 유닛(1032)의 제2단의 전압 및 제2 비교 유닛(1032)의 제3단의 전압에 기반하여, 제2 비교 유닛(1032)의 제4단에서 제1 트랜지스터(T1)의 제어단으로 제1 트랜지스터(T1) 제어 신호를 출력하기 위한 것이다.
설명해야 할 것은, 제1 비교 유닛(1031)의 제1단은 "_" 입력단이고, 제1 비교 유닛(1031)의 제2단은 "+" 입력단이며, 제1 비교 유닛(1031)의 제3단은 출력단이다. 제1 비교 유닛(1031)의 제1단의 전압이 제1 비교 유닛(1031)의 제2단의 전압보다 클 경우, 제1 비교 유닛(1031)의 제3단이 출력하는 정전류 제어 신호는 로우 레벨이다. 제1 비교 유닛(1031)의 제1단의 전압이 제1 비교 유닛(1031)의 제2단의 전압보다 작을 경우, 제1 비교 유닛(1031)의 제3단이 출력하는 정전류 제어 신호는 하이 레벨이다. 제2 비교 유닛(1032)의 제1단은 인에이블단이고, 제2 비교 유닛(1032)의 제2단은 "+" 입력단이며, 제2 비교 유닛(1032)의 제3단은 "_" 입력단이고, 제2 비교 유닛(1032)의 제4단은 출력단이다. 제2 비교 유닛(1032)의 제1단이 하이 레벨일 경우, 제2 비교 유닛(1032)은 작업을 시작한다. 제2 비교 유닛(1032)의 제1단이 로우 레벨일 경우, 제2 비교 유닛(1032)은 작업을 일시 정지한다. 제2 비교 유닛(1032)의 제2단의 전압이 제2 비교 유닛(1032)의 제3단의 전압보다 클 경우, 제2 비교 유닛(1032)의 제4단이 출력하는 제1 트랜지스터(T1) 제어 신호는 하이 레벨이다. 제2 비교 유닛(1032)의 제2단의 전압이 제2 비교 유닛(1032)의 제3단의 전압보다 작을 경우, 제2 비교 유닛(1032)의 출력단이 출력하는 제1 트랜지스터(T) 제어 신호는 로우 레벨이다.
여기서, 정전류 유닛(104)은 실제 전원으로부터 추상화되어 나온 모델이고, 그 양단의 전압이 얼마이든 그 단부 버튼()은 항상 외부를 향해 일정한 전류를 제공할 수 있다. 정전류 유닛(103)은 두 개의 기본적인 성질을 가진다. 첫째로, 그것이 제공하는 전류는 고정값이고, 그와 양단의 전압은 무관하다. 둘째로, 정전류 유닛(104) 자체의 전류는 확정된 것이고, 그 양단의 전압은 임의적인 것이다. 즉, 본 출원 실시예에서, 정전류 유닛(104)은 정전류 유닛 제어 신호의 제어하에서 정전류를 출력하기 위한 것이고, 정전류는 실제 필요에 따라 설정될 수 있다.
여기서, 타이밍 유닛(105)은 전류 제한 시간을 설정하는 레지스터이다. 즉, 본 출원 실시예에서, 타이밍 유닛(105)은 기설정 시간 간격으로 비교 유닛 제어 신호를 출력하기 위한 것이다. 제2 비교 유닛(1032)의 제1단이 비교 유닛 제어 신호를 수신할 경우, 제2 비교 유닛(1032)은 작업하기 시작한다. 제2 비교 유닛(1032)의 제1단이 비교 유닛 제어 신호를 수신하지 못했을 경우, 제2 비교 유닛(1032)은 작업을 일시 정지한다.
구체적으로, 도4를 참조하면, 도4는 본 출원 실시예에 의해 제공되는 전류 제한 회로의 회로 모식도이다. 도3, 도4에 도시된 바를 결부하면, 승압 유닛(101)은 인덕턴스(L), 제2 트랜지스터(Q) 및 다이오드(D1)를 포함한다. 인덕턴스(L)의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 인덕턴스(L)의 제2단, 제2 트랜지스터(Q)의 제1단은 다이오드(D1)의 제1단에 전기적으로 연결된다. 다이오드(D1)의 제2단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 제2 트랜지스터(Q)의 제2단은 접지단(GND)에 전기적으로 연결된다. 여기서, 승압 유닛(101)의 작업 과정은 충전과 방전 두 부분으로 나눌 수 있다.
도5, 도6을 참조하면, 도5는 승압 유닛(101) 충전 과정의 원리 모식도이다. 도6은 승압 유닛(101) 방전 과정의 원리 모식도이다. 도4, 도5에 도시된 바를 결부하면, 충전 과정에서, 제2 트랜지스터(Q)는 도통되고, 제2 트랜지스터(Q) 이 부분은 하나의 선()으로 직접 제2 트랜지스터(Q)의 입력단과 제2 트랜지스터(Q)의 출력단을 연결한 것에 해당하는 것으로 이해할 수 있다. 이 때, 입력 전압은 인덕턴스(L)를 흘러 지난다. 다이오드(D1)는 커패시터가 그라운드에 방전하는 것을 방지한다. 입력이 직류 전력(
)이기에, 인턱턴스(L) 상의 전류는 일정한 비율로 선형으로 증가하고, 이 비율은 인덕턴스(L) 크기와 관련된다. 인덕턴스(L) 전류가 증가함에 따라, 인덕턴스(L)에는 일부 에너지가 저장된다. 도4, 도6에 도시된 바를 결부하면, 방전 과정에서, 제2 트랜지스터(Q)는 오프된다. 제2 트랜지스터(Q)가 오프될 경우, 인덕턴스(L)의 전류가 특성을 유지하기에, 인덕턴스(L)를 흐르는 전류는 인차 0으로 변하지 않으며, 천천히 충전 완료시의 값에서 0으로 변한다. 또한 원래의 회로는 오프되었기에, 인덕턴스(L)는 새로운 회로를 통해 방전될 수 밖에 없으며, 즉, 인덕턴스(L)는 커패시터에 충전하기 시작하고, 커패시터 양단 전압은 높아지며, 이 때 전압은 입력 전압보다 높아졌고, 승압이 완료된다.
구체적으로, 도3, 도4에 도시된 바를 결부하면, 가변 전압 유닛(102)은 하나의 가변 전압원을 포함한다. 가변 전압원의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 가변 전압원의 제2단은 제1 비교 유닛(1031)의 제1단에 전기적으로 연결된다. 일부 실시예에서, 가변 전압 유닛(102)은 그 특성이 동일한 소자일 수 있다. 즉, 가변 전압 유닛(102)은 기타 가변 전압을 제공할 수 있는 소자일 수 있다.
여기서, 전류 제한 회로(10)의 전류 제한값은 하기 공식에 따라 획득될 수 있는 바, I=（V1-V2）/R, 여기서, I는 전류 제한 회로의 전류 제한값이고, V1은 상기 가변 전압원이 설정한 전압값이며, V2는 다이오드(D1)의 압력 강하값이고, R는 인덕턴스(L)의 임피던스이다. 예컨대, 인덕턴스(L)의 임피던스가 50 밀리옴이고, 다이오드(D1)의 압력 강하가 350 밀리볼트일 경우, 가변 전압원의 전압이 400 밀리볼트로 설정될 경우, 전류 제한 회로의 전류 제한값은 1 암페어이다. 인덕턴스(L)의 임피던스가 50 밀리옴이고, 다이오드(D1)의 압력 강하가 350 밀리볼트일 경우, 가변 전압원의 전압이 450 밀리볼트로 설정될 경우, 전류 제한 회로의 전류 제한값은 2 암페어이다. 인덕턴스(L)의 임피던스가 50 밀리옴이고, 다이오드(D1)의 압력 강하가 350 밀리볼트일 경우, 가변 전압원의 전압이 500 밀리볼트로 설정될 경우, 전류 제한 회로의 전류 제한값은 3 암페어이다. 인덕턴스(L)의 임피던스가 50 밀리옴이고, 다이오드(D1)의 압력 강하가 350 밀리볼트일 경우, 가변 전압원의 전압이 5500 밀리볼트로 설정될 경우, 전류 제한 회로의 전류 제한값은 4 암페어이다. 이에 따라, 본 출원 실시예는 가변 전압원의 전압값을 설정하는 것을 통해 전류 제한 회로의 여러가지 전류 제한값을 증가할 수 있다.
구체적으로, 도3, 도4에 도시된 바를 결부하면, 제1 비교 유닛(1031)은 제1 비교기를 포함한다. 제1 비교기의 제1단은 가변 전압 유닛(102)의 제2단에 전기적으로 연결된다. 제1 비교기의 제2단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 제1 비교기의 제3단은 정전류 유닛(104)의 제1단에 전기적으로 연결된다.
여기서, 제1 비교기의 제1단은 "_" 입력단이고, 제1 비교기의 제2단은 "+" 입력단이며, 제1 비교기의 제3단은 출력단이다. 제1 비교기의 제1단의 전압이 제1 비교기의 제2단의 전압보다 클 경우, 제1 비교기의 제3단이 출력하는 정전류 제어 신호는 로우 레벨이다. 제1 비교기의 제1단의 전압이 제1 비교기의 제2단의 전압보다 작을 경우, 제1 비교기의 제3단이 출력하는 정전류 제어 신호는 하이 레벨이다.
여기서, 제1 비교기는 제1 전압단(A)의 전압에 가변 전압원의 전압을 더한 합과 제1 트랜지스터(T1)의 제1단의 전압을 비교한 것이다. 제1 전압단(A)의 전압에 가변 전압원의 전압을 더한 합이 제1 트랜지스터(T1)의 제1단의 전압보다 클 경우, 제1 비교기는 로우 레벨을 출력한다. 제1 전압단(A)의 전압에 가변 전압원의 전압을 더한 합이 제1 트랜지스터(T1)의 제1단의 전압보다 작을 경우, 제1 비교기는 하이 레벨을 출력한다.
구체적으로, 도3, 도4에 도시된 바를 결부하면, 정전류 유닛(104)은 하나의 정전류원을 포함한다. 정전류원의 제1단은 제1 비교 유닛(1031)의 제3단에 전기적으로 연결된다. 정전류원의 제2단은 제1 트랜지스터(T1)의 제어단에 전기적으로 연결된다. 정전류원의 제3단은 접지단(GND)에 전기적으로 연결된다. 설명해야 할 것은, 일부 실시예에서, 정전류 유닛(104)은 기타 특성이 동일한 소자일 수 있다. 즉, 정전류 유닛(104)은 기타 정전류를 제공할 수 있는 소자일 수 있다. 여기서, 정전류원의 제1단이 하이 레벨일 경우, 정전류원은 작업하고, 정전류원의 제1단이 로우 레벨일 경우, 정전류원은 오프된다.
구체적으로, 도2, 도3에 도시된 바를 결부하면, 타이밍 유닛(105)은 타이머를 포함한다. 타이머는 제2 비교 유닛(1032)의 제1단에 전기적으로 연결된다. 설명해야 할 것은, 일부 실시예에서, 타이밍 유닛(105)은 기타 특성이 동일한 소자일 수 있다. 즉, 타이밍 유닛(105)은 기타 타이밍 기능을 가진 소자일 수 있다. 여기서, 타이머는 기설정 시간 간격으로 하이 레벨 신호를 출력한다. 예컨대, 타이머는 상이한 검출 시간 단위()를 설정할 수 있는 바, 예컨대, 4 밀리초, 6 밀리초, 8 밀리초 또는 10 밀리초이다.
구체적으로, 도3, 도4에 도시된 바를 결부하면, 제2 비교 유닛(1032)은 제2 비교기를 포함한다. 제2 비교기의 제1단은 타이밍 유닛(105)에 전기적으로 연결된다. 제2 비교기의 제2단은 제2 전압단(B)에 전기적으로 연결된다. 제2 비교기의 제3단에는 고정 전압 신호(M)가 접속된다. 제2 비교기의 제4단은 제1 트랜지스터(T1)의 제어단에 전기적으로 연결된다.
여기서, 제2 비교기의 제1단은 인에이블단이고, 제2 비교기의 제2단은 "+" 입력단이며, 제2 비교기의 제3단은 "_" 입력단이고, 제2 비교기의 제4단은 출력단이다. 제2 비교기의 제1단이 하이 레벨일 경우, 제2 비교기는 작업을 시작한다. 제2 비교기의 제1단이 로우 레벨일 경우, 제2 비교기는 작업을 일시 정지한다. 제2 비교기의 제2단의 전압이 제2 비교기의 제3단의 전압보다 클 경우, 제2 비교기의 제4단이 출력하는 제1 트랜지스터(T1) 제어 신호는 하이 레벨이다. 제2 비교기의 제2단의 전압이 제2 비교기의 제3단의 전압보다 작을 경우, 제2 비교기의 출력단이 출력하는 제1 트랜지스터(T1) 제어 신호는 로우 레벨이다.
여기서, 제2 비교기의 제1단이 하이 레벨일 경우, 제2 비교기는 작업한다. 제2 비교기의 제1단이 로우 레벨일 경우, 제2 비교기는 오프된다. 제2 비교기는 제2 전압단(B)의 전압과 고정 전압 신호(M)의 전압을 비교하는 것이다. 제2 전압단(B)의 전압이 가변 신호의 전압보다 클 경우, 제1 비교기는 하이 레벨을 출력한다. 제2 전압단(B)의 전압이 가변 신호의 전압보다 작을 경우, 제1 비교기는 로우 레벨을 출력한다.
여기서, 고정 전압 신호(M)의 전압값은 0.85 배의 제1 전압단(A)의 전압값과 0.9 배의 제1 전압단(A)의 전압값 사이에 개재한다. 일부 실시예에서, 고정 전압 신호(M)의 전압값이 0.85 배의 제1 전압단(A)의 전압값과 0.9 배의 제1 전압단(A)의 전압값 사이에 개재하는 것으로 설정할 수 있다. 다른 일부 실시예에서, 제1 전압단(A)과 제2 비교 유닛(1032)의 제3단 사이에 하나의 곱셈기를 직렬 연결하여, 고정 전압 신호(M)의 전압값이 0.85 배의 제1 전압단(A)의 전압값과 0.9 배의 제1 전압단(A)의 전압값 사이에 개재하도록 할 수 있다.
나아가, 가변 전압원의 전압을 400 밀리볼트로 설정하는 것을 예시로 설명을 진행한다. 제1 전압단(A)과 제2 전압단(B)이 형성하는 선로 상의 전류는 제1 전압단(A)으로부터 입력되어, 인덕턴스(L), 다이오드(D1), 제1 트랜지스터(T1)을 거쳐 제2 전압단(B)에 도달한다. 제1 전압단(A)과 제1 트랜지스터(T1)의 제1단 사이의 차압을 검출하여, 또한 가변 전압원의 전압(현재 가변 전압원의 전압을 400 밀리볼트로 설정함)과 비교를 진행한다. 제1 전압단(A)과 제1 트랜지스터(T1)의 제1단 사이의 차압이 400 밀리볼트보다 작을 경우, 정전류원은 작동하고, 20 마이크로 암페어의 전류로 제1 트랜지스터(T1)의 제어단의 전위를 지속적으로 풀다운하여, 제1 트랜지스터(T1)가 점차 개방되도록 하며, 제1 전압단(A)은 제2 전압단(B)을 향해 충전을 진행한다. 제1 전압단(A)과 제1 트랜지스터(T1)의 제1단 사이의 차압이 400 밀리볼트보다 클 경우, 정전류원은 오프되며, 더 이상 20 마이크로암페어의 전류로 제1 트랜지스터(T1)의 제어단의 전위를 풀다운하지 않아, 제1 트랜지스터(T)가 하프-온 상태에 놓이도록 하여, 전류 제한의 목적에 도달한다.
나아가, 타이머를 4 밀리초로 설정하고, 고정 전압 신호(M)를 0.9 배로 설정한 제1단의 전압을 예시로 설명을 진행한다. 타이머는 전류 제한 시간을 설정하는 레지스터이고, 현재 4 밀리초로 설정된다. 제1 트랜지스터(T1)가 온되는 것을 기점으로 카운팅을 진행함을 표시하고, 4ms 후 제2 전압단(B)의 전압값을 검출하며, 제2 전압단(B)의 전압값이 0.9 배의 제1 전압단(A)의 전압보다 클 경우, 전원 루프가 정상적이라고 여기며, 제1 트랜지스터(T1)의 온 상태를 유지한다. 제2 전압단(B)의 전압값이 0.9 배의 제1 전압단(A)의 전압보다 작을 경우, 루프 중에 부하 단락이 나타날 수 있음을 대표하며, 제1 트랜지스터(T1)를 오프하고, 후단의 전자 소자를 보호한다.
일부 실시예에서, 가변 전압 유닛(102), 제1 비교 유닛(1031), 정전류 유닛(104), 타이밍 유닛(105) 및 제2 비교 유닛(1032)은 모두 전원 관리 칩 내에 설치된다. 승압 유닛(101) 및 제1 트랜지스터(T1)는 전원 관리 칩 외부에 설치된다.
일부 실시예에서, 본 출원 실시예에 의해 제공되는 전류 제한 회로는 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3) 및 저항(Rr)을 더 포함한다. 여기서, 제1 커패시터(C1)의 제1단은 제1 전압단(A)에 전기적으로 연결된다. 제2 커패시터(C2)의 제1단은 제1 트랜지스터(T1)의 입력단에 전기적으로 연결된다. 제3 커패시터(C3)의 일단 및 저항(Rr)의 제1단은 제2 전압단(B)에 전기적으로 연결된다. 제1 커패시터(C1)의 제2단, 제2 커패시터(C2)의 제2단, 제3 커패시터(C3)의 제2단 및 저항(Rr)의 제2단은 접지단(GND)에 전기적으로 연결된다.
본 출원 실시예에 의해 제공되는 전류 제한 회로는, 전류 제한 모듈을 통해 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 제1 트랜지스터의 상태를 제어함으로써, 전류 제한 회로의 전류 제한값과 전류 제한 시간이 조절 가능하도록 하며, 이로써 전원 관리 통합 칩의 과부하 부팅 실패를 방지하고, 전원 관리 통합 칩의 단락 부팅 손상을 방지할 수 있다.
이상은 본 출원 실시예에 의해 제공되는 전류 제한 회로에 대한 상세한 소개이며, 본문에서는 구체적인 예를 적용하여 본 출원의 원리 및 실시형태에 대해 설명하며, 이상 실시예의 설명은 본 출원의 방법 및 그 핵심 사상을 이해하는 것을 돕기 위한 것일 뿐이며, 동시에, 본 기술분야의 기술자에 대하여, 본 출원의 사상에 의해, 구체적인 실시형태와 적용 범위에서 모두 변경한 부분이 있을 수 있으며, 요약하면, 본 명세서의 내용은 본 출원에 대한 제한으로 이해되어야 하는 것은 아니다.
Claims (20)
- 전류 제한 회로로서,
제1 전압단;
제2 전압단;
입력단과 출력단이 상기 제1 전압단과 상기 제2 전압단이 형성하는 선로 상에 직렬 연결되는 제1 트랜지스터; 및
상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 상기 제1 트랜지스터의 상태를 제어함으로써, 상기 전류 제한 회로의 전류 제한값이 조절 가능하도록 하는 전류 제한 모듈을 포함하며,
상기 전류 제한 모듈은 승압 유닛, 가변 전압 유닛, 제1 비교 유닛 및 정전류 유닛을 포함하고,
상기 승압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 승압 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 가변 전압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압 유닛의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결되고, 상기 제1 비교 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제1 비교 유닛의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결되고, 상기 정전류 유닛의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되며, 여기서,
상기 승압 유닛은 상기 승압 유닛의 제2단의 전압이 상기 승압 유닛의 제1단의 전압보다 크도록 하기 위한 것이고, 상기 가변 전압 유닛은 가변 전압을 출력하기 위한 것이며, 상기 제1 비교 유닛은 상기 제1 비교 유닛의 제1단의 전압 및 상기 제1 비교 유닛의 제2단의 전압에 기반하여, 상기 제1 비교 유닛의 제3단에서 정전류 유닛 제어 신호를 출력하기 위한 것이고, 상기 정전류 유닛은 상기 정전류 유닛 제어 신호의 제어하에 정전류를 출력하기 위한 것인, 전류 제한 회로. - 삭제
- 제1항에 있어서,
상기 승압 유닛은 인덕턴스, 제2 트랜지스터 및 다이오드를 포함하고,
상기 인덕턴스의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 인덕턴스의 제2단, 상기 제2 트랜지스터의 제1단은 상기 다이오드의 제1단에 전기적으로 연결되고, 상기 다이오드의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제2 트랜지스터의 제2단은 접지단에 전기적으로 연결되는, 전류 제한 회로. - 제3항에 있어서,
상기 전류 제한 회로의 전류 제한값은 하기 공식에 따라 획득될 수 있는 바,
I=（V1-V2）/R, 여기서, I는 상기 전류 제한 회로의 전류 제한값이고, V1은 가변 전압원이 설정한 전압값이며, V2는 상기 다이오드의 압력 강하값이고, R는 상기 인덕턴스의 임피던스값인, 전류 제한 회로. - 제1항에 있어서,
상기 가변 전압 유닛은 하나의 가변 전압원을 포함하고, 상기 가변 전압원의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압원의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결되는, 전류 제한 회로. - 제1항에 있어서,
상기 제1 비교 유닛은 제1 비교기를 포함하고, 상기 제1 비교기의 제1단은 상기 가변 전압 유닛의 제2단에 전기적으로 연결되며, 상기 제1 비교기의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제1 비교기의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결되는, 전류 제한 회로. - 제1항에 있어서,
상기 정전류 유닛은 하나의 정전류원을 포함하고, 상기 정전류원의 제1단은 상기 제1 비교 유닛의 제3단에 전기적으로 연결되며, 상기 정전류원의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 정전류원의 제3단은 접지단에 전기적으로 연결되는, 전류 제한 회로. - 제1항에 있어서,
상기 전류 제한 모듈은 타이밍 유닛 및 제2 비교 유닛을 더 포함하고,
상기 타이밍 유닛은 상기 제2 비교 유닛의 제1단에 전기적으로 연결되며, 상기 제2 비교 유닛의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교 유닛의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교 유닛의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고,
상기 타이밍 유닛은 기설정 시간 간격으로 비교 유닛 제어 신호를 출력하기 위한 것이며, 상기 제2 비교 유닛은 상기 비교 유닛 제어 신호의 제어하에, 상기 제2 비교 유닛의 제2단의 전압 및 상기 제2 비교 유닛의 제3단의 전압에 기반하여, 상기 제2 비교 유닛의 제4단에서 제1 트랜지스터 제어 신호를 상기 제1 트랜지스터의 제어단으로 출력하기 위한 것인, 전류 제한 회로. - 제8항에 있어서,
상기 타이밍 유닛은 타이머를 포함하고, 상기 타이머는 상기 제2 비교 유닛의 제1단에 전기적으로 연결되는, 전류 제한 회로. - 제8항에 있어서,
상기 제2 비교 유닛은 제2 비교기를 포함하고, 상기 제2 비교기의 제1단은 상기 타이밍 유닛에 전기적으로 연결되며, 상기 제2 비교기의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교기의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교기의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되는, 전류 제한 회로. - 제8항에 있어서,
상기 고정 전압 신호의 전압은 0.85배의 제1 전압단의 전압값과 0.9배의 제1 전압단의 전압 사이에 개재하는, 전류 제한 회로. - 제1항에 있어서,
상기 전류 제한 회로는 제1 커패시터, 제2 커패시터, 제3 커패시터 및 저항을 더 포함하고,
상기 제1 커패시터의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 제2 커패시터의 제1단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제3 커패시터의 일단 및 상기 저항의 제1단은 상기 제2 전압단에 전기적으로 연결되며, 상기 제1 커패시터의 제2단, 상기 제2 커패시터의 제2단, 상기 제3 커패시터의 제2단 및 상기 저항의 제2단은 접지단에 전기적으로 연결되는, 전류 제한 회로. - 전류 제한 회로로서,
제1 전압단;
제2 전압단;
입력단과 출력단이 상기 제1 전압단과 상기 제2 전압단이 형성하는 선로에 직렬 연결되는 제1 트랜지스터; 및
상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 제1 트랜지스터의 제어단으로 제어 신호를 출력하여, 상기 제1 트랜지스터의 상태를 제어함으로써, 상기 전류 제한 회로의 전류 제한값이 조절 가능하도록 하는 전류 제한 모듈을 포함하고,
상기 전류 제한 모듈은 승압 유닛, 가변 전압 유닛, 제1 비교 유닛 및 정전류 유닛을 포함하고,
상기 승압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 승압 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 가변 전압 유닛의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압 유닛의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결되고, 상기 제1 비교 유닛의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제1 비교 유닛의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결되고, 상기 정전류 유닛의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되며, 여기서,
상기 승압 유닛은 상기 승압 유닛의 제2단의 전압이 상기 승압 유닛의 제1단의 전압보다 크도록 하기 위한 것이고, 상기 가변 전압 유닛은 가변 전압을 출력하기 위한 것이며, 상기 제1 비교 유닛은 상기 제1 비교 유닛의 제1단의 전압 및 상기 제1 비교 유닛의 제2단의 전압에 기반하여, 상기 제1 비교 유닛의 제3단에서 정전류 유닛 제어 신호를 출력하기 위한 것이고, 상기 정전류 유닛은 상기 정전류 유닛 제어 신호의 제어하에 정전류를 출력하기 위한 것이며,
상기 전류 제한 회로는 제1 커패시터, 제2 커패시터, 제3 커패시터 및 저항을 더 포함하고,
상기 제1 커패시터의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 제2 커패시터의 제1단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제3 커패시터의 일단 및 상기 저항의 제1단은 상기 제2 전압단에 전기적으로 연결되며, 상기 제1 커패시터의 제2단, 상기 제2 커패시터의 제2단, 상기 제3 커패시터의 제2단 및 상기 저항의 제2단은 접지단에 전기적으로 연결되는, 전류 제한 회로. - 제13항에 있어서,
상기 승압 유닛은 인덕턴스, 제2 트랜지스터 및 다이오드를 포함하고,
상기 인덕턴스의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 인덕턴스의 제2단, 상기 제2 트랜지스터의 제1단은 상기 다이오드의 제1단에 전기적으로 연결되고, 상기 다이오드의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되며, 상기 제2 트랜지스터의 제2단은 접지단에 전기적으로 연결되는, 전류 제한 회로. - 제14항에 있어서,
상기 전류 제한 회로의 전류 제한값은 하기 공식에 따라 획득될 수 있는 바,
I=（V1-V2）/R, 여기서, I는 상기 전류 제한 회로의 전류 제한값이고, V1은 가변 전압원이 설정한 전압값이며, V2는 상기 다이오드의 압력 강하값이고, R는 상기 인덕턴스의 임피던스값인, 전류 제한 회로. - 제13항에 있어서,
상기 가변 전압 유닛은 하나의 가변 전압원을 포함하고, 상기 가변 전압원의 제1단은 상기 제1 전압단에 전기적으로 연결되며, 상기 가변 전압원의 제2단은 상기 제1 비교 유닛의 제1단에 전기적으로 연결되는, 전류 제한 회로. - 제13항에 있어서,
상기 제1 비교 유닛은 제1 비교기를 포함하고, 상기 제1 비교기의 제1단은 상기 가변 전압 유닛의 제2단에 전기적으로 연결되며, 상기 제1 비교기의 제2단은 상기 제1 트랜지스터의 입력단에 전기적으로 연결되고, 상기 제1 비교기의 제3단은 상기 정전류 유닛의 제1단에 전기적으로 연결되는, 전류 제한 회로. - 제13항에 있어서,
상기 정전류 유닛은 하나의 정전류원을 포함하고, 상기 정전류원의 제1단은 상기 제1 비교 유닛의 제3단에 전기적으로 연결되며, 상기 정전류원의 제2단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고, 상기 정전류원의 제3단은 접지단에 전기적으로 연결되는, 전류 제한 회로. - 제13항에 있어서,
상기 전류 제한 모듈은 타이밍 유닛 및 제2 비교 유닛을 더 포함하고,
상기 타이밍 유닛은 상기 제2 비교 유닛의 제1단에 전기적으로 연결되며, 상기 제2 비교 유닛의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교 유닛의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교 유닛의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되고,
상기 타이밍 유닛은 기설정 시간 간격으로 비교 유닛 제어 신호를 출력하기 위한 것이며, 상기 제2 비교 유닛은 상기 비교 유닛 제어 신호의 제어하에, 상기 제2 비교 유닛의 제2단의 전압 및 상기 제2 비교 유닛의 제3단의 전압에 기반하여, 상기 제2 비교 유닛의 제4단에서 제1 트랜지스터 제어 신호를 상기 제1 트랜지스터의 제어단으로 출력하기 위한 것인, 전류 제한 회로. - 제19항에 있어서,
상기 타이밍 유닛은 타이머를 포함하고, 상기 타이머는 상기 제2 비교 유닛의 제1단에 전기적으로 연결되며,
상기 제2 비교 유닛은 제2 비교기를 포함하고, 상기 제2 비교기의 제1단은 상기 타이밍 유닛에 전기적으로 연결되며, 상기 제2 비교기의 제2단은 상기 제2 전압단에 전기적으로 연결되고, 상기 제2 비교기의 제3단에는 고정 전압 신호가 접속되며, 상기 제2 비교기의 제4단은 상기 제1 트랜지스터의 제어단에 전기적으로 연결되는, 전류 제한 회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110816694.6 | 2021-07-20 | ||
| CN202110816694.6A CN113612208B (zh) | 2021-07-20 | 2021-07-20 | 限流电路 |
| PCT/CN2021/109098 WO2023000367A1 (zh) | 2021-07-20 | 2021-07-29 | 限流电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230015252A KR20230015252A (ko) | 2023-01-31 |
| KR102627169B1 true KR102627169B1 (ko) | 2024-01-18 |
Family
ID=78337950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217027624A KR102627169B1 (ko) | 2021-07-20 | 2021-07-29 | 전류 제한 회로 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20240170955A1 (ko) |
| EP (1) | EP4376243A1 (ko) |
| JP (1) | JP2023538154A (ko) |
| KR (1) | KR102627169B1 (ko) |
| CN (1) | CN113612208B (ko) |
| WO (1) | WO2023000367A1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001025152A (ja) | 1999-07-09 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 過電流保護回路 |
| CN101291103A (zh) * | 2007-04-20 | 2008-10-22 | 思柏科技股份有限公司 | 动态限流机制 |
| CN209545214U (zh) | 2019-04-28 | 2019-10-25 | 苏州威尔阳光智能科技有限公司 | 一种静电膜恒流充电电路 |
| JP6814202B2 (ja) * | 2015-10-08 | 2021-01-13 | エレンベルガー ウント ペンスケン ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子回路遮断器 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2655013A1 (en) * | 2008-02-22 | 2009-08-22 | Queen's University At Kingston | Current-source gate driver |
| CN101551688B (zh) * | 2008-04-03 | 2011-11-16 | 瑞鼎科技股份有限公司 | 限流电路及具有限流电路的电子装置 |
| CN102832818B (zh) * | 2011-06-16 | 2015-06-03 | 海洋王照明科技股份有限公司 | 一种基于单片机的恒压电源电路及恒压电源装置 |
| CN102231100A (zh) * | 2011-06-30 | 2011-11-02 | 上海新进半导体制造有限公司 | 一种模拟加法器及电流型升压变压器 |
| CN103516256B (zh) * | 2013-04-07 | 2015-09-30 | 南京理工大学 | 一种基于振动能与太阳能的复合能源收集装置 |
| CN103606884A (zh) * | 2013-11-25 | 2014-02-26 | 深圳市华星光电技术有限公司 | 过流保护电路、led背光驱动电路以及液晶显示器 |
| CN103701312A (zh) * | 2013-12-29 | 2014-04-02 | 上海艾为电子技术有限公司 | 升压变换器的限流电路及方法 |
| JP6176139B2 (ja) * | 2014-02-12 | 2017-08-09 | 株式会社デンソー | 同期整流回路 |
| CN105529909B (zh) * | 2014-09-30 | 2018-06-29 | 华润矽威科技（上海）有限公司 | 功率管栅驱动电路及分段驱动方法 |
| CN104539145B (zh) * | 2014-12-19 | 2017-10-13 | 长安大学 | 一种Boost型DC‑DC转换器同步功率管限流电路 |
| CN104682683B (zh) * | 2015-03-10 | 2017-04-12 | 南京微盟电子有限公司 | 一种电压模pwm型同步升压dc‑dc转换器的限流电路 |
| CN105471049B (zh) * | 2016-01-08 | 2018-07-20 | 深圳市赛音微电子有限公司 | 一种充电电路 |
| CN106357099B (zh) * | 2016-09-14 | 2019-04-16 | 昂宝电子（上海）有限公司 | 一种实现栅极驱动电路的系统和方法 |
| CN106786395B (zh) * | 2016-12-09 | 2019-12-06 | 芯洲科技（北京）有限公司 | 一种保护电路及方法 |
| TWI630793B (zh) * | 2017-07-25 | 2018-07-21 | 偉詮電子股份有限公司 | 具動態準位調變閘極電壓之驅動控制器 |
| CN107453593B (zh) * | 2017-08-18 | 2023-08-29 | 杰华特微电子股份有限公司 | 一种开关管驱动电路及其驱动方法 |
| CN108648678A (zh) * | 2018-05-15 | 2018-10-12 | 京东方科技集团股份有限公司 | 过压保护单元、方法、采样模组、像素电路和显示装置 |
| CN108767810B (zh) * | 2018-08-31 | 2020-02-21 | 重庆惠科金渝光电科技有限公司 | 一种限流电路及限流装置 |
| CN209233727U (zh) * | 2019-01-30 | 2019-08-09 | 上海艾为电子技术股份有限公司 | 升压芯片及其短路保护电路 |
| CN109753100B (zh) * | 2019-02-18 | 2020-07-28 | 普联技术有限公司 | 一种限流输出动态调整电路 |
| CN113009956B (zh) * | 2019-12-19 | 2022-05-27 | 圣邦微电子（北京）股份有限公司 | 一种低压差线性稳压器及其控制电路 |
| CN212935542U (zh) * | 2020-08-18 | 2021-04-09 | 金卡智能集团股份有限公司 | 一种恒流源充电电路及具有其的燃气表 |
-
2021
- 2021-07-20 CN CN202110816694.6A patent/CN113612208B/zh active Active
- 2021-07-29 KR KR1020217027624A patent/KR102627169B1/ko active IP Right Grant
- 2021-07-29 US US17/603,073 patent/US20240170955A1/en active Pending
- 2021-07-29 JP JP2021549396A patent/JP2023538154A/ja active Pending
- 2021-07-29 EP EP21810512.0A patent/EP4376243A1/en active Pending
- 2021-07-29 WO PCT/CN2021/109098 patent/WO2023000367A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001025152A (ja) | 1999-07-09 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 過電流保護回路 |
| CN101291103A (zh) * | 2007-04-20 | 2008-10-22 | 思柏科技股份有限公司 | 动态限流机制 |
| JP6814202B2 (ja) * | 2015-10-08 | 2021-01-13 | エレンベルガー ウント ペンスケン ゲゼルシャフト ミット ベシュレンクテル ハフツング | 電子回路遮断器 |
| CN209545214U (zh) | 2019-04-28 | 2019-10-25 | 苏州威尔阳光智能科技有限公司 | 一种静电膜恒流充电电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023000367A1 (zh) | 2023-01-26 |
| CN113612208A (zh) | 2021-11-05 |
| JP2023538154A (ja) | 2023-09-07 |
| KR20230015252A (ko) | 2023-01-31 |
| US20240170955A1 (en) | 2024-05-23 |
| CN113612208B (zh) | 2022-10-04 |
| EP4376243A1 (en) | 2024-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9052728B2 (en) | Start-up circuit and method thereof | |
| CN109257036B (zh) | 一种带电压检测的por电路 | |
| CN113328734A (zh) | 快速阻断开关 | |
| WO2023134381A1 (zh) | 开关电源电路及终端设备 | |
| US20200258554A1 (en) | Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus | |
| CN109188306B (zh) | 侦测输入电压上升速度的电路及方法 | |
| EP0541876A1 (en) | Overload protection circuit capable of sustaining high inrush current in the load circuit | |
| KR102627169B1 (ko) | 전류 제한 회로 | |
| US20170288660A1 (en) | Ultra-Low Quiescent Current Multi-Function Switching Circuit and Method for Connecting a Voltage Source to an Output Load with Deep Sleep Capability | |
| CN109546623B (zh) | 一种电荷泵升压电路短路保护电路 | |
| CN109785874B (zh) | 电源重置电路 | |
| CN105515363B (zh) | 电源供应电路及其软启动电路 | |
| CN109164746A (zh) | 一种下电时序控制电路及电源电路 | |
| CN108711842A (zh) | 放电装置 | |
| CN108829174A (zh) | 线性稳压器电路 | |
| TW201611490A (zh) | 電源供應電路及其軟啓動電路 | |
| CN209014942U (zh) | 一种下电时序控制电路及电源电路 | |
| CN112133238A (zh) | 驱动电路与电子设备 | |
| US10908665B2 (en) | Maintaining proper voltage sequence during sudden power loss | |
| CN113612209B (zh) | 限流电路 | |
| KR20130017553A (ko) | 미달 전압 록-아웃 회로 | |
| CN216774354U (zh) | 电池包充放电检测电流的调节电路、电池包及其保护板 | |
| CN217135174U (zh) | 减小新增设备容性等效负载对电源冲击的电路 | |
| CN112017579B (zh) | 显示装置及其驱动系统 | |
| CN219535888U (zh) | 放电保护装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |