JP6176139B2 - 同期整流回路 - Google Patents
同期整流回路 Download PDFInfo
- Publication number
- JP6176139B2 JP6176139B2 JP2014024292A JP2014024292A JP6176139B2 JP 6176139 B2 JP6176139 B2 JP 6176139B2 JP 2014024292 A JP2014024292 A JP 2014024292A JP 2014024292 A JP2014024292 A JP 2014024292A JP 6176139 B2 JP6176139 B2 JP 6176139B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- drive
- circuit
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 42
- 238000001514 detection method Methods 0.000 claims description 47
- 230000003071 parasitic effect Effects 0.000 claims description 43
- 238000010992 reflux Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
(第1の実施形態)
第1の実施形態について図1から図3を参照しながら説明する。図2に示す昇圧回路1は、入力端子間に接続されたバッテリなどの入力電源2の電圧Vinを昇圧し、出力端子間に接続された負荷3に対し昇圧電圧Voutを出力するチョッパ回路である。入力端子間にはコンデンサC1が接続されており、出力端子間にはコンデンサC2が接続されている。また、図示を省略しているが、昇圧電圧Voutを分圧して検出する電圧検出回路を備えている。
第2の実施形態について図4から図6を参照しながら説明する。本実施形態も、図2に示す主回路構成を持つ昇圧回路である。図4は、MOSトランジスタMaの同期整流回路を示している。センストランジスタMasとその寄生ダイオードDasは、図示を省略している。
第3の実施形態について図7から図9を参照しながら説明する。本実施形態も、図2に示す主回路構成を持つ昇圧回路である。図7は、MOSトランジスタMbの同期整流回路を示している。この同期整流回路は、電流制限抵抗Rsbとセンスソース(センストランジスタMbsのソース、寄生ダイオードDbsのアノード)との間に、トランジスタ11a、11bから構成されるスイッチ11を備えている。
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
センストランジスタとその寄生ダイオードからなるセンスセルのサイズを小さく構成することにより、寄生容量が小さくなり、ノイズによる誤動作をより確実に防止できる。
Claims (3)
- ドレイン同士およびゲート同士が共通に接続されたメイントランジスタ(Mam,Mbm)とセンストランジスタ(Mas,Mbs)を有し、還流電流が前記メイントランジスタのドレイン・ソース間を通して流れるように接続されたMOSトランジスタ(Ma,Mb)と、
前記メイントランジスタのソース電位を基準として、前記メイントランジスタがオフ駆動されて電流が流れていない状態におけるドレイン電圧の極性と同じ極性を持つ制御電圧を供給する制御電源(Pca,Pcb)と、
前記制御電源と前記センストランジスタのソースとの間に設けられた電流制限抵抗(Rsa,Rsb)と、
前記電流制限抵抗の前記センストランジスタ側の端子の電圧を還流検出電圧としたとき、前記制御電圧よりも低く、前記メイントランジスタの寄生ダイオード(Dam,Dbm)が通電した還流状態における前記還流検出電圧よりも高い基準電圧を生成する基準電圧生成回路(Ppa,Ppb)と、
オン駆動指令が与えられているとき、および、オフ駆動指令が与えられている期間において前記還流検出電圧が前記基準電圧よりも高くなった後オン駆動指令が与えられるまでの間に前記還流検出電圧が前記基準電圧よりも低くなっているときに、前記MOSトランジスタに対しオン駆動電圧を出力する駆動制御回路(Fa,Fb)とを備えていることを特徴とする同期整流回路。 - 前記駆動制御回路は、オフ駆動指令が与えられている期間において前記還流検出電圧が前記基準電圧よりも高くなった後オン駆動指令が与えられるまでの間に前記還流検出電圧が前記基準電圧よりも低くなると、その後オン駆動指令が与えられるまでの期間、前記MOSトランジスタに対しオン駆動電圧を出力し続けることを特徴とする請求項1記載の同期整流回路。
- 前記電流制限抵抗と前記センストランジスタのソースとの間に設けられたスイッチ(11)と、
オフ駆動指令により前記駆動制御回路が前記MOSトランジスタに対しオフ駆動電圧を出力している期間、前記スイッチをオン状態に制御し、オン駆動指令が与えられる前に前記駆動制御回路が前記MOSトランジスタに対しオン駆動電圧を出力していないことを条件として、オン駆動指令により前記MOSトランジスタに電流が流れている期間、前記スイッチをオフ状態に制御するスイッチ制御回路(12)とを備えていることを特徴とする請求項1または2記載の同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024292A JP6176139B2 (ja) | 2014-02-12 | 2014-02-12 | 同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024292A JP6176139B2 (ja) | 2014-02-12 | 2014-02-12 | 同期整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015154524A JP2015154524A (ja) | 2015-08-24 |
JP6176139B2 true JP6176139B2 (ja) | 2017-08-09 |
Family
ID=53896283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014024292A Expired - Fee Related JP6176139B2 (ja) | 2014-02-12 | 2014-02-12 | 同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6176139B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10778195B2 (en) | 2019-01-23 | 2020-09-15 | Mitsubishi Electric Corporation | Gate drive circuit and gate drive system |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113612208B (zh) * | 2021-07-20 | 2022-10-04 | Tcl华星光电技术有限公司 | 限流电路 |
WO2024004469A1 (ja) * | 2022-06-30 | 2024-01-04 | パナソニックIpマネジメント株式会社 | コンバータ回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4154658B2 (ja) * | 2002-12-25 | 2008-09-24 | 富士電機デバイステクノロジー株式会社 | 同期整流用mosfetの制御回路 |
JP5939908B2 (ja) * | 2012-07-04 | 2016-06-22 | 三菱電機株式会社 | 同期整流回路 |
-
2014
- 2014-02-12 JP JP2014024292A patent/JP6176139B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10778195B2 (en) | 2019-01-23 | 2020-09-15 | Mitsubishi Electric Corporation | Gate drive circuit and gate drive system |
Also Published As
Publication number | Publication date |
---|---|
JP2015154524A (ja) | 2015-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6337803B2 (ja) | 同期整流回路 | |
JP4926625B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP5167665B2 (ja) | 降圧dc−dcコンバータの制御回路、降圧dc−dcコンバータおよびその制御方法 | |
US20120212270A1 (en) | Signal transmission circuit and switch driving device using the same | |
US9000811B2 (en) | Driver circuit with controlled gate discharge current | |
JP6575226B2 (ja) | Led電源装置及びled照明装置 | |
US20080088341A1 (en) | Level shifter circuit | |
TWI645393B (zh) | 偏壓產生電路及其同步雙模式升壓直流-直流轉換器 | |
KR20100125474A (ko) | 강압형 스위칭 조절기 | |
US10680504B2 (en) | Bandgap reference circuit and DCDC converter having the same | |
JP2017153323A (ja) | スイッチングレギュレータ | |
JP6176139B2 (ja) | 同期整流回路 | |
JP2017055531A (ja) | ブーストコンバータ | |
JP2010011529A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
US10361620B2 (en) | Voltage converter and operating method of voltage converter | |
US10461631B2 (en) | DC-to-DC controller and control method thereof | |
US11616440B2 (en) | DC/DC voltage converter and method | |
JP5515390B2 (ja) | スイッチング電源装置 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP2020096444A (ja) | スイッチング回路 | |
JP6459917B2 (ja) | 通電素子駆動装置 | |
JP6589751B2 (ja) | チャージポンプ回路 | |
JP2018007307A (ja) | 同期整流方式のスイッチングレギュレータ | |
JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
KR100925326B1 (ko) | 직류-직류 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6176139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |