JP2017055531A - ブーストコンバータ - Google Patents

Abstract

【課題】スタートアップ回路を停止させるためのスイッチを、内部の発振器を用いずにオフすることにより、消費電力を抑えるブーストコンバータを提供する。【解決手段】ブーストコンバータは、入力端子１と、出力端子２と、入力電圧を第１電圧に昇圧するスタートアップ回路５と、入力端子とスタートアップ回路間に接続された第１スイッチ４と、出力電圧および第１参照電圧の差に応じた第１信号を出力する比較回路６と、第１信号に基づき第１電圧または出力電圧を第２電圧として出力する切替回路７と、第２電圧を電源として出力電圧と第２参照電圧との差に応じた第２信号を出力する制御回路８と、第２信号に基づき入力電圧を昇圧し出力電圧を出力する変換回路３と、第１信号に基づき第１スイッチをオフオンする第３信号を出力するかを決定し、第２信号に基づき第３信号を生成し、第１スイッチに出力するスイッチ制御回路９を備える。【選択図】図１

Description

この発明の実施形態は、ブーストコンバータに関する。

一般にブーストコンバータは、制御回路を駆動するための電源電圧を、出力電圧から得ている。しかし、出力電圧が制御回路を駆動することができる電圧よりも低い時は、制御回路を駆動させることができる電源電圧を得るために、スタートアップ回路を利用して入力電圧を昇圧させる必要がある。スタートアップ回路により、ブーストコンバータの制御回路が動作し始めると、出力電圧が上昇する。出力電圧が、制御回路を駆動可能な電圧よりも高くなると、出力電圧により制御回路が駆動されるようになる。この時点で、スタートアップ回路の出力電圧は不要となるため、スタートアップ回路を停止してもよく、スタートアップ回路を停止させることで、ブーストコンバータ全体の消費電力を削減し、効率を向上させることが出来る。

入力電圧は、スタートアップ回路用スイッチを介して、スタートアップ回路に入力されている。スタートアップ回路用スイッチには、ゲートに電圧が与えられていないときでもオン状態であるノーマリーオンのスイッチを用いることで、入力電圧をスタートアップ回路に入力させることができる。ノーマリーオンのスイッチをオフにするには、負電圧が必要となる。従来のブーストコンバータでは、この負電圧を与えるために、スタートアップ回路内部の発振器が利用されている。発振器は、グラウンド電位を中心に、正負に振動する電圧を出力する。この発信器の出力を整流し、負電圧を保持しておく。出力電圧により制御回路が駆動されると、この負電圧を利用して、スタートアップ回路用スイッチをオフにできる。スタートアップ回路用スイッチがオフになることで、入力電圧がスタートアップ回路に与えられず、スタートアップ回路が停止する。

スタートアップ回路用スイッチをオフにするために必要な負電圧は、キャパシタにより保持されているが、キャパシタに保持された電圧は、時間経過とともに変化するため、電圧をリフレッシュする必要がある。しかし、従来技術においては、キャパシタに保持された負電圧をリフレッシュする際に、改めて、スタートアップ回路の発振器を動作させる必要がある。このため、スタートアップ回路の内部の発振器が電力を消費し、ブーストコンバータの消費電力が増加し、効率が低下するという問題が生じる。

Ｈ．Ｇａｏ， Ｈ．Ｎａｋａｍｏｔｏ， Ｈ．Ｙａｍａｚａｋｉ， Ｍ．Ｋｏｎｄｏｕ， "Ａ ６０ ｍＶ ３Ｖ Ｉｎｐｕｔ Ｒａｎｇｅ Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ ｗｉｔｈ Ａｍｐｌｉｔｕｄｅ−Ｒｅｇｕｌａｔｅｄ ａｎｄ Ｉｎｔｅｒｍｉｔｔｅｎｔｌｙ Ｏｐｅｒａｔｉｎｇ Ｏｓｃｉｌｌａｔｏｒ ｆｏｒ Ｅｎｅｒｇｙ Ｈａｒｖｅｓｔｉｎｇ"， ＩＥＥＥ Ａｐｐｌｉｅｄ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｐｏｓｉｔｉｏｎ（ＡＰＥＣ）， ２０１５， ｐ３２８３−３２９０．

スタートアップ回路を停止させるためのスイッチを、スタートアップ回路の内部の発振器を用いずにオフすることにより、消費電力を抑えるブーストコンバータを提供することを目的とする。

本発明の実施形態のブーストコンバータは、入力端子と、出力端子と、入力電圧を第１電圧に昇圧するスタートアップ回路と、入力端子とスタートアップ回路間に接続された第１スイッチと、出力電圧および第１参照電圧の差に応じた第１信号を出力する比較回路と、第１信号に基づき第１電圧または出力電圧を第２電圧として出力する切替回路と、第２電圧を電源として出力電圧と第２参照電圧との差に応じた第２信号を出力する制御回路と、第２信号に基づき入力電圧を昇圧し出力電圧を出力する変換回路と、第１信号に基づき第１スイッチをオフオンする第３信号を出力するかを決定し、第２信号に基づき第３信号を生成し、第１スイッチに出力するスイッチ制御回路を備える。

第１の実施形態に係るブーストコンバータの概略構成を示すブロック図。 第１の実施形態に係るブーストコンバータの回路構成を示す図。 第２の実施形態に係るブーストコンバータの概略構成を示すブロック図。 第３の実施形態に係るブーストコンバータの概略構成を示すブロック図。 第４の実施形態に係るブーストコンバータの概略構成を示すブロック図。 ヒステリシスによる比較回路を示す図。

以下、図面を参照しながら、本発明の実施形態について説明する。

（第１の実施形態）
図１は、第１の実施形態に係るブーストコンバータの概略構成を示すブロック図である。第１の実施形態に係るブーストコンバータは、入力電圧ＶＩＮから所定の出力電圧ＶＯＵＴを出力するものである。ブーストコンバータは、入力端子１、出力端子２、変換回路３、スタートアップ回路用スイッチ（ＳＳＷ）４、スタートアップ回路５、比較回路６、ＶＤＤ切替回路７、制御回路８、スイッチ制御回路９を備える。

以下、各構成要素について説明する。

入力端子１は、直流電源（図示せず）に接続され、入力電圧ＶＩＮが入力される。出力端子２は、負荷（図示せず）に接続され、出力電圧ＶＯＵＴを出力（供給）する。

変換回路３は、電圧を変換する回路である。変換回路３は、入力端子１と出力端子２の間に接続される。変換回路３は、内部のスイッチがオンオフされることにより、入力電圧ＶＩＮから、出力電圧ＶＯＵＴを出力する。

スタートアップ回路用スイッチ（ＳＳＷ）４は、その一端が入力端子１に接続され、入力電圧ＶＩＮが入力される。ＳＳＷ４がオンの場合は、他端に接続されたスタートアップ回路５に入力電圧ＶＩＮを出力する。

スタートアップ回路５は、入力された入力電圧ＶＩＮを昇圧し、ＤＣ電圧ＶＳＴをＶＤＤ切替回路７へ出力する。

比較回路６は、出力電圧ＶＯＵＴと、外部から入力された参照電圧ＶＲＥＦを比較し、比較結果信号をＶＤＤ切替回路７へ出力する。

ＶＤＤ切替回路７には、スタートアップ回路５の出力電圧であるＶＳＴ、出力電圧ＶＯＵＴ、および比較回路６からの比較結果信号が入力されており、比較結果信号によって、ＶＳＴまたはＶＯＵＴのいずれかを制御回路８へ出力する。

制御回路８には、制御回路８を駆動させるための電源電圧として、ＶＳＴまたはＶＯＵＴが入力される。また、制御回路８には、電源電圧とは別に、ＶＯＵＴが入力される。制御回路８は、出力電圧ＶＯＵＴの値を所定の値にするために、変換回路３の内部スイッチに対するオンオフ制御信号を変換回路３へ出力する。また、オンオフ制御信号は、ＳＳＷ４のオンオフを制御するスイッチ制御回路９へも出力される。

スイッチ制御回路９には、制御回路８からのオンオフ制御信号と比較回路６からの比較結果信号が入力される。スイッチ制御回路９は、比較結果信号に基づき、ＳＳＷ４に対するオンオフ制御信号を出力する。

まず、出力電圧ＶＯＵＴが参照電圧ＶＲＥＦを超えるまでのブーストコンバータの動作について説明する。ＳＳＷ４がオンの状態であれば、入力電圧ＶＩＮがスタートアップ回路５に入力され、スタートアップ回路５はＶＳＴをＶＤＤ切替回路７へ出力する。ＶＤＤ切替回路７には、このＶＳＴと、比較回路６からＶＯＵＴ＜ＶＲＥＦを意味する比較結果信号が入力されている。ＶＯＵＴ＜ＶＲＥＦの場合は、ＶＤＤ切替回路７は、ＶＳＴを選択し、ＶＳＴを制御回路８へ入力する。制御回路８はＶＳＴにより駆動され、オンオフ制御信号を変換回路３へ出力する。変換回路３は、ＶＩＮをＶＯＵＴに昇圧し、出力する。

次に、ＶＯＵＴがＶＲＥＦを超えた後のブーストコンバータの動作について説明する。ＶＯＵＴが徐々に大きくなり、ＶＲＥＦを超えると、比較回路６が、ＶＯＵＴ＞ＶＲＥＦを意味する比較結果信号をＶＤＤ切替回路７とスイッチ制御回路９へ出力する。ＶＤＤ切替回路７は、ＶＯＵＴ＜ＶＲＥＦを意味する比較結果信号が入力されているときは、制御回路８にＶＳＴを入力するが、ＶＯＵＴ＞ＶＲＥＦを意味する比較結果信号が入力されると、制御回路８にＶＯＵＴを入力する。スイッチ制御回路９は、ＶＯＵＴ＞ＶＲＥＦを意味する比較結果信号が入力されると、制御回路８からのオンオフ制御信号を利用して、ＳＳＷ４をオフにする電圧を発生させ、ＳＳＷ４をオフにする。スイッチ制御回路９は、例えば、スイッチドキャパシタ回路９３を含み、オンオフ制御信号をクロックとすることで、所望の電圧を発生させることが可能である。ＳＳＷ４がオフになると、入力電圧がスタートアップ回路５に入力されず、スタートアップ回路５は停止する。

図２は、第１の実施形態に係るブーストコンバータの回路構成を示す図である。以下、各構成要素の詳細について説明する。

変換回路３は、インダクタ３１、スイッチ３２、ダイオード３３、およびコンデンサ３４で構成される。インダクタ３１は、一端が前記入力端子に接続され、他端がスイッチ３２とダイオード３３に接続されている。スイッチ３２は、一端がグラウンドに接続され、他端がインダクタ３１の他端に接続されている。ダイオード３３は、ダイオード３３のアノードがインダクタ３１の他端に接続され、カソードがコンデンサ３４の一端および出力端子２に接続されており、インダクタ３１からコンデンサ３４および出力端子２に電流を流すことができる。コンデンサ３４は、一端がダイオード３２のカソードおよび出力端子に接続され、他端がグラウンドに接続されており、平滑コンデンサとして動作する。制御回路８のオンオフ信号により、スイッチ３２がオンオフされることにより、入力電圧ＶＩＮが出力電圧ＶＯＵＴに昇圧される。

スタートアップ回路５は、リングオシレータ５１とチャージポンプ回路５２で構成される。スタートアップ回路５に入力電圧ＶＩＮが入力されると、リングオシレータ５１が動作し、クロック信号ＣＬＫを出力する。チャージポンプ回路５２は、ＣＬＫが入力されると、ＤＣ電圧ＶＳＴを出力する。なお、リングオシレータ５１ではなく、ＬＣ発振器など、ＤＣ電圧をクロック信号またはＡＣ信号に変換する回路でもよい。また、チャージポンプ回路５２は、クロック信号などのＡＣ信号をＤＣ信号へ変換するようなスイッチドキャパシタ回路９３または整流器などで構成されていてもよい。

比較回路６は、コンパレータ６１で構成されており、参照電圧ＶＲＥＦとＶＯＵＴが入力される。ＶＲＥＦ＜ＶＯＵＴのときは、比較結果信号はＨＩとなり、ＶＲＥＦ＞ＶＯＵＴのときは、比較結果信号はＬＯＷとなる。また、ＶＯＵＴを比較回路６の電源電圧とする場合において、比較回路６に電源電圧が入力されていないときも、比較結果信号はＬＯＷとなる。

ＶＤＤ切替回路７は、インバータ７１、スイッチ７２Ａ、および７２Ｂから構成される。インバータ７１により、２つのスイッチ７２Ａと７２Ｂは、両方ともオンまたはオフの状態とはならない。ＶＯＵＴ＜ＶＲＥＦのときは、図２の左側のスイッチがオン、右側のスイッチがオフとなり、制御回路８の電源電圧としてＶＳＴが入力される。ＶＲＥＦ＜ＶＯＵＴのときは、両スイッチが逆になり、制御回路８の電源電圧としてＶＯＵＴが入力される。

制御回路８は、コンパレータ８１、発信器８２、およびバッファ８３から構成される。コンパレータ８１には、ＶＯＵＴと制御回路８内部からの参照電圧ＶＲＥＦＳが入力される。ＶＯＵＴ＜ＶＲＥＦＳのときは、コンパレータがＨＩを出力し、発振器が作動する。発信器８２は、クロック信号を出力する。クロック信号は、バッファ８３を経由して、オンオフ制御信号として、変換回路３とスイッチ制御回路９へ出力される。

スイッチ制御回路９は、スイッチ９１とチャージポンプ回路９２から構成される。比較回路６からの比較結果信号がＨＩのときは、制御回路８からのオンオフ制御信号がチャージポンプ回路９２に入力される。チャージポンプ回路９２は、ＳＳＷ４をオンオフするための制御信号を生成する。

ＳＳＷ４に対する制御信号により、オフ電圧をかけられたスタートアップ回路用スイッチＳＳＷ４は、オフの状態となる。これにより、スタートアップ回路５に入力電圧ＶＩＮが入力されず、スタートアップ回路５を停止させることができる。

なお、スタートアップ回路用スイッチＳＳＷ４には、ノーマリーオンスイッチを用いてもよい。ノーマリーオンスイッチとは、スイッチのゲートに電圧をかけていない状態においても、導通する半導体スイッチである。ノーマリーオンスイッチを使用することで、スイッチ制御回路９から与えられる電圧が、グラウンド電位であっても、オン状態となる。これにより、ブーストコンバータ内部の回路を駆動する電源がない場合においても、ＳＳＷ４は当初からオン状態であるため、スタートアップ回路５に入力電圧ＶＩＮを入力することができる。したがって、スイッチ制御回路９を先に動作させなくとも、スタートアップ回路５を動作させることが可能となる。

以上のように、第１の実施形態では、制御回路８が出力する変換回路３に対する制御信号を、スタートアップ回路用スイッチ（ＳＳＷ）４の停止信号としても用いる。これにより、稼働不要となったスタートアップ回路５を停止させることで、スタートアップ回路５の消費電力を削減する。また、制御回路８が出力する信号を利用しているため、ＳＳＷ４をオフするための新たなクロック源を用意する必要がなく、クロック源を必要とする従来のブーストコンバータよりも、消費電力をさらに低減することができる。

（第２の実施形態）
図３は、第２の実施形態に係るブーストコンバータの概略構成を示すブロック図である。第２の実施形態に係るブーストコンバータは、スイッチ制御回路９の内部にスイッチドキャパシタ回路９３を備える。その他の構成は、第１の実施形態と同様であり、説明は省略する。

スイッチドキャパシタ回路９３は、クロック信号により、抵抗値を調整することができる。ゆえに、スイッチドキャパシタ回路９３を用いることにより、スイッチ制御回路９が出力するＳＳ４に対する制御信号の電圧値を、負電圧、出力電圧よりも高い電圧など、任意に調整することができる。これにより、ＳＳＷ４に用いるスイッチング素子のオンオフ電圧に左右されず、対応することができる。

以上のように、第２の実施形態では、オフするためには負電圧が必要なノーマリースイッチでも、スイッチの両端の電圧よりも高い電圧が必要な場合でも対応することができ、様々なスイッチング素子を用いることができる。

（第３の実施形態）
図４は、第３の実施形態に係るブーストコンバータの概略構成を示すブロック図である。第３の実施形態に係るブーストコンバータは、スイッチ制御回路９の内部に分周期を備える。その他の構成は、第１または第２の実施形態と同様であり、説明は省略する。

分周器９４は、スイッチ制御回路９に入力されるクロック信号、つまりオンオフ制御信号の周波数を分周する。分周率は任意でよい。分周することにより、スイッチ制御回路９内のチャージポンプ回路９２またはスイッチドキャパシタ回路９３の動作を抑えることができる。また、ＳＳＷ４のオンオフのタイミング、およびオフ電圧をリフレッシュさせる周期を調整することができる。オフ電圧をリフレッシュさせる周期を抑えることにより、スイッチ制御回路９の消費電力を抑えることができる。

以上のように、第３の実施形態では、分周期を用いることにより、スイッチ制御回路９の消費電力を抑えることができる。

（第４の実施形態）
図５は、第４の実施形態に係るブーストコンバータの概略構成を示すブロック図である。第４の実施形態に係るブーストコンバータは、これまでの実施形態と比較回路６が異なる。その他の構成は、これまでの実施形態と同様であり、説明は省略する。

本実施形態の比較回路６は、参照電圧ＶＲＥＦ１、参照電圧ＶＲＥＦ２、および出力電圧が入力されており、比較回路６にはヒステリシ付きのスコンパレータ（以下、ヒステリシス）６２が用いられる。図６は、ヒステリシス６２による比較回路６を示す図である。ヒステリシスは、先の出力信号の値により、入力電圧と比較する参照電圧を変えるものである。ここでは、入力信号は出力電圧ＶＯＵＴであり、参照信号は、参照電圧ＶＲＥＦ１と参照電圧ＶＲＥＦ２の２つが使い分けられる。また、ここでは、ＶＲＥＦ１はＶＲＥＦ２よりも高電圧とし、先の比較結果信号がＬＯＷのときは、ＶＲＥＦ１が用いられ、先の比較結果信号がＨＩのときは、ＶＲＥＦ２が用いられる。

これまでの実施形態のように、出力電力ＶＯＵＴと、１つの参照電圧ＶＲＥＦとを比較すると、ノイズなどの影響により生ずるＶＯＵＴの小さな変動が比較結果に影響を及ぼすことがあり得る。例えば、ＶＯＵＴとＶＲＥＦとの差が微少である場合、ＶＯＵＴの変動により、ＶＯＵＴとＶＲＥＦとの差の正負が頻繁に変動する。そうなると、比較回路６から出力される比較結果信号が変動し、結果、ＳＳＷ４のオンオフが頻繁に行われ、スタートアップ回路５が頻繁に動作することになる。

そこで、任意の電圧差を有する参照電圧ＶＲＥＦ１と参照電圧ＶＲＥＦ２を用いる。先の比較結果信号がＬＯＷ、つまりＳＳＷ４がオフで、スタートアップ回路５が停止している場合は、ＶＯＵＴがＶＲＥＦ１を上回らない限り、スタートアップ回路５は起動しない。逆に、先の比較結果信号がＨＩ、つまりＳＳＷ４がオンで、スタートアップ回路５が起動している場合は、ＶＯＵＴが、電圧がＶＲＥＦ２を下回らない限り、スタートアップ回路５は停止しない。つまり、これまでの実施形態よりも、スタートアップ回路５の起動・停止の条件が厳しく、スタートアップ回路５の動作が安定する。これにより、スタートアップ回路５の不要な消費電力の向上を抑え、ブーストコンバータの効率が向上する。

以上のように、第４の実施形態では、分周期を用いることにより、スイッチ制御回路９の消費電力を抑えることができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ 入力端子
２ 出力端子
３ 変換回路
３１ インダクタ
３２ スイッチ
３３ ダイオード
３４ 平滑コンデンサ
４ スタートアップ回路用スイッチ（ＳＳＷ）
５ スタートアップ回路
５１ リングオシレータ
５２ チャージポンプ回路
６ 比較回路
６１ コンパレータ
６２ ヒステリシス
７ ＶＤＤ切替回路
７１ インバータ
７２Ａ、７２Ｂ スイッチ
８ 制御回路
８１ コンパレータ
８２ 発信器
８３ バッファ
９ スイッチ制御回路
９１ スイッチ
９２ チャージポンプ回路
９３ スイッチドキャパシタ回路
９４ 分周器

Claims (6)

1. 入力電圧が入力される入力端子と、
   出力電圧を出力する出力端子と、
   前記入力電圧を第１の電圧に昇圧するスタートアップ回路と、
   前記入力端子と前記スタートアップ回路との間に接続された第１スイッチと、
   前記出力電圧と第１の参照電圧が入力され、前記出力電圧と前記第１の参照電圧との差に応じた第１の信号を出力する比較回路と、
   前記第１の電圧と、前記出力電圧と、前記第１の信号とが入力され、前記第１の信号に基づき、前記第１の電圧または前記出力電圧を、第２の電圧として出力する切替回路と、
   前記出力電圧と前記第２の電圧が入力され、前記第２の電圧を電源として、前記出力電圧と予め定められた第２の参照電圧との差に応じた第２の信号を出力する制御回路と、
   前記入力電圧と前記第２の信号が入力され、前記第２の信号に基づき、前記入力電圧を昇圧し、前記出力電圧を出力する変換回路と、
   前記第１の信号と前記第２の信号が入力され、前記第１スイッチのオンおよびオフを制御するための第３の信号を出力するかを、前記第１の信号に基づき決定し、前記第２の信号に基づき、前記第３の信号を生成し、前記第１スイッチに出力するスイッチ制御回路と、
   を備えるブーストコンバータ。
2. 前記変換回路は、
   一端が前記入力端子に接続されたインダクタと、
   一端がグラウンドに接続され、他端が前記インダクタの他端に接続された第２スイッチと、
   一端が前記出力端子に接続され、他端がグラウンドに接続されたコンデンサと、
   アノードが前記インダクタの他端に接続され、カソードが前記コンデンサの前記一端に接続されたダイオードと、
   を含む
   請求項１に記載のブーストコンバータ。
3. 前記第１スイッチは、前記第３の信号が入力されるまではオン状態であるノーマリーオン型スイッチング素子にて構成される
   請求項１または２に記載のブーストコンバータ。
4. 前記スイッチ制御回路は、スイッチドキャパシタをさらに備え、
   前記スイッチドキャパシタは、前記第２の信号に基づき、前記第３の信号の電圧値を任意の値にする
   請求項１ないし３のいずれか一項に記載のブーストコンバータ。
5. 前記スイッチ制御回路は、分周器をさらに備え、
   前記分周器は、前記第２の信号の周波数を、Ｎ（Ｎは１以上の整数）分の１の周波数に分周し、前記Ｎ分の１の周波数にて、前記第３の信号の生成または出力を行う
   請求項１ないし４のいずれか一項に記載のブーストコンバータ。
6. 前記比較回路は、
   さらに第３の参照電圧が入力され、
   前記第１の信号をフィードバックした信号に基づき、前記第２の参照電圧または前記第３の参照電圧を選択し、選択された前記第２の参照電圧または前記第３の参照電圧と、前記出力電圧との差に応じた新たな第１の信号を出力する
   請求項１ないし５のいずれか一項に記載のブーストコンバータ。

Images