JP2008061452A - 電源装置及びその動作制御方法 - Google Patents

電源装置及びその動作制御方法 Download PDF

Info

Publication number
JP2008061452A
JP2008061452A JP2006237871A JP2006237871A JP2008061452A JP 2008061452 A JP2008061452 A JP 2008061452A JP 2006237871 A JP2006237871 A JP 2006237871A JP 2006237871 A JP2006237871 A JP 2006237871A JP 2008061452 A JP2008061452 A JP 2008061452A
Authority
JP
Japan
Prior art keywords
voltage
switching
synchronous rectification
input
regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006237871A
Other languages
English (en)
Other versions
JP4907275B2 (ja
Inventor
Yoshiyuki Inoue
由幸 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006237871A priority Critical patent/JP4907275B2/ja
Priority to US11/894,854 priority patent/US7701181B2/en
Priority to KR1020070087240A priority patent/KR100944668B1/ko
Priority to CN2007101526565A priority patent/CN101136591B/zh
Publication of JP2008061452A publication Critical patent/JP2008061452A/ja
Application granted granted Critical
Publication of JP4907275B2 publication Critical patent/JP4907275B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】LDOとスイッチングレギュレータを切り替えて使用し、全体として高効率化を達成することができると共に、該切り替え時においても安定した出力電圧を供給できる電源装置及びその動作制御方法を得る。
【解決手段】LDO2と、スイッチングレギュレータ3を並列に接続し、外部からの切替信号Smcに応じて、LDO2とスイッチングレギュレータ3を選択して作動させ、LDO2からスイッチングレギュレータ3に切り替えて作動させる際に、LDO2とスイッチングレギュレータ3の動作期間をオーバーラップさせ、少なくとも該オーバーラップさせている期間は、スイッチングレギュレータ3の同期整流用トランジスタの電流駆動能力が小さくなるようにし、LDO2が動作を停止した後で、スイッチングレギュレータ3の同期整流用トランジスタの電流駆動能力を通常状態に戻すようにした。
【選択図】図1

Description

本発明は、負荷電流に応じて、リニアレギュレータをなすLDO(低ドロップアウト)コンバータ(以下、LDOと呼ぶ)とスイッチングレギュレータの各出力電圧のいずれか1つを切り替えて出力し、軽負荷時の消費電流の低減を図ることにより全体での消費電力を削減することができる電源装置及びその動作制御方法に関する。
従来、電源装置において、入力電圧を所定の電圧に変換して出力する方法として、スイッチングレギュレータを使用して電力を高変換効率で変換する方法が広く用いられている。しかし、この場合、重負荷時には高い電力変換効率を得ることができるが、軽負荷時には自己の消費電流が大きいため、全体として変換効率が低下していた。このため、軽負荷時には低消費電流のLDOを使用して低消費電流化を図り、重負荷時にはスイッチングレギュレータを使用することによって高効率化を実現していた。また、LDOとスイッチングレギュレータの切り替えを行う際、出力電圧にオーバーシュート又はアンダーシュートが発生するため、LDOとスイッチングレギュレータを切り替える方法やタイミングを考慮して、該切り替え時に発生する出力電圧のオーバーシュート及びアンダーシュートを軽減させる必要があった。
そこで、出力電圧を一定に制御するLDOからスイッチングレギュレータに切り替える際に同時動作期間を設け、該同時動作期間はスイッチングレギュレータのドライバ部を構成するPchトランジスタ及びNchトランジスタのドライブ能力を低能力モードに切り替え、LDOの動作を停止させた後に通常モードに切り替える制御を行うものがあった(例えば、特許文献1参照。)。
特開2005−130622号公報
しかし、このようなLDOからスイッチングレギュレータへの切り替え方法では、LDOとスイッチングレギュレータを切り替えるタイミングを考慮し、動作区間をオーバーラップさせている期間はスイッチングレギュレータのドライバ部を構成するPchトランジスタのドライブ能力を小さくしていることから、負荷電流が流れると該Pchトランジスタのオン抵抗による損失分を無視することができなくなり、出力電圧がドロップする等して、安定した電圧を供給することが難しいという問題があった。
本発明は、このような問題を解決するためになされたものであり、LDOとスイッチングレギュレータを並列に備えた電源装置において、電流負荷に応じてLDOとスイッチングレギュレータを切り替えて使用し、全体として高効率化を達成することができると共に、該切り替え時においても安定した出力電圧を供給することができる電源装置及びその動作制御方法を得ることを目的とする。
この発明に係る電源装置は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
外部から入力された制御信号に応じて、前記リニアレギュレータの駆動制御を行うと共に前記同期整流型スイッチングレギュレータの動作制御を行うタイミング調整回路部と、
を備え、
前記同期整流型スイッチングレギュレータは、前記外部からの制御信号によって駆動制御され、該外部からの制御信号によって起動されてから、前記タイミング調整回路部から所定の信号が入力されるまでの間、スイッチングトランジスタのスイッチングによって前記入力電圧で充電が行われるインダクタの放電を行う同期整流用トランジスタの電流駆動能力を低下させるものである。
また、前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータを作動させ、該第1の所定時間が経過すると、前記リニアレギュレータの動作を停止させるようにした。
また、前記タイミング調整回路部は、同期整流型スイッチングレギュレータが起動してから、前記第1の所定時間よりも長い第2の所定時間が経過するまでの間、該同期整流型スイッチングレギュレータに前記所定の信号を出力して該同期整流用トランジスタの電流駆動能力を低下させるようにした。
具体的には、前記同期整流型スイッチングレギュレータは、
入力された第1の制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された第2の制御信号に応じてスイッチングし該インダクタの放電を行う第1の同期整流用トランジスタと、
入力された第3の制御信号に応じてスイッチングし前記インダクタの放電を行う、前記第1の同期整流用トランジスタよりも電流駆動能力の小さい第2の同期整流用トランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記第1及び/又は第2の同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記制御回路部は、前記タイミング調整回路部から同期整流用トランジスタの電流駆動能力を低下させるための信号が入力されている間、前記第1の同期整流用トランジスタをオフさせて遮断状態にすると共に前記第2の同期整流用トランジスタを使用して前記インダクタを放電させるようにした。
この場合、前記制御回路部は、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、前記第1の所定時間は、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでに要する時間以上であるようにした。
また、この発明に係る電源装置は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
外部から入力された制御信号に応じて、前記リニアレギュレータ及び前記同期整流型スイッチングレギュレータの駆動制御を行うタイミング調整回路部と、
を備え、
前記同期整流型スイッチングレギュレータは、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでの間、インダクタの充電を行うスイッチングトランジスタと、該インダクタの放電を行う同期整流用トランジスタをそれぞれ強制的にオフさせて遮断状態にするものである。
また、前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えて駆動させることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータと同期整流型スイッチングレギュレータをそれぞれ作動させ、該第1の所定時間が経過すると、前記リニアレギュレータの動作を停止させるようにした。
具体的には、前記第1の所定時間は、同期整流型スイッチングレギュレータの起動時に前記誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が前記所定値以上になるまでに要する時間以上であるようにした。
また、この発明に係る電源装置の動作制御方法は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータを作動させ、該第1の所定時間よりも長い第2の所定時間が経過するまでの間、前記同期整流型スイッチングレギュレータにおける同期整流用トランジスタの電流駆動能力を低下させるようにした。
また、前記リニアレギュレータから前記同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されてから前記第1の所定時間が経過すると、前記リニアレギュレータの動作を停止させるようにした。
また、この発明に係る電源装置の動作制御方法は、入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記同期整流型スイッチングレギュレータの電圧出力を強制的に停止させるようにした。
また、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記比例電圧と前記所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記リニアレギュレータを作動させるようにした。
本発明の電源装置及びその動作制御方法によれば、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータを作動させ、該第1の所定時間よりも長い第2の所定時間が経過するまでの間、前記同期整流型スイッチングレギュレータにおける同期整流用トランジスタの電流駆動能力を低下させるようにした。このことから、軽負荷時には低消費電流のリニアレギュレータを使用して低消費電流化を図り、重負荷時にはスイッチングレギュレータを使用することによって高効率化を実現することができると共に、スイッチングレギュレータの起動直後に発生する出力電圧のアンダーシュートを低減させることができ、安定した出力電圧を供給することができる。
また、本発明の電源装置及びその動作制御方法によれば、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記同期整流型スイッチングレギュレータの電圧出力を強制的に停止させるようにした。このようにしても前記と同様の効果を得ることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における電源装置の回路例を示した図である。
図1において、電源装置1は、入力端子INに入力された入力電圧VBATを所定の定電圧V1に変換し、出力電圧VOUTとして出力端子OUTから負荷10に出力する。
電源装置1は、リニアレギュレータをなすLDO2と、DC−DCコンバータをなすスイッチングレギュレータ3と、外部から入力される切替信号Smcに応じてLDO2及びスイッチングレギュレータ3の駆動制御を行うタイミング調整回路4で構成されている。例えば、スリープモード等のような低消費電流動作モードではLDO2を作動させ、通常動作モードではスイッチングレギュレータ3を作動させるように切替信号Smcが入力される。LDO2とスイッチングレギュレータ3の各出力端は、電源装置1の出力端子OUTにそれぞれ接続され、LDO2とスイッチングレギュレータ3の各入力端は、電源装置1の入力端子INにそれぞれ接続されている。なお、タイミング調整回路4はタイミング調整回路部をなし、LDO2、インダクタL及びコンデンサCを除く(場合によっては、スイッチングトランジスタM21及び同期整流用トランジスタM22,M23の少なくとも1つも除く)スイッチングレギュレータ3並びにタイミング調整回路4は1つのICに集積されるようにしてもよい。
LDO2は、入力電圧VBATを降圧して所定の定電圧V1に変換し、出力電圧VOUTとして出力端子OUTから出力する。また、LDO2は、タイミング調整回路4から所定の制御信号Sc1、例えば、ロー(Low)レベルの制御信号Sc1が入力されると作動し、ハイ(High)レベルの制御信号Sc1が入力されると動作を停止して消費電流を低減させる。
スイッチングレギュレータ3は、入力電圧VBATを降圧して所定の定電圧V1に変換し、出力電圧VOUTとして出力端子OUTから出力する。また、スイッチングレギュレータ3は、所定の切替信号Smc、例えば、ハイレベルの切替信号Smcが入力されると作動し、ローレベルの切替信号Smcが入力されると動作を停止して消費電流を低減させる。
LDO2は、所定の基準電圧Vr1を生成して出力する第1基準電圧発生回路11と、誤差増幅回路12と、PMOSトランジスタからなる出力トランジスタM11と、出力電圧検出用の抵抗R11,R12とを備えている。
入力電圧VBATと出力端子OUTとの間には出力トランジスタM11が接続され、出力トランジスタM11のゲートは誤差増幅回路12の出力端に接続されている。出力端子OUTと接地電圧GNDとの間には抵抗R11及びR12が直列に接続され、抵抗R11とR12との接続部からは、出力電圧VOUTを分圧した分圧電圧VFB1が出力される。誤差増幅回路12の反転入力端には基準電圧Vr1が入力され、誤差増幅回路12の非反転入力端には分圧電圧VFB1が入力されている。また、第1基準電圧発生回路11及び誤差増幅回路12には、タイミング調整回路4からの制御信号Sc1がそれぞれ入力されている。
一方、スイッチングレギュレータ3は、入力電圧VBATの出力制御を行うためのスイッチング動作を行うPMOSトランジスタからなるスイッチングトランジスタM21と、NMOSトランジスタからなる同期整流用トランジスタM22,M23とを備えている。同期整流用トランジスタM23は同期整流用トランジスタM22よりも電流駆動能力が小さい。更に、スイッチングレギュレータ3は、所定の基準電圧Vr2を生成して出力する第2基準電圧発生回路21と、出力電圧検出用の抵抗R21,R22と、インダクタLと、平滑用のコンデンサCと、誤差増幅回路22と、発振回路23と、PWMコンパレータ24と、出力制御回路25とを備えている。なお、同期整流用トランジスタM22は第1の同期整流用トランジスタを、同期整流用トランジスタM23は第2の同期整流用トランジスタをそれぞれなし、第2基準電圧発生回路21、出力電圧検出用の抵抗R21,R22、誤差増幅回路22、発振回路23、PWMコンパレータ24及び出力制御回路25は制御回路部をなす。
出力電圧検出用の抵抗R21,R22は、出力電圧VOUTを分圧して分圧電圧VFB2を生成し出力する。また、誤差増幅回路22は、入力された分圧電圧VFB2と基準電圧Vr2との電圧差を増幅して出力信号ERROUTを生成し出力する。また、発振回路23は、所定の周波数(例えば、2MHz)の三角波信号OSCOUTを生成して出力し、PWMコンパレータ24は、誤差増幅回路22の出力信号ERROUTと該三角波信号OSCOUTの電圧比較を行い該比較結果に応じたオンデューティサイクルの、PWM制御を行うためのパルス信号PWMOUTを生成して出力制御回路25に出力する。出力制御回路25は、入力されたパルス信号PWMOUTに応じて制御信号PGATE、NGATE1及びNGATE2をそれぞれ生成して出力する。
入力端子INと接地電圧GNDとの間にはスイッチングトランジスタM21及び同期整流用トランジスタM22が直列に接続され、同期整流用トランジスタM22に並列に同期整流用トランジスタM23が接続されている。スイッチングトランジスタM21と同期整流用トランジスタM22とM23との接続部をLxとする。接続部Lxと出力端子OUTとの間にはインダクタLが接続され、出力端子OUTと接地電圧GNDとの間には、抵抗R21及びR22が直列に接続されると共にコンデンサCが接続され、抵抗R21とR22との接続部から分圧電圧VFB2が出力される。また、誤差増幅回路22において、反転入力端−には分圧電圧VFB2が、非反転入力端+には基準電圧Vr2がそれぞれ入力され、出力端は、PWMコンパレータ24の反転入力端−に接続されている。
また、PWMコンパレータ24の非反転入力端+には三角波信号OSCOUTが入力され、PWMコンパレータ24から出力されたパルス信号PWMOUTは、出力制御回路25に入力される。出力制御回路25は、入力されたパルス信号PWMOUTに応じて、制御信号PGATE、並びにNGATE1若しくはNGATE2を生成して出力する。制御信号PGATEはスイッチングトランジスタM21のゲートに入力され、制御信号NGATE1は同期整流用トランジスタM22のゲートに、制御信号NGATE2は同期整流用トランジスタM23のゲートにそれぞれ入力されている。また、第2基準電圧発生回路21、誤差増幅回路22、発振回路23、PWMコンパレータ24及び出力制御回路25には、切替信号Smcがそれぞれ入力されており、更に、出力制御回路25には、タイミング調整回路4からの制御信号Sc2が入力されている。接続部Lxの電圧は、インダクタLとコンデンサCによって平滑化されて出力電圧VOUTとして出力端子OUTから出力される。
このような構成において、図2は、図1の電源装置1の動作例を示したタイミングチャートであり、図2を参照しながら図1の電源装置1の動作について説明する。
ローレベルの切替信号Smcが入力されている間は、タイミング調整回路4は、ハイレベルの制御信号Sc1を出力すると共に、第2基準電圧発生回路21、誤差増幅回路22、発振回路23、PWMコンパレータ24及び出力制御回路25はそれぞれ動作を停止して消費電流をカットしている。このとき、スイッチングトランジスタM21及び同期整流用トランジスタM22,M23はそれぞれオフして遮断状態であり、タイミング調整回路4から出力される制御信号Sc2は、ハイレベルでもローレベルでもよく、タイミング調整回路4は、制御信号Sc2の出力を停止するようにしてもよい。
LDO2の第1基準電圧発生回路11と誤差増幅回路12は、それぞれ作動し、誤差増幅回路12は、分圧電圧VFB1が基準電圧Vr1になるように出力トランジスタM11の動作制御を行って、出力トランジスタM11から負荷10に出力される出力電流の制御を行う。このように、ローレベルの切替信号Smcが入力されると、LDO2が作動すると共にスイッチングレギュレータ3は動作を停止するため、電源装置1の出力端子OUTからは、LDO2の出力電圧が出力される。
次に、切替信号Smcがハイレベルに立ち上がると、第2基準電圧発生回路21、誤差増幅回路22、発振回路23、PWMコンパレータ24及び出力制御回路25がそれぞれ作動し、スイッチングレギュレータ3が起動すると共に、タイミング調整回路4は、ハイレベルの制御信号Sc2を出力する。このため、LDO2とスイッチングレギュレータ3が共に作動状態になり、スイッチングレギュレータ3の出力制御回路25は、電流駆動能力の小さい同期整流用トランジスタM23を使用すると共に電流駆動能力の大きい同期整流用トランジスタM22をオフさせて遮断状態にして、低電流駆動を行う低能力モードになる。
スイッチングレギュレータ3において、出力電圧VOUTが大きくなると、誤差増幅回路22の出力信号ERROUTの電圧が低下し、PWMコンパレータ24からのパルス信号PWMOUTのデューティサイクルは小さくなる。この結果、スイッチングトランジスタM21がオンする時間が短くなり、それに応じて同期整流用トランジスタ、例えば低電流駆動能力モードでは同期整流用トランジスタM23がオンする時間が長くなって、出力電圧VOUTが低下するように制御される。
また、出力電圧VOUTが小さくなると、誤差増幅回路22の出力信号ERROUTの電圧が上昇し、PWMコンパレータ24からのパルス信号PWMOUTのデューティサイクルは大きくなる。この結果、スイッチングトランジスタM21がオンする時間が長くなり、それに応じて同期整流用トランジスタ、低電流駆動能力モードでは同期整流用トランジスタM23がオンする時間が短くなって、出力電圧VOUTが上昇するように制御される。このような動作を繰り返して、出力電圧VOUTは所定の電圧で一定になるように制御される。
一方、切替信号Smcがハイレベルになって、スイッチングレギュレータ3が起動した際、誤差増幅回路22の出力信号ERROUTが所望の電圧に達しておらず、スイッチングトランジスタM21のオンデューティサイクルが本来必要な値から誤差が生じている。特に、スイッチングレギュレータ3の起動直後は該オンデューティサイクルが小さいため、出力電圧VOUTにアンダーシュートが発生する。そこで、スイッチングレギュレータ3の起動時には同期整流用トランジスタのドライブ能力を小さくすることにより、スイッチングトランジスタM21のオンデューティサイクルが小さくても、同期整流用トランジスタによる接地電圧GNDへの電流引込能力を小さくすることによって、出力電圧VOUTのアンダーシュートを軽減させることができる。
次に、タイミング調整回路4は、切替信号Smcがハイレベルに立ち上がってから第1の所定時間T1が経過すると、制御信号Sc1をローレベルに立ち下げて第1基準電圧発生回路11及び誤差増幅回路12の動作を停止させて消費電流をカットし出力トランジスタM11をオフさせてLDO2の動作を停止させる。なお、LDO2の動作を停止させる際、誤差増幅回路12の動作のみを停止させるようにしてもよい。更に、タイミング調整回路4は、切替信号Smcがハイレベルに立ち上がってから、第1の所定時間T1よりも長い第2の所定時間T2が経過すると、制御信号Sc2をローレベルに立ち下げ、スイッチングレギュレータ3の出力制御回路25は、電流駆動能力の大きい同期整流用トランジスタM22を使用すると共に電流駆動能力の小さい同期整流用トランジスタM23をオフさせて遮断状態にして、低能力モードから通常モードに移行する。第1の所定時間T1は、スイッチングレギュレータ3の起動時に、誤差増幅回路22の出力信号ERROUTの電圧が所定値以上になるまでに要する時間以上に設定されている。
なお、前記説明では、通常モードでは同期整流用トランジスタM22を使用し、低能力モードでは同期整流用トランジスタM23を使用するようにして、同期整流用トランジスタM22とM23を切り換えて使用するようにしたが、通常モード時には同期整流用トランジスタM22とM23を使用し、低能力モードのときは同期整流用トランジスタM23のみを使用するようにしてもよい。
このように、本第1の実施の形態における電源装置は、入力電圧VBATを所定の出力電圧VOUTに変換して共通の出力端子OUTに出力するLDO2と、入力電圧VBATをスイッチングして所定の出力電圧VOUTに変換し共通の出力端子OUTに出力するスイッチングレギュレータ3を並列に接続し、外部からの切替信号Smcに応じて、LDO2とスイッチングレギュレータ3を選択して作動させ、LDO2からスイッチングレギュレータ3に切り替えて作動させる際に、LDO2とスイッチングレギュレータ3の動作期間をオーバーラップさせ、少なくとも該オーバーラップさせている期間は、スイッチングレギュレータ3の同期整流用トランジスタの電流駆動能力が小さくなるようにし、LDO2が動作を停止した後で、スイッチングレギュレータ3の同期整流用トランジスタの電流駆動能力を通常状態に戻すようにした。このことから、軽負荷時には低消費電流のLDOを使用して低消費電流化を図り、重負荷時にはスイッチングレギュレータを使用することによって高効率化を実現することができると共に、スイッチングレギュレータの起動直後に発生する出力電圧VOUTのアンダーシュートを低減させることができ、安定した出力電圧を供給することができる。
第2の実施の形態.
前記第1の実施の形態では、スイッチングレギュレータ3が起動してから第2の所定時間T2が経過するまでの間、電流駆動能力の小さい同期整流用トランジスタを使用するようにしたが、スイッチングレギュレータ3の起動時に誤差増幅回路22の出力電圧が所定値以上になるまで、スイッチングトランジスタ及び同期整流用トランジスタを共にオフさせて遮断状態にするようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図3は、本発明の第2の実施の形態における電源装置の回路例を示した図である。なお、図3では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図3における図1との相違点は、図1の同期整流用トランジスタM23をなくし、コンパレータ41及び所定の基準電圧Vr3を生成する第3基準電圧発生回路42を追加し、図1の出力制御回路25の動作を変えると共に図1のスイッチングレギュレータ3の各部がタイミング調整回路4からの制御信号Sc2に応じて作動又は作動停止するようにしたことにある。これに伴って、図1の出力制御回路25を出力制御回路25aに、図1のスイッチングレギュレータ3をスイッチングレギュレータ3aに、図1のタイミング調整回路4をタイミング調整回路4aに、図1の電源装置1を電源装置1aにそれぞれした。
図3において、電源装置1aは、入力端子INに入力された入力電圧VBATを所定の定電圧V1に変換し、出力電圧VOUTとして出力端子OUTから負荷10に出力する。
電源装置1aは、LDO2と、DC−DCコンバータをなすスイッチングレギュレータ3aと、外部から入力される切替信号Smcに応じてLDO2及びスイッチングレギュレータ3aの駆動制御を行うタイミング調整回路4aで構成されている。例えば、スリープモード等のような低消費電流動作モードではLDO2を作動させ、通常動作モードではスイッチングレギュレータ3aを作動させるように切替信号Smcが入力される。LDO2とスイッチングレギュレータ3aの各出力端は、電源装置1aの出力端子OUTにそれぞれ接続され、LDO2とスイッチングレギュレータ3aの各入力端は、電源装置1aの入力端子INにそれぞれ接続されている。なお、タイミング調整回路4aはタイミング調整回路部をなし、LDO2、インダクタL及びコンデンサCを除く(場合によっては、スイッチングトランジスタM21及び同期整流用トランジスタM22の少なくとも1つも除く)スイッチングレギュレータ3a並びにタイミング調整回路4aは1つのICに集積されるようにしてもよい。
スイッチングレギュレータ3aは、入力電圧VBATを降圧して所定の定電圧V1に変換し、出力電圧VOUTとして出力端子OUTから出力する。また、スイッチングレギュレータ3aは、タイミング調整回路4aから所定の制御信号Sc2、例えば、ハイレベルの制御信号Sc2が入力されると作動し、ローレベルの制御信号Sc2が入力されると動作を停止して消費電流を低減させる。
スイッチングレギュレータ3aは、スイッチングトランジスタM21と、同期整流用トランジスタM22と、第2基準電圧発生回路21と、出力電圧検出用の抵抗R21,R22と、インダクタLと、平滑用のコンデンサCと、誤差増幅回路22と、発振回路23と、PWMコンパレータ24と、出力制御回路25aと、コンパレータ41と、所定の基準電圧Vr3を生成して出力する第3基準電圧発生回路42とを備えている。なお、第2基準電圧発生回路21、出力電圧検出用の抵抗R21,R22、誤差増幅回路22、発振回路23、PWMコンパレータ24、出力制御回路25a、コンパレータ41及び第3基準電圧発生回路42は制御回路部をなす。
出力制御回路25aは、入力されたパルス信号PWMOUTに応じて、制御信号PGATE及びNGATEをそれぞれ生成して出力する。制御信号PGATEはスイッチングトランジスタM21のゲートに、制御信号NGATEは同期整流用トランジスタM22のゲートにそれぞれ入力されている。また、コンパレータ41において、反転入力端−には基準電圧Vr3が、非反転入力端+には出力信号ERROUTがそれぞれ入力され、出力信号CMPOUTは、出力制御回路25aに入力されている。また、第2基準電圧発生回路21、誤差増幅回路22、発振回路23、PWMコンパレータ24、出力制御回路25a、コンパレータ41及び第3基準電圧発生回路42には、タイミング調整回路4aからの制御信号Sc2がそれぞれ入力されている。
このような構成において、図4は、図3の各信号の例を示したタイミングチャートであり、図4を参照しながら図3の電源装置1aの動作について説明する。
ローレベルの切替信号Smcが入力されている間は、タイミング調整回路4aは、ハイレベルの制御信号Sc1を出力すると共にローレベルの制御信号Sc2を出力する。このため、LDO2の第1基準電圧発生回路11と誤差増幅回路12は、それぞれ作動し、誤差増幅回路12は、分圧電圧VFB1が基準電圧Vr1になるように出力トランジスタM11の動作制御を行って、出力トランジスタM11から負荷10に出力される出力電流の制御を行う。
これに対して、スイッチングレギュレータ3aでは、第2基準電圧発生回路21、誤差増幅回路22、発振回路23、PWMコンパレータ24、出力制御回路25a、コンパレータ41及び第3基準電圧発生回路42はそれぞれ動作を停止して消費電流をカットしている。このとき、スイッチングトランジスタM21及び同期整流用トランジスタM22はそれぞれオフして遮断状態であり、スイッチングレギュレータ3aの動作が停止している。このように、ローレベルの切替信号Smcが入力されると、LDO2が作動すると共にスイッチングレギュレータ3aは動作を停止するため、電源装置1aの出力端子OUTからは、LDO2の出力電圧が出力される。
次に、切替信号Smcがハイレベルに立ち上がると、タイミング調整回路4aは、ハイレベルの制御信号Sc2を出力する。このため、第2基準電圧発生回路21、誤差増幅回路22、発振回路23、PWMコンパレータ24、出力制御回路25a、コンパレータ41及び第3基準電圧発生回路42がそれぞれ作動して、スイッチングレギュレータ3aが起動し、LDO2とスイッチングレギュレータ3aが共に作動状態になる。コンパレータ41が作動すると、誤差増幅回路22の出力信号ERROUTの電圧と基準電圧Vr3との電圧比較が行われ、コンパレータ41は、出力信号ERROUTの電圧が基準電圧Vr3未満である場合はローレベルの信号CMPOUTを出力し、出力信号ERROUTの電圧が基準電圧Vr3以上になるとハイレベルの信号CMPOUTを出力する。
出力制御回路25aは、ローレベルの信号CMPOUTが入力されている間は、入力されるパルス信号PWMOUTに関係なく制御信号PGATEをハイレベルにすると共に制御信号NGATEをローレベルにする。このため、スイッチングトランジスタM21及び同期整流用トランジスタM22をそれぞれオフして遮断状態になる。出力信号CMPOUTがハイレベルになると、出力制御回路25aは、入力されたパルス信号PWMOUTに応じた制御信号PGATE及びNGATEをそれぞれ生成して出力し、スイッチングトランジスタM21及び同期整流用トランジスタM22のスイッチングが行われる。
切替信号Smcがハイレベルになって、スイッチングレギュレータ3aが起動した際、誤差増幅回路22の出力信号ERROUTが所望の電圧に達しておらず、スイッチングトランジスタM21のオンデューティサイクルが本来必要な値から誤差が生じている。特に、スイッチングレギュレータ3aの起動直後は該オンデューティサイクルが小さいため、出力電圧VOUTにアンダーシュートが発生する。そこで、スイッチングレギュレータ3aの起動時にはスイッチングトランジスタM21及び同期整流用トランジスタM22を強制的にオフさせて遮断状態にして、LDO2の出力電圧を出力端子OUTから出力するようにした。誤差増幅回路22の出力信号ERROUTの電圧が基準電圧Vr3以上になるとスイッチングトランジスタM21及び同期整流用トランジスタM22をスイッチングさせてスイッチングレギュレータ3aから出力電圧が出力端子OUTに出力されるようにしたことから、出力電圧VOUTのアンダーシュートを軽減させることができる。
誤差増幅回路22の出力信号ERROUTの電圧が基準電圧Vr3以上になった場合、スイッチングレギュレータ3aにおいて、出力電圧VOUTが大きくなると、誤差増幅回路22の出力信号ERROUTの電圧が低下し、PWMコンパレータ24からのパルス信号PWMOUTのデューティサイクルは小さくなる。この結果、スイッチングトランジスタM21がオンする時間が短くなり、それに応じて同期整流用トランジスタ22がオンする時間が長くなって、出力電圧VOUTが低下するように制御される。
また、出力電圧VOUTが小さくなると、誤差増幅回路22の出力信号ERROUTの電圧が上昇し、PWMコンパレータ24からのパルス信号PWMOUTのデューティサイクルは大きくなる。この結果、スイッチングトランジスタM21がオンする時間が長くなり、それに応じて同期整流用トランジスタM22がオンする時間が短くなって、出力電圧VOUTが上昇するように制御される。このような動作を繰り返して、出力電圧VOUTは所定の電圧で一定になるように制御される。
次に、タイミング調整回路4aは、切替信号Smcがハイレベルに立ち上がってから第1の所定時間T1が経過すると、制御信号Sc1をローレベルに立ち下げて第1基準電圧発生回路11及び誤差増幅回路12の動作を停止させて消費電流をカットし出力トランジスタM11をオフさせてLDO2の動作を停止させる。
このように、本第2の実施の形態における電源装置は、外部からの切替信号Smcに応じて、LDO2とスイッチングレギュレータ3aを選択して作動させ、LDO2からスイッチングレギュレータ3aに切り替えて作動させる際に、LDO2とスイッチングレギュレータ3aの動作期間をオーバーラップさせ、スイッチングレギュレータ3aが起動すると誤差増幅回路22の出力電圧ERROUTが基準電圧Vr3以上になるまではスイッチングトランジスタM21及び同期整流用トランジスタM22をそれぞれオフさせて遮断状態になるようにし、前記オーバーラップさせている期間を、起動時に誤差増幅回路22の出力電圧ERROUTが基準電圧Vr3以上になるまでに要する時間以上になるようにした。このことから、前記第1の実施の形態と同様の効果を得ることができる。
本発明の第1の実施の形態における電源装置の回路例を示した図である。 図1の電源装置1の動作例を示したタイミングチャートである。 本発明の第2の実施の形態における電源装置の回路例を示した図である。 図3の各信号の例を示したタイミングチャートである。
符号の説明
1,1a 電源装置
2 LDO
3,3a スイッチングレギュレータ
4,4a タイミング調整回路
10 負荷
11 第1基準電圧発生回路
12,22 誤差増幅回路
21 第2基準電圧発生回路
23 発振回路
24 PWMコンパレータ
25,25a 出力制御回路
41 コンパレータ
42 第3基準電圧発生回路
M11 出力トランジスタ
M21 スイッチングトランジスタ
M22,M23 同期整流用トランジスタ
R11,R12,R21,R22 抵抗
L インダクタ
C コンデンサ

Claims (12)

  1. 入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
    前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
    前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
    外部から入力された制御信号に応じて、前記リニアレギュレータの駆動制御を行うと共に前記同期整流型スイッチングレギュレータの動作制御を行うタイミング調整回路部と、
    を備え、
    前記同期整流型スイッチングレギュレータは、前記外部からの制御信号によって駆動制御され、該外部からの制御信号によって起動されてから、前記タイミング調整回路部から所定の信号が入力されるまでの間、スイッチングトランジスタのスイッチングによって前記入力電圧で充電が行われるインダクタの放電を行う同期整流用トランジスタの電流駆動能力を低下させることを特徴とする電源装置。
  2. 前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータを作動させ、該第1の所定時間が経過すると、前記リニアレギュレータの動作を停止させることを特徴とする請求項1記載の電源装置。
  3. 前記タイミング調整回路部は、同期整流型スイッチングレギュレータが起動してから、前記第1の所定時間よりも長い第2の所定時間が経過するまでの間、該同期整流型スイッチングレギュレータに前記所定の信号を出力して該同期整流用トランジスタの電流駆動能力を低下させることを特徴とする請求項2記載の電源装置。
  4. 前記同期整流型スイッチングレギュレータは、
    入力された第1の制御信号に応じてスイッチングを行うスイッチングトランジスタと、
    該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
    入力された第2の制御信号に応じてスイッチングし該インダクタの放電を行う第1の同期整流用トランジスタと、
    入力された第3の制御信号に応じてスイッチングし前記インダクタの放電を行う、前記第1の同期整流用トランジスタよりも電流駆動能力の小さい第2の同期整流用トランジスタと、
    前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記第1及び/又は第2の同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
    を備え、
    前記制御回路部は、前記タイミング調整回路部から同期整流用トランジスタの電流駆動能力を低下させるための信号が入力されている間、前記第1の同期整流用トランジスタをオフさせて遮断状態にすると共に前記第2の同期整流用トランジスタを使用して前記インダクタを放電させることを特徴とする請求項1、2又は3記載の電源装置。
  5. 前記制御回路部は、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、前記第1の所定時間は、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでに要する時間以上であることを特徴とする請求項4記載の電源装置。
  6. 入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する電源装置において、
    前記入力電圧を所定の電圧に変換して前記出力端子に出力する同期整流型スイッチングレギュレータと、
    前記入力電圧を所定の電圧に変換して前記出力端子に出力するリニアレギュレータと、
    外部から入力された制御信号に応じて、前記リニアレギュレータ及び前記同期整流型スイッチングレギュレータの駆動制御を行うタイミング調整回路部と、
    を備え、
    前記同期整流型スイッチングレギュレータは、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路を備え、同期整流型スイッチングレギュレータの起動時に該誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が所定値以上になるまでの間、インダクタの充電を行うスイッチングトランジスタと、該インダクタの放電を行う同期整流用トランジスタをそれぞれ強制的にオフさせて遮断状態にすることを特徴とする電源装置。
  7. 前記タイミング調整回路部は、前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えて駆動させることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータと同期整流型スイッチングレギュレータをそれぞれ作動させ、該第1の所定時間が経過すると、前記リニアレギュレータの動作を停止させることを特徴とする請求項6記載の電源装置。
  8. 前記第1の所定時間は、同期整流型スイッチングレギュレータの起動時に前記誤差増幅回路が起動してから、該誤差増幅回路の出力電圧が前記所定値以上になるまでに要する時間以上であることを特徴とする請求項7記載の電源装置。
  9. 入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
    前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、第1の所定時間の間、前記リニアレギュレータを作動させ、該第1の所定時間よりも長い第2の所定時間が経過するまでの間、前記同期整流型スイッチングレギュレータにおける同期整流用トランジスタの電流駆動能力を低下させることを特徴とする電源装置の動作制御方法。
  10. 前記リニアレギュレータから前記同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されてから前記第1の所定時間が経過すると、前記リニアレギュレータの動作を停止させることを特徴とする請求項9記載の電源装置の動作制御方法。
  11. 入力端子に入力された入力電圧を所定の電圧に変換し出力電圧として所定の出力端子から出力する同期整流型スイッチングレギュレータとリニアレギュレータとを備え、外部からの制御信号に応じて該同期整流型スイッチングレギュレータと該リニアレギュレータを切り替えて作動させる電源装置の動作制御方法において、
    前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記出力端子の電圧である出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記同期整流型スイッチングレギュレータの電圧出力を強制的に停止させることを特徴とする電源装置の動作制御方法。
  12. 前記リニアレギュレータから同期整流型スイッチングレギュレータに切り替えることを示す前記外部からの制御信号が入力されると、前記比例電圧と前記所定の基準電圧との電圧差を増幅した信号の電圧が所定値以上になるまでの間、前記リニアレギュレータを作動させることを特徴とする請求項11記載の電源装置の動作制御方法。
JP2006237871A 2006-09-01 2006-09-01 電源装置及びその動作制御方法 Expired - Fee Related JP4907275B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006237871A JP4907275B2 (ja) 2006-09-01 2006-09-01 電源装置及びその動作制御方法
US11/894,854 US7701181B2 (en) 2006-09-01 2007-08-21 Power supply device and operations control method thereof
KR1020070087240A KR100944668B1 (ko) 2006-09-01 2007-08-29 전력 공급 장치 및 그 동작 제어 방법
CN2007101526565A CN101136591B (zh) 2006-09-01 2007-09-03 电源装置及其操作控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006237871A JP4907275B2 (ja) 2006-09-01 2006-09-01 電源装置及びその動作制御方法

Publications (2)

Publication Number Publication Date
JP2008061452A true JP2008061452A (ja) 2008-03-13
JP4907275B2 JP4907275B2 (ja) 2012-03-28

Family

ID=39150561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006237871A Expired - Fee Related JP4907275B2 (ja) 2006-09-01 2006-09-01 電源装置及びその動作制御方法

Country Status (4)

Country Link
US (1) US7701181B2 (ja)
JP (1) JP4907275B2 (ja)
KR (1) KR100944668B1 (ja)
CN (1) CN101136591B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8442153B2 (en) 2009-07-02 2013-05-14 Panasonic Corporation Transmission circuit
JP2014042389A (ja) * 2012-08-22 2014-03-06 Renesas Electronics Corp 電源装置、半導体装置、及びワイヤレス通信装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997891B2 (ja) * 2006-09-15 2012-08-08 富士通セミコンダクター株式会社 Dc−dcコンバータ及びdc−dcコンバータの制御方法
JP5163058B2 (ja) * 2007-11-02 2013-03-13 株式会社リコー 昇降圧型スイッチングレギュレータ
TWI385510B (zh) * 2008-12-31 2013-02-11 Asustek Comp Inc 自動調整驅動器輸入電源之裝置
JP5381195B2 (ja) * 2009-03-17 2014-01-08 株式会社リコー 半導体装置及びその動作制御方法
US8410770B2 (en) * 2009-06-03 2013-04-02 Texas Instruments Incorporated Fast boost regulator
CN101989755B (zh) * 2009-07-30 2015-03-18 立锜科技股份有限公司 混成式充电器及其控制电路和方法
JP2011066976A (ja) * 2009-09-16 2011-03-31 Sony Corp ハイブリッド電源システム
JP5511594B2 (ja) 2010-08-31 2014-06-04 スパンション エルエルシー 出力スイッチング回路
JP5636826B2 (ja) * 2010-08-31 2014-12-10 株式会社リコー スイッチングレギュレータ
JP6000508B2 (ja) * 2010-10-18 2016-09-28 サイプレス セミコンダクター コーポレーション スイッチングレギュレータ
US8866341B2 (en) 2011-01-10 2014-10-21 Infineon Technologies Ag Voltage regulator
US8552703B2 (en) * 2011-03-04 2013-10-08 Intersil Americas Inc. Method and apparatus for low standby current switching regulator
US8988054B2 (en) * 2011-12-27 2015-03-24 St-Ericsson Sa Single feedback loop for parallel architecture buck converter—LDO regulator
JP2013165537A (ja) * 2012-02-09 2013-08-22 Ricoh Co Ltd スイッチングレギュレータとその制御方法及び電源装置
KR101387300B1 (ko) * 2012-04-23 2014-04-18 삼성전기주식회사 위상 마진 보상 수단을 갖는 ldo 및 그를 이용한 위상 마진 보상 방법
JP5964125B2 (ja) * 2012-04-24 2016-08-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 充電制御回路
US9431902B2 (en) * 2012-09-05 2016-08-30 Fairchild Semiconductor Corporation Sensorless current sense for regulating inductor current in a buck converter
US10332203B2 (en) 2012-12-20 2019-06-25 Ncr Corporation Systems and methods for facilitating credit card application transactions
US20140210439A1 (en) * 2013-01-29 2014-07-31 Richtek Technology Corporation Switching Regulator and Control Circuit Thereof
US9369036B2 (en) * 2013-08-23 2016-06-14 Broadcom Corporation Power bootstrapping for lowering quiescent current
US9606558B2 (en) * 2014-03-04 2017-03-28 Qualcomm Technologies International. Ltd. Lower power switching linear regulator
KR101460944B1 (ko) * 2014-05-21 2014-11-14 중앙대학교 산학협력단 Dc-dc 컨버터 장치 및 이에 포함되는 병렬 구조의 서브 dc-dc 컨버터부
KR101634273B1 (ko) 2014-12-11 2016-06-29 동국대학교 산학협력단 벅 컨버터
JP6382702B2 (ja) * 2014-12-12 2018-08-29 株式会社東芝 スイッチング電源回路
US20160239036A1 (en) * 2015-02-12 2016-08-18 Intel Corporation Dual supply
US9634567B2 (en) * 2015-02-17 2017-04-25 Invensense, Inc. Sensor data acquisition system with integrated power management
US9525333B1 (en) * 2015-06-05 2016-12-20 Power Integrations Limited BJT driver with dynamic adjustment of storage time versus input line voltage variations
US9804617B2 (en) * 2015-11-20 2017-10-31 Texas Instruments Incorporated Detecting an inductor coupled to a power control circuit
US9733655B2 (en) * 2016-01-07 2017-08-15 Vanguard International Semiconductor Corporation Low dropout regulators with fast response speed for mode switching
CN107204705B (zh) * 2016-03-18 2019-04-19 电信科学技术研究院 Dc-dc调节器及其软启动的控制方法、控制器
CN106549578B (zh) * 2016-12-21 2019-10-11 湖南国科微电子股份有限公司 多模式电源管理系统
CN108258745B (zh) * 2016-12-29 2021-07-16 上海岭芯微电子有限公司 一种具有大电流开关式充电和电源管理功能的芯片及应用
US11095222B2 (en) 2017-09-21 2021-08-17 Mediatek Inc. High efficiency converter
CN109450278A (zh) * 2018-11-23 2019-03-08 杭州士兰微电子股份有限公司 同步整流开关变换器及其控制方法
US20230139130A1 (en) * 2020-11-25 2023-05-04 Yangtze Memory Technologies Co., Ltd. Complementary metal oxide semiconductor circuit of memory device
CN113054839A (zh) * 2021-03-30 2021-06-29 京东方科技集团股份有限公司 电源管理电路、显示面板
US11947373B2 (en) * 2022-01-13 2024-04-02 Taiwan Semiconductor Manufacturing Company Ltd. Electronic device including a low dropout (LDO) regulator
CN118648230A (zh) * 2023-01-12 2024-09-13 华为数字能源技术有限公司 电源装置及电源系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007994A (ja) * 2001-01-29 2004-01-08 Seiko Epson Corp 電源装置
JP2004320893A (ja) * 2003-04-16 2004-11-11 Fuji Electric Holdings Co Ltd 電源システム
JP2005124269A (ja) * 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 高効率な電源システム
JP2005130622A (ja) * 2003-10-23 2005-05-19 Rohm Co Ltd 電源装置
JP2005168170A (ja) * 2003-12-02 2005-06-23 Ricoh Co Ltd 電源回路及びその電源回路の出力電圧立ち上げ方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229289B1 (en) * 2000-02-25 2001-05-08 Cadence Design Systems, Inc. Power converter mode transitioning method and apparatus
DE10339025B4 (de) * 2002-09-13 2013-08-14 Fuji Electric Co., Ltd. Stromversorgungssystem
JP4316362B2 (ja) 2003-12-02 2009-08-19 株式会社リコー 電源回路
JP4493456B2 (ja) * 2003-12-10 2010-06-30 ローム株式会社 電源装置、及びそれを用いた携帯機器
JP4463635B2 (ja) 2004-07-20 2010-05-19 株式会社リコー スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路
JP4891093B2 (ja) 2004-12-28 2012-03-07 ローム株式会社 電源回路、チャージポンプ回路、及び、これを備えた携帯機器
US7148670B2 (en) * 2005-01-18 2006-12-12 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation
US7064531B1 (en) * 2005-03-31 2006-06-20 Micrel, Inc. PWM buck regulator with LDO standby mode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007994A (ja) * 2001-01-29 2004-01-08 Seiko Epson Corp 電源装置
JP2004320893A (ja) * 2003-04-16 2004-11-11 Fuji Electric Holdings Co Ltd 電源システム
JP2005124269A (ja) * 2003-10-15 2005-05-12 Matsushita Electric Ind Co Ltd 高効率な電源システム
JP2005130622A (ja) * 2003-10-23 2005-05-19 Rohm Co Ltd 電源装置
JP2005168170A (ja) * 2003-12-02 2005-06-23 Ricoh Co Ltd 電源回路及びその電源回路の出力電圧立ち上げ方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8442153B2 (en) 2009-07-02 2013-05-14 Panasonic Corporation Transmission circuit
JP2014042389A (ja) * 2012-08-22 2014-03-06 Renesas Electronics Corp 電源装置、半導体装置、及びワイヤレス通信装置
US9164521B2 (en) 2012-08-22 2015-10-20 Renesas Electronics Corporation Power supply unit, semiconductor device, and wireless communication device

Also Published As

Publication number Publication date
US7701181B2 (en) 2010-04-20
KR100944668B1 (ko) 2010-03-04
JP4907275B2 (ja) 2012-03-28
CN101136591B (zh) 2010-08-25
CN101136591A (zh) 2008-03-05
KR20080021538A (ko) 2008-03-07
US20080054873A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP4907275B2 (ja) 電源装置及びその動作制御方法
EP1385074B1 (en) Power supplying method and apparatus capable of quickly responding to variations in input and output voltages to output a stable voltage
US7262588B2 (en) Method and apparatus for power supply controlling capable of effectively controlling switching operations
US7541788B2 (en) Switching regulator and method for switching output voltage thereof
US7567065B2 (en) Switching regulator and method for changing output voltages thereof
JP4319661B2 (ja) パルス幅変調モードおよび低ドロップアウト待機モードを備えるデュアルモード電圧調整器
US7579817B2 (en) Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit
US20090174384A1 (en) Switching regulator and method of controlling the same
JP4246045B2 (ja) 電源回路及びその電源回路の出力電圧立ち上げ方法
JP5034399B2 (ja) スイッチングレギュレータ
US20090115392A1 (en) Switching regulator
JP2010011617A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
JP4997122B2 (ja) 電源供給回路及びその動作制御方法
JP4416689B2 (ja) スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法
JP4673350B2 (ja) 直流電源装置
JP2007202281A (ja) 電源回路
JP2005354860A (ja) 昇降圧型dc−dcコンバータの制御装置
JP2011182482A (ja) スイッチング昇圧型dc−dcコンバータおよび半導体集積回路装置
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
JP2019004640A (ja) 電源装置
JP5423060B2 (ja) 昇圧型スイッチングレギュレータ
JP2010259188A (ja) ソフトスタート回路およびスイッチング電源装置
JP4878871B2 (ja) 電源回路
JP4983275B2 (ja) Dc/dcコンバータ
JP2008048591A (ja) 同期整流型スイッチングレギュレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees