JP5423060B2 - 昇圧型スイッチングレギュレータ - Google Patents
昇圧型スイッチングレギュレータ Download PDFInfo
- Publication number
- JP5423060B2 JP5423060B2 JP2009051651A JP2009051651A JP5423060B2 JP 5423060 B2 JP5423060 B2 JP 5423060B2 JP 2009051651 A JP2009051651 A JP 2009051651A JP 2009051651 A JP2009051651 A JP 2009051651A JP 5423060 B2 JP5423060 B2 JP 5423060B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- input
- reference voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図4の昇圧型スイッチングレギュレータ100では、外部から入力される起動信号ENBがローレベルになると、PMOSトランジスタM102がオンして入力電圧Vinが入力され、動作を開始し、ソフトスタート回路120は参照電圧Vrを徐々に上昇させる。
PMOSトランジスタM102がオンすると、PMOSトランジスタM102、インダクタL101及びダイオードD101を介して、入力端子INから入力された入力電圧Vinで出力コンデンサCoが充電される。
このような対策の第1の方法では、スイッチングレギュレータの起動時に、PMOSトランジスタM102のゲート電圧を徐々に低下させてPMOSトランジスタM102のオン抵抗を徐々に小さくすることにより大きな突入電流の発生を防止していた(例えば、特許文献1参照。)。
また、第2の方法では、PMOSトランジスタM102に並列に突入電流防止用の抵抗を接続し、起動時にはPMOSトランジスタM102はオフさせておき、突入電流防止用の抵抗を介して出力コンデンサCoを充電し、昇圧動作を開始するとPMOSトランジスタM102をオンさせていた(例えば、特許文献2参照。)。
また、前記第2の方法では、PMOSトランジスタM102に並列に突入電流防止用の抵抗を接続した構成にしたため、入力端子INに入力電圧Vinが入力されている場合は、PMOSトランジスタM102をオフさせても、前記突入電流防止用の抵抗を介して出力端子OUTに電圧が出力されてしまうという問題があった。
また、前記第3の方法では、第2スイッチと突入電流防止用の抵抗の2つの素子が必要になるという問題があった。
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
制御電極に入力された信号に応じて、前記入力電圧を前記インダクタに供給する第1トランジスタと、
前記起動信号に応じて、前記入力電圧を前記インダクタに供給する第2トランジスタと、
所定の基準電圧をなす参照電圧を生成すると共に前記出力電圧に比例した帰還電圧を生成し、該生成した帰還電圧が前記参照電圧と同電圧になるように前記スイッチングトランジスタのスイッチング制御を行って、前記出力電圧が前記所定の電圧になるように制御する制御回路部と、
を備え、
前記制御回路部は、前記起動信号が入力されると、前記参照電圧を所定の速度で前記基準電圧まで上昇させ、前記起動時の起動信号により前記第2トランジスタがオンして前記入力電圧を前記インダクタに供給を開始してから、前記起動信号が入力されてから前記参照電圧が前記帰還電圧と等しくなるまでに要する時間が経過した後に、前記第1トランジスタをオンさせて前記入力電圧を前記インダクタに供給させるものである。
前記帰還電圧と前記参照電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路部と、
該誤差増幅回路部からの誤差電圧を変調してパルス信号を生成し、前記スイッチングトランジスタの制御電極に出力するパルス信号生成回路部と、
該パルス信号生成回路部から前記パルス信号が出力されると、前記第1トランジスタをオンさせる第1トランジスタ制御回路部と、
を備えるようにした。
所定の三角波電圧を生成して出力する発振回路と、
該三角波電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す前記パルス信号を生成して出力する電圧比較回路と、
を備えるようにした。
また、第1トランジスタは、出力電圧が所定の電圧に近い電圧になってからオンするため、第1トランジスタがオンしても大きな突入電流が発生することはなく、第1トランジスタの電流容量も、昇圧型スイッチングレギュレータにおける定格出力電流の最大値まででよく、第1トランジスタの素子サイズを小さくすることができる。
第1の実施の形態.
図1は、本発明の第1の実施の形態における昇圧型スイッチングレギュレータの回路例を示した図である。
図1のスイッチングレギュレータ1は、入力端子INに入力された入力電圧Vinを所定の電圧に昇圧させて出力電圧Voutとして出力端子OUTから出力する非同期整流方式の昇圧型スイッチングレギュレータをなしている。
図1において、スイッチングレギュレータ1は、NMOSトランジスタからなるスイッチングトランジスタM1と、ダイオードD1と、インダクタL1と、出力コンデンサCoとを備えている。
外部から入力された起動信号ENBは、ソフトスタート回路2、PMOSトランジスタM3のゲート及びRSフリップフロップ回路6のセット入力端Sにそれぞれ入力されており、RSフリップフロップ回路6の出力端QはPMOSトランジスタM2のゲートに接続されている。
図2において、ソフトスタート回路2は、所定の基準電圧Vrefを生成して出力する基準電圧発生回路11、NMOSトランジスタM11、抵抗R11及びコンデンサC11で構成されている。抵抗R11の一端には基準電圧Vrefが入力されており、抵抗R11の他端と接地電圧GNDとの間にはコンデンサC11が接続されている。抵抗R11とコンデンサC11との接続部がソフトスタート回路2の出力端をなし、該出力端から参照電圧Vrが出力される。該出力端と接地電圧GNDとの間にはNMOSトランジスタM11が接続され、NMOSトランジスタM11のゲートには起動信号ENBが入力されている。
時刻t0で起動信号ENBがローレベルになると、PMOSトランジスタM3がオンする。発振回路4からは、三角波電圧Vtが出力されており、ソフトスタート回路2では、NMOSトランジスタM11がオフするため、コンデンサC11が抵抗R11を介して基準電圧Vrefで充電され、図3の破線で示しているように、参照電圧Vrが0Vから上昇し始める。
時刻t2で参照電圧Vrが基準電圧Vrefに達すると、出力電圧Voutも所定の電圧に達し、以後、スイッチングレギュレータ1は、通常の定電圧電源として作動する。
また、前記第1の実施の形態の説明では、スイッチングトランジスタM1に対してPWM制御を行う場合を例にして説明したが、これは一例であり、本発明は、その他PFM制御等のように、誤差電圧Veを変調して生成したパルス信号を使用してスイッチングトランジスタM1のスイッチング制御を行う場合に適用することができる。
2 ソフトスタート回路
3 誤差増幅回路
4 発振回路
5 PWMコンパレータ
6 RSフリップフロップ回路
11 基準電圧発生回路
M1 スイッチングトランジスタ
M2,M3 PMOSトランジスタ
M11 NMOSトランジスタ
D1 ダイオード
L1 インダクタ
R1,R2,R11 抵抗
Co 出力コンデンサ
C11 コンデンサ
Claims (5)
- 外部から入力された起動信号に応じて起動し、入力端子に入力された入力電圧を所定の電圧に昇圧して出力端子から出力電圧として出力する昇圧型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
前記スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
制御電極に入力された信号に応じて、前記入力電圧を前記インダクタに供給する第1トランジスタと、
前記起動信号に応じて、前記入力電圧を前記インダクタに供給する第2トランジスタと、
所定の基準電圧をなす参照電圧を生成すると共に前記出力電圧に比例した帰還電圧を生成し、該生成した帰還電圧が前記参照電圧と同電圧になるように前記スイッチングトランジスタのスイッチング制御を行って、前記出力電圧が前記所定の電圧になるように制御する制御回路部と、
を備え、
前記制御回路部は、前記起動信号が入力されると、前記参照電圧を所定の速度で前記基準電圧まで上昇させ、前記起動時の起動信号により前記第2トランジスタがオンして前記入力電圧を前記インダクタに供給を開始してから、前記起動信号が入力されてから前記参照電圧が前記帰還電圧と等しくなるまでに要する時間が経過した後に、前記第1トランジスタをオンさせて前記入力電圧を前記インダクタに供給させることを特徴とする昇圧型スイッチングレギュレータ。 - 前記制御回路部は、前記参照電圧を生成して出力する参照電圧生成回路部を備え、該参照電圧生成回路部は、前記起動信号によって起動すると、前記参照電圧を接地電圧から所定の速度で前記基準電圧まで上昇させるソフトスタート動作を行うことを特徴とする請求項1記載の昇圧型スイッチングレギュレータ。
- 前記制御回路部は、
前記帰還電圧と前記参照電圧との電圧差を増幅して誤差電圧として出力する誤差増幅回路部と、
該誤差増幅回路部からの誤差電圧を変調してパルス信号を生成し、前記スイッチングトランジスタの制御電極に出力するパルス信号生成回路部と、
該パルス信号生成回路部から前記パルス信号が出力されると、前記第1トランジスタをオンさせる第1トランジスタ制御回路部と、
を備えることを特徴とする請求項1又は2記載の昇圧型スイッチングレギュレータ。 - 前記パルス信号生成回路部は、
所定の三角波電圧を生成して出力する発振回路と、
該三角波電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す前記パルス信号を生成して出力する電圧比較回路と、
を備えることを特徴とする請求項3記載の昇圧型スイッチングレギュレータ。 - 前記第2トランジスタは、前記第1トランジスタよりもオン抵抗が大きいことを特徴とする請求項1、2、3又は4記載の昇圧型スイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051651A JP5423060B2 (ja) | 2009-03-05 | 2009-03-05 | 昇圧型スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051651A JP5423060B2 (ja) | 2009-03-05 | 2009-03-05 | 昇圧型スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010207005A JP2010207005A (ja) | 2010-09-16 |
JP5423060B2 true JP5423060B2 (ja) | 2014-02-19 |
Family
ID=42967922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009051651A Expired - Fee Related JP5423060B2 (ja) | 2009-03-05 | 2009-03-05 | 昇圧型スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5423060B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012065109A (ja) | 2010-09-15 | 2012-03-29 | Nec Corp | 携帯端末、その制御方法及びプログラム |
JP6836150B2 (ja) | 2017-01-20 | 2021-02-24 | セイコーエプソン株式会社 | 半導体装置、電源装置、電子機器、及び、電源装置の制御方法 |
JP6975538B2 (ja) * | 2017-02-15 | 2021-12-01 | ローム株式会社 | ソフトスタート回路 |
CN109995235B (zh) * | 2019-04-30 | 2024-03-08 | 广东美的制冷设备有限公司 | 智能功率模块和电器设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4851201B2 (ja) * | 2005-03-18 | 2012-01-11 | 株式会社リコー | 電源スイッチ回路 |
JP4890014B2 (ja) * | 2005-12-07 | 2012-03-07 | 株式会社リコー | スイッチングレギュレータ及びスイッチングレギュレータの制御回路 |
-
2009
- 2009-03-05 JP JP2009051651A patent/JP5423060B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010207005A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100994452B1 (ko) | 동기 정류형 스위칭 레귤레이터 | |
JP5277952B2 (ja) | スイッチング電源回路 | |
JP5174390B2 (ja) | 電源装置及びこれを備えた電子機器 | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
JP4570507B2 (ja) | 定電圧回路、定電圧回路を備えた半導体装置及び定電圧回路の制御方法 | |
JP5381195B2 (ja) | 半導体装置及びその動作制御方法 | |
JP2005051956A (ja) | Dc/dcコンバータ | |
JP2008178263A (ja) | 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法 | |
JP2008061452A (ja) | 電源装置及びその動作制御方法 | |
JP2011142795A (ja) | 半導体装置及びこれを用いたスイッチングレギュレータ | |
JP2007282354A (ja) | スイッチング制御回路 | |
TW201220657A (en) | Switching regulator | |
JP2006288062A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路、及びdc−dcコンバータの制御方法 | |
JP2011045157A (ja) | 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法 | |
JP5380057B2 (ja) | 昇圧型スイッチング電源装置 | |
JP5304356B2 (ja) | スイッチングレギュレータ | |
JP4416689B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 | |
JP5636826B2 (ja) | スイッチングレギュレータ | |
JP5091024B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2009055708A (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したdc−dc変換装置 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP2009022092A (ja) | 多出力電源回路 | |
JP2019071715A (ja) | スイッチングレギュレータ | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP5515390B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |