JP5315988B2 - Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 - Google Patents
Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 Download PDFInfo
- Publication number
- JP5315988B2 JP5315988B2 JP2008332650A JP2008332650A JP5315988B2 JP 5315988 B2 JP5315988 B2 JP 5315988B2 JP 2008332650 A JP2008332650 A JP 2008332650A JP 2008332650 A JP2008332650 A JP 2008332650A JP 5315988 B2 JP5315988 B2 JP 5315988B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- converter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、小型電子機器に用いられるDC−DCコンバータに関し、特に負荷電流が急増した場合に出力電圧の低下を少なくすることができるDC−DCコンバータ及びそのDC−DCコンバータを備えた電源回路に関する。
図7は、従来の電流モード制御型の降圧型スイッチングレギュレータの回路例を示した図である。
図7において、スイッチングレギュレータ100は、入力端子INに入力された入力電圧Viを所定の電圧に降圧して出力電圧Voとして出力端子OUTから出力するものである。
図7において、スイッチングレギュレータ100は、入力端子INに入力された入力電圧Viを所定の電圧に降圧して出力電圧Voとして出力端子OUTから出力するものである。
図8は、図7に示したスイッチングレギュレータ100の動作例を示したタイミングチャートである。図8において、Ioは出力端子OUTから出力される出力電流、Veは誤差増幅回路120の出力電圧である誤差電圧、Vslpはスロープ電圧生成回路110の出力電圧であるスロープ電圧、Setは発振回路140の出力信号でRSフリップフロップ回路150のセット入力端Sに入力されるセットパルス信号、RstはPWMコンパレータ130の出力信号でRSフリップフロップ回路150のリセット入力端Rに入力されるリセットパルス信号、S1はRSフリップフロップ回路150の出力端Qから出力された出力信号をインバータ回路160で信号レベルを反転させた信号でありスイッチングトランジスタM101のゲート信号である。
発振回路140からは、図8に示すように、所定の周期でハイレベルになるセットパルス信号Setが出力されている。セットパルス信号SetがRSフリップフロップ回路150のセット入力端Sに入力されると、RSフリップフロップ回路150は、出力端Qからハイレベルの信号を出力する。この信号はインバータ回路160で信号レベルが反転されるため、スイッチングトランジスタM101のゲート信号S1はローレベルになる。すると、スイッチングトランジスタM101がオンして、インダクタL101と出力コンデンサC101との直列回路に入力電圧Viが入力される。
インダクタL101に流れるインダクタ電流ILは時間の経過に連れて直線的に増加する。インダクタ電流ILが出力電流Ioよりも大きくなると、出力コンデンサC101に電荷が蓄積され、出力電圧Voが上昇する。
スロープ電圧生成回路110は、インダクタ電流ILを検出して電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成し、この補償電圧を前記のインダクタ電流ILを変換した電圧に加算して、スロープ電圧Vslpを生成して出力する。スロープ電圧VslpはスイッチングトランジスタM101がオンしている間、直線的に上昇する。
スロープ電圧生成回路110は、インダクタ電流ILを検出して電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成し、この補償電圧を前記のインダクタ電流ILを変換した電圧に加算して、スロープ電圧Vslpを生成して出力する。スロープ電圧VslpはスイッチングトランジスタM101がオンしている間、直線的に上昇する。
誤差増幅回路120は、出力電圧検出信号Vfbと基準電圧Vrefとの差電圧を増幅し、誤差電圧Veとして出力する。
PWMコンパレータ130は、誤差電圧Veとスロープ電圧Vslpの電圧比較を行い、スロープ電圧Vslpが誤差電圧Veを超えるとハイレベルの信号Rstを出力し、RSフリップフロップ回路150をリセットする。すると、RSフリップフロップ回路150の出力端Qはローレベルに戻りゲート信号S1がハイレベルになるため、スイッチングトランジスタM101はオフする。
PWMコンパレータ130は、誤差電圧Veとスロープ電圧Vslpの電圧比較を行い、スロープ電圧Vslpが誤差電圧Veを超えるとハイレベルの信号Rstを出力し、RSフリップフロップ回路150をリセットする。すると、RSフリップフロップ回路150の出力端Qはローレベルに戻りゲート信号S1がハイレベルになるため、スイッチングトランジスタM101はオフする。
スイッチングトランジスタM101がオフすると、接続ノードLXの電圧VLXはインダクタL101の逆起電力の作用で負電圧まで低下する。すると整流ダイオードD101がオンして、インダクタL101に蓄えられていたエネルギーを放出させる。これにより、インダクタ電流ILは時間の経過に連れて直線的に減少し、インダクタ電流ILが出力電流Ioよりも小さくなると、出力コンデンサC101から負荷200へ電力が供給され、出力電圧Voが低下する。
1周期後に発振回路140からセットパルスSetが発生し、再びスイッチングトランジスタM101がオンしてインダクタ電流ILが供給され、出力電圧Voが上昇する。以下、同様の動作が繰り返される。
1周期後に発振回路140からセットパルスSetが発生し、再びスイッチングトランジスタM101がオンしてインダクタ電流ILが供給され、出力電圧Voが上昇する。以下、同様の動作が繰り返される。
図8の時刻t2以前は出力電流Ioが少ない状態を示しており、更に出力電流Ioが低減している状態である。出力電流Ioの低減に連れて、出力電圧Voは僅かであるが上昇する。このため、誤差電圧Veは更に低下し、時刻t1でスロープ電圧Vslpの下限値以下になってしまう。すると、PWMコンパレータ130の出力信号Rstはハイレベルになり、RSフリップフロップ回路150をリセットする。この状態では、RSフリップフロップ回路150のセット入力端SにセットパルスSetが入力されても出力端Qの信号レベルは反転しないため、スイッチングトランジスタM101はオンしない。
時刻t2で出力電流Ioが急増すると、出力電圧Voは図8で示しているように低下するが、誤差増幅回路120からの誤差電圧Veはなかなか上昇しない。これは、誤差増幅回路120からの誤差電圧Veが0Vになっている間に、位相補償用のコンデンサChの電荷も放電されてコンデンサChの電圧も0Vになっており、誤差増幅回路120からの誤差電圧Veは、コンデンサChが所定の電圧に充電されるまでは、立ち上がることができないためである。
このことから、誤差電圧Veがスロープ電圧Vslpの下限値を超えて、最初にスイッチングトランジスタM101をオンするためのゲート信号S1が出力されるのは、出力電流Ioが急増した時刻t2から時間Tdが経過した時刻t3になってからである。この間に、出力電圧Voは大きく低下してしまう。
このことから、誤差電圧Veがスロープ電圧Vslpの下限値を超えて、最初にスイッチングトランジスタM101をオンするためのゲート信号S1が出力されるのは、出力電流Ioが急増した時刻t2から時間Tdが経過した時刻t3になってからである。この間に、出力電圧Voは大きく低下してしまう。
このようなことから、従来は、誤差増幅回路の帰還回路に含まれる位相補償用のコンデンサの電荷を保持及び充放電させるためのスイッチ手段を設け、このスイッチ手段を操作することで、電圧比較器に出力する誤差電圧の整定時間を短くするようにしていた(例えば、特許文献1参照。)。このようにすることにより、負荷に出力される出力電圧を速やかに設定された電圧に移行させることができる。
特開2006−94572号公報
しかし、このような方法では、前記スイッチ手段と、このスイッチ手段を制御するための制御回路が別途必要であり、回路全体が大規模なものになってしまうという問題があった。また、スイッチングレギュレータと、軽負荷時はスイッチングレギュレータよりも電力変換効率の高い第2のDC−DCコンバータとを任意に、又は所定の条件が成立した(例えば負荷電流が所定の電流を前後した)場合に、いずれか一方が入力電圧を所定の出力電圧に変換して出力端子より出力するようにした構成も考えられるが、前記第2のDC−DCコンバータから前記スイッチングレギュレータに切り替わる際は、前記と同じ理由で出力電圧Voは大きく低下するという問題があった。
本発明は、このような問題を解決するためになされたものであり、極めて簡単な回路で誤差増幅回路内の位相補償用のコンデンサによる出力電圧Voの応答遅れを改善させることができるDC−DCコンバータ及びそのDC−DCコンバータを備えた電源回路を得ることを目的とする。
この発明に係るDC−DCコンバータは、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力するDC−DCコンバータにおいて、
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力制御用トランジスタと、
所定の基準電圧と、前記出力電圧を分圧して生成した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力された誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力制御用トランジスタの動作制御を行う動作制御回路部と、
を備え、
前記誤差増幅回路は、前記誤差電圧を出力する出力回路部にソースフォロア接続された出力トランジスタを有し、該出力トランジスタの制御電極と接地電圧との間に位相補償用の抵抗とコンデンサの直列回路が接続されると共に、前記出力トランジスタで形成されたソースフォロア回路の前段に設けられた増幅回路部の負荷に電圧生成素子を直列に接続された構成をなすものである。
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力制御用トランジスタと、
所定の基準電圧と、前記出力電圧を分圧して生成した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力された誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力制御用トランジスタの動作制御を行う動作制御回路部と、
を備え、
前記誤差増幅回路は、前記誤差電圧を出力する出力回路部にソースフォロア接続された出力トランジスタを有し、該出力トランジスタの制御電極と接地電圧との間に位相補償用の抵抗とコンデンサの直列回路が接続されると共に、前記出力トランジスタで形成されたソースフォロア回路の前段に設けられた増幅回路部の負荷に電圧生成素子を直列に接続された構成をなすものである。
具体的には、前記電圧生成素子は、ダイオード接続されたMOSトランジスタからなるようにした。
また、前記電圧生成素子は、抵抗からなるようにしてもよい。
また、前記電圧生成素子は、前記ソースフォロア回路を構成している前記出力トランジスタのしきい値電圧以下の電圧を生成するようにした。
また、この発明に係る電源回路は、
前記請求項1から請求項4のいずれかに記載のDC−DCコンバータと、
軽負荷時には該DC−DCコンバータよりも電力変換効率の高い第2のDC−DCコンバータと、
前記DC−DCコンバータ及び第2のDC−DCコンバータの動作制御を行う制御回路と、
を備え、
前記制御回路は、任意に又は所定の条件が成立した場合に、前記DC−DCコンバータ及び前記第2のDC−DCコンバータのいずれか一方を作動させて、前記入力電圧から前記出力電圧を生成して前記出力端子から出力させるものである。
前記請求項1から請求項4のいずれかに記載のDC−DCコンバータと、
軽負荷時には該DC−DCコンバータよりも電力変換効率の高い第2のDC−DCコンバータと、
前記DC−DCコンバータ及び第2のDC−DCコンバータの動作制御を行う制御回路と、
を備え、
前記制御回路は、任意に又は所定の条件が成立した場合に、前記DC−DCコンバータ及び前記第2のDC−DCコンバータのいずれか一方を作動させて、前記入力電圧から前記出力電圧を生成して前記出力端子から出力させるものである。
本発明のDC−DCコンバータによれば、誤差増幅回路の出力回路部をソースフォロア回路にし、該出力回路部の前段の増幅回路部の負荷に直列に電圧生成素子を接続するようにしたことから、該電圧生成素子に僅かな電流が流れただけで、前記ソースフォロア回路を構成する出力トランジスタの制御電極の電圧を引き上げることができるため、前記誤差増幅回路から出力される誤差電圧が素早く立ち上がり、DC−DCコンバータの出力電圧の大幅な低下を抑制することができる。
また、本発明の電源回路は、前記のようなDC−DCコンバータと、軽負荷時に該DC−DCコンバータよりも電力変換効率が高い第2のDC−DCコンバータとの切り替えを行う際にも、出力電圧の大幅な低下を抑制することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図1において、DC−DCコンバータをなすスイッチングレギュレータ1は、入力端子INに入力された入力電圧Viを、所定の電圧に降圧して出力電圧Voとして出力端子OUTから負荷2に出力する、非同期整流型の降圧型スイッチングレギュレータをなしている。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図1において、DC−DCコンバータをなすスイッチングレギュレータ1は、入力端子INに入力された入力電圧Viを、所定の電圧に降圧して出力電圧Voとして出力端子OUTから負荷2に出力する、非同期整流型の降圧型スイッチングレギュレータをなしている。
スイッチングレギュレータ1において、入力端子INと接地電圧GNDとの間には、スイッチングトランジスタM1と整流ダイオードD1の直列回路が接続されている。また、スイッチングトランジスタM1と整流ダイオードD1との接続ノードLXと出力端子OUTとの間にはインダクタL1が接続され、出力端子OUTと接地電圧GNDとの間には出力コンデンサC1が接続されている。更に、出力端子OUTと接地電圧GNDとの間には負荷2が接続されている。
スイッチングトランジスタM1がオン/オフ動作を行うことにより、インダクタL1と出力コンデンサC1にエネルギーを蓄え、該蓄えたエネルギーを出力端子OUTから出力電圧Voとして出力し、負荷2に供給している。
スイッチングトランジスタM1がオン/オフ動作を行うことにより、インダクタL1と出力コンデンサC1にエネルギーを蓄え、該蓄えたエネルギーを出力端子OUTから出力電圧Voとして出力し、負荷2に供給している。
また、出力制御用トランジスタをなすスイッチングトランジスタM1のオン/オフ制御を行う動作制御回路部として、出力電圧検出用の分圧抵抗R1,R2、基準電圧Vrefを生成して出力する基準電圧発生回路7、分圧抵抗R1とR2との接続部から出力される帰還電圧Vfbと基準電圧Vrefとが入力される誤差増幅回路20、インダクタL1を流れる電流を検出して電圧に変換しスロープ補償を行ってスロープ電圧Vslpを生成し出力するスロープ電圧生成回路10、スロープ電圧生成回路10から出力されたスロープ電圧Vslpと誤差増幅回路20から出力された誤差電圧Veとのを電圧比較を行い該比較結果を示すリセットパルス信号Rstを生成して出力するPWMコンパレータ30、所定のセットパルス信号Setを生成して出力する発振回路40、発振回路40からのセットパルス信号SetでセットされPWMコンパレータ30からのリセットパルス信号RstでリセットされるRSフリップフロップ回路50、及びRSフリップフロップ回路50の出力端Qから出力された信号の信号レベルを反転させて出力するインバータ回路60を備えている。なお、誤差増幅回路20に接続されている抵抗RhとコンデンサChは、スイッチングレギュレータ1の位相補償を行うためのものである。
発振回路40からは、所定の周期でハイレベルになるセットパルス信号Setが出力されている。セットパルス信号SetがRSフリップフロップ回路50のセット入力端Sに入力されると、RSフリップフロップ回路50は、出力端Qからハイレベルの信号を出力する。該信号はインバータ回路60で信号レベルが反転されるため、スイッチングトランジスタM1のゲート信号S1はローレベルになる。すると、スイッチングトランジスタM1がオンして、インダクタL1と出力コンデンサC1との直列回路に入力電圧Viが入力される。
インダクタL1に流れるインダクタ電流ILは時間の経過に連れて直線的に増加する。インダクタ電流ILが出力電流Ioよりも大きくなると、出力コンデンサC1に電荷が蓄積され、出力電圧Voが上昇する。
スロープ電圧生成回路10は、インダクタ電流ILを検出して電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成し、該補償電圧を、インダクタ電流ILを変換した前記電圧に加算して、スロープ電圧Vslpを生成して出力する。スロープ電圧VslpはスイッチングトランジスタM1がオンしている間、直線的に上昇する。
スロープ電圧生成回路10は、インダクタ電流ILを検出して電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成し、該補償電圧を、インダクタ電流ILを変換した前記電圧に加算して、スロープ電圧Vslpを生成して出力する。スロープ電圧VslpはスイッチングトランジスタM1がオンしている間、直線的に上昇する。
誤差増幅回路20は、出力電圧検出信号をなす帰還電圧Vfbと基準電圧Vrefとの差電圧を増幅し、誤差電圧Veとして出力する。
PWMコンパレータ30は、誤差電圧Veとスロープ電圧Vslpの電圧比較を行い、スロープ電圧Vslpが誤差電圧Veを超えるとハイレベルの信号Rstを出力し、RSフリップフロップ回路50をリセットする。すると、RSフリップフロップ回路50の出力端Qはローレベルに戻りゲート信号S1がハイレベルになるため、スイッチングトランジスタM1はオフする。
PWMコンパレータ30は、誤差電圧Veとスロープ電圧Vslpの電圧比較を行い、スロープ電圧Vslpが誤差電圧Veを超えるとハイレベルの信号Rstを出力し、RSフリップフロップ回路50をリセットする。すると、RSフリップフロップ回路50の出力端Qはローレベルに戻りゲート信号S1がハイレベルになるため、スイッチングトランジスタM1はオフする。
スイッチングトランジスタM1がオフすると、接続ノードLXの電圧VLXはインダクタL1の逆起電力の作用で負電圧まで低下する。すると整流ダイオードD1がオンして、インダクタL1に蓄えられていたエネルギーを放出させる。これにより、インダクタ電流ILは時間の経過に連れて直線的に減少し、インダクタ電流ILが出力電流Ioよりも小さくなると、出力コンデンサC1から負荷2へ電力が供給され、出力電圧Voが低下する。
発振回路40からのセットパルスSetの1周期後に、再びスイッチングトランジスタM1がオンしてインダクタ電流ILが供給され、出力電圧Voが上昇する。以下、同様の動作が繰り返される。
発振回路40からのセットパルスSetの1周期後に、再びスイッチングトランジスタM1がオンしてインダクタ電流ILが供給され、出力電圧Voが上昇する。以下、同様の動作が繰り返される。
図2は、図1の誤差増幅回路20の回路例を示した図である。
図2の誤差増幅回路20は、PMOSトランジスタM11〜M16、NMOSトランジスタM17〜M24、位相補償用のコンデンサCh及び位相補償用の抵抗Rhで構成されている。
NMOSトランジスタM18において、ソースは接地電圧GNDに接続され、ドレインはPMOSトランジスタM11のドレインに接続され、ゲートには誤差増幅回路20のバイアス電流を設定するためのバイアス設定電圧Vbiasが入力されている。
図2の誤差増幅回路20は、PMOSトランジスタM11〜M16、NMOSトランジスタM17〜M24、位相補償用のコンデンサCh及び位相補償用の抵抗Rhで構成されている。
NMOSトランジスタM18において、ソースは接地電圧GNDに接続され、ドレインはPMOSトランジスタM11のドレインに接続され、ゲートには誤差増幅回路20のバイアス電流を設定するためのバイアス設定電圧Vbiasが入力されている。
PMOSトランジスタM11のソースは入力電圧Viに接続され、PMOSトランジスタM11のゲートは、自身のドレインに接続されると共にPMOSトランジスタM12のゲートに接続されている。PMOSトランジスタM12のソースは入力電圧Viに接続されていることから、PMOSトランジスタM11とM12はカレントミラー回路を構成している。また、PMOSトランジスタM12のドレインは、PMOSトランジスタM15とM16の各ソースが接続された接続部に接続されている。
PMOSトランジスタM15とM16が誤差増幅回路20の差動入力用のトランジスタをなしており、PMOSトランジスタM15のゲートが誤差増幅回路20の反転入力端IM−をなし、該反転入力端IM−には帰還電圧Vfbが入力されている。また、PMOSトランジスタM16のゲートが誤差増幅回路20の非反転入力端IP+をなし、該非反転入力端IP+には基準電圧Vrefが入力されている。PMOSトランジスタM15のドレインは、NMOSトランジスタM20のドレインに接続され、PMOSトランジスタM16のドレインは、NMOSトランジスタM21のドレインに接続されている。
NMOSトランジスタM20のソースは接地電圧GNDに接続され、NMOSトランジスタM20のゲートは、自身のドレインに接続されると共にNMOSトランジスタM19のゲートに接続されている。NMOSトランジスタM19のソースは接地電圧GNDに接続されていることから、NMOSトランジスタM20とM19はカレントミラー回路を構成している。NMOSトランジスタM19のドレインはPMOSトランジスタM13のドレインに接続されている。
PMOSトランジスタM13のソースは入力電圧Viに接続され、PMOSトランジスタM13のゲートは、自身のドレインとPMOSトランジスタM14のゲートにそれぞれ接続されている。PMOSトランジスタM14のソースは入力電圧Viに接続されていることから、PMOSトランジスタM13とM14もカレントミラー回路を構成している。PMOSトランジスタM14のドレインは、NMOSトランジスタM23のゲートとNMOSトランジスタM17のドレインにそれぞれ接続されている。NMOSトランジスタM14のドレインが、誤差増幅回路20の前段増幅回路部をなす差動増幅回路の出力端になっている。
NMOSトランジスタM17のゲートは自身のドレインに接続され、NMOSトランジスタM17のソースはNMOSトランジスタM22のドレインに接続されている。NMOSトランジスタM17は、本発明で追加されたトランジスタであり、従来は、NMOSトランジスタM14のドレインがNMOSトランジスタM22のドレインに直接接続されていた。なお、NMOSトランジスタM22が前記差動増幅回路における出力回路の負荷になっている。
NMOSトランジスタM22のソースは接地電圧GNDに接続され、NMOSトランジスタM22のゲートはNMOSトランジスタM21のゲートに接続されている。NMOSトランジスタM21のゲートは自身のドレインに接続されていることから、NMOSトランジスタM22とM21はカレントミラー回路を構成している。
NMOSトランジスタM22のソースは接地電圧GNDに接続され、NMOSトランジスタM22のゲートはNMOSトランジスタM21のゲートに接続されている。NMOSトランジスタM21のゲートは自身のドレインに接続されていることから、NMOSトランジスタM22とM21はカレントミラー回路を構成している。
NMOSトランジスタM23のドレインは入力電圧Viに接続され、NMOSトランジスタM23のソースはNMOSトランジスタM24のドレインに接続されている。また、NMOSトランジスタM23のゲートと接地電圧GNDとの間には、位相補償用の抵抗Rhと位相補償用のコンデンサChの直列回路が接続されている。位相補償用の抵抗Rhと位相補償用のコンデンサChは、スイッチングレギュレータ1の位相補償を行っている。
NMOSトランジスタM24のソースは接地電圧GNDに接続され、NMOSトランジスタM24のゲートは、NMOSトランジスタM21及びM22の各ゲートとそれぞれ接続されていることから、NMOSトランジスタM24はNMOSトランジスタM21及びM22とカレントミラー回路を構成している。
NMOSトランジスタM24のソースは接地電圧GNDに接続され、NMOSトランジスタM24のゲートは、NMOSトランジスタM21及びM22の各ゲートとそれぞれ接続されていることから、NMOSトランジスタM24はNMOSトランジスタM21及びM22とカレントミラー回路を構成している。
誤差電圧Veは、誤差増幅回路20の出力端EAPMoをなすNMOSトランジスタM23のソースから出力される。すなわち、誤差増幅回路20の出力回路は、NMOSトランジスタM24を電流負荷とする、NMOSトランジスタM23のソースフォロア回路となっている。
なお、NMOSトランジスタM23及びM24は出力回路部をなし、PMOSトランジスタM13,M14及びNMOSトランジスタM17,M19,M22は増幅回路部をなす差動増幅回路の出力回路をなしており、NMOSトランジスタM22が増幅回路部の負荷をなす。
なお、NMOSトランジスタM23及びM24は出力回路部をなし、PMOSトランジスタM13,M14及びNMOSトランジスタM17,M19,M22は増幅回路部をなす差動増幅回路の出力回路をなしており、NMOSトランジスタM22が増幅回路部の負荷をなす。
次に、誤差増幅回路20の動作について説明する。
NMOSトランジスタM18のゲートにはバイアス設定電圧Vbiasが入力されているため、NMOSトランジスタM18のドレイン電流は、バイアス設定電圧Vbiasに応じた定電流になる。該定電流は、カレントミラー回路を形成しているPMOSトランジスタM11とM12を介して、前記差動増幅回路を構成しているPMOSトランジスタM15とM16のバイアス電流になっている。
PMOSトランジスタM15とM16の各ドレイン電流は、前記バイアス電流をPMOSトランジスタM15とM16で2分した電流であり、PMOSトランジスタM15とM16の各ゲート電圧が等しい場合は、前記バイアス電流がPMOSトランジスタM15とM16に均等に供給される。
NMOSトランジスタM18のゲートにはバイアス設定電圧Vbiasが入力されているため、NMOSトランジスタM18のドレイン電流は、バイアス設定電圧Vbiasに応じた定電流になる。該定電流は、カレントミラー回路を形成しているPMOSトランジスタM11とM12を介して、前記差動増幅回路を構成しているPMOSトランジスタM15とM16のバイアス電流になっている。
PMOSトランジスタM15とM16の各ドレイン電流は、前記バイアス電流をPMOSトランジスタM15とM16で2分した電流であり、PMOSトランジスタM15とM16の各ゲート電圧が等しい場合は、前記バイアス電流がPMOSトランジスタM15とM16に均等に供給される。
PMOSトランジスタM15のドレイン電流は、PMOSトランジスタM15の負荷であるNMOSトランジスタM20のドレイン電流になる。また、PMOSトランジスタM16のドレイン電流は、PMOSトランジスタM16の負荷であるNMOSトランジスタM21のドレイン電流になる。
NMOSトランジスタM20とM19はカレントミラー回路を形成しているため、NMOSトランジスタM20のドレイン電流とNMOSトランジスタM19のドレイン電流は比例し、NMOSトランジスタM19のドレイン電流はPMOSトランジスタM13のドレイン電流になる。
NMOSトランジスタM20とM19はカレントミラー回路を形成しているため、NMOSトランジスタM20のドレイン電流とNMOSトランジスタM19のドレイン電流は比例し、NMOSトランジスタM19のドレイン電流はPMOSトランジスタM13のドレイン電流になる。
PMOSトランジスタM13とM14はカレントミラー回路を形成しているため、結局、PMOSトランジスタM14のドレイン電流はPMOSトランジスタM15のドレイン電流に比例した電流になる。
また、NMOSトランジスタM21とM22はカレントミラー回路を形成しているため、NMOSトランジスタM22のドレイン電流はPMOSトランジスタM16のドレイン電流に比例した電流になる。
このように、PMOSトランジスタM14のドレイン電流はPMOSトランジスタM15のドレイン電流に比例し、NMOSトランジスタM22のドレイン電流はPMOSトランジスタM16のドレイン電流に比例する。
また、NMOSトランジスタM21とM22はカレントミラー回路を形成しているため、NMOSトランジスタM22のドレイン電流はPMOSトランジスタM16のドレイン電流に比例した電流になる。
このように、PMOSトランジスタM14のドレイン電流はPMOSトランジスタM15のドレイン電流に比例し、NMOSトランジスタM22のドレイン電流はPMOSトランジスタM16のドレイン電流に比例する。
PMOSトランジスタM15とM16の各ゲート電圧が等しい場合は、前記バイアス電流がPMOSトランジスタM15とM16に均等に供給されるため、PMOSトランジスタM15とM16の各ドレイン電流は等しくなる。この結果、PMOSトランジスタM14とNMOSトランジスタM22の各ドレイン電流は等しくなり、PMOSトランジスタM14のドレイン電圧Vsfは入力電圧Viと接地電圧GNDとの中間電圧になる。
ここで、PMOSトランジスタM15のゲート電圧VfbがPMOSトランジスタM16のゲート電圧Vrefよりも大きくなったとすると、PMOSトランジスタM15のドレイン電流が減少し、逆にPMOSトランジスタM16のドレイン電流が増加する。すると、PMOSトランジスタM14のインピーダンスが大きくなり、逆にNMOSトランジスタM22のインピーダンスが小さくなるため、電圧Vsfは低下し、誤差電圧Veは低下する。
逆に、PMOSトランジスタM15のゲート電圧VfbがPMOSトランジスタM16のゲート電圧Vrefよりも小さくなったとすると、PMOSトランジスタM15のドレイン電流が増加し、PMOSトランジスタM16のドレイン電流が減少する。すると、PMOSトランジスタM14のインピーダンスが小さくなり、NMOSトランジスタM22のインピーダンスが大きくなるため、電圧Vsfは上昇して誤差電圧Veも上昇する。
逆に、PMOSトランジスタM15のゲート電圧VfbがPMOSトランジスタM16のゲート電圧Vrefよりも小さくなったとすると、PMOSトランジスタM15のドレイン電流が増加し、PMOSトランジスタM16のドレイン電流が減少する。すると、PMOSトランジスタM14のインピーダンスが小さくなり、NMOSトランジスタM22のインピーダンスが大きくなるため、電圧Vsfは上昇して誤差電圧Veも上昇する。
図3は、スイッチングレギュレータ1の動作と誤差増幅回路20の動作を説明するためのタイミングチャートである。
図3において、時刻t2以前は、出力電流Ioの減少に連れて出力電圧Voが上昇してPMOSトランジスタM15のゲート電圧Vfbが上昇し、PMOSトランジスタM15のドレイン電流が減少する。すると、PMOSトランジスタM16のドレイン電流が増加するため、電圧Vsfが低下し、これに伴って誤差電圧Veが低下する。
図3において、時刻t2以前は、出力電流Ioの減少に連れて出力電圧Voが上昇してPMOSトランジスタM15のゲート電圧Vfbが上昇し、PMOSトランジスタM15のドレイン電流が減少する。すると、PMOSトランジスタM16のドレイン電流が増加するため、電圧Vsfが低下し、これに伴って誤差電圧Veが低下する。
時刻t1で誤差電圧Veがスロープ電圧Vslpの下限値以下になると、誤差増幅回路20における前記差動増幅回路のバイアス電流のほとんどがPMOSトランジスタM16のドレイン電流になり、PMOSトランジスタM15のドレイン電流は0A近傍になる。すると、PMOSトランジスタM14のドレイン電流も0A近傍になる。逆に、NMOSトランジスタM22は、前記バイアス電流とほぼ同じドレイン電流を流そうとするが、PMOSトランジスタM14のドレイン電流が0Aに近いため電流を流すことができない。
この結果、電圧Vsfは接地電圧GND近くまで低下する。このとき、コンデンサChの電荷は、抵抗Rh、NMOSトランジスタM17及びM22を介して放電される。なお、NMOSトランジスタM17はダイオード接続されていることから、電圧VsfがNMOSトランジスタM17のしきい値電圧以下になると放電電流が急激に小さくなるため、電圧Vsfの低下速度は遅くなる。このようなことから、時刻t2の時点では、電圧VsfはNMOSトランジスタM17のしきい値電圧よりもやや小さい電圧になっていることが多い。
時刻t2で負荷電流Ioが急増すると、出力電圧Voが低下する。このときの低下速度は、出力コンデンサC1と負荷電流Ioの値によって決まる。
出力電圧Voが低下すると、PMOSトランジスタM15のゲート電圧Vfbが低下するため、PMOSトランジスタM15のドレイン電流が増加し、PMOSトランジスタM16のドレイン電流は減少する。すると、PMOSトランジスタM14のドレイン電流が増加することから、NMOSトランジスタM17にドレイン電流が流れる。NMOSトランジスタM17は、ダイオード接続になっているため、ドレイン電流が僅かでも流れると、ソース−ドレイン間にはしきい値電圧が発生することから、電圧Vsfは図3の実線で示すように時刻t2で急速に立ち上がる。このため、ソースフォロア回路を構成しているNMOSトランジスタM23のゲート電圧が瞬時にしきい値電圧に達し、誤差電圧Veが上昇し始める。
出力電圧Voが低下すると、PMOSトランジスタM15のゲート電圧Vfbが低下するため、PMOSトランジスタM15のドレイン電流が増加し、PMOSトランジスタM16のドレイン電流は減少する。すると、PMOSトランジスタM14のドレイン電流が増加することから、NMOSトランジスタM17にドレイン電流が流れる。NMOSトランジスタM17は、ダイオード接続になっているため、ドレイン電流が僅かでも流れると、ソース−ドレイン間にはしきい値電圧が発生することから、電圧Vsfは図3の実線で示すように時刻t2で急速に立ち上がる。このため、ソースフォロア回路を構成しているNMOSトランジスタM23のゲート電圧が瞬時にしきい値電圧に達し、誤差電圧Veが上昇し始める。
なお、位相補償用のコンデンサChは位相補償用の抵抗Rhを介して充電されるため、時刻t2の時点で位相補償用のコンデンサChの電荷が0になっていても、電圧Vsfは高速に立ち上がることができる。このため、出力電流Ioが急増してからスイッチングトランジスタM1をオンさせる最初のゲート信号S1が出力されるまでの時間を大幅に短縮させることができる。ちなみに、図3の点線で示した出力電圧Vo、誤差電圧Ve、及び電圧Vsfは、NMOSトランジスタM17がない場合の従来の波形である。
また、NMOSトランジスタM17には、しきい値電圧が、NMOSトランジスタM23と同じか又はやや小さいトランジスタを使用することが望ましい。
また、NMOSトランジスタM17には、しきい値電圧が、NMOSトランジスタM23と同じか又はやや小さいトランジスタを使用することが望ましい。
図4は、誤差増幅回路20の他の回路例を示した図である。なお、図4では、図2と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略し、図2との相違点のみ説明する。
図4における図2との相違点は、図2のNMOSトランジスタM17の代わりに、電圧生成素子としてダイオード接続されたPMOSトランジスタM25を使用したことにあり、PMOSトランジスタM25を使用しても、電圧生成素子としてダイオード接続したNMOSトランジスタを使用した図2の場合と同等の効果を得ることができる。
図4における図2との相違点は、図2のNMOSトランジスタM17の代わりに、電圧生成素子としてダイオード接続されたPMOSトランジスタM25を使用したことにあり、PMOSトランジスタM25を使用しても、電圧生成素子としてダイオード接続したNMOSトランジスタを使用した図2の場合と同等の効果を得ることができる。
図5は、誤差増幅回路20の他の回路例を示した図である。なお、図5では、図2と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略し、図2との相違点のみ説明する。
図5における図2との相違点は、図2のNMOSトランジスタM17の代わりに、電圧生成素子として抵抗R11を使用したことにあり、抵抗R11を使用しても、電圧生成素子としてダイオード接続したNMOSトランジスタを使用した図2の場合と同等の効果を得ることができる。
図5における図2との相違点は、図2のNMOSトランジスタM17の代わりに、電圧生成素子として抵抗R11を使用したことにあり、抵抗R11を使用しても、電圧生成素子としてダイオード接続したNMOSトランジスタを使用した図2の場合と同等の効果を得ることができる。
図6は、スイッチングレギュレータ1と、軽負荷時はスイッチングレギュレータ1よりも電力変換効率の高い第2のDC−DCコンバータ70とを、任意に、又は所定の条件が成立した場合に、いずれか一方が入力電圧Viを所定の電圧に変換して出力端子OUTから出力するようにした電源回路の例を示した図である。
図6において、制御回路71は、外部からの任意な切り替え信号、又は所定の条件、例えば負荷電流をなす出力電流Ioが所定値よりも小さいときは、第2のDC−DCコンバータ70が入力電圧Viを所定の電圧に変換して出力端子OUTから出力し、出力電流Ioが前記所定値以上であるときは、スイッチングレギュレータ1が入力電圧Viを所定の電圧に変換して出力端子OUTから出力するように、スイッチングレギュレータ1及び第2のDC−DCコンバータ70にそれ制御信号を出力する。
図6において、制御回路71は、外部からの任意な切り替え信号、又は所定の条件、例えば負荷電流をなす出力電流Ioが所定値よりも小さいときは、第2のDC−DCコンバータ70が入力電圧Viを所定の電圧に変換して出力端子OUTから出力し、出力電流Ioが前記所定値以上であるときは、スイッチングレギュレータ1が入力電圧Viを所定の電圧に変換して出力端子OUTから出力するように、スイッチングレギュレータ1及び第2のDC−DCコンバータ70にそれ制御信号を出力する。
第2のDC−DCコンバータ70は、スイッチングレギュレータ1と同様の構成をなすが、負荷電流が小さいときに電力変換効率が高くなるように、回路の動作電流がより小さく設定されている。負荷電流が急峻に増加すると、前記したように、スイッチングレギュレータ1における、ソースフォロア回路を構成しているNMOSトランジスタM23のゲート電圧が瞬時にしきい値電圧に達し、誤差電圧Veが上昇を始め、出力電圧Voの低下を抑えることができる。
このように、本第1の実施の形態におけるスイッチングレギュレータによれば、誤差増幅回路20の出力回路をソースフォロア回路にし、その前段の差動増幅回路の出力回路の負荷に直列に電圧生成素子を接続するようにしたことから、該電圧生成素子に僅かな電流が流れただけで、前記ソースフォロア回路をなすNMOSトランジスタM23のゲート電圧を引き上げることができ、誤差増幅回路20から出力される誤差電圧Veが素早く立ち上がることができるため、出力電圧Voの大幅な低下を抑制することができる。
なお、前記説明では、スイッチングレギュレータ1が非同期整流方式をなす降圧型スイッチングレギュレータをなす場合を例にして説明したが、本発明は、これに限定するものではなく、図1の整流ダイオードD1の代わりに、NMOSトランジスタからなる同期整流用トランジスタを使用した同期整流方式をなす場合にも適用することができ、昇圧型スイッチングレギュレータ、反転型スイッチングレギュレータ及びシリーズレギュレータ等のリニアレギュレータにも適用することができる。
このように、本発明は、出力電圧Voを分圧して帰還電圧Vfbを生成し、帰還電圧Vfbを基に誤差増幅回路を使用して出力電圧Voが所定の電圧で一定になるようにトランジスタの動作制御を行う構成の電源回路に対して適用することができる。
更に、本発明は、インダクタL1に流れたインダクタ電流ILを検出し、該検出したインダクタ電流ILを基に誤差増幅回路を使用して出力電圧Voが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
更に、本発明は、インダクタL1に流れたインダクタ電流ILを検出し、該検出したインダクタ電流ILを基に誤差増幅回路を使用して出力電圧Voが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
1 スイッチングレギュレータ
2 負荷
7 基準電圧発生回路
10 スロープ電圧生成回路
20 誤差増幅回路
30 PWMコンパレータ
40 発振回路
50 RFフリップフロップ回路
60 インバータ回路
70 第2のDC−DCコンバータ
71 制御回路
M1 スイッチングトランジスタ
D1 整流ダイオード
L1 インダクタ
C1 出力コンデンサ
R1,R2,Rh,R11 抵抗
Ch コンデンサ
M11〜M16 PMOSトランジスタ
M17〜M25 NMOSトランジスタ
2 負荷
7 基準電圧発生回路
10 スロープ電圧生成回路
20 誤差増幅回路
30 PWMコンパレータ
40 発振回路
50 RFフリップフロップ回路
60 インバータ回路
70 第2のDC−DCコンバータ
71 制御回路
M1 スイッチングトランジスタ
D1 整流ダイオード
L1 インダクタ
C1 出力コンデンサ
R1,R2,Rh,R11 抵抗
Ch コンデンサ
M11〜M16 PMOSトランジスタ
M17〜M25 NMOSトランジスタ
Claims (5)
- 入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力するDC−DCコンバータにおいて、
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力制御用トランジスタと、
所定の基準電圧と、前記出力電圧を分圧して生成した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力された誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力制御用トランジスタの動作制御を行う動作制御回路部と、
を備え、
前記誤差増幅回路は、前記誤差電圧を出力する出力回路部にソースフォロア接続された出力トランジスタを有し、該出力トランジスタの制御電極と接地電圧との間に位相補償用の抵抗とコンデンサの直列回路が接続されると共に、前記出力トランジスタで形成されたソースフォロア回路の前段に設けられた増幅回路部の負荷に電圧生成素子を直列に接続された構成をなすことを特徴とするDC−DCコンバータ。 - 前記電圧生成素子は、ダイオード接続されたMOSトランジスタからなることを特徴とする請求項1記載のDC−DCコンバータ。
- 前記電圧生成素子は、抵抗からなることを特徴とする請求項1記載のDC−DCコンバータ。
- 前記電圧生成素子は、前記ソースフォロア回路を構成している前記出力トランジスタのしきい値電圧以下の電圧を生成することを特徴とする請求項1、2又は3記載のDC−DCコンバータ。
- 前記請求項1から請求項4のいずれかに記載のDC−DCコンバータと、
軽負荷時には該DC−DCコンバータよりも電力変換効率の高い第2のDC−DCコンバータと、
前記DC−DCコンバータ及び第2のDC−DCコンバータの動作制御を行う制御回路と、
を備え、
前記制御回路は、任意に又は所定の条件が成立した場合に、前記DC−DCコンバータ及び前記第2のDC−DCコンバータのいずれか一方を作動させて、前記入力電圧から前記出力電圧を生成して前記出力端子から出力させることを特徴とする電源回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332650A JP5315988B2 (ja) | 2008-12-26 | 2008-12-26 | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 |
CN200980152027.XA CN102265495B (zh) | 2008-12-26 | 2009-12-02 | 直流-直流转换器以及具有直流-直流转换器的电源电路 |
PCT/JP2009/006549 WO2010073498A1 (en) | 2008-12-26 | 2009-12-02 | Dc-dc converter, and power supply circuit having dc-dc converter |
KR1020117014477A KR101204235B1 (ko) | 2008-12-26 | 2009-12-02 | Dc-dc 컨버터 및 dc-dc 컨버터를 구비한 전원 회로 |
US13/133,192 US8860391B2 (en) | 2008-12-26 | 2009-12-02 | DC-DC converter, and power supply circuit having DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332650A JP5315988B2 (ja) | 2008-12-26 | 2008-12-26 | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010154716A JP2010154716A (ja) | 2010-07-08 |
JP5315988B2 true JP5315988B2 (ja) | 2013-10-16 |
Family
ID=42287157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008332650A Expired - Fee Related JP5315988B2 (ja) | 2008-12-26 | 2008-12-26 | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8860391B2 (ja) |
JP (1) | JP5315988B2 (ja) |
KR (1) | KR101204235B1 (ja) |
CN (1) | CN102265495B (ja) |
WO (1) | WO2010073498A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011103744A (ja) | 2009-11-11 | 2011-05-26 | Ricoh Co Ltd | スイッチング電源回路 |
TWI487231B (zh) * | 2011-08-26 | 2015-06-01 | Leadtrend Tech Corp | 過電壓防護之控制方法以及用於電源控制器之控制電路 |
JP6013846B2 (ja) | 2011-10-06 | 2016-10-25 | リコー電子デバイス株式会社 | スイッチングレギュレータ及び電子機器 |
KR101376151B1 (ko) * | 2012-02-17 | 2014-04-10 | 충북대학교 산학협력단 | 전하 공유방식을 이용한 보상 장치 |
JP5946304B2 (ja) * | 2012-03-22 | 2016-07-06 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
US20140084884A1 (en) * | 2012-07-06 | 2014-03-27 | Jong J. Lee | Lc switching regulators |
US9099924B2 (en) * | 2012-12-11 | 2015-08-04 | Analog Devices, Inc. | Target voltage generator for a DC to DC converter, a combination of a target voltage generator and a DC to DC converter, and a method of operating a DC to DC converter |
CN103929049B (zh) * | 2013-01-11 | 2016-08-31 | 登丰微电子股份有限公司 | 恒定导通时间控制电路及直流转直流转换电路 |
CN105162327B (zh) * | 2015-09-01 | 2017-07-11 | 电子科技大学 | 一种用于buck变换器的补偿电路 |
US9654116B1 (en) * | 2015-10-27 | 2017-05-16 | Mediatek Inc. | Clock generator using resistive components to generate sub-gate delays and/or using common-mode voltage based frequency-locked loop circuit for frequency offset reduction |
US10833577B2 (en) * | 2019-03-28 | 2020-11-10 | Alpha And Omega Semiconductor (Cayman) Ltd. | OR-fet body brake in phase redundant scheme |
KR20230001463A (ko) * | 2021-06-28 | 2023-01-04 | 에스케이하이닉스 주식회사 | 전압생성회로 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
US6545882B2 (en) | 2001-08-15 | 2003-04-08 | System General Corp. | PWM controller having off-time modulation for power converter |
JP3963794B2 (ja) * | 2002-07-09 | 2007-08-22 | ローム株式会社 | Dc/dcコンバータ |
EP1517439A1 (en) * | 2003-09-16 | 2005-03-23 | STMicroelectronics S.r.l. | Transistor amplifier |
US8590764B2 (en) | 2003-12-24 | 2013-11-26 | Boston Scientific Scimed, Inc. | Circumferential full thickness resectioning device |
JP2005287274A (ja) * | 2004-03-31 | 2005-10-13 | Honda Motor Co Ltd | 降圧型dc−dcコンバータ |
US7151363B1 (en) * | 2004-06-08 | 2006-12-19 | Rf Micro Devices, Inc. | High PSRR, fast settle time voltage regulator |
JP4487703B2 (ja) * | 2004-09-21 | 2010-06-23 | 富士電機システムズ株式会社 | スイッチング電源 |
US7218083B2 (en) * | 2005-02-25 | 2007-05-15 | O2Mincro, Inc. | Low drop-out voltage regulator with enhanced frequency compensation |
JP2007221872A (ja) | 2006-02-15 | 2007-08-30 | Ricoh Co Ltd | 二次電池の充電回路、二次電池の充電回路における電源切換方法及び電源装置 |
JP4908019B2 (ja) | 2006-03-02 | 2012-04-04 | 株式会社リコー | スイッチングレギュレータ |
JP4805699B2 (ja) | 2006-03-14 | 2011-11-02 | 株式会社リコー | 半導体装置 |
JP5261942B2 (ja) | 2007-02-14 | 2013-08-14 | 株式会社リコー | 充電制御回路への電源供給を行う電源回路、その電源回路を備えた充電装置及び充電制御回路への電源供給方法 |
JP5151332B2 (ja) | 2007-09-11 | 2013-02-27 | 株式会社リコー | 同期整流型スイッチングレギュレータ |
JP5303910B2 (ja) | 2007-11-20 | 2013-10-02 | 株式会社リコー | スイッチングレギュレータ |
JP5169333B2 (ja) | 2008-03-07 | 2013-03-27 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
JP5169415B2 (ja) | 2008-04-11 | 2013-03-27 | 株式会社リコー | 電源装置および電源装置の出力電圧変更方法 |
JP5262260B2 (ja) | 2008-04-11 | 2013-08-14 | 株式会社リコー | 電圧可変dc−dcコンバータ |
JP5287030B2 (ja) | 2008-08-20 | 2013-09-11 | 株式会社リコー | Dc−dcコンバータおよび制御方法 |
JP5470772B2 (ja) | 2008-08-25 | 2014-04-16 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
TWI377460B (en) * | 2008-09-02 | 2012-11-21 | Faraday Tech Corp | Reference current generator circuit for low-voltage applications |
JP5369555B2 (ja) | 2008-09-08 | 2013-12-18 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 |
JP5151830B2 (ja) | 2008-09-08 | 2013-02-27 | 株式会社リコー | 電流モード制御型dc−dcコンバータ |
US7973605B2 (en) * | 2008-09-15 | 2011-07-05 | Mediatek Singapore Pte. Ltd. | Three-stage frequency-compensated operational amplifier for driving large capacitive loads |
-
2008
- 2008-12-26 JP JP2008332650A patent/JP5315988B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-02 KR KR1020117014477A patent/KR101204235B1/ko not_active IP Right Cessation
- 2009-12-02 US US13/133,192 patent/US8860391B2/en not_active Expired - Fee Related
- 2009-12-02 WO PCT/JP2009/006549 patent/WO2010073498A1/en active Application Filing
- 2009-12-02 CN CN200980152027.XA patent/CN102265495B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110241639A1 (en) | 2011-10-06 |
JP2010154716A (ja) | 2010-07-08 |
CN102265495A (zh) | 2011-11-30 |
WO2010073498A1 (en) | 2010-07-01 |
KR101204235B1 (ko) | 2012-11-27 |
US8860391B2 (en) | 2014-10-14 |
KR20110091017A (ko) | 2011-08-10 |
CN102265495B (zh) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
JP5091027B2 (ja) | スイッチングレギュレータ | |
TWI405062B (zh) | 切換式調整器及其操作控制方法 | |
JP5014772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5852380B2 (ja) | Dc/dcコンバータ | |
JP5169333B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
US8076914B2 (en) | Switching regulator including low-pass filter configured to have time constant for step-up operation and time constant for step-down operation | |
JP2008206214A (ja) | スイッチングレギュレータ | |
JP5369555B2 (ja) | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 | |
US8570021B2 (en) | DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method | |
JP2011155777A (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP5470772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5375226B2 (ja) | 同期整流型スイッチングレギュレータ及びその動作制御方法 | |
CN101295927B (zh) | 改进型振荡器及使用该振荡器的降压电源转换器 | |
JP5304356B2 (ja) | スイッチングレギュレータ | |
JP2009055708A (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したdc−dc変換装置 | |
JP2019071715A (ja) | スイッチングレギュレータ | |
JP5493916B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP2010063290A (ja) | 電源制御回路 | |
TW201909535A (zh) | 開關調節器 | |
JP2009071952A (ja) | スイッチングレギュレータ | |
JP4764978B2 (ja) | スイッチング電源 | |
KR20110030373A (ko) | Dc―dc 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |