JP5176924B2 - 電源回路及びその動作制御方法 - Google Patents
電源回路及びその動作制御方法 Download PDFInfo
- Publication number
- JP5176924B2 JP5176924B2 JP2008314019A JP2008314019A JP5176924B2 JP 5176924 B2 JP5176924 B2 JP 5176924B2 JP 2008314019 A JP2008314019 A JP 2008314019A JP 2008314019 A JP2008314019 A JP 2008314019A JP 5176924 B2 JP5176924 B2 JP 5176924B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims description 68
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 description 29
- 230000010355 oscillation Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図5の電源回路100では、誤差増幅回路101は所定の基準電圧Vrefと帰還電圧Vfbとの電圧差を増幅して誤差電圧Veを生成し出力する。誤差電圧Veは、利得1のバッファ回路103を介して出力トランジスタM101のゲートに入力される。このため、出力トランジスタM101は、帰還電圧Vfbが基準電圧Vrefに等しくなるように、出力する電流を制御して出力電圧Voutの制御を行う。
抵抗R103とコンデンサC101は、入力電圧Vinの急激な変動に対する出力電圧Voutの応答速度を改善する働きを行う。
抵抗R103とコンデンサC101がない場合、入力電圧Vinが急激に低下すると、入力電圧Vinの該低下に応じて直ちに出力トランジスタM101のオン抵抗を小さくしないと、出力電圧Voutが低下するため、出力トランジスタM101のゲート電圧を更に低下させる必要がある。しかし、抵抗R101と演算増幅回路101の非反転入力端とを接続する配線には、図示しないが浮遊容量が存在するため、帰還電圧Vfbは出力電圧Voutの低下よりも遅れて低下する。更に、誤差増幅回路101による遅延も加わり、誤差増幅回路101の出力電圧が低下するまでに時間がかかってしまい、この間に出力電圧Voutは大きく低下してしまう。
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記入力電圧と前記誤差増幅回路の所定の入力端との間に接続されたハイパスフィルタを備えるものである。
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行う整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路から出力される誤差電圧を基に、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うようにした。
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行い、
ハイパスフィルタを介して、前記入力電圧の電圧変動を前記誤差増幅回路の所定の入力端に入力するようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における電源回路の回路例を示した図である。
図1において、電源回路1は、入力端子INに入力された入力電圧Vinを所定の定電圧に昇圧し、出力電圧Voutとして出力端子OUTから出力する非同期整流型の昇圧型スイッチングレギュレータをなしている。
電源回路1は、NMOSトランジスタからなる出力トランジスタM1と、整流用のダイオードD1とを備えている。
また、発振回路4は、所定の三角波信号TWを生成して出力し、PWMコンパレータ5は、誤差増幅回路3からの誤差電圧Veと該三角波信号TWからPWM制御を行うためのパルス信号Spwを生成して出力する。パルス信号Spwは、バッファ回路6を介して出力トランジスタM1のゲートに入力される。
図2における図1との相違点は、図1の出力トランジスタM1をPMOSトランジスタに代えると共に図1のバッファ回路6をインバータ回路7に代え、出力トランジスタM1、ダイオードD1及びインダクタL1の接続を変えたことにある。
図2の電源回路1は、PMOSトランジスタからなる出力トランジスタM1と、ダイオードD1と、基準電圧発生回路2と、出力電圧検出用の抵抗R1,R2と、インダクタL1と、出力コンデンサCoと、ハイパスフィルタを形成するコンデンサC1及び抵抗R3と、コンデンサC2と、位相補償用の抵抗R4及びコンデンサC3と、誤差増幅回路3と、発振回路4と、PWMコンパレータ5と、インバータ回路7とを備えている。
図3における図2との相違点は、基準電圧発生回路2をなくして、所定の定電圧V1を生成して出力する定電圧回路8と抵抗R5を追加すると共に、抵抗R1,R2、出力トランジスタM1、ダイオードD1及びインダクタL1の接続を変えたことにある。
図3の電源回路1は、PMOSトランジスタからなる出力トランジスタM1と、ダイオードD1と、出力電圧検出用の抵抗R1,R2と、インダクタL1と、出力コンデンサCoと、ハイパスフィルタを形成するコンデンサC1及び抵抗R3,R5と、コンデンサC2と、位相補償用の抵抗R4及びコンデンサC3と、誤差増幅回路3と、発振回路4と、PWMコンパレータ5と、インバータ回路7と、所定の定電圧V1を生成して出力する定電圧回路8とを備えている。
ここで、出力電圧Voutが上昇して、帰還電圧Vfbが大きくなると、誤差増幅回路3からの誤差電圧Veは上昇し、出力トランジスタM1のオンデューティサイクルが大きくなって出力電圧Voutが低下する。逆に、出力電圧Voutが低下して、帰還電圧Vfbが小さくなると、誤差電圧Veが低下し、出力トランジスタM1のオンデューティサイクルが小さくなって出力電圧Voutが上昇する。
前記第1の実施の形態では、スイッチングレギュレータを構成する場合を例にして説明したが、本発明はシリーズレギュレータ等のようなリニアレギュレータにも適用することができ、このようにしたものを本発明の第2の実施の形態とする。
図4は、本発明の第2の実施の形態における電源回路の回路例を示した図である。
図4において、電源回路1aは、入力端子INに入力された入力電圧Vinを所定の定電圧に変換し、出力電圧Voutとして出力端子OUTから出力するシリーズレギュレータをなしている。
ここで、入力電圧Vinが急激に低下すると、前記ハイパスフィルタによって誤差増幅回路12の非反転入力端の電圧が直ちに低下して誤差電圧Veを引き下げられるため、出力トランジスタM11のオン抵抗が減少して出力電圧Voutを引き上げることができる。逆に、入力電圧Vinが上昇した場合は、出力トランジスタM11のオン抵抗を増大させて出力電圧Voutを低下させることができる。
更に、本発明は、インダクタL1に流れたインダクタ電流を検出し、該検出したインダクタ電流を基に誤差増幅回路を使用して出力電圧Voutが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
2,11 基準電圧発生回路
3,12 誤差増幅回路
4 発振回路
5 PWMコンパレータ
6 バッファ回路
7 インバータ回路
8 定電圧回路
20 負荷
M1 スイッチングトランジスタ
M11 出力トランジスタ
D1 ダイオード
L1 インダクタ
Co 出力コンデンサ
C1〜C3,C11 コンデンサ
R1〜R4,R11〜R13 抵抗
Claims (8)
- 入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路において、
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記入力電圧と前記誤差増幅回路の所定の入力端との間に接続されたハイパスフィルタを備えることを特徴とする電源回路。 - 前記ハイパスフィルタは、コンデンサと抵抗が直列に接続されてなることを特徴とする請求項1記載の電源回路。
- 前記出力トランジスタは、制御電極に入力された制御信号に応じてスイッチングを行い、
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行う整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路から出力される誤差電圧を基に、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項1又は2記載の電源回路。 - 前記制御回路部は、前記入力電圧を降圧して前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項3記載の電源回路。
- 前記制御回路部は、前記入力電圧を昇圧して前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項3記載の電源回路。
- 前記制御回路部は、前記入力電圧を変換して前記出力電圧が所定の負電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項3記載の電源回路。
- 前記出力トランジスタは、制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力し、前記制御回路部は、前記誤差増幅回路から出力された誤差電圧を前記出力トランジスタの制御電極に出力することを特徴とする請求項1又は2記載の電源回路。
- 制御電極に入力された制御信号に応じた動作を行って、出力端子から出力する出力電圧の制御を行う出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して前記出力端子から出力する電源回路の動作制御方法において、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行い、
ハイパスフィルタを介して、前記入力電圧の電圧変動を前記誤差増幅回路の所定の入力端に入力することを特徴とする電源回路の動作制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314019A JP5176924B2 (ja) | 2008-12-10 | 2008-12-10 | 電源回路及びその動作制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314019A JP5176924B2 (ja) | 2008-12-10 | 2008-12-10 | 電源回路及びその動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141982A JP2010141982A (ja) | 2010-06-24 |
JP5176924B2 true JP5176924B2 (ja) | 2013-04-03 |
Family
ID=42351602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008314019A Active JP5176924B2 (ja) | 2008-12-10 | 2008-12-10 | 電源回路及びその動作制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176924B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5381195B2 (ja) | 2009-03-17 | 2014-01-08 | 株式会社リコー | 半導体装置及びその動作制御方法 |
CN103543781B (zh) * | 2013-10-29 | 2015-06-10 | 西安华芯半导体有限公司 | 一种低压差线性稳压器 |
US9265116B2 (en) * | 2014-05-30 | 2016-02-16 | Technical Consumer Products, Inc. | Constant voltage and constant current driver circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61293159A (ja) * | 1985-06-18 | 1986-12-23 | Fuji Electric Co Ltd | 直流電圧制御回路 |
JPH067742B2 (ja) * | 1989-06-15 | 1994-01-26 | 横河電機株式会社 | Dc―dcコンバータ |
JP3045204B2 (ja) * | 1992-01-31 | 2000-05-29 | サンケン電気株式会社 | スイッチング電源装置 |
JP3000798B2 (ja) * | 1992-09-28 | 2000-01-17 | 日本電気株式会社 | スイッチング電源回路 |
JP2004320922A (ja) * | 2003-04-17 | 2004-11-11 | Toyoda Mach Works Ltd | 昇圧回路及び昇圧回路の制御方法 |
JP2007074874A (ja) * | 2005-09-09 | 2007-03-22 | Nissan Motor Co Ltd | 電源装置 |
JP2007249712A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | リニアレギュレータ回路 |
JP4337060B2 (ja) * | 2006-06-30 | 2009-09-30 | 日本テキサス・インスツルメンツ株式会社 | スイッチング電源装置とその制御装置 |
JP2008141894A (ja) * | 2006-12-04 | 2008-06-19 | Mitsubishi Electric Corp | 突入電流防止回路 |
-
2008
- 2008-12-10 JP JP2008314019A patent/JP5176924B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010141982A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4926625B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP5014772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
KR101014738B1 (ko) | 승압/강압형 스위칭 조절기 및 역전류 방지 방법 | |
JP5386801B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
TWI410033B (zh) | 穩定轉換脈波調變模式之電流式降壓轉換器 | |
JP4708976B2 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP5169333B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5014714B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御回路 | |
JP5091027B2 (ja) | スイッチングレギュレータ | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
US7193871B2 (en) | DC-DC converter circuit | |
JP5091028B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置 | |
EP3361615A1 (en) | Switching regulator and control device therefor | |
JP4570507B2 (ja) | 定電圧回路、定電圧回路を備えた半導体装置及び定電圧回路の制御方法 | |
US20090115392A1 (en) | Switching regulator | |
TWI513152B (zh) | 時間信號產生器及時間信號產生方法 | |
JP2008131746A (ja) | 昇降圧型スイッチングレギュレータ | |
JP4721274B2 (ja) | Dc/dcコンバータ | |
JP5304356B2 (ja) | スイッチングレギュレータ | |
JP5636826B2 (ja) | スイッチングレギュレータ | |
JP2019071715A (ja) | スイッチングレギュレータ | |
JP5176924B2 (ja) | 電源回路及びその動作制御方法 | |
US20110057636A1 (en) | Method for Reducing Energy Loss in DC-DC Converter and Related Control Device and DC-DC Converter | |
JP5423060B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP5015035B2 (ja) | 降圧型スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5176924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160118 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |