JP5014772B2 - 電流モード制御型スイッチングレギュレータ - Google Patents
電流モード制御型スイッチングレギュレータ Download PDFInfo
- Publication number
- JP5014772B2 JP5014772B2 JP2006349020A JP2006349020A JP5014772B2 JP 5014772 B2 JP5014772 B2 JP 5014772B2 JP 2006349020 A JP2006349020 A JP 2006349020A JP 2006349020 A JP2006349020 A JP 2006349020A JP 5014772 B2 JP5014772 B2 JP 5014772B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- slope
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、広い入出力電圧範囲で動作する電流モード制御型スイッチングレギュレータに関するものである。
従来、スイッチングレギュレータは、電圧モード制御方式が一般的であった。電圧モード制御方式のスイッチングレギュレータでは、出力電圧と基準電圧の電圧差に応じて、スイッチング素子に対しＰＷＭ制御を行うことで出力電圧を安定化していた。しかし、電圧モード制御方式のスイッチングレギュレータは帰還信号を出力電圧から検出しているため、出力電圧変動に対する応答速度が遅く、出力電圧と基準電圧の電圧差を増幅する誤差増幅回路の位相補償が複雑になる等の問題があった。
そこで、これらの欠点を克服する技術として、近年、電流モード制御方式のスイッチングレギュレータが多く用いられるようになってきた。しかし、電流モード制御方式のスイッチングレギュレータでは、ＰＷＭ制御のオンデューティサイクルが５０％を超えるとサブハーモニック発振を起こし、制御不能になることが知られている。この対策として、通常、ＰＷＭ制御にスロープ補償を行ってサブハーモニック発振を防止していた。
そこで、これらの欠点を克服する技術として、近年、電流モード制御方式のスイッチングレギュレータが多く用いられるようになってきた。しかし、電流モード制御方式のスイッチングレギュレータでは、ＰＷＭ制御のオンデューティサイクルが５０％を超えるとサブハーモニック発振を起こし、制御不能になることが知られている。この対策として、通常、ＰＷＭ制御にスロープ補償を行ってサブハーモニック発振を防止していた。
図７は、このようなスロープ補償回路を備えた電流モード制御型のスイッチングレギュレータの例を示した図であり、図７では、降圧型のスイッチングレギュレータを例にして示している。
図７において、スイッチングトランジスタ１０５がオンすることにより、インダクタ１０４、平滑用コンデンサ１０２及び負荷１０１に電力が供給され、スイッチングトランジスタ１０５がオフすると、インダクタ１０４及び平滑用コンデンサ１０２に蓄えられたエネルギーが負荷１０１に供給される。電流−電圧変換回路１０６は、インピーダンスＲｓｅｎｓｅを有しており、インダクタ１０４に流れる電流ｉＬを該インピーダンスＲｓｅｎｓｅで電圧変換した変換電圧Ｖｓｅｎｓｅ（＝Ｒｓｅｎｓｅ×ｉＬ）を出力する。
図７において、スイッチングトランジスタ１０５がオンすることにより、インダクタ１０４、平滑用コンデンサ１０２及び負荷１０１に電力が供給され、スイッチングトランジスタ１０５がオフすると、インダクタ１０４及び平滑用コンデンサ１０２に蓄えられたエネルギーが負荷１０１に供給される。電流−電圧変換回路１０６は、インピーダンスＲｓｅｎｓｅを有しており、インダクタ１０４に流れる電流ｉＬを該インピーダンスＲｓｅｎｓｅで電圧変換した変換電圧Ｖｓｅｎｓｅ（＝Ｒｓｅｎｓｅ×ｉＬ）を出力する。
また、発振回路１１０は、所定の基準クロック信号ＣＬＫと所定の鋸歯状波電圧Ｖｒａｍｐをそれぞれ生成して出力する。加算器１０８は、変換電圧Ｖｓｅｎｓｅに鋸歯状波電圧Ｖｒａｍｐを加算してスロープ補償を行い、スロープ電圧ＶｓとしてＰＷＭコンパレータ１０７の非反転入力端に出力する。誤差増幅回路１１５は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差を増幅して生成した誤差電圧ＶｅをＰＷＭコンパレータ１１７の反転入力端に出力する。ＰＷＭコンパレータ１１７は、誤差電圧Ｖｅとスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅがスロープ電圧Ｖｓを超えると、ＰＷＭコンパレータ１０７は、ＲＳラッチ回路１１２をリセットし、スイッチングトランジスタ１０５をオフさせる。このため、インダクタ電流ｉＬのピーク電流値は、誤差電圧Ｖｅに応じた値になる。
分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、誤差電圧Ｖｅを低下させることで出力電圧Ｖｏｕｔを低下させ、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも小さい場合には、誤差電圧Ｖｅを上昇させることで出力電圧Ｖｏｕｔを上昇させるようにして、出力電圧Ｖｏｕｔをレギュレーションしている。
前記のようなサブハーモニック発振を防止するには、スロープ電圧Ｖｓの傾きがスイッチングトランジスタ１０５がオフしたときのインダクタ電流ｉＬの傾きの１／２以上になるようにスロープ補償を行う必要があった。
前記のようなサブハーモニック発振を防止するには、スロープ電圧Ｖｓの傾きがスイッチングトランジスタ１０５がオフしたときのインダクタ電流ｉＬの傾きの１／２以上になるようにスロープ補償を行う必要があった。
具体的には、図７の場合におけるインダクタ電流ｉＬの傾きｄｉＬ／ｄｔは、インダクタ１０４のインダクタンスをＬとすると、スイッチングトランジスタ１０５がオンしている場合、下記（ａ）式のようになり、スイッチングトランジスタ１０５がオフしている場合は、下記（ｂ）式のようになる。
ｄｉＬ／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ………………（ａ）
ｄｉＬ／ｄｔ＝−Ｖｏｕｔ／Ｌ………………（ｂ）
鋸歯状波電圧Ｖｒａｍｐの傾きをスロープ補償Ｉｒａｍｐとすると、このときのスロープ補償Ｉｒａｍｐは、下記（ｃ）式のようになる。
Ｉｒａｍｐ＞Ｖｏｕｔ／２／Ｌ×Ｒｓｅｎｓｅ………………（ｃ）
ｄｉＬ／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ………………（ａ）
ｄｉＬ／ｄｔ＝−Ｖｏｕｔ／Ｌ………………（ｂ）
鋸歯状波電圧Ｖｒａｍｐの傾きをスロープ補償Ｉｒａｍｐとすると、このときのスロープ補償Ｉｒａｍｐは、下記（ｃ）式のようになる。
Ｉｒａｍｐ＞Ｖｏｕｔ／２／Ｌ×Ｒｓｅｎｓｅ………………（ｃ）
なお、昇圧型のスイッチングレギュレータでは、前記（ａ）式は下記（ｄ）式に、前記（ｂ）式は下記（ｅ）式に、前記（ｃ）式は下記（ｆ）式にそれぞれなる。
ｄｉＬ／ｄｔ＝Ｖｉｎ／Ｌ………………（ｄ）
ｄｉＬ／ｄｔ＝−（Ｖｏｕｔ−Ｖｉｎ）／Ｌ………………（ｅ）
Ｉｒａｍｐ＞（Ｖｏｕｔ−Ｖｉｎ）／Ｌ／２×Ｒｓｅｎｓｅ…………（ｆ）
ｄｉＬ／ｄｔ＝Ｖｉｎ／Ｌ………………（ｄ）
ｄｉＬ／ｄｔ＝−（Ｖｏｕｔ−Ｖｉｎ）／Ｌ………………（ｅ）
Ｉｒａｍｐ＞（Ｖｏｕｔ−Ｖｉｎ）／Ｌ／２×Ｒｓｅｎｓｅ…………（ｆ）
このように、スロープ補償Ｉｒａｍｐには出力電圧Ｖｏｕｔと入力電圧Ｖｉｎという変数を用いて示すことができ、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが一定値である場合には問題はない。しかし、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔは、一般に広い範囲で変動するため、スロープ補償Ｉｒａｍｐを固定値にする場合は、スロープ補償Ｉｒａｍｐは、予想される入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの変動の範囲内における最大値に設定する必要があった。しかし、過度のスロープ補償を行うと、サブハーモニック発振のような低調波発振の発生を防止することはできるが、電流帰還を行うことによる効果がなくなり、電圧モード制御方式のような動作になって制御性が悪化するという問題があった。このため、入出力電圧に応じたスロープ制御量を決定することによって、広い入出力電圧範囲で、適切なスロープ補償を行うことができるようにしていた（例えば、特許文献１参照。）。
特開２００６−３３９５８号公報
しかし、この場合、入力電圧と出力電圧に応じてスロープ補償量を変化させているため、回路が複雑になるという問題があった。また、スイッチングレギュレータの汎用ＩＣでは、出力電圧を分圧した分圧電圧を生成するための抵抗が外付けであることが多く、出力電圧を監視することができない場合が多いため、出力電圧に応じたスロープ補償を行うことができないという問題があった。
本発明は、このような問題を解決するためになされたものであり、降圧型のスイッチングレギュレータにおいては入力電圧のみに応じて、昇圧型のスイッチングレギュレータにおいては出力電圧のみに応じてそれぞれスロープ電圧の傾きを変化させるようにして、サブハーモニック発振のような低調波発振の発生を防止することができる電流モード制御型スイッチングレギュレータ及びその動作制御方法を得ることを目的とする。
この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧が大きいほど前記傾斜を大きくしてスロープ電圧を生成するようにして、前記入力電圧に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
一端が前記入力電圧に接続されたコンデンサと、
一端が該コンデンサの他端に接続された抵抗と、
該抵抗の他端と接地電圧との間に接続され、前記入力電圧に応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記抵抗と前記電流源との接続部から前記スロープ電圧を出力するものである。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧が大きいほど前記傾斜を大きくしてスロープ電圧を生成するようにして、前記入力電圧に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
一端が前記入力電圧に接続されたコンデンサと、
一端が該コンデンサの他端に接続された抵抗と、
該抵抗の他端と接地電圧との間に接続され、前記入力電圧に応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記抵抗と前記電流源との接続部から前記スロープ電圧を出力するものである。
この場合、前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチング素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路からのクロック信号に応じて、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加するようにした。
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチング素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路からのクロック信号に応じて、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加するようにした。
具体的には、前記制御回路は、セット信号として前記発振回路からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されるようにした。
また、この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に昇圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧が大きいほど前記傾斜を大きくして前記スロープ電圧を生成するようにして、前記出力電圧に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
一端が接地電圧に接続されたコンデンサと、
一端が該コンデンサの他端に接続された抵抗と、
前記入力電圧と該抵抗の他端との間に接続され、前記出力電圧に応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサに前記インダクタと前記スイッチング素子との接続部の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記電流源と前記抵抗との接続部から前記スロープ電圧を出力するものである。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧が大きいほど前記傾斜を大きくして前記スロープ電圧を生成するようにして、前記出力電圧に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
一端が接地電圧に接続されたコンデンサと、
一端が該コンデンサの他端に接続された抵抗と、
前記入力電圧と該抵抗の他端との間に接続され、前記出力電圧に応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサに前記インダクタと前記スイッチング素子との接続部の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記電流源と前記抵抗との接続部から前記スロープ電圧を出力するものである。
この場合、前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチング素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路からのクロック信号に応じて、前記コンデンサに前記インダクタと前記スイッチング素子との接続部の電圧を印加するようにした。
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチング素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路からのクロック信号に応じて、前記コンデンサに前記インダクタと前記スイッチング素子との接続部の電圧を印加するようにした。
具体的には、前記制御回路は、セット信号として前記発振回路からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されるようにした。
また、前記誤差増幅回路部、スロープ電圧生成回路部及びスイッチング制御回路部は、１つのＩＣに集積されるようにした。
本発明の電流モード制御型スイッチングレギュレータ及びその動作制御方法によれば、前記スイッチング素子のスイッチング制御を行うためのパルス信号を生成するために使用するスロープ電圧の傾きを、降圧型の場合は前記入力電圧に応じて可変し、昇圧型の場合は前記出力電圧に応じて可変するようにした。このことから、簡単な回路で、広い入出力電圧範囲でも適切なスロープ補償を行うことができるため、サブハーモニック発振のような低調波発振の発生を防止することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１の電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、直流電源２０から入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２１に出力する降圧型のスイッチングレギュレータをなしている。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１の電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、直流電源２０から入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２１に出力する降圧型のスイッチングレギュレータをなしている。
スイッチングレギュレータ１は、入力端子ＩＮからの電流の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、整流用のダイオードＤ１と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗２，３とを備えている。更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路４と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路５と、スロープ電圧Ｖｓを生成して出力するスロープ電圧生成回路６とを備えている。
また、スイッチングレギュレータ１は、誤差増幅回路５からの誤差電圧Ｖｅとスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ７と、所定のクロック信号ＣＬＫを生成して出力する発振回路８と、セット入力端Ｓに発振回路８からのクロック信号ＣＬＫが、リセット入力端ＲにＰＷＭコンパレータ７からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路９と、該ＲＳフリップフロップ回路９からの出力信号Ｓｑに応じて、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号を生成してスイッチングトランジスタＭ１を駆動するインバータ１０とを備えている。
一方、スロープ電圧生成回路６は、インバータ１１、電圧−電流変換回路１２、抵抗１３、ＰＭＯＳトランジスタ１４，１５及びコンデンサ１６で構成されている。なお、スイッチングトランジスタＭ１はスイッチング素子を、ダイオードＤ１は整流素子を、抵抗２，３、基準電圧発生回路４及び誤差増幅回路５は誤差増幅回路部をそれぞれなす。また、スロープ電圧生成回路６はスロープ電圧生成回路部を、ＰＷＭコンパレータ７、発振回路８、ＲＳフリップフロップ回路９及びインバータ１０はスイッチング制御回路部をそれぞれなす。また、ＰＷＭコンパレータ７は電圧比較回路を、ＲＳフリップフロップ回路９は制御回路を、電圧−電流変換回路１２は電流源を、ＰＭＯＳトランジスタ１４は電圧供給回路を、ＰＭＯＳトランジスタ１５は放電回路をそれぞれなす。また、図１のスイッチングレギュレータ１では、インダクタＬ１、ダイオードＤ１、コンデンサＣ１及び抵抗２，３を除く各回路は、１つのＩＣに集積されている。
入力電圧ＶｉｎとダイオードＤ１のカソードとの間にはスイッチングトランジスタＭ１が接続され、ダイオードＤ１のアノードは接地電圧に接続されている。スイッチングトランジスタＭ１のドレインと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗２と抵抗３との直列回路及びコンデンサＣ１が並列に接続されている。抵抗２と抵抗３との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路５の非反転入力端に入力され、誤差増幅回路５の反転入力端には基準電圧Ｖｒｅｆが入力されている。また、ＰＷＭコンパレータ７の非反転入力端には、誤差増幅回路５からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ７の反転入力端にはスロープ電圧Ｖｓが入力されている。ＲＳフリップフロップ回路９の出力信号Ｓｑは、インバータ１０で信号レベルが反転されてスイッチングトランジスタＭ１のゲートに入力される。
スロープ電圧生成回路６において、スイッチングトランジスタＭ１のドレインとＰＷＭコンパレータ７の反転入力端との間には、ＰＭＯＳトランジスタ１４及び抵抗１３が直列に接続され、ＰＷＭコンパレータ７の反転入力端と接地電圧との間には電圧−電流変換回路１２が接続されている。電圧−電流変換回路１２は、制御信号入力端に入力電圧Ｖｉｎが入力されており、入力電圧Ｖｉｎに応じた電流ｉｓｌｏｐｅを、抵抗１３から接地電圧の方向に流すものである。抵抗１３と電圧−電流変換回路１２との接続部がスロープ電圧生成回路６の出力端をなし、該接続部からスロープ電圧Ｖｓが出力される。インバータ１１は、クロック信号ＣＬＫの信号レベルを反転させてＰＭＯＳトランジスタ１４のゲートに出力する。また、入力電圧ＶｉｎとＰＭＯＳトランジスタ１４のドレインとの間には、ＰＭＯＳトランジスタ１５とコンデンサ１６が並列に接続され、ＰＭＯＳトランジスタ１５のゲートにはＲＳフリップフロップ回路９の出力信号Ｓｑが入力されている。
このような構成において、誤差電圧Ｖｅがスロープ電圧Ｖｓ以下であると、ＰＷＭコンパレータ７はローレベルの信号を出力し、ＲＳフリップフロップ回路９は、クロック信号ＣＬＫがハイレベルになっている間、ハイレベルの信号を出力し、スイッチングトランジスタＭ１は、インバータ１０によってオンさせられて導通状態になる。スイッチングトランジスタＭ１がオンすると、インダクタＬ１、平滑用コンデンサＣ１及び負荷２１に電力が供給され、スイッチングトランジスタＭ１がオフすると、インダクタＬ１及び平滑用コンデンサＣ１に蓄えられたエネルギーが負荷２１に供給される。
誤差増幅回路５は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの電圧差を増幅して生成した誤差電圧ＶｅをＰＷＭコンパレータ７の非反転入力端に出力する。ＰＷＭコンパレータ７は、誤差電圧Ｖｅとスロープ電圧生成回路６からのスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅがスロープ電圧Ｖｓを超えると、ＰＷＭコンパレータ７は、ＲＳフリップフロップ回路９をリセットして、スイッチングトランジスタＭ１をオフさせる。このため、インダクタ電流ｉＬのピーク電流値は、誤差電圧Ｖｅに応じた値になる。
分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、誤差電圧Ｖｅを上昇させることで出力電圧Ｖｏｕｔを低下させ、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも小さい場合には、誤差電圧Ｖｅを低下させることで出力電圧Ｖｏｕｔを上昇させるようにして、出力電圧Ｖｏｕｔをレギュレーションしている。
次に、図２は、図１の各部の波形例を示したタイミングチャートであり、図２を参照しながら図１のスロープ電圧生成回路６の動作について説明する。
電圧−電流変換回路１２は、入力電圧Ｖｉｎに応じた電流ｉｓｌｏｐｅを生成して出力し、該電流ｉｓｌｏｐｅは（Ａ×Ｖｉｎ）になる。なお、Ａは所定値である。抵抗１３によって入力電圧Ｖｉｎに加えられるオフセット電圧Ｖｏｆｆｓｅｔは、抵抗１３の抵抗値をＲｏｆｆｓｅｔとすると、下記（１）式のようになる。
Ｖｏｆｆｓｅｔ＝Ｖｉｎ−ｉｓｌｏｐｅ×Ｒｏｆｆｓｅｔ………………（１）
次に、図２は、図１の各部の波形例を示したタイミングチャートであり、図２を参照しながら図１のスロープ電圧生成回路６の動作について説明する。
電圧−電流変換回路１２は、入力電圧Ｖｉｎに応じた電流ｉｓｌｏｐｅを生成して出力し、該電流ｉｓｌｏｐｅは（Ａ×Ｖｉｎ）になる。なお、Ａは所定値である。抵抗１３によって入力電圧Ｖｉｎに加えられるオフセット電圧Ｖｏｆｆｓｅｔは、抵抗１３の抵抗値をＲｏｆｆｓｅｔとすると、下記（１）式のようになる。
Ｖｏｆｆｓｅｔ＝Ｖｉｎ−ｉｓｌｏｐｅ×Ｒｏｆｆｓｅｔ………………（１）
コンデンサ１６の一端には入力電圧が印加され、クロック信号ＣＬＫがハイレベルになってＰＭＯＳトランジスタ１４がオンすると、コンデンサ１６の他端にはＰＭＯＳトランジスタ１４を介してスイッチングトランジスタＭ１のドレイン電圧ＶＡが印加される。このため、コンデンサ１６の両端電圧に電圧差が生じ、該電圧差でコンデンサ１６が充電される。スイッチングトランジスタＭ１のオン抵抗をＲｏｎとし、インダクタ電流ｉＬの谷間の電流値をｉＬｖａｌｌｅｙとすると、スイッチングトランジスタＭ１がオンしたときのスイッチングトランジスタＭ１のドレイン電圧ＶＡは、ＶＡ＝Ｖｉｎ−Ｒｏｎ×ｉＬｖａｌｌｅｙになる。
ＰＭＯＳトランジスタ１４がオフして遮断状態になると、電圧−電流変換回路１２によって、コンデンサ１６の電荷が引き抜かれ、コンデンサ１６の容量をＣｖｓとすると、コンデンサ１６の電圧の傾きは（−Ａ×Ｖｉｎ／Ｃｖｓ）になる。
したがって、スイッチングトランジスタＭ１がオンしてからの経過時間をｔとすると、スイッチングトランジスタＭ１がオンしているときのスロープ電圧Ｖｓは、下記（２）式のようになる。
Ｖｓ＝Ｖｉｎ−Ａ×Ｖｉｎ×Ｒｏｆｆｓｅｔ−Ｒｏｎ×ｉＬｖａｌｌｅｙ−Ａ×Ｖｉｎ／Ｃｖｓ×ｔ………………（２）
したがって、スイッチングトランジスタＭ１がオンしてからの経過時間をｔとすると、スイッチングトランジスタＭ１がオンしているときのスロープ電圧Ｖｓは、下記（２）式のようになる。
Ｖｓ＝Ｖｉｎ−Ａ×Ｖｉｎ×Ｒｏｆｆｓｅｔ−Ｒｏｎ×ｉＬｖａｌｌｅｙ−Ａ×Ｖｉｎ／Ｃｖｓ×ｔ………………（２）
インダクタＬ１のインダクタンスをＬとして、
Ａ／Ｃｖｓ＝Ｒｏｎ／Ｌ………………（３）
になるようにすると、前記（２）式から下記（４）式を得ることができる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ／Ｌ………………（４）
Ａ／Ｃｖｓ＝Ｒｏｎ／Ｌ………………（３）
になるようにすると、前記（２）式から下記（４）式を得ることができる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ／Ｌ………………（４）
一方、ＲＳフリップフロップ回路９の出力信号Ｓｑがローレベルになると、スイッチングトランジスタＭ１がオフすると共にＰＭＯＳトランジスタ１５がオンし、コンデンサ１６に充電された電荷が完全に放電されてリセットされる。
ここで、前記説明では、オン抵抗Ｒｏｎが一定であるとし、電流源をなす電圧−電流変換回路１２で生成した電流ｉｓｌｏｐｅがｉｓｌｏｐｅ＝Ａ×Ｖｉｎであるとして、前記（３）式を得たが、オン抵抗Ｒｏｎは、一般的にスイッチングトランジスタＭ１の温度とオン時のゲート電圧によって変動する。
したがって、ｉｓｌｏｐｅ＝Ｂ×Ｒｏｎ×Ｖｉｎとして（但し、Ｂは所定値である。）、電流ｉｓｌｏｐｅがオン抵抗Ｒｏｎの変動を含むようにすると、前記（２）式は下記（５）式のようになる。
Ｖｓ＝Ｖｉｎ−Ｂ×Ｒｏｎ×Ｖｉｎ×Ｒｏｆｆｓｅｔ−Ｒｏｎ×ｉＬｖａｌｌｅｙ−Ｂ×Ｒｏｎ×Ｖｉｎ／Ｃｖｓ×ｔ………………（５）
ここで、前記説明では、オン抵抗Ｒｏｎが一定であるとし、電流源をなす電圧−電流変換回路１２で生成した電流ｉｓｌｏｐｅがｉｓｌｏｐｅ＝Ａ×Ｖｉｎであるとして、前記（３）式を得たが、オン抵抗Ｒｏｎは、一般的にスイッチングトランジスタＭ１の温度とオン時のゲート電圧によって変動する。
したがって、ｉｓｌｏｐｅ＝Ｂ×Ｒｏｎ×Ｖｉｎとして（但し、Ｂは所定値である。）、電流ｉｓｌｏｐｅがオン抵抗Ｒｏｎの変動を含むようにすると、前記（２）式は下記（５）式のようになる。
Ｖｓ＝Ｖｉｎ−Ｂ×Ｒｏｎ×Ｖｉｎ×Ｒｏｆｆｓｅｔ−Ｒｏｎ×ｉＬｖａｌｌｅｙ−Ｂ×Ｒｏｎ×Ｖｉｎ／Ｃｖｓ×ｔ………………（５）
Ｂ／Ｃｖｓ＝１／Ｌ………………（６）
になるようにすると、前記（５）式から下記（７）式を得ることができる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ／Ｌ………………（７）
このように、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、入力電圧Ｖｉｎの変動に応じて可変することが分かる。
になるようにすると、前記（５）式から下記（７）式を得ることができる。
ｄＶｓ／ｄｔ＝−Ｒｏｎ×Ｖｉｎ／Ｌ………………（７）
このように、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、入力電圧Ｖｉｎの変動に応じて可変することが分かる。
次に、図３は、図１の電圧−電流変換回路１２の回路例を示した図である。
図３において、電圧−電流変換回路１２は、入力電圧Ｖｉｎに応じた電流ｉｓｌｏｐｅを生成する電流源をなしており、誤差増幅回路３１，３２，ＰＭＯＳトランジスタ３３，３４、ＮＭＯＳトランジスタ３５〜３７及び抵抗３８，３９で構成されている。
入力電圧Ｖｉｎと接地電圧との間には、ＰＭＯＳトランジスタ３３、ＮＭＯＳトランジスタ３５及び抵抗３８が直列に接続され、ＰＭＯＳトランジスタ３３のゲートは接地電圧に、ＮＭＯＳトランジスタ３５のゲートは誤差増幅回路３１の出力端に接続されている。誤差増幅回路３１において、非反転入力端には入力電圧Ｖｉｎが入力され、反転入力端は、ＮＭＯＳトランジスタ３５と抵抗３８との接続部に接続されている。
図３において、電圧−電流変換回路１２は、入力電圧Ｖｉｎに応じた電流ｉｓｌｏｐｅを生成する電流源をなしており、誤差増幅回路３１，３２，ＰＭＯＳトランジスタ３３，３４、ＮＭＯＳトランジスタ３５〜３７及び抵抗３８，３９で構成されている。
入力電圧Ｖｉｎと接地電圧との間には、ＰＭＯＳトランジスタ３３、ＮＭＯＳトランジスタ３５及び抵抗３８が直列に接続され、ＰＭＯＳトランジスタ３３のゲートは接地電圧に、ＮＭＯＳトランジスタ３５のゲートは誤差増幅回路３１の出力端に接続されている。誤差増幅回路３１において、非反転入力端には入力電圧Ｖｉｎが入力され、反転入力端は、ＮＭＯＳトランジスタ３５と抵抗３８との接続部に接続されている。
また、入力電圧Ｖｉｎと接地電圧との間には、抵抗３９、ＰＭＯＳトランジスタ３４及びＮＭＯＳトランジスタ３６が直列に接続され、ＰＭＯＳトランジスタ３４のゲートは誤差増幅回路３２の出力端に接続されている。誤差増幅回路３２において、非反転入力端はＰＭＯＳトランジスタ３３とＮＭＯＳトランジスタ３５との接続部に接続され、反転入力端は、抵抗３９とＰＭＯＳトランジスタ３４との接続部に接続されている。ＮＭＯＳトランジスタ３６及び３７は、カレントミラー回路を形成しており、ＮＭＯＳトランジスタ３６及び３７の各ゲートは接続され、該接続部はＮＭＯＳトランジスタ３６のドレインに接続されている。ＮＭＯＳトランジスタ３６及び３７の各ソースは接地電圧に接続され、ＮＭＯＳトランジスタ３７のドレインから接地電圧に電流ｉｓｌｏｐｅが流れる。
誤差増幅回路３１は、反転入力端の電圧が非反転入力端の電圧である入力電圧Ｖｉｎになるように、ＮＭＯＳトランジスタ３５の動作制御を行ってＮＭＯＳトランジスタ３５に流れる電流を制御する。抵抗３８及び３９は、それぞれ所定の抵抗値を有しており、該抵抗値は変動しないものとする。抵抗３８の抵抗値をＲ３８とし、抵抗３９の抵抗値をＲ３９とする。ＰＭＯＳトランジスタ３３は、スイッチングトランジスタＭ１と同じプロセス工程で形成されており、ゲートにはスイッチングトランジスタＭ１がオンしているときを想定した電圧が入力されている。ここで、ＰＭＯＳトランジスタ３３は、スイッチングトランジスタＭ１の１／ｎのトランジスタサイズであり、オン抵抗はｎ×Ｒｏｎであるものとする。
抵抗３８には、Ｖｉｎ／Ｒ３８の電流が流れ、ＰＭＯＳトランジスタ３３にもＶｉｎ／Ｒ３８の電流が流れるため、ＰＭＯＳトランジスタ３３の両端電圧差はｎ×Ｒｏｎ×（Ｖｉｎ／Ｒ３８）になる。また、誤差増幅回路３２は、抵抗３９の両端電圧差がｎ×Ｒｏｎ×（Ｖｉｎ／Ｒ３８）になるようにＰＭＯＳトランジスタ３４の動作制御を行うため、抵抗３９には、Ｒｏｎ×ｎ×Ｖｉｎ／Ｒ３８／Ｒ３９の電流が流れる。したがって、カレントミラー回路を形成するＮＭＯＳトランジスタ３７のドレイン電流は、Ｒｏｎ×ｎ×Ｖｉｎ／Ｒ３８／Ｒ３９になり、Ｂ＝ｎ／Ｒ３８／Ｒ３９とすると、電流ｉｓｌｏｐｅは、下記（８）式のようになる。
ｉｓｌｏｐｅ＝Ｂ×Ｒｏｎ×Ｖｉｎ………………（８）
ｉｓｌｏｐｅ＝Ｂ×Ｒｏｎ×Ｖｉｎ………………（８）
なお、前記説明では、スイッチングトランジスタＭ１がオンしているときに流れる電流を電圧に変換するために、スイッチングトランジスタＭ１のオン抵抗を使用したが、インダクタＬ１に直列にスイッチングトランジスタＭ１の出力電流を検出するためのセンス抵抗を接続し、該センス抵抗を使用して、スイッチングトランジスタＭ１がオンしているときに流れる電流を電圧に変換するようにしてもよい。この場合、図３の電流−電圧変換回路１２において、ＰＭＯＳトランジスタ３３の代わりに、センス抵抗と同じ温度特性を有する抵抗を使用するようにすればよい。
このように、本第１の実施の形態における電流モード制御型スイッチングレギュレータは、スロープ電圧Ｖｓの傾きを入力電圧Ｖｉｎの変動に応じて変えるようにしたことから、簡単な回路で、広い入出力電圧範囲でも適切なスロープ補償を行うことができるため、サブハーモニック発振のような低調波発振の発生を防止することができる。
第２の実施の形態．
前記第１の実施の形態では、降圧型のスイッチングレギュレータを例にして説明したが、本発明は、昇圧型のスイッチングレギュレータにも適用することができ、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態における電流モード制御型のスイッチングレギュレータの回路例を示した図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示している。
図４のスイッチングレギュレータ１ａは、直流電源２０から入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２１に出力する昇圧型のスイッチングレギュレータをなしている。
前記第１の実施の形態では、降圧型のスイッチングレギュレータを例にして説明したが、本発明は、昇圧型のスイッチングレギュレータにも適用することができ、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態における電流モード制御型のスイッチングレギュレータの回路例を示した図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示している。
図４のスイッチングレギュレータ１ａは、直流電源２０から入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２１に出力する昇圧型のスイッチングレギュレータをなしている。
スイッチングレギュレータ１ａは、ＮＭＯＳトランジスタからなるスイッチングトランジスタＭ１１と、整流用のダイオードＤ１１と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗２，３とを備えている。更に、スイッチングレギュレータ１ａは、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路４と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路５と、スロープ電圧Ｖｓを生成して出力するスロープ電圧生成回路６ａとを備えている。
また、スイッチングレギュレータ１ａは、誤差増幅回路５からの誤差電圧Ｖｅとスロープ電圧Ｖｓとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ７と、所定のクロック信号ＣＬＫを生成して出力する発振回路８と、セット入力端Ｓに発振回路８からのクロック信号ＣＬＫが、リセット入力端Ｒに該ＰＷＭコンパレータ７からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路９とを備えている。
一方、スロープ電圧生成回路６ａは、インバータ５１、電圧−電流変換回路５２、抵抗５３、ＮＭＯＳトランジスタ５４，５５，５７及びコンデンサ５６，５８で構成されている。なお、スイッチングトランジスタＭ１１はスイッチング素子を、ダイオードＤ１１は整流素子をそれぞれなす。また、スロープ電圧生成回路６ａはスロープ電圧生成回路部を、ＰＷＭコンパレータ７、発振回路８及びＲＳフリップフロップ回路９はスイッチング制御回路部をそれぞれなす。また、電圧−電流変換回路５２は電流源を、ＮＭＯＳトランジスタ５４は電圧供給回路を、ＮＭＯＳトランジスタ５５は放電回路をそれぞれなす。また、図４のスイッチングレギュレータ１ａでは、インダクタＬ１、ダイオードＤ１、コンデンサＣ１及び抵抗２，３を除く各回路は、１つのＩＣに集積されている。
入力電圧ＶｉｎとスイッチングトランジスタＭ１１のドレインとの間にはインダクタＬ１が接続され、スイッチングトランジスタＭ１１のドレインにダイオードＤ１１のアノードが、出力端子ＯＵＴにダイオードＤ１１のカソードが接続されている。出力端子ＯＵＴと接地電圧との間に抵抗２と抵抗３との直列回路及びコンデンサＣ１が並列に接続されている。抵抗２と抵抗３との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路５の反転入力端に入力され、誤差増幅回路５の非反転入力端には基準電圧Ｖｒｅｆが入力されている。また、ＰＷＭコンパレータ７の反転入力端には、誤差増幅回路５からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ７の非反転入力端にはスロープ電圧Ｖｓが入力されている。ＲＳフリップフロップ回路９の出力信号Ｓｑは、スイッチングトランジスタＭ１１のゲートに入力されると共に、インバータ５１で信号レベルが反転されてＮＭＯＳトランジスタ５５及び５７の各ゲートにそれぞれ入力される。
スロープ電圧生成回路６ａにおいて、入力電圧Ｖｉｎと接地電圧との間に、電圧−電流変換回路５２、抵抗５３及びコンデンサ５６が直列に接続され、コンデンサ５６に並列にＮＭＯＳトランジスタ５５が並列に接続されている。抵抗５３及びコンデンサ５６の接続部とスイッチングトランジスタＭ１１のドレインとの間にはＮＭＯＳトランジスタ５４が接続され、ＮＭＯＳトランジスタ５４のゲートにはクロック信号ＣＬＫが入力されている。また、スイッチングトランジスタＭ１１のドレインと接地電圧との間には、ＮＭＯＳトランジスタ５７とコンデンサ５８が直列に接続され、ＮＭＯＳトランジスタ５７とコンデンサ５８との接続部には、電圧−電流変換回路５２の制御信号入力端が接続されている。電圧−電流変換回路５２と抵抗５３との接続部からＰＷＭコンパレータ７の非反転入力端にスロープ電圧Ｖｓが出力されている。
このような構成において、スイッチングトランジスタＭ１１がオンして導通状態になると直流電源２０からインダクタＬ１に電力が供給され、スイッチングトランジスタＭ１１がオフして遮断状態になると入力電圧ＶｉｎにインダクタＬ１に蓄えられたエネルギーが加算されて出力端子ＯＵＴから出力される。ＲＳフリップフロップ回路９は、クロック信号ＣＬＫがハイレベルになるとセットされ、出力信号Ｓｑをハイレベルにし、スイッチングトランジスタＭ１１がオンして導通状態になる。誤差増幅回路５は、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように誤差電圧Ｖｅを出力する。ＰＷＭコンパレータ７は、スロープ電圧Ｖｓと誤差電圧Ｖｅとの電圧比較を行い、スロープ電圧Ｖｓが誤差電圧Ｖｅよりも大きくなるとＲＳフリップフロップ回路９をリセットし、スイッチングトランジスタＭ１１をオフさせて遮断状態にする。
次に、図５は、図４の各部の波形例を示したタイミングチャートであり、図５を参照しながらスロープ電圧生成回路６ａによるスロープ電圧Ｖｓの生成について説明する。
ＮＭＯＳトランジスタ５７とコンデンサ５８との接続部は出力電圧Ｖｏｕｔと同電圧になることから、電圧−電流変換回路５２は、出力電圧Ｖｏｕｔに応じた電流ｉｓｌｏｐｅを生成して出力し、該電流ｉｓｌｏｐｅは（Ｄ×Ｖｏｕｔ）になる。なお、Ｄは所定値である。抵抗５３によって加えられるオフセット電圧Ｖｏｆｆｓｅｔは、抵抗５３の抵抗値をＲｏｆｆｓｅｔとすると、下記（９）式のようになる。
Ｖｏｆｆｓｅｔ＝ｉｓｌｏｐｅ×Ｒｏｆｆｓｅｔ………………（９）
ＮＭＯＳトランジスタ５７とコンデンサ５８との接続部は出力電圧Ｖｏｕｔと同電圧になることから、電圧−電流変換回路５２は、出力電圧Ｖｏｕｔに応じた電流ｉｓｌｏｐｅを生成して出力し、該電流ｉｓｌｏｐｅは（Ｄ×Ｖｏｕｔ）になる。なお、Ｄは所定値である。抵抗５３によって加えられるオフセット電圧Ｖｏｆｆｓｅｔは、抵抗５３の抵抗値をＲｏｆｆｓｅｔとすると、下記（９）式のようになる。
Ｖｏｆｆｓｅｔ＝ｉｓｌｏｐｅ×Ｒｏｆｆｓｅｔ………………（９）
出力電圧Ｖｏｕｔは、スイッチングトランジスタＭ１１がオフしているときのスイッチングトランジスタＭ１１のドレイン電圧ＶＢであり、スイッチングトランジスタＭ１１がオフしているときにＮＭＯＳトランジスタ５７をオンさせることによって、コンデンサ５８の両端電圧は出力電圧Ｖｏｕｔにホールドされ、ｉｓｌｏｐｅ＝Ｄ×Ｖｏｕｔになる。
ＮＭＯＳトランジスタ５４は、スイッチングトランジスタＭ１１のドレイン電圧ＶＢを、発振回路８からのクロック信号ＣＬＫがハイレベルである期間にコンデンサ５６にサンプリングする。スイッチングトランジスタＭ１１のオン抵抗をＲｏｎとすると、サンプリングされたスイッチングトランジスタＭ１１のドレイン電圧ＶＢは、ＶＢ＝Ｒｏｎ×ｉＬｖａｌｌｅｙになる。なお、ｉｌｖａｌｌｅｙはインダクタ電流ｉＬの谷間の電流値を示している。
ＮＭＯＳトランジスタ５４は、スイッチングトランジスタＭ１１のドレイン電圧ＶＢを、発振回路８からのクロック信号ＣＬＫがハイレベルである期間にコンデンサ５６にサンプリングする。スイッチングトランジスタＭ１１のオン抵抗をＲｏｎとすると、サンプリングされたスイッチングトランジスタＭ１１のドレイン電圧ＶＢは、ＶＢ＝Ｒｏｎ×ｉＬｖａｌｌｅｙになる。なお、ｉｌｖａｌｌｅｙはインダクタ電流ｉＬの谷間の電流値を示している。
ＮＭＯＳトランジスタ５４がオフして遮断状態になると、電流源をなす電圧−電流変換回路５２によってコンデンサ５６が充電され、コンデンサ５６の容量値をＣｖｓとすると、コンデンサ５６の電圧の傾きは（Ｄ×Ｖｏｕｔ／Ｃｖｓ）になる。したがって、スイッチングトランジスタＭ１１がオンしてからの経過時間をｔとすると、スイッチングトランジスタＭ１１がオンしているときのスロープ電圧Ｖｓは、下記（１０）式のようになる。
Ｖｓ＝Ｄ×Ｖｏｕｔ×Ｒｏｆｆｓｅｔ＋Ｒｏｎ×ｉＬｖａｌｌｅｙ＋Ｄ×Ｖｏｕｔ／Ｃｖｓ×ｔ………………（１０）
Ｖｓ＝Ｄ×Ｖｏｕｔ×Ｒｏｆｆｓｅｔ＋Ｒｏｎ×ｉＬｖａｌｌｅｙ＋Ｄ×Ｖｏｕｔ／Ｃｖｓ×ｔ………………（１０）
インダクタＬ１のインダクタンスをＬとして
Ｄ／Ｃｖｓ＝Ｒｏｎ／Ｌ………………（１１）
になるようにすると、前記（１０）式から下記（１２）式を得ることができる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ／Ｌ………………（１２）
Ｄ／Ｃｖｓ＝Ｒｏｎ／Ｌ………………（１１）
になるようにすると、前記（１０）式から下記（１２）式を得ることができる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ／Ｌ………………（１２）
一方、スイッチングトランジスタＭ１１がオフすると、ＮＭＯＳトランジスタ５５がオンしてコンデンサ５６に充電された電荷を放電させ、コンデンサ５６の電圧を接地電圧にリセットする。
ここで、前記説明では、オン抵抗Ｒｏｎが一定であるとし、電流源をなす電圧−電流変換回路５２で生成した電流ｉｓｌｏｐｅがｉｓｌｏｐｅ＝Ｄ×Ｖｏｕｔであるとして、前記（１１）式を得たが、オン抵抗Ｒｏｎは、一般的にスイッチングトランジスタＭ１１の温度とオン時のゲート電圧によって変動する。
したがって、ｉｓｌｏｐｅ＝Ｅ×Ｒｏｎ×Ｖｏｕｔとして（但し、Ｅは所定値である。）、電流ｉｓｌｏｐｅがオン抵抗Ｒｏｎの変動を含むようにすると、前記（１０）式は下記（１３）式のようになる。
Ｖｓ＝Ｅ×Ｒｏｎ×Ｖｏｕｔ×Ｒｏｆｆｓｅｔ＋Ｒｏｎ×ｉＬｖａｌｌｅｙ＋Ｅ×Ｒｏｎ×Ｖｏｕｔ／Ｃｖｓ×ｔ………………（１３）
ここで、前記説明では、オン抵抗Ｒｏｎが一定であるとし、電流源をなす電圧−電流変換回路５２で生成した電流ｉｓｌｏｐｅがｉｓｌｏｐｅ＝Ｄ×Ｖｏｕｔであるとして、前記（１１）式を得たが、オン抵抗Ｒｏｎは、一般的にスイッチングトランジスタＭ１１の温度とオン時のゲート電圧によって変動する。
したがって、ｉｓｌｏｐｅ＝Ｅ×Ｒｏｎ×Ｖｏｕｔとして（但し、Ｅは所定値である。）、電流ｉｓｌｏｐｅがオン抵抗Ｒｏｎの変動を含むようにすると、前記（１０）式は下記（１３）式のようになる。
Ｖｓ＝Ｅ×Ｒｏｎ×Ｖｏｕｔ×Ｒｏｆｆｓｅｔ＋Ｒｏｎ×ｉＬｖａｌｌｅｙ＋Ｅ×Ｒｏｎ×Ｖｏｕｔ／Ｃｖｓ×ｔ………………（１３）
Ｅ／Ｃｖｓ＝１／Ｌ………………（１４）
になるようにすると、前記（１３）式から下記（１５）式を得ることができる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ／Ｌ………………（１５）
このように、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、出力電圧Ｖｏｕｔの変動に応じて可変することが分かる。
になるようにすると、前記（１３）式から下記（１５）式を得ることができる。
ｄＶｓ／ｄｔ＝Ｒｏｎ×Ｖｏｕｔ／Ｌ………………（１５）
このように、スロープ電圧Ｖｓの傾きｄＶｓ／ｄｔは、出力電圧Ｖｏｕｔの変動に応じて可変することが分かる。
次に、図６は、図４の電圧−電流変換回路５２の回路例を示した図である。
図６において、電圧−電流変換回路５２は、出力電圧Ｖｏｕｔに応じた電流ｉｓｌｏｐｅを生成する電流源をなしており、誤差増幅回路６１，６２，ＰＭＯＳトランジスタ６３〜６６、ＮＭＯＳトランジスタ６７〜６９及び抵抗７０，７１で構成されている。
ＰＭＯＳトランジスタ６３及び６４は、カレントミラー回路を形成しており、各ソースが入力電圧Ｖｉｎにそれぞれ接続され、各ゲートが接続されると共に該接続部がＰＭＯＳトランジスタ６３のドレインに接続されている。ＰＭＯＳトランジスタ６３のドレインと接地電圧との間にはＮＭＯＳトランジスタ６７及び抵抗７０が直列に接続されており、ＮＭＯＳトランジスタ６７と抵抗７０との接続部は誤差増幅回路６１の反転入力端に接続されている。誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔに相当する電圧が入力され、誤差増幅回路６１の出力端はＮＭＯＳトランジスタ６７のゲートに接続されている。なお、誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔに相当する電圧が入力されるが、以下、誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔが入力されるものとして説明する。
図６において、電圧−電流変換回路５２は、出力電圧Ｖｏｕｔに応じた電流ｉｓｌｏｐｅを生成する電流源をなしており、誤差増幅回路６１，６２，ＰＭＯＳトランジスタ６３〜６６、ＮＭＯＳトランジスタ６７〜６９及び抵抗７０，７１で構成されている。
ＰＭＯＳトランジスタ６３及び６４は、カレントミラー回路を形成しており、各ソースが入力電圧Ｖｉｎにそれぞれ接続され、各ゲートが接続されると共に該接続部がＰＭＯＳトランジスタ６３のドレインに接続されている。ＰＭＯＳトランジスタ６３のドレインと接地電圧との間にはＮＭＯＳトランジスタ６７及び抵抗７０が直列に接続されており、ＮＭＯＳトランジスタ６７と抵抗７０との接続部は誤差増幅回路６１の反転入力端に接続されている。誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔに相当する電圧が入力され、誤差増幅回路６１の出力端はＮＭＯＳトランジスタ６７のゲートに接続されている。なお、誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔに相当する電圧が入力されるが、以下、誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔが入力されるものとして説明する。
ＰＭＯＳトランジスタ６４のドレインと接地電圧との間にはＮＭＯＳトランジスタ６８が接続されており、ＮＭＯＳトランジスタ６８のゲートには入力電圧Ｖｉｎが入力されている。
ＰＭＯＳトランジスタ６５及び６６は、カレントミラー回路を形成しており、各ソースが入力電圧Ｖｉｎにそれぞれ接続され、各ゲートが接続されると共に該接続部がＰＭＯＳトランジスタ６５のドレインに接続されている。ＰＭＯＳトランジスタ６５のドレインと接地電圧との間にはＮＭＯＳトランジスタ６９及び抵抗７１が直列に接続されており、ＮＭＯＳトランジスタ６９と抵抗７１との接続部は誤差増幅回路６２の反転入力端に接続されている。誤差増幅回路６２の非反転入力端はＰＭＯＳトランジスタ６４とＮＭＯＳトランジスタ６８との接続部に接続され、誤差増幅回路６２の出力端はＮＭＯＳトランジスタ６９のゲートに接続されている。ＰＭＯＳトランジスタ６６のドレインから電流ｉｓｌｏｐｅが出力される。
ＰＭＯＳトランジスタ６５及び６６は、カレントミラー回路を形成しており、各ソースが入力電圧Ｖｉｎにそれぞれ接続され、各ゲートが接続されると共に該接続部がＰＭＯＳトランジスタ６５のドレインに接続されている。ＰＭＯＳトランジスタ６５のドレインと接地電圧との間にはＮＭＯＳトランジスタ６９及び抵抗７１が直列に接続されており、ＮＭＯＳトランジスタ６９と抵抗７１との接続部は誤差増幅回路６２の反転入力端に接続されている。誤差増幅回路６２の非反転入力端はＰＭＯＳトランジスタ６４とＮＭＯＳトランジスタ６８との接続部に接続され、誤差増幅回路６２の出力端はＮＭＯＳトランジスタ６９のゲートに接続されている。ＰＭＯＳトランジスタ６６のドレインから電流ｉｓｌｏｐｅが出力される。
このような構成において、誤差増幅回路６１は、非反転入力端と反転入力端の電圧が同じになるようにＮＭＯＳトランジスタ６７の動作制御を行う。また、抵抗７０及び７１は抵抗値が変動しない定抵抗とし、抵抗７０の抵抗値をＲ７０とし、抵抗７１の抵抗値をＲ７１とする。ＮＭＯＳトランジスタ６８は、スイッチングトランジスタＭ１１と同じプロセス工程によって生成されたトランジスタであり、ゲートには、入力電圧Ｖｉｎが入力され、スイッチングトランジスタＭ１１の１／ｎのサイズを有しており、ＮＭＯＳトランジスタ６８のオン抵抗は（Ｒｏｎ×ｎ）になる。
誤差増幅回路６１の非反転入力端には出力電圧Ｖｏｕｔが入力され、抵抗７０の両端電圧はＶｏｕｔになる。したがって、抵抗７０にはＶｏｕｔ／Ｒ７０の電流が流れる。ＮＭＯＳトランジスタ６８には、ＰＭＯＳトランジスタ６３及び６４のカレントミラー回路により、Ｖｏｕｔ／Ｒ７０の電流が流れる。このため、ＮＭＯＳトランジスタ６８の両端電圧は（Ｒｏｎ×ｎ×Ｖｏｕｔ／Ｒ７０）になる。誤差増幅回路６２は、抵抗７１の両端電圧が（Ｒｏｎ×ｎ×Ｖｏｕｔ／Ｒ７０）になるようにＮＭＯＳトランジスタ６９の動作制御を行うため、抵抗７１には（Ｒｏｎ×ｎ×Ｖｏｕｔ／Ｒ７０／Ｒ７１）の電流が流れる。したがって、電流ｉｓｌｏｐｅは、Ｅ＝ｎ／Ｒ７０／Ｒ７１にすると、下記（１６）式のようになる。
ｉｓｌｏｐｅ＝Ｅ×Ｒｏｎ×Ｖｏｕｔ………………（１６）
ｉｓｌｏｐｅ＝Ｅ×Ｒｏｎ×Ｖｏｕｔ………………（１６）
このように、本第２の実施の形態における電流モード制御型スイッチングレギュレータは、スロープ電圧Ｖｓの傾きを出力電圧Ｖｏｕｔの変動に応じて変えるようにしたことから、簡単な回路で、広い入出力電圧範囲でも適切なスロープ補償を行うことができるため、サブハーモニック発振のような低調波発振の発生を防止することができる。
なお、前記第１及び第２の各実施の形態では、スイッチングトランジスタがオンしたときに流れる電流を電圧に変換するためにスイッチングトランジスタのオン抵抗を使用したが、インダクタＬ１に直列にセンス抵抗を接続するようにしてもよい。また、整流ダイオードの代わりにスイッチングトランジスタと逆相でスイッチングする同期整流用トランジスタを使用した同期整流方式にしても同様の効果が得られる。
１，１ａ スイッチングレギュレータ
２，３ 抵抗
４ 基準電圧発生回路
５ 誤差増幅回路
６，６ａ スロープ電圧生成回路
７ ＰＷＭコンパレータ
８ 発振回路
９ フリップフロップ回路
１０ インバータ
１１ インバータ
１２，５２ 電圧−電流変換回路
１３，５３ 抵抗
１４，１５ ＰＭＯＳトランジスタ
１６，５６，５８ コンデンサ
２０ 直流電源
５４，５５，５７ ＮＭＯＳトランジスタ
Ｍ１，Ｍ１１ スイッチングトランジスタ
Ｄ１，Ｄ１１ ダイオード
Ｃ１ コンデンサ
Ｌ１ インダクタ
２，３ 抵抗
４ 基準電圧発生回路
５ 誤差増幅回路
６，６ａ スロープ電圧生成回路
７ ＰＷＭコンパレータ
８ 発振回路
９ フリップフロップ回路
１０ インバータ
１１ インバータ
１２，５２ 電圧−電流変換回路
１３，５３ 抵抗
１４，１５ ＰＭＯＳトランジスタ
１６，５６，５８ コンデンサ
２０ 直流電源
５４，５５，５７ ＮＭＯＳトランジスタ
Ｍ１，Ｍ１１ スイッチングトランジスタ
Ｄ１，Ｄ１１ ダイオード
Ｃ１ コンデンサ
Ｌ１ インダクタ
Claims (7)
- 入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記入力電圧が大きいほど前記傾斜を大きくしてスロープ電圧を生成するようにして、前記入力電圧に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
一端が前記入力電圧に接続されたコンデンサと、
一端が該コンデンサの他端に接続された抵抗と、
該抵抗の他端と接地電圧との間に接続され、前記入力電圧に応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記抵抗と前記電流源との接続部から前記スロープ電圧を出力することを特徴とする電流モード制御型スイッチングレギュレータ。 - 前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチング素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路からのクロック信号に応じて、前記コンデンサの他端に前記スイッチング素子の出力端の電圧を印加することを特徴とする請求項１記載の電流モード制御型スイッチングレギュレータ。 - 前記制御回路は、セット信号として前記発振回路からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されることを特徴とする請求項２記載の電流モード制御型スイッチングレギュレータ。
- 入力端子に入力された入力電圧を、所定の定電圧に昇圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧を所定の比率で分圧した分圧電圧と所定の基準電圧との電圧差を増幅する誤差増幅回路部と、
前記スイッチング素子がオフして遮断状態になったときの前記インダクタに流れる電流変化量の１／２以上の傾きになるように、前記出力電圧が大きいほど前記傾斜を大きくして前記スロープ電圧を生成するようにして、前記出力電圧に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部と、
前記誤差増幅回路部からの出力電圧と該スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成し、該パルス信号に応じて前記スイッチング素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
一端が接地電圧に接続されたコンデンサと、
一端が該コンデンサの他端に接続された抵抗と、
前記入力電圧と該抵抗の他端との間に接続され、前記出力電圧に応じた電流を流す電流源と、
前記スイッチング素子がオンして導通状態になってから所定時間、前記コンデンサに前記インダクタと前記スイッチング素子との接続部の電圧を印加する電圧供給回路と、
前記スイッチング素子がオフして遮断状態になると、前記コンデンサに充電された電荷を放電させる放電回路と、
を備え、
前記電流源と前記抵抗との接続部から前記スロープ電圧を出力することを特徴とする電流モード制御型スイッチングレギュレータ。 - 前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチング素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチング素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記電圧供給回路は、前記発振回路からのクロック信号に応じて、前記コンデンサに前記インダクタと前記スイッチング素子との接続部の電圧を印加することを特徴とする請求項４記載の電流モード制御型スイッチングレギュレータ。 - 前記制御回路は、セット信号として前記発振回路からのクロック信号が入力されると共に、リセット信号として前記電圧比較回路からのパルス信号が入力されたＲＳフリップフロップ回路で構成されることを特徴とする請求項５記載の電流モード制御型スイッチングレギュレータ。
- 前記誤差増幅回路部、スロープ電圧生成回路部及びスイッチング制御回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５又は６記載の電流モード制御型スイッチングレギュレータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006349020A JP5014772B2 (ja) | 2006-12-26 | 2006-12-26 | 電流モード制御型スイッチングレギュレータ |
| CN2007101601547A CN101212178B (zh) | 2006-12-26 | 2007-12-24 | 电流模式控制型开关稳压器及其动作控制方法 |
| KR1020070137774A KR100953362B1 (ko) | 2006-12-26 | 2007-12-26 | 전류 모드 제어형 스위칭 레귤레이터 및 그 동작 제어 방법 |
| US12/003,458 US7876073B2 (en) | 2006-12-26 | 2007-12-26 | Switching regulator with slope compensation and control method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006349020A JP5014772B2 (ja) | 2006-12-26 | 2006-12-26 | 電流モード制御型スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008161001A JP2008161001A (ja) | 2008-07-10 |
| JP5014772B2 true JP5014772B2 (ja) | 2012-08-29 |
Family
ID=39541866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006349020A Expired - Fee Related JP5014772B2 (ja) | 2006-12-26 | 2006-12-26 | 電流モード制御型スイッチングレギュレータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7876073B2 (ja) |
| JP (1) | JP5014772B2 (ja) |
| KR (1) | KR100953362B1 (ja) |
| CN (1) | CN101212178B (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5169170B2 (ja) | 2007-11-26 | 2013-03-27 | 株式会社リコー | 降圧型スイッチングレギュレータ |
| JP5063474B2 (ja) | 2008-05-13 | 2012-10-31 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 |
| JP5309683B2 (ja) | 2008-05-13 | 2013-10-09 | 株式会社リコー | 降圧型スイッチングレギュレータ |
| JP2009291006A (ja) * | 2008-05-29 | 2009-12-10 | Fujitsu Ltd | 電圧変換装置、電圧変換方法、およびデューティ比決定プログラム |
| JP5470772B2 (ja) * | 2008-08-25 | 2014-04-16 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
| JP5369555B2 (ja) * | 2008-09-08 | 2013-12-18 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 |
| JP5151830B2 (ja) * | 2008-09-08 | 2013-02-27 | 株式会社リコー | 電流モード制御型ｄｃ−ｄｃコンバータ |
| JP2010088218A (ja) | 2008-09-30 | 2010-04-15 | Ricoh Co Ltd | Ｄｃ／ｄｃコンバータ |
| EP2189870A1 (en) * | 2008-11-25 | 2010-05-26 | St Microelectronics S.A. | A switch-mode voltage regulator |
| JP5091101B2 (ja) * | 2008-12-19 | 2012-12-05 | 株式会社リコー | ソフトスタート回路及びそのソフトスタート回路を備えた電源回路 |
| DE102009016290B4 (de) * | 2009-04-03 | 2018-07-19 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur DC-DC-Wandlung mit Steilheitskompensation |
| US8305063B2 (en) * | 2009-08-28 | 2012-11-06 | Power Integrations, Inc. | Power supply controller with an input voltage compensation circuit |
| US20110140678A1 (en) * | 2009-12-14 | 2011-06-16 | Yee Philip W | Current limit recovery circuit |
| US20120049826A1 (en) * | 2010-08-31 | 2012-03-01 | Intersil Americas Inc. | System and method of adaptive slope compensation for voltage regulator with constant on-time control |
| US9184659B2 (en) * | 2010-11-12 | 2015-11-10 | Integrated Device Technology, Inc. | Self-adaptive current-mode-control circuit for a switching regulator |
| US8629644B2 (en) * | 2010-11-16 | 2014-01-14 | Hamilton Sundstrand Corporation | Fault tolerant DC power systems |
| JP2012114987A (ja) * | 2010-11-22 | 2012-06-14 | Rohm Co Ltd | 電流モード同期整流ｄｃ／ｄｃコンバータ |
| CN102594140A (zh) * | 2011-01-05 | 2012-07-18 | 上海华虹集成电路有限责任公司 | 斜坡补偿产生电路及方法 |
| JP2012257444A (ja) * | 2011-05-13 | 2012-12-27 | Rohm Co Ltd | 昇圧型スイッチングレギュレータの制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 |
| CN102280993B (zh) * | 2011-05-25 | 2013-06-05 | 无锡新硅微电子有限公司 | 用于消除电流模dc-dc变换器中斜坡补偿温度影响的电路结构 |
| JP5898522B2 (ja) * | 2012-02-20 | 2016-04-06 | ローム株式会社 | Ｄｃ−ｄｃコンバータ |
| CN102624227B (zh) * | 2012-03-30 | 2014-12-10 | 上海新进半导体制造有限公司 | 一种电流控制电路 |
| JP5928184B2 (ja) * | 2012-06-19 | 2016-06-01 | 株式会社ソシオネクスト | 電源装置、制御回路、電子機器及び電源の制御方法 |
| JP6039327B2 (ja) | 2012-09-14 | 2016-12-07 | リコー電子デバイス株式会社 | スイッチング電源装置 |
| JP6051726B2 (ja) * | 2012-09-20 | 2016-12-27 | 東芝ライテック株式会社 | 電源装置及び照明装置 |
| US9312844B2 (en) * | 2012-11-15 | 2016-04-12 | Microchip Technology Incorporated | Slope compensation module |
| CN103856042B (zh) * | 2012-12-06 | 2017-02-15 | 戴泺格集成电路（天津）有限公司 | 用于dc/dc变换器的pwm信号发生器及对应dc/dc变换器 |
| KR101404568B1 (ko) * | 2013-01-24 | 2014-06-11 | 주식회사 에이디텍 | 전류 모드 제어의 펄스폭변조 변환 장치 |
| US9395738B2 (en) | 2013-01-28 | 2016-07-19 | Nvidia Corporation | Current-parking switching regulator with a split inductor |
| US9800158B2 (en) | 2013-01-30 | 2017-10-24 | Nvidia Corporation | Current-parking switching regulator downstream controller |
| US9804621B2 (en) | 2013-02-05 | 2017-10-31 | Nvidia Corporation | Current-parking switching regulator downstream controller pre-driver |
| US9459635B2 (en) | 2013-02-08 | 2016-10-04 | Nvidia Corporation | Current-parking switching regulator upstream controller |
| US9639102B2 (en) | 2013-02-19 | 2017-05-02 | Nvidia Corporation | Predictive current sensing |
| US9389617B2 (en) | 2013-02-19 | 2016-07-12 | Nvidia Corporation | Pulsed current sensing |
| TWI513993B (zh) | 2013-03-26 | 2015-12-21 | Ind Tech Res Inst | 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路 |
| KR101796811B1 (ko) * | 2013-05-23 | 2017-11-13 | 매그나칩 반도체 유한회사 | 램프 회로 및 그의 dc-dc 컨버터 |
| KR101393928B1 (ko) * | 2013-06-13 | 2014-05-14 | 현대자동차주식회사 | Dc-dc컨버터의 제어시스템 및 제어방법 |
| US10076963B2 (en) | 2014-09-24 | 2018-09-18 | Rohm Co., Ltd. | Current mode control type switching power supply device |
| DE102016012352A1 (de) * | 2016-10-14 | 2018-04-19 | Leopold Kostal Gmbh & Co. Kg | Buck-Boost-Schaltwandler |
| US10050517B1 (en) | 2017-01-31 | 2018-08-14 | Ricoh Electronics Devices Co., Ltd. | Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage |
| EP3654509B1 (en) * | 2018-11-13 | 2021-03-10 | EM Microelectronic-Marin SA | A dc-dc converter for a low voltage power source |
| CN109980925B (zh) * | 2019-04-15 | 2021-08-17 | 南京融芯微电子有限公司 | 谷底电流控制的dcdc转换器加快动态响应的方法 |
| FR3099321B1 (fr) * | 2019-07-25 | 2022-04-29 | St Microelectronics Rousset | Alimentation à découpage |
| CN113472330B (zh) * | 2021-06-09 | 2023-11-03 | 美的集团(上海)有限公司 | 抑制噪声的电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522116B1 (en) * | 2000-07-17 | 2003-02-18 | Linear Technology Corporation | Slope compensation circuit utilizing CMOS linear effects |
| JP3974477B2 (ja) * | 2002-08-12 | 2007-09-12 | セイコーインスツル株式会社 | スイッチングレギュレータ及びスロープ補正回路 |
| JP2005184882A (ja) * | 2003-12-16 | 2005-07-07 | Matsushita Electric Ind Co Ltd | スイッチング電源回路 |
| JP4425015B2 (ja) | 2004-02-13 | 2010-03-03 | 株式会社リコー | スロープ補償回路とスイッチングレギュレータおよび電子機器ならびにスロープ補償回路における電流制御方法 |
| JP2005269807A (ja) | 2004-03-19 | 2005-09-29 | Renesas Technology Corp | スイッチング電源 |
| JP2006033958A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | スイッチングレギュレータ |
| US7126318B2 (en) * | 2004-08-25 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Higher order slope compensation for fixed frequency current mode switching regulators |
| KR101026248B1 (ko) * | 2004-09-21 | 2011-03-31 | 페어차일드코리아반도체 주식회사 | 역률 보상 회로 |
| JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
| US7425819B2 (en) * | 2005-06-16 | 2008-09-16 | Microsemi Corporation | Slope compensation circuit |
-
2006
- 2006-12-26 JP JP2006349020A patent/JP5014772B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-24 CN CN2007101601547A patent/CN101212178B/zh not_active Expired - Fee Related
- 2007-12-26 KR KR1020070137774A patent/KR100953362B1/ko not_active IP Right Cessation
- 2007-12-26 US US12/003,458 patent/US7876073B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101212178A (zh) | 2008-07-02 |
| KR20080060190A (ko) | 2008-07-01 |
| KR100953362B1 (ko) | 2010-04-20 |
| CN101212178B (zh) | 2011-05-04 |
| US20080150508A1 (en) | 2008-06-26 |
| JP2008161001A (ja) | 2008-07-10 |
| US7876073B2 (en) | 2011-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5014772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
| JP5063474B2 (ja) | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 | |
| JP5169333B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
| JP5091027B2 (ja) | スイッチングレギュレータ | |
| JP5386801B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
| JP5195182B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
| JP5211959B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5504685B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
| US8248040B2 (en) | Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter | |
| JP5151830B2 (ja) | 電流モード制御型ｄｃ−ｄｃコンバータ | |
| JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
| JP5315988B2 (ja) | Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路 | |
| JP2008131746A (ja) | 昇降圧型スイッチングレギュレータ | |
| JP5228416B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
| JP5304356B2 (ja) | スイッチングレギュレータ | |
| JP2005354860A (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| JP6153732B2 (ja) | スイッチングレギュレータ | |
| US9397565B2 (en) | Phase offset compensation for multiphase DC-DC converter | |
| JP5578245B2 (ja) | 定電流出力制御型スイッチングレギュレータ | |
| JP6025341B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |