JP5369555B2 - 電流モード制御型スイッチングレギュレータ及びその動作制御方法 - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータである電流モード制御型のスイッチングレギュレータに関し、特に負荷電流のダイナミックレンジが大きい場合にも安定した動作が可能な電流モード制御型スイッチングレギュレータ及びその動作制御方法に関する。

図１１は、従来の同期整流方式で電流モード制御型の降圧型スイッチングレギュレータの例を示したブロック図である（例えば、特許文献１参照。）。
図１１のスイッチングレギュレータ１００は、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして出力するものである。スイッチングレギュレータ１００では、スイッチングトランジスタＭ１０１と同期整流トランジスタＭ１０２が相補的にオン／オフ動作を行うことにより、インダクタＬ１０１とコンデンサＣ１０１にエネルギーを蓄え、蓄えたエネルギーを出力端子ＯＵＴから出力電圧Ｖｏｕｔとして出力し、負荷２００に供給している。

図１２は、図１１のスイッチングレギュレータの動作例を示したタイミングチャートである。
発振回路１１３からは、図１２に示すように、所定の周期でハイレベルのクロック信号ＣＬＫが出力されており、ハイレベルのクロック信号ＣＬＫがＲＳフリップフロップ回路１１４のセット入力端Ｓに入力されると、ＲＳフリップフロップ回路１１４の出力端Ｑからハイレベルの信号が出力される。該信号はインバータ回路１１５で信号レベルが反転され、スイッチングトランジスタＭ１０１と同期整流用トランジスタＭ１０２のゲート信号Ｓ１０１はローレベルになる。このため、スイッチングトランジスタＭ１０１がオンすると共に同期整流用トランジスタＭ１０２はオフし、インダクタＬ１０１とコンデンサＣ１０１との直列回路に入力電圧Ｖｉｎが印加される。インダクタ電流ｉＬは時間の経過に伴って直線的に増加し、インダクタ電流ｉＬが出力電流ｉｏよりも大きくなると、コンデンサＣ１０１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。

スロープ電圧生成回路１２０は、インダクタ電流ｉＬを検出して電圧に変換すると共に、サブハーモニック発振を防止するための補償ランプ電圧を生成し、インダクタ電流ｉＬを変換して得られた電圧に該補償ランプ電圧を加算してスロープ電圧Ｖｓｌｐとして出力する。スロープ電圧Ｖｓｌｐは、スイッチングトランジスタＭ１０１がオンしている間、直線的に上昇する。誤差増幅回路１１１は、出力電圧検出信号をなす分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆの電圧差を増幅し、誤差電圧Ｖｅとして出力する。ＰＷＭコンパレータ１１２は、誤差電圧Ｖｅとスロープ電圧Ｖｓｌｐとの電圧比較を行い、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅを超えるとハイレベルの信号を出力し、ＲＳフリップフロップ回路１１４をリセットする。すると、ＲＳフリップフロップ回路１１４の出力端Ｑはローレベルになってゲート信号Ｓ１０１がハイレベルになり、スイッチングトランジスタＭ１０１がオフすると共に、同期整流用トランジスタＭ１０２がオンする。

スイッチングトランジスタＭ１０１がオフすると共に同期整流用トランジスタＭ１０２がオンすると、インダクタＬ１０１に蓄えられていたエネルギーが放出される。これに伴って、インダクタ電流ｉＬが時間の経過に伴って直線的に減少し、インダクタ電流ｉＬが出力電流ｉｏよりも小さくなると、コンデンサＣ１０１から負荷２００へ電力が供給され、出力電圧Ｖｏｕｔが低下する。
図１２の時刻Ｔ０に示すように、出力電流ｉｏが急増すると出力電圧Ｖｏｕｔが低下する。このため、誤差電圧Ｖｅが上昇し、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅを超えるまでの時間が長くなるため、スイッチングトランジスタＭ１０１のオン時間が長くなる。言い換えると、インダクタＬ１０１に電力を供給する時間が長くなるため出力電圧Ｖｏｕｔは上昇する。逆に、出力電圧Ｖｏｕｔが上昇すると誤差電圧Ｖｅが低下するため、スイッチングトランジスタＭ１０１のオン時間が短くなり出力電圧Ｖｏｕｔは低下する。このような動作を繰り返すことにより、出力電圧Ｖｏｕｔを所定の電圧で一定にすることができる。

図１３は、図１１のスロープ電圧生成回路１２０の回路例を示した図である。
スイッチングトランジスタＭ１０１がオンしているときにインダクタＬ１０１に流れるインダクタ電流ｉＬは、スイッチングトランジスタＭ１０１のドレイン電流と等しいため、スイッチングトランジスタＭ１０１のオン抵抗が分かっていれば、スイッチングトランジスタＭ１０１の電圧降下を検出することでインダクタ電流ｉＬを検出することができる。
そこで、図１３のインダクタ電流検出回路１２０Ａは、スイッチングトランジスタＭ１０１がオンしているときの電圧降下を検出している。スイッチングトランジスタＭ１０１がオンしている場合は、ゲート信号Ｓ１０１はローレベルであり、このとき、ＰＭＯＳトランジスタＭ１２２がオフすると共に、ＰＭＯＳトランジスタＭ１２３がオンするため、演算増幅回路１２１の非反転入力端には図１１の接続部ＬＸの電圧ＶＬＸが入力される。

演算増幅回路１２１は、ＰＭＯＳトランジスタＭ１２１のソース電圧が電圧ＶＬＸと同じになるようにＰＭＯＳトランジスタＭ１２１のゲート電圧を制御することから、ＰＭＯＳトランジスタＭ１２１のドレイン電流はインダクタ電流ｉＬに比例した電流になる。該ドレイン電流は、抵抗Ｒ１２２に供給され、抵抗Ｒ１２２によって電圧に変換され、該変換された電圧が抵抗Ｒ１２３を介して出力される。
抵抗Ｒ１２１とＲ１２２の各抵抗値が同じであるとすると、ＰＭＯＳトランジスタＭ１２１のドレイン電圧ＶＡは、下記（ａ）式のようになる。
ＶＡ＝Ｖｉｎ−ＶＬＸ………………（ａ）

なお、スイッチングトランジスタＭ１０１がオフしているときは、ゲート信号Ｓ１０１はハイレベルである。このとき、ＰＭＯＳトランジスタＭ１２２がオンすると共にＰＭＯＳトランジスタＭ１２３がオフするため、演算増幅回路１２１の非反転入力端の電圧は入力電圧Ｖｉｎになり、演算増幅回路１２１はＰＭＯＳトランジスタＭ１２１をオフさせることから、ＰＭＯＳトランジスタＭ１２１のドレイン電圧ＶＡは０Ｖになる。
ランプ電圧生成回路１２０ＢのＮＭＯＳトランジスタＭ１２４は、ゲート信号Ｓ１０１がハイレベルである間はオンしているため、定電流回路ｉ１２１から出力される電流はＮＭＯＳトランジスタＭ１２４でバイパスされ、ランプコンデンサＣ１２１の端子電圧ＶＢは０Ｖになっている。

ゲート信号Ｓ１０１がローレベルになるとＮＭＯＳトランジスタＭ１２４はオフするため、ランプコンデンサＣ１２１は定電流回路ｉ１２１の出力電流によって充電される。このことから、ランプコンデンサＣ１２１の端子電圧ＶＢは直線的に上昇してランプ電圧となり、ランプ電圧ＶＢは抵抗Ｒ１２４を介して出力される。インダクタ電流検出回路１２０Ａとランプ電圧生成回路１２０Ｂの各出力電圧は抵抗Ｒ１２３とＲ１２４で加算され、抵抗Ｒ１２３とＲ１２４の接続部から出力される。抵抗Ｒ１２３とＲ１２４の各抵抗値が同じであるとし、抵抗Ｒ１１２３とＲ１２４との接続部の電圧をＶＣとすると、電圧ＶＣは、下記（ｂ）式のようになり、スロープ電圧出力回路１２０Ｃの演算増幅回路１２４の非反転入力端に入力される。
ＶＣ＝（ＶＡ＋ＶＢ）／２＝（Ｖｉｎ−ＶＬＸ＋ＶＢ）／２…………（ｂ）

演算増幅回路１２４は、ＮＭＯＳトランジスタＭ１２６のソース電圧が電圧ＶＣに等しくなるようにＮＭＯＳトランジスタＭ１２６のゲート電圧を制御するため、ＮＭＯＳトランジスタＭ１２６のドレイン電流は、電圧ＶＣに比例した電流になる。該電流はＰＭＯＳトランジスタＭ１２７とＭ１２８で構成されたカレントミラー回路を介して抵抗Ｒ１２６に供給され、抵抗Ｒ１２６で電圧に変換されてスロープ電圧Ｖｓｌｐになる。抵抗Ｒ１２６の抵抗値を抵抗Ｒ１２５の抵抗値のＫ倍であるとすると、スロープ電圧Ｖｓｌｐは、下記（ｃ）式のようになる。
Ｖｓｌｐ＝Ｋ×ＶＣ＝Ｋ×（Ｖｉｎ−ＶＬＸ＋ＶＢ）／２………………（ｃ）

また、スロープ電圧を生成する他の方法としては、直接インダクタ電流を測定せずに、出力電圧Ｖｏｕｔに含まれるリプル電圧を微分して、インダクタ電流を検出し、該微分値を増幅してスロープ電圧を生成する方法があった（例えば、特許文献２参照。）。
特開２００６−２４６６２６号公報 特開２００１−２５８２４４号公報

しかし、図１１のスロープ電圧生成回路１２０では、スロープ電圧Ｖｓｌｐの立ち上がり部分における直線性が悪いという問題があった。
図１４は、図１１のスロープ電圧生成回路１２０で生成されたスロープ電圧Ｖｓｌｐの波形を拡大した図である。図１４から分かるように、スロープ電圧Ｖｓｌｐは、ゲート信号Ｓ１０１がローレベルになった直後は緩やかに立ち上がり、時間の経過に伴って所望の傾斜に近づき、時間Ｔｄｅｌ後に該所望の傾斜になっていた。このように、スロープ電圧Ｖｓｌｐの立ち上がりが緩やかになる原因は、インダクタ電流ｉＬを演算増幅回路１２１で電圧に変化する際の遅延時間と、電圧ＶＣを演算増幅回路１２４によって電流に変換する際の遅延時間、更には、ＰＭＯＳトランジスタＭ１２７とＭ１２８で構成されたカレントミラー回路を経由するときの遅延時間等により、スロープ電圧Ｖｓｌｐの開始時期が大きく遅れるためである。

スロープ電圧Ｖｓｌｐの立ち上がりが緩やかになると、スイッチングトランジスタＭ１０１のオン時間が、時間Ｔｄｅｌよりも短くなる条件、例えば負荷２００へ流れる負荷電流が非常に小さい場合等においては、スイッチングレギュレータ１００の動作が不安定になり、出力電圧Ｖｏｕｔが安定しない等の不具合が発生していた。
また、スロープ電圧を生成する前記他の方法では、微小なリプル電圧を検出してその微分値を大きく増幅することから、インダクタ電流の検出精度が悪く、十分に安定した動作は望めなかった。

本発明は、このような問題を解決するためになされたものであり、遅れが小さく直線性のよいスロープ電圧を生成することができ、スイッチングトランジスタのオン時間が短くても安定した動作を行うことができる電流モード制御型スイッチングレギュレータ及びその動作制御方法を得ることを目的とする。

この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記インダクタの充電を行う際に、該インダクタに印加されている電圧に比例した電流を生成し、該生成した電流から該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成しスロープ電圧として出力するスロープ電圧生成回路部と、
前記スロープ電圧に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備えるものである。

具体的には、前記スロープ電圧生成回路部は、
前記インダクタに印加されている電圧に比例した電流を生成して出力する第１電流生成回路と、
該第１電流生成回路から出力された電流で充電され、両端の電圧差が前記スロープ電圧として出力される第１コンデンサと、
前記スイッチ素子によって前記インダクタが充電される期間、前記第１電流生成回路から出力された電流で前記第１コンデンサの充電を行い、前記スイッチ素子による前記インダクタへの充電が停止している期間、前記第１コンデンサの放電を行う第１制御回路と、
を備えるようにした。

また、前記第１電流生成回路は、サブハーモニック発振が発生しないように、生成した電流を所定の第１比率で増加させるようにした。

また、前記第１コンデンサは、サブハーモニック発振が発生しないように、容量値が所定の第２比率で減少されるようにした。

また、前記第１制御回路は、前記スイッチ素子によって前記インダクタの充電が行われる期間、前記スロープ電圧の最低電圧をなす所定のオフセット電圧を前記第１コンデンサの一端に印加するようにしてもよい。

また、前記整流素子は、前記スイッチ素子と相反するスイッチング動作を行うように前記スイッチング制御回路部から制御電極に入力された制御信号に応じてスイッチングを行い前記インダクタの放電を行う同期整流用スイッチ素子をなし、前記インダクタへの充電が停止した際に該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、該生成した電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流の発生兆候又は発生を検出する逆流検出回路部を備えるようにした。

具体的には、前記逆流検出回路部は、
前記インダクタに印加されている電圧に比例した電流を生成して出力する第２電流生成回路と、
該第２電流生成回路から出力された電流で充電され、両端の電圧差が前記インダクタ電流を電圧に変換した電圧として出力される第２コンデンサと、
前記スイッチ素子による前記インダクタへの充電が停止されている期間、前記第２電流生成回路から出力された電流で前記第２コンデンサの放電を行い、前記スイッチ素子によって前記インダクタの充電が行われている期間、前記第２コンデンサの充電を行う第２制御回路と、
を備え、
前記第２制御回路は、前記スイッチ素子による前記インダクタへの充電が停止している期間に、前記第２コンデンサの電荷がゼロになったことを検出すると、前記逆電流の発生兆候又は発生を検出したと判定して、所定の逆流検出信号を出力するようにした。

この場合、前記スイッチング制御回路部は、前記逆流検出回路部から所定の逆流検出信号が出力されると、前記同期整流用スイッチ素子を強制的にオフさせて遮断状態にするようにした。

また、前記第２制御回路は、前記第２コンデンサの放電を行う期間、該第２コンデンサの一端に所定のバイアス電圧を印加するようにしてもよい。

また、この発明に係る電流モード制御型スイッチングレギュレータの動作制御方法は、制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチ素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータの動作制御方法において、
前記インダクタの充電を行う際に、該インダクタに印加されている電圧に比例した電流を生成し、該生成した電流から該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、
該生成した電圧をスロープ電圧とし、
該スロープ電圧を使用して前記スイッチ素子のスイッチング制御を行うためのパルス信号を生成するようにした。

具体的には、前記インダクタに印加されている電圧に比例した第１比例電流を生成し、
前記スイッチ素子によって前記インダクタが充電される期間、該生成した第１比例電流で第１コンデンサの充電を行い、
前記スイッチ素子による前記インダクタへの充電が停止している期間、前記第１コンデンサの放電を行い、
前記第１コンデンサの両端の電圧差を前記スロープ電圧とするようにした。

また、サブハーモニック発振が発生しないように、前記第１比例電流を所定の第１比率で増加させて前記スロープ電圧を生成するようにした。

また、サブハーモニック発振が発生しないように、所定の第２比率で前記第１コンデンサの容量値を減少させて前記スロープ電圧を生成するようにしてもよい。

また、前記スイッチ素子によって前記インダクタの充電が行われる期間、前記スロープ電圧の最低電圧をなす所定のオフセット電圧を前記第１コンデンサの一端に印加するようにした。

また、前記整流素子は、前記スイッチ素子と相反するスイッチング動作を行うように制御電極に入力された制御信号に応じてスイッチングを行い前記インダクタの放電を行う同期整流用スイッチ素子をなし、前記インダクタへの充電が停止した際に該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、該生成した電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流の発生兆候又は発生を検出するようにした。

具体的には、前記インダクタに印加されている電圧に比例した第２比例電流を生成し、
前記スイッチ素子による前記インダクタへの充電が停止されている期間、該生成した第２比例電流で第２コンデンサの放電を行い、
前記スイッチ素子によって前記インダクタの充電が行われている期間、前記第２コンデンサの充電を行い、
前記スイッチ素子による前記インダクタへの充電が停止している期間に、前記第２コンデンサの電荷がゼロになったことを検出すると、前記逆電流の発生兆候又は発生を検出したと判定するようにした。

また、前記第２コンデンサの放電を行う期間、該第２コンデンサの一端に所定のバイアス電圧を印加するようにした。

また、前記逆電流の発生兆候又は発生を検出したと判定すると、前記同期整流用スイッチ素子を強制的にオフさせて遮断状態にするようにしてもよい。

本発明の電流モード制御型スイッチングレギュレータ及びその動作制御方法によれば、前記インダクタの充電を行う際に該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、該生成した電圧をスロープ電圧とし、該スロープ電圧を使用して前記スイッチ素子のスイッチング制御を行うようにした。このことから、遅れが小さく直線性のよいスロープ電圧を生成することができるため、スイッチングトランジスタのオン時間が短くても安定した動作を行うことができ、出力電流のダイナミックレンジを広げることができる。

また、前記インダクタへの充電を停止した際に該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、該生成した電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流の発生兆候又は発生を検出するようにしたことにより、逆電流の発生兆候又は発生を検出する時点の検出電圧を自由に設定することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１の電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷（図示せず）に出力する同期整流方式の降圧型スイッチングレギュレータをなしている。

スイッチングレギュレータ１は、ＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、疑似インダクタ回路を用いてスロープ電圧Ｖｓｌｏｐｅを生成し出力するスロープ電圧生成回路４とを備えている。

また、スイッチングレギュレータ１は、誤差増幅回路３からの誤差電圧Ｖｅとスロープ電圧Ｖｓｌｏｐｅとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ５と、所定のクロック信号ＣＬＫを生成して出力する発振回路６と、セット入力端Ｓに発振回路６からのクロック信号ＣＬＫが、リセット入力端ＲにＰＷＭコンパレータ５からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路７と、該ＲＳフリップフロップ回路７からの出力信号Ｓｑに応じて、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号Ｓ１及びＳ２をそれぞれ生成してスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を駆動するドライブ回路８とを備えている。更に、スイッチングレギュレータ１は、出力端子ＯＵＴから同期整流用トランジスタＭ２の方向に流れる逆電流の発生を検出する逆流検出回路９を備えている。

なお、スイッチングトランジスタＭ１はスイッチ素子を、同期整流用トランジスタＭ２は整流素子を、スロープ電圧生成回路４はスロープ電圧生成回路部を、逆流検出回路９は逆流検出回路部をそれぞれなす。また、基準電圧発生回路２、誤差増幅回路３、ＰＷＭコンパレータ５、発振回路６、ＲＳフリップフロップ回路７、ドライブ回路８及び抵抗Ｒ１，Ｒ２はスイッチング制御回路部をなす。また、図１のスイッチングレギュレータ１では、インダクタＬ１及びコンデンサＣ１を除く各回路は、１つのＩＣに集積されるようにしてもよい。

入力電圧Ｖｉｎと同期整流用トランジスタＭ２のドレインとの間にはスイッチングトランジスタＭ１が接続され、同期整流用トランジスタＭ２のソースは接地電圧ＧＮＤに接続されている。スイッチングトランジスタＭ１のドレインと同期整流用トランジスタＭ２のドレインとの接続部をＬＸとすると、接続部ＬＸと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間に抵抗Ｒ１と抵抗Ｒ２との直列回路及びコンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。

また、ＰＷＭコンパレータ５の反転入力端には、誤差増幅回路３からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ５の非反転入力端にはスロープ電圧Ｖｓｌｏｐｅが入力されている。ＲＳフリップフロップ回路７の出力信号Ｓｑは、ドライブ回路８に入力され、ドライブ回路８は、入力された信号Ｓｑに応じて生成した制御信号Ｓ１及びＳ２をスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに対応して出力する。制御信号Ｓ１は、スロープ電圧生成回路４にも入力され、更に、スロープ電圧生成回路４には、接続部ＬＸの電圧ＶＬＸ及び出力電圧Ｖｏｕｔがそれぞれ入力されている。

逆流検出回路９には、制御信号Ｓ１、電圧ＶＬＸ及び出力電圧Ｖｏｕｔがそれぞれ入力されており、前記逆電流を検出すると所定の検出信号Ｒｉｖをドライブ回路８に出力し、ドライブ回路８は、所定の検出信号Ｒｉｖが入力されると、ＲＳフリップフロップ回路７からの出力信号Ｓｑに関係なく同期整流用トランジスタＭ２をオフさせて遮断状態にする。
このような構成において、発振回路６からＲＳフリップフロップ回路７のセット入力端Ｓには、所定の周期でハイレベルになるクロック信号ＣＬＫが入力されており、クロック信号ＣＬＫがハイレベルになるとＲＳフリップフロップ回路７の出力信号Ｓｑはハイレベルになる。

この場合、ドライブ回路８は、ＲＳフリップフロップ回路７からの出力信号Ｓｑの信号レベルを反転させたローレベルの制御信号Ｓ１及びＳ２をそれぞれ生成して出力し、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になる。このとき、インダクタＬ１とコンデンサＣ１との直列回路に入力電圧Ｖｉｎが印加され、インダクタＬ１に流れる電流であるインダクタ電流ｉＬは時間の経過に連れて直線的に増加する。インダクタ電流ｉＬが、出力端子ＯＵＴから出力される出力電流ｉｏｕｔよりも大きくなると、コンデンサＣ１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。

スロープ電圧生成回路４は、インダクタ電流ｉＬを検出し、該検出したインダクタ電流ｉＬを電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成する。更に、スロープ電圧生成回路４は、インダクタ電流ｉＬを変換した電圧に該補償電圧を加算してスロープ電圧Ｖｓｌｏｐｅを生成し出力する。スロープ電圧Ｖｓｌｏｐｅは、スイッチングトランジスタＭ１がオンしている間、直線的に上昇する。一方、誤差増幅回路３は、分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。ＰＷＭコンパレータ５は、誤差電圧Ｖｅとスロープ電圧Ｖｓｌｏｐｅとの電圧比較を行い、スロープ電圧Ｖｓｌｏｐｅが誤差電圧Ｖｅよりも大きくなるとハイレベルの信号Ｓｐｗを出力し、ＲＳフリップフロップ回路７をリセットする。このため、ＲＳフリップフロップ回路７の出力信号Ｓｑはローレベルに戻り、ドライブ回路８は、制御信号Ｓ１及びＳ２をそれぞれハイレベルにすることから、スイッチングトランジスタＭ１はオフして遮断状態になると共に同期整流トランジスタＭ２はオンして導通状態になる。

スイッチングトランジスタＭ１がオフして同期整流トランジスタＭ２がオンすると、インダクタＬ１に蓄えられていたエネルギーが放出され、これに伴って、インダクタ電流ｉＬは時間と共に直線的に減少する。インダクタ電流ｉＬが出力電流ｉｏｕｔよりも小さくなると、コンデンサＣ１から出力端子ＯＵＴに接続された負荷（図示せず）へ電力が供給され、出力電圧Ｖｏｕｔが低下する。発振回路６からのクロック信号ＣＬＫの１周期後にクロック信号ＣＬＫは再びハイレベルになり、スイッチングトランジスタＭ１がオンすると共に同期整流トランジスタＭ２がオフしてインダクタ電流ｉＬが流れ、出力電圧Ｖｏｕｔが上昇する。

ここで、出力電流ｉｏｕｔが増加すると、出力電圧Ｖｏｕｔが低下し誤差増幅回路３からの誤差電圧Ｖｅが上昇するため、スロープ電圧Ｖｓｌｏｐｅが誤差電圧Ｖｅの電圧値を超えるまでの時間が長くなる。この結果、スイッチングトランジスタＭ１のオン時間が長くなり、インダクタＬ１に電力を供給している時間が長くなることから出力電圧Ｖｏｕｔは上昇する。逆に、出力電圧Ｖｏｕｔが上昇すると、スイッチングトランジスタＭ１のオン時間が短くなって出力電圧Ｖｏｕｔは低下する。このように、出力電圧Ｖｏｕｔの変動に応じてスイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン／オフさせる時間を制御することにより、出力電圧Ｖｏｕｔの電圧を安定化させている。

図２は、図１のスロープ電圧生成回路４の回路例を示した図である。
図２において、スロープ電圧生成回路４は、インダクタＬ１に印加されている電圧に比例した電流ｉｒａｍｐを生成する電流生成回路１１、ＰＭＯＳトランジスタＭ１１、ＮＭＯＳトランジスタＭ１２〜Ｍ１４、インバータ１２及びコンデンサＣ１１で構成され、コンデンサＣ１１は、スイッチングトランジスタＭ１のオフ期間終了時におけるインダクタ電流ｉＬに比例した電圧を保持するものである。また、電流生成回路１１は、演算増幅回路２１、ＰＭＯＳトランジスタＭ２１，Ｍ２４，Ｍ２５、ＮＭＯＳトランジスタＭ２２，Ｍ２３及び抵抗Ｒ２１〜Ｒ２３で構成されている。なお、電流生成回路１１は第１電流生成回路を、コンデンサＣ１１は第１コンデンサを、ＰＭＯＳトランジスタＭ１１、ＮＭＯＳトランジスタＭ１２〜Ｍ１４及びインバータ１２は第１制御回路をそれぞれなす。

電流生成回路１１において、出力電圧Ｖｏｕｔと接地電圧ＧＮＤとの間に抵抗Ｒ２１及びＲ２２が直列に接続され、抵抗Ｒ２１と抵抗Ｒ２２との接続部から出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄ１が出力される。演算増幅回路２１の非反転入力端には分圧電圧Ｖｄ１が入力され、演算増幅回路２１の出力端はＰＭＯＳトランジスタＭ２１のゲートに接続されている。ＰＭＯＳトランジスタＭ２１のソースは演算増幅回路２１の反転入力端に接続されると共に抵抗Ｒ２３を介して入力電圧Ｖｉｎに接続されている。

また、ＮＭＯＳトランジスタＭ２２及びＭ２３はカレントミラー回路を形成しており、各ソースがそれぞれ接地電圧ＧＮＤに接続されると共に、各ゲートが接続され、該接続部はＮＭＯＳトランジスタＭ２２のドレインに接続されている。ＮＭＯＳトランジスタＭ２２のドレインはＰＭＯＳトランジスタＭ２１のドレインに接続されている。ＰＭＯＳトランジスタＭ２４及びＭ２５はカレントミラー回路を形成しており、各ソースがそれぞれ入力電圧Ｖｉｎに接続されると共に、各ゲートが接続され、該接続部はＰＭＯＳトランジスタＭ２４のドレインに接続されている。ＰＭＯＳトランジスタＭ２４のドレインはＮＭＯＳトランジスタＭ２３のドレインに接続され、ＰＭＯＳトランジスタＭ２５のドレインから電流ｉｒａｍｐが出力される。

ＰＭＯＳトランジスタＭ１１のソースはＰＭＯＳトランジスタＭ２５のドレインに接続され、ＰＭＯＳトランジスタＭ１１のドレインはコンデンサＣ１１の一端に接続されており、ＰＭＯＳトランジスタＭ１１のゲートには制御信号Ｓ１が入力されている。コンデンサＣ１１の他端と接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ１３が、コンデンサＣ１１の他端と電圧ＶＬＸとの間にはＮＭＯＳトランジスタＭ１２がそれぞれ接続されており、コンデンサＣ１１の他端、ＮＭＯＳトランジスタＭ１２及びＭ１３の接続部をＬＸ４とする。

ＮＭＯＳトランジスタＭ１２のゲートには制御信号Ｓ１が、ＮＭＯＳトランジスタＭ１３のゲートにはインバータ１２によって制御信号Ｓ１の信号レベルが反転された反転信号Ｓ１Ｂがそれぞれ入力されている。ＰＭＯＳトランジスタＭ１１とコンデンサＣ１１との接続部が、スロープ電圧Ｖｓｌｏｐｅが出力されるスロープ電圧生成回路４の出力端をなしており、該出力端と接地電圧ＧＮＤとの間にＮＭＯＳトランジスタＭ１４が接続され、ＮＭＯＳトランジスタＭ１４のゲートには制御信号Ｓ１が入力されている。

図３は、スロープ電圧生成回路４の動作を説明するためのタイミングチャートであり、図３を参照しながらスロープ電圧生成回路４の動作について説明する。なお、接続部ＬＸ４の電圧をＶＬＸ４とする。
抵抗Ｒ２１〜Ｒ２３の抵抗値をｒ２１〜ｒ２３とすると、分圧電圧Ｖｄ１は、（Ｂ×Ｖｏｕｔ）となる。Ｂは比例定数であり、Ｂ＝ｒ２２／（ｒ２１＋ｒ２２）である。

演算増幅回路２１の非反転入力端には、出力電圧Ｖｏｕｔを抵抗Ｒ２１とＲ２２で分圧した（Ｂ×Ｖｏｕｔ）の分圧電圧Ｖｄ１が入力されている。演算増幅回路２１は、ＰＭＯＳトランジスタＭ２１のソース電圧が、分圧電圧Ｖｄ１と等しくなるように、ＰＭＯＳトランジスタＭ２１のゲート電圧を制御するため、抵抗Ｒ２３の両端電圧Ｖｒ２３は、下記（１）式のようになる。
Ｖｒ２３＝Ｖｉｎ−Ｂ×Ｖｏｕｔ………………（１）

このため、抵抗Ｒ２３に流れる電流ｉｒ２３は、下記（２）式のようになる。
ｉｒ２３＝（Ｖｉｎ−Ｂ×Ｖｏｕｔ）／ｒ２３………………（２）
この電流ｉｒ２３がＮＭＯＳトランジスタＭ２２のドレイン電流になり、更にカレントミラー回路を構成しているＮＭＯＳトランジスタＭ２３のドレイン電流になる。ＮＭＯＳトランジスタＭ２３のドレイン電流は、ＰＭＯＳトランジスタＭ２４のドレイン電流でもあり、ＰＭＯＳトランジスタＭ２４のドレイン電流もカレントミラー回路を構成しているＰＭＯＳトランジスタＭ２５のドレイン電流になって電流ｉｒａｍｐとして出力される。

すなわち、前記２つのカレントミラー回路を合成したミラー比をＡとした場合、電流ｉｒａｍｐは下記（３）式のようになる。
ｉｒａｍｐ＝Ａ×ｉｒ２３＝Ａ×（Ｖｉｎ−Ｂ×Ｖｏｕｔ）／ｒ２３………………（３）
前記（３）式から分かるように、電流ｉｒａｍｐは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電圧差に比例している。電流生成回路１１は、制御信号Ｓ１の信号レベルに関係なく常に上記のような動作を行う。

次に、コンデンサＣ１１の動作について説明する。
制御信号Ｓ１がローレベルになってスイッチングトランジスタＭ１がオンすると、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１３がそれぞれオンし、ＮＭＯＳトランジスタＭ１２とＭ１４がそれぞれオフして遮断状態になる。このため、コンデンサＣ１１の一端は電流生成回路１１の出力端に接続されると共に、接続部ＬＸ４は接地電圧ＧＮＤに接続され、コンデンサＣ１１は電流ｉｒａｍｐで充電され、コンデンサＣ１１の電圧は直線的に上昇する。コンデンサＣ１１の容量をｃ１１とし、コンデンサＣ１１の端子間電圧をＶｃ１１とすると、電圧Ｖｃ１１の上昇速度（Ｖｃ１１×ｄｖ／ｄｔ）は、下記（４）式のようになる。
Ｖｃ１１×ｄｖ／ｄｔ＝ｉｒａｍｐ／ｃ１１………………（４）

前記（４）式に前記（３）式を代入すると、下記（５）式のようになる。
Ｖｃ１１×ｄｖ／ｄｔ＝Ａ×（Ｖｉｎ−Ｂ×Ｖｏｕｔ）／（ｒ２３×ｃ１１）………………（５）
すなわち、スロープ電圧Ｖｓｌｏｐｅは前記（５）式で示した傾斜で上昇する電圧になる。

ここで、スロープ電圧生成回路４に図１３で示した従来のスロープ電圧生成回路を使用した場合のスロープ電圧Ｖｓｌｏｐの傾斜について考える。
スイッチングトランジスタＭ１がオンしている間におけるインダクタ電流ｉＬのアップスロープの傾斜（Ｌ１×ｄｉ／ｄｔ）は、インダクタＬ１のインダクタンスをＬとすると下記（６）式にようになる。
Ｌ１×ｄｉ／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ………………（６）

この電流を電圧に変換するときの係数をＡ１とすると、インダクタ電流ｉＬを電圧に変換したときの傾斜（Ｌ１×ｄｖ／ｄｔ）は、下記（７）式のようになる。
（Ｌ１×ｄｖ／ｄｔ）＝Ａ１×（Ｖｉｎ−Ｖｏｕｔ）／Ｌ………………（７）
また、スイッチングトランジスタＭ１がオフしている間のインダクタ電流ｉＬのダウンスロープの傾斜（Ｌ１×ｄｉ／ｄｔ）は、下記（８）式のようになる。
（Ｌ１×ｄｉ／ｄｔ）＝Ｖｏｕｔ／Ｌ………………（８）
この電流を電圧に変換するときの係数をＡ１とすると、インダクタ電流ｉＬを電圧に変換したときの傾斜（Ｌ１×ｄｖ／ｄｔ）は、下記（９）式のようになる。
（Ｌ１×ｄｖ／ｄｔ）＝Ａ１×Ｖｏｕｔ／Ｌ………………（９）

サブハーモニック発振を防止するためには、補償ランプのスロープが、ダウンスロープの１／２以上必要なことが知られていることから、補償ランプの傾斜（Ｖｃｏｍｐ×ｄｖ／ｄｔ）は、下記（１０）式のようになる。
（Ｖｃｏｍｐ×ｄｖ／ｄｔ）＞（Ｖｏｕｔ／Ｌ）／２………………（１０）
スロープ電圧Ｖｓｌｏｐｅの傾斜は、前記（７）式と（１０）式を加算した傾斜になるため、スロープ電圧Ｖｓｌｏｐｅの傾斜（Ｖｓｌｏｐｅ×ｄｖ／ｄｔ）は、下記（１１）式のようになる。
（Ｖｓｌｏｐｅ×ｄｖ／ｄｔ）＞（Ｌ１×ｄｖ／ｄｔ）＋（Ｖｃｏｍｐ×ｄｖ／ｄｔ）＞Ａ１×（Ｖｉｎ−Ｖｏｕｔ）／Ｌ＋Ａ１×（Ｖｏｕｔ／Ｌ）／２＞Ａ１×（Ｖｉｎ−Ｖｏｕｔ／２）／Ｌ………………（１１）

これに対して、図２のスロープ電圧生成回路４では、下記（１２）式で示すように、前記（５）式の右辺を、前記（１１）式の右辺よりも大きくすればよいことが分かる。
Ａ×（Ｖｉｎ−Ｂ×Ｖｏｕｔ）／（ｒ２３×ｃ１１）＞Ａ１×（Ｖｉｎ−Ｖｏｕｔ／２）／Ｌ………………（１２）

前記（１２）式の左辺と右辺を比較すると、係数Ａが係数Ａ１に、係数Ｂが１／２に、抵抗Ｒ２３とコンデンサＣ１１の積がインダクタンスＬにそれぞれ対応することが分かる。そこで、Ａ＞Ａ１、Ｂ＜１／２、又は（ｒ２３×ｃ１１）＜Ｌになるようにすれば、前記（１２）式を満足することができる。（ｒ２３×ｃ１１）＜Ｌを満足するには、抵抗Ｒ２３をより小さい抵抗値にするか、コンデンサＣ１１の容量値をより小さい値にすればよい。

Ａ＞Ａ１と、Ｂ＜１／２と、抵抗Ｒ２３をより小さい抵抗値にすることは、すべて電流ｉｒａｍｐを大きくするように作用している。すなわち、前記（１２）式を満足させるためには、電流ｉｒａｍｐを前記（１２）式を満足するレベルまで大きくするか、又はコンデンサＣ１１の容量を前記（１２）式を満足する値にまで小さくすればよい。言うまでもなく、電流ｉｒａｍｐの電流値とコンデンサＣ１１の容量値の両方を変えるようにしてもよい。

制御信号Ｓ１がハイレベルの場合、言い換えるとスイッチングトランジスタＭ１がオフしている場合は、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１３がそれぞれオフし、ＮＭＯＳトランジスタＭ１２とＭ１４がそれぞれオンする。このため、コンデンサＣ１１の一端であるスロープ電圧生成回路４の出力端は接地電圧ＧＮＤに接続され、コンデンサＣ１１の他端である接続部ＬＸ４は接続部ＬＸに接続された状態になる。このことから、コンデンサＣ１１の一端は接地電圧ＧＮＤに固定され、コンデンサＣ１１の他端の電圧は接続部ＬＸの電圧ＶＬＸに等しくなる。この結果、コンデンサＣ１１には、スイッチングトランジスタＭ１がオンする直前の接続部ＬＸの電圧ＶＬＸが保存されることになる。

スイッチングトランジスタＭ１がオフしたときの接続部ＬＸの電圧ＶＬＸは、同期整流用トランジスタＭ２の電圧降下分であり、該電圧はインダクタ電流ｉＬに比例した電圧になる。このため、コンデンサＣ１１には、スイッチングトランジスタＭ１がオンする直前のインダクタ電流ｉＬの情報が電圧として保存されていることになる。
制御信号Ｓ１がローレベルになってスイッチングトランジスタＭ１がオンすると、コンデンサＣ１１の他端は再び接地電圧ＧＮＤに接続されるため、スロープ電圧ＶｓｌｏｐｅはコンデンサＣ１１に保存されていた電圧になり、該電圧に電流ｉｒａｍｐで充電が行われるため、実際のインダクタ電流ｉＬを使用した場合とまったく同様の制御が行われることになる。

更に、インダクタ電流ｉＬの検出や、インダクタ電流ｉＬを電圧へ変換する工程が行われないため、図４に示すように、スロープ電圧Ｖｓｌｏｐｅが、立ち上がり部分から直線性の良い波形になるようにすることができる。このようなことから、スイッチングトランジスタＭ１のオン時間が短い場合のときまで正確に制御することができ、出力電流のダイナミックレンジを大きくすることができる。

ここで、図２において、オフセット電圧生成回路１３を追加してＮＭＯＳトランジスタＭ１４のソースと接地電圧ＧＮＤとの間にオフセット電圧Ｖｏｆを設けるようにしてもよく、このようにした場合、図２は図５のようになり、図３は図６のようになる。
図５の場合、制御信号Ｓ１がハイレベル、すなわちスイッチングトランジスタＭ１がオフする場合は、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１３がそれぞれオフし、ＮＭＯＳトランジスタＭ１２とＭ１４がそれぞれオンする。すると、コンデンサＣ１１の一端はオフセット電圧Ｖｏｆに接続されるため、スロープ電圧Ｖｓｌｏｐｅはオフセット電圧Ｖｏｆと同じ電圧になる。また、コンデンサＣ１１の他端が接続された接続部ＬＸ４は接続部ＬＸに接続された状態になるため、コンデンサＣ１１の両端の電圧は、スイッチングトランジスタＭ１がオンする直前の接続部ＬＸの電圧ＶＬＸとオフセット電圧Ｖｏｆを加算した電圧になる。

制御信号Ｓ１がローレベルになりスイッチングトランジスタＭ１がオンすると、接続部ＬＸ４は再び接地電圧ＧＮＤに接続されるため、スロープ電圧Ｖｓｌｏｐｅは、コンデンサＣ１１に保存されていた電圧、すなわち（ＶＬＸ＋Ｖｏｆ）になり、該電圧に電流生成回路１１からの電流ｉｒａｍｐで充電が行われる。
このように、図５では、スロープ電圧Ｖｓｌｏｐｅにオフセット電圧Ｖｏｆが加算されているため、スロープ電圧Ｖｓｌｏｐｅが０Ｖまで低下することがない。例えば、出力電圧Ｖｏｕｔが目標電圧以上になった場合は、誤差増幅回路３から出力される誤差電圧Ｖｅは、ほぼ接地電圧ＧＮＤになった状態になってしまう。

また、スイッチングレギュレータ１は不連続モードで作動するため、スイッチングトランジスタＭ１がオフしている期間中に接続部ＬＸの電圧ＶＬＸが０Ｖまで上昇する。このような条件で、スロープ電圧Ｖｓｌｏｐｅが０Ｖから立ち上がると、一瞬ＰＷＭコンパレータ５の両入力端にそれぞれ０Ｖが入力され、ＰＷＭコンパレータ５の出力信号が不定になって誤動作の原因になる。そこで、図５のようにして、スロープ電圧Ｖｓｌｏｐｅが０Ｖまで低下しないようにコンデンサＣ１１にオフセット電圧Ｖｏｆを与えることにより、出力電圧Ｖｏｕｔが目標電圧以上になった場合で安定した動作を行うことができるようになる。

次に、図１の逆流検出回路９について説明する。
逆流検出回路９は、出力端子ＯＵＴから出力される出力電流ｉｏｕｔが小さくなり、スイッチングトランジスタＭ１のオフ期間にインダクタＬ１のエネルギーがすべて放出され、逆に出力端子ＯＵＴ側からインダクタＬ１と同期整流用トランジスタＭ２を介して接地電圧ＧＮＤに電流が流れる逆電流を検出する回路である。該逆電流が発生すると、せっかくコンデンサＣ１に蓄えたエネルギーが無駄に消費されてしまうため、電力変換効率を大幅に低下させる。このため、逆流検出回路９は、前記逆電流の発生を検出すると同期整流用トランジスタＭ２を強制的にオフさせて前記逆電流を遮断するものである。

図７は、図１の逆流検出回路９の回路例を示した図である。
図７において、逆流検出回路９は、インダクタＬ１に印加されている電圧に比例した電流ｉｒを生成する電流生成回路３１、コンパレータ３２、ＰＭＯＳトランジスタＭ３１，Ｍ３２、ＮＭＯＳトランジスタＭ３３，Ｍ３４及びコンデンサＣ３１で構成され、コンデンサＣ３１は、スイッチングトランジスタＭ１のオン期間終了時におけるインダクタ電流ｉＬに比例した電圧を保持するものである。また、電流生成回路３１は、演算増幅回路４１、ＮＭＯＳトランジスタＭ４１，Ｍ４４，Ｍ４５、ＰＭＯＳトランジスタＭ４２，Ｍ４３及び抵抗Ｒ４１で構成されている。なお、電流生成回路３１は第２電流生成回路を、コンデンサＣ３１は第２コンデンサを、コンパレータ３２、ＰＭＯＳトランジスタＭ３１，Ｍ３２及びＮＭＯＳトランジスタＭ３３，Ｍ３４は第２制御回路をそれぞれなす。

電流生成回路３１において、演算増幅回路４１の非反転入力端には出力電圧Ｖｏｕｔが入力され、演算増幅回路４１の出力端はＮＭＯＳトランジスタＭ４１のゲートに接続されている。ＮＭＯＳトランジスタＭ４１のソースと接地電圧ＧＮＤとの間には抵抗Ｒ４１が接続され、演算増幅回路４１の反転入力端はＮＭＯＳトランジスタＭ４１のソースに接続されている。ＰＭＯＳトランジスタＭ４２及びＭ４３は、カレントミラー回路を形成しており、各ソースがそれぞれ入力電圧Ｖｉｎに接続され、各ゲートが接続され該接続部はＰＭＯＳトランジスタＭ４２のドレインに接続されている。ＰＭＯＳトランジスタＭ４２のドレインはＮＭＯＳトランジスタＭ４１のドレインに接続されている。

また、ＮＭＯＳトランジスタＭ４４及びＭ４５は、カレントミラー回路を形成しており、各ソースが負の電圧−Ｖにそれぞれ接続され、各ゲートが接続され該接続部はＮＭＯＳトランジスタＭ４４のドレインに接続されている。また、ＮＭＯＳトランジスタＭ４４のドレインはＰＭＯＳトランジスタＭ４３のドレインに接続され、ＮＭＯＳトランジスタＭ４５のドレインは、電流生成回路３１の出力端をなし、電流ｉｒが流れる。

ＮＭＯＳトランジスタＭ３３のソースはＮＭＯＳトランジスタＭ４５のドレインに接続され、ＮＭＯＳトランジスタＭ３３のドレインはコンデンサＣ３１の一端に接続されており、ＮＭＯＳトランジスタＭ３３のゲートには制御信号Ｓ１が入力されている。コンデンサＣ３１の他端と接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ３４が、コンデンサＣ１１の他端と電圧ＶＬＸとの間にはＰＭＯＳトランジスタＭ３１がそれぞれ接続されており、コンデンサＣ１１の他端、ＰＭＯＳトランジスタＭ３１及びＮＭＯＳトランジスタＭ３４の接続部をＬＸ９とする。

また、入力電圧ＶｉｎとコンデンサＣ３１の一端との間にＰＭＯＳトランジスタＭ３２が接続され、ＰＭＯＳトランジスタＭ３１，Ｍ３２及びＮＭＯＳトランジスタＭ３４の各ゲートにはそれぞれ制御信号Ｓ１が入力されている。コンパレータ３２において、非反転入力端はＮＭＯＳトランジスタＭ３３とＮＭＯＳトランジスタＭ４５との接続部に接続され、反転入力端は接地電圧ＧＮＤに接続され、出力端は、検出信号Ｒｉｖが出力される逆流検出回路９の出力端をなしている。

図８は、逆流検出回路９の動作を説明するためのタイミングチャートであり、図８を参照しながら逆流検出回路９の動作について説明する。なお、接続部ＬＸ９の電圧をＶＬＸ９とし、コンデンサＣ３１の一端とＮＭＯＳトランジスタＭ３３の接続部の電圧をＶｒｉｖとする。また、抵抗Ｒ４１の抵抗値をｒ４１とする。
演算増幅回路４１の非反転入力端には出力電圧Ｖｏｕｔが入力されており、演算増幅回路４１は、ＮＭＯＳトランジスタＭ４１のソース電圧が出力電圧Ｖｏｕｔに等しくなるように、ＮＭＯＳトランジスタＭ４１のゲート電圧を制御する。このため、抵抗Ｒ４１の両端の電圧Ｖｒ４１は出力電圧Ｖｏｕｔと等しくなり、抵抗Ｒ４１に流れる電流ｉｒ４１は、下記（１３）式のようになる。
ｉｒ４１＝Ｖｏｕｔ／ｒ４１………………（１３）

電流ｉｒ４１がＮＭＯＳトランジスタＭ４１とＰＭＯＳトランジスタＭ４２のドレイン電流になり、更にカレントミラー回路を構成しているＰＭＯＳトランジスタＭ４３のドレイン電流になる。ＰＭＯＳトランジスタＭ４３のドレイン電流は、ＮＭＯＳトランジスタＭ４４のドレイン電流でもあり、ＮＭＯＳトランジスタＭ４４のドレイン電流は、カレントミラー回路を構成しているＮＭＯＳトランジスタＭ４５のドレイン電流、すなわち電流ｉｒとなって出力される。２つのカレントミラー回路を合成したミラー比をＡ２とした場合は、電流ｉｒは下記（１４）式のようになる。
ｉｒ＝Ａ２×ｉｒ４１＝Ａ２×Ｖｏｕｔ／ｒ４１………………（１４）
前記（１４）式から分かるように、電流ｉｒは、出力電圧Ｖｏｕｔに比例している。電流生成回３１は、制御信号Ｓ１の信号レベルに関係なく常に上記のような動作を行う。

次に、コンデンサＣ３１の動作について説明する。
制御信号Ｓ１がローレベルである場合、言い換えるとスイッチングトランジスタＭ１がオンしている場合は、ＰＭＯＳトランジスタＭ３１とＭ３２がそれぞれオンし、ＮＭＯＳトランジスタＭ３３とＭ３４がそれぞれオフして遮断状態になる。このため、コンデンサＣ３１の一端は入力電圧Ｖｉｎに接続され、コンデンサＣ３１の他端である接続部ＬＸ９は接続部ＬＸに接続された状態になる。このため、コンデンサＣ３１には、スイッチングトランジスタＭ１がオフする直前の接続部ＬＸの電圧ＶＬＸが保存される。

スイッチングトランジスタＭ１がオンしているときの接続部ＬＸの電圧ＶＬＸは、スイッチングトランジスタＭ１による電圧降下分であり、該電圧はインダクタ電流ｉＬに比例している。このため、コンデンサＣ３１には、スイッチングトランジスタＭ１がオフする直前のインダクタ電流ｉＬの情報が電圧として保存されていることになる。
制御信号Ｓ１がハイレベルになってスイッチングトランジスタＭ１がオフすると、ＮＭＯＳトランジスタＭ３３とＭ３４がそれぞれオンし、ＰＭＯＳトランジスタＭ３１とＭ３２がそれぞれオフして遮断状態になる。このため、コンデンサＣ３１の一端は電流生成回路３１の出力端に接続され、接続部ＬＸ９は接地された状態になる。

コンデンサＣ３１の電荷は電流ｉｒで放電されることから、コンデンサＣ３１の電圧は直線的に低下する。コンデンサＣ３１の端子間電圧をＶｃ３１とし、コンデンサＣ３１の容量をｃ３１とすると、電圧Ｖｃ３１の低下速度（Ｖｃ３１×ｄｖ／ｄｔ）は、下記（１５）式のようになる。
（Ｖｃ３１×ｄｖ／ｄｔ）＝ｉr／ｃ３１………………（１５）
前記（１５）式を前記（１４）式に代入すると、下記（１６）式のようになる。
（Ｖｃ３１×ｄｖ／ｄｔ）＝Ａ２×Ｖｏｕｔ／ｒ３１………………（１６）
すなわち、コンデンサＣ３１の電圧Ｖｃ３１は、前記（１６）式に示す傾斜で低下する。

スイッチングトランジスタＭ１がオフする直前にコンデンサＣ３１に蓄えられていた電荷によるコンデンサＣ３１の電圧Ｖｃ３１は、インダクタ電流ｉＬに比例した電圧であるため、コンデンサＣ３１に蓄えられていた電荷がすべて放電されたときが、インダクタ電流ｉＬが０アンペアになった状態と一致する。このようなことから、コンパレータ３２は、コンデンサＣ３１の一端の電圧Ｖｒｉｖが０Ｖ以下になったことを検出すると、逆流検出信号Ｒｉｖをハイレベルにする。ドライブ回路８は、ハイレベルの逆流検出信号Ｒｉｖが入力されると、制御信号Ｓ２をローレベルにして、同期整流用トランジスタＭ２を強制的にオフさせて、逆電流の発生を防止する。

ここで、図７において、バイアス電圧生成回路３３を追加してＮＭＯＳトランジスタＭ３４のソースと接地電圧ＧＮＤとの間にバイアス電圧Ｖｂｉを設け、ＮＭＯＳトランジスタＭ４４及びＭ４５の各ソースをそれぞれ接地電圧ＧＮＤに接続するようにしてもよく、このようにした場合、図７は図９のようになり、図８は図１０のようになる。
制御信号Ｓ１がローレベルになってスイッチングトランジスタＭ１がオンした場合の動作は、図７の回路と同じであるのでその説明を省略する。

制御信号Ｓ１がハイレベルになってスイッチングトランジスタＭ１がオフすると、ＮＭＯＳトランジスタＭ３３とＭ３４がそれぞれオンし、ＰＭＯＳトランジスタＭ３１とＭ３２がそれぞれオフする。すると、コンデンサＣ３１の一端は電流生成回路３１の出力端に接続され、コンデンサＣ３１の他端が接続された接続部ＬＸ９はバイアス電圧Ｖｂｉに接続された状態になる。このため、コンデンサＣ３１の一端の電圧ＶｒｉｖはコンデンサＣ３１の端子間電圧Ｖｃ３１にバイアス電圧Ｖｂｉを加えた電圧になる。

このようなことから、コンデンサＣ３１の電荷が電流ｉｒで放電され、コンデンサＣ３１の電荷が０になったときのコンデンサＣ３１の一端の電圧Ｖｒｉｖは、バイアス電圧Ｖｂｉに等しくなる。コンパレータ３２は、電圧Ｖｒｉｖがバイアス電圧Ｖｂｉ以下になると、逆流検出信号Ｒｉｖをハイレベルにする。このように、バイアス電圧Ｖｂｉを設けることにより、負電圧−Ｖが不要になり、回路の簡素化を図ることができると共に、バイアス電圧Ｖｂｉの設定によって、逆流検出レベルを自由に設定することができる。

このように、本第１の実施の形態における電流モード制御型スイッチングレギュレータは、インダクタＬ１に流れるインダクタ電流ｉＬに比例した電圧を擬似的に生成する疑似インダクタ回路をなすようにスロープ電圧生成回路４を形成し、スロープ電圧生成回路４の出力電圧に基づいてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の動作制御を行うようにしたことから、遅れが小さく、直線性のよいスロープ電圧Ｖｓｌｏｐｅを生成することができ、スイッチングトランジスタＭ１のオン時間が短くても安定した動作を行うことができ、出力電流のダイナミックレンジを広げることができる。

また、逆流検出回路９においても前記疑似インダクタ回路をなすように形成したことから、逆流検出レベルを自由に設定することができる。
なお、前記説明では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本願発明は、同期整流用トランジスタＭ２の代わりにダイオードを使用した非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータにも適用することができる。

本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。 図１のスロープ電圧生成回路４の回路例を示した図である。 図２のスロープ電圧生成回路４の動作例を示したタイミングチャートである。 図２のスロープ電圧生成回路４で生成されたスロープ電圧Ｖｓｌｏｐｅの波形を拡大した図である。 図１のスロープ電圧生成回路４の他の回路例を示した図である。 図５のスロープ電圧生成回路４の動作例を示したタイミングチャートである。 図１の逆流検出回路９の回路例を示した図である。 図７の逆流検出回路９の動作例を示したタイミングチャートである。 図１の逆流検出回路９の他の回路例を示した図である。 図９の逆流検出回路９の動作例を示したタイミングチャートである。 従来の電流モード制御型スイッチングレギュレータの例を示したブロック図である。 図１１のスイッチングレギュレータの動作例を示したタイミングチャートである。 図１１のスロープ電圧生成回路１２０の回路例を示した図である。 図１１のスロープ電圧生成回路１２０で生成されたスロープ電圧Ｖｓｌｐの波形を拡大した図である。

符号の説明

１ スイッチングレギュレータ
２ 基準電圧発生回路
３ 誤差増幅回路
４ スロープ電圧生成回路
５ ＰＷＭコンパレータ
６ 発振回路
７ ＲＦフリップフロップ回路
８ ドライブ回路
９ 逆流検出回路
１１，３１ 電流生成回路
１２ インバータ
１３ オフセット電圧生成回路
３２ コンパレータ
３３ バイアス電圧生成回路
Ｍ１ スイッチングトランジスタ
Ｍ２ 同期整流用トランジスタ
Ｍ１１，Ｍ３１，Ｍ３２ ＰＭＯＳトランジスタ
Ｍ１２〜Ｍ１４，Ｍ３３，Ｍ３４ ＮＭＯＳトランジスタ
Ｌ１ インダクタ
Ｃ１，Ｃ１１，Ｃ３１ コンデンサ
Ｒ１，Ｒ２ 抵抗

Claims (18)

1. 入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
   制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
   該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
   該インダクタの放電を行う整流素子と、
   前記インダクタの充電を行う際に、該インダクタに印加されている電圧に比例した電流を生成し、該生成した電流から該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成しスロープ電圧として出力するスロープ電圧生成回路部と、
   前記スロープ電圧に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
   を備えることを特徴とする電流モード制御型スイッチングレギュレータ。
2. 前記スロープ電圧生成回路部は、
   前記インダクタに印加されている電圧に比例した電流を生成して出力する第１電流生成回路と、
   該第１電流生成回路から出力された電流で充電され、両端の電圧差が前記スロープ電圧として出力される第１コンデンサと、
   前記スイッチ素子によって前記インダクタが充電される期間、前記第１電流生成回路から出力された電流で前記第１コンデンサの充電を行い、前記スイッチ素子による前記インダクタへの充電が停止している期間、前記第１コンデンサの放電を行う第１制御回路と、
   を備えることを特徴とする請求項１記載の電流モード制御型スイッチングレギュレータ。
3. 前記第１電流生成回路は、サブハーモニック発振が発生しないように、生成した電流を所定の第１比率で増加させることを特徴とする請求項２記載の電流モード制御型スイッチングレギュレータ。
4. 前記第１コンデンサは、サブハーモニック発振が発生しないように、容量値が所定の第２比率で減少されることを特徴とする請求項２又は３記載の電流モード制御型スイッチングレギュレータ。
5. 前記第１制御回路は、前記スイッチ素子によって前記インダクタの充電が行われる期間、前記スロープ電圧の最低電圧をなす所定のオフセット電圧を前記第１コンデンサの一端に印加すること特徴とする請求項２、３又は４記載の電流モード制御型スイッチングレギュレータ。
6. 前記整流素子は、前記スイッチ素子と相反するスイッチング動作を行うように前記スイッチング制御回路部から制御電極に入力された制御信号に応じてスイッチングを行い前記インダクタの放電を行う同期整流用スイッチ素子をなし、前記インダクタへの充電が停止した際に該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、該生成した電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流の発生兆候又は発生を検出する逆流検出回路部を備えることを特徴とする請求項１、２、３、４又は５記載の電流モード制御型スイッチングレギュレータ。
7. 前記逆流検出回路部は、
   前記インダクタに印加されている電圧に比例した電流を生成して出力する第２電流生成回路と、
   該第２電流生成回路から出力された電流で充電され、両端の電圧差が前記インダクタ電流を電圧に変換した電圧として出力される第２コンデンサと、
   前記スイッチ素子による前記インダクタへの充電が停止されている期間、前記第２電流生成回路から出力された電流で前記第２コンデンサの放電を行い、前記スイッチ素子によって前記インダクタの充電が行われている期間、前記第２コンデンサの充電を行う第２制御回路と、
   を備え、
   前記第２制御回路は、前記スイッチ素子による前記インダクタへの充電が停止している期間に、前記第２コンデンサの電荷がゼロになったことを検出すると、前記逆電流の発生兆候又は発生を検出したと判定して、所定の逆流検出信号を出力することを特徴とする請求項６記載の電流モード制御型スイッチングレギュレータ。
8. 前記スイッチング制御回路部は、前記逆流検出回路部から所定の逆流検出信号が出力されると、前記同期整流用スイッチ素子を強制的にオフさせて遮断状態にすることを特徴とする請求項７記載の電流モード制御型スイッチングレギュレータ。
9. 前記第２制御回路は、前記第２コンデンサの放電を行う期間、該第２コンデンサの一端に所定のバイアス電圧を印加することを特徴とする請求項７又は８記載の電流モード制御型スイッチングレギュレータ。
10. 制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
    該スイッチ素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
    該インダクタの放電を行う整流素子と、
    を備え、
    出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチ素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータの動作制御方法において、
    前記インダクタの充電を行う際に、該インダクタに印加されている電圧に比例した電流を生成し、該生成した電流から該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、
    該生成した電圧をスロープ電圧とし、
    該スロープ電圧を使用して前記スイッチ素子のスイッチング制御を行うためのパルス信号を生成することを特徴とする電流モード制御型スイッチングレギュレータの動作制御方法。
11. 前記インダクタに印加されている電圧に比例した第１比例電流を生成し、
    前記スイッチ素子によって前記インダクタが充電される期間、該生成した第１比例電流で第１コンデンサの充電を行い、
    前記スイッチ素子による前記インダクタへの充電が停止している期間、前記第１コンデンサの放電を行い、
    前記第１コンデンサの両端の電圧差を前記スロープ電圧とすることを特徴とする請求項１０記載の電流モード制御型スイッチングレギュレータの動作制御方法。
12. サブハーモニック発振が発生しないように、前記第１比例電流を所定の第１比率で増加させて前記スロープ電圧を生成することを特徴とする請求項１１記載の電流モード制御型スイッチングレギュレータの動作制御方法。
13. サブハーモニック発振が発生しないように、所定の第２比率で前記第１コンデンサの容量値を減少させて前記スロープ電圧を生成することを特徴とする請求項１１又は１２記載の電流モード制御型スイッチングレギュレータの動作制御方法。
14. 前記スイッチ素子によって前記インダクタの充電が行われる期間、前記スロープ電圧の最低電圧をなす所定のオフセット電圧を前記第１コンデンサの一端に印加することを特徴とする請求項１１、１２又は１３記載の電流モード制御型スイッチングレギュレータの動作制御方法。
15. 前記整流素子は、前記スイッチ素子と相反するスイッチング動作を行うように制御電極に入力された制御信号に応じてスイッチングを行い前記インダクタの放電を行う同期整流用スイッチ素子をなし、前記インダクタへの充電が停止した際に該インダクタに流れるインダクタ電流に比例した電圧を擬似的に生成し、該生成した電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流の発生兆候又は発生を検出することを特徴とする請求項１０、１１、１２、１３又は１４記載の電流モード制御型スイッチングレギュレータの動作制御方法。
16. 前記インダクタに印加されている電圧に比例した第２比例電流を生成し、
    前記スイッチ素子による前記インダクタへの充電が停止されている期間、該生成した第２比例電流で第２コンデンサの放電を行い、
    前記スイッチ素子によって前記インダクタの充電が行われている期間、前記第２コンデンサの充電を行い、
    前記スイッチ素子による前記インダクタへの充電が停止している期間に、前記第２コンデンサの電荷がゼロになったことを検出すると、前記逆電流の発生兆候又は発生を検出したと判定することを特徴とする請求項１５記載の電流モード制御型スイッチングレギュレータの動作制御方法。
17. 前記第２コンデンサの放電を行う期間、該第２コンデンサの一端に所定のバイアス電圧を印加することを特徴とする請求項１６記載の電流モード制御型スイッチングレギュレータの動作制御方法。
18. 前記逆電流の発生兆候又は発生を検出したと判定すると、前記同期整流用スイッチ素子を強制的にオフさせて遮断状態にすることを特徴とする請求項１５、１６又は１７記載の電流モード制御型スイッチングレギュレータの動作制御方法。

Images