JP2008199705A - 電流モード型スイッチング電源 - Google Patents

Abstract

【課題】制御量を連続的に変化させることにより、ハンチング等の発生を抑制した電流モード型スイッチング電源を提供することを課題とする。
【解決手段】
スイッチング素子２をオンにする直前に電流検出部５によって検出されるインダクタ電流値をサンプルホールド回路１１でサンプルホールドし、コイル４のインダクタンスに対するスイッチング素子２がオンのときのコイル４の両端間電圧の比に基づく時間比例により、サンプルホールドしたインダクタ電流の値を増大させる。このようにサンプルホールドしたインダクタ電流の値を増大させて得る模擬インダクタ電流値を演算し、この模擬インダクタ電流と所定値との比較結果に基づき、デューティをオフにする。
【選択図】図１

Description

本発明は、電流モードで駆動されるスイッチング電源に関する。

従来より、電流モードで駆動されるスイッチング電源は、ＰＷＭ駆動されるスイッチング素子と、このスイッチング素子に接続されるコイルとを有し、ＰＷＭのデューティ比を制御することによって出力電圧を制御している。電流モードのスイッチング電源は、コイル又はスイッチング素子に流れる電流の値を制御量として用いるため、スイッチングノイズの影響を受けやすい。

このようなノイズによる影響を抑制するために、スイッチング素子の駆動時にインダクタ電流をマスクする手法がある（例えば、特許文献１参照）。また、スイッチング電源が並列接続された場合には、互いのスイッチング素子の駆動ノイズにより誤動作が生じる場合がある。このような誤動作の発生を抑制するために、スイッチング時に同期した信号を重畳させる手法がある（例えば、特許文献２参照）。
特開２００２−０１７０８３号公報 特開２００３−１５８８７１号公報

しかしながら、これらの手法では、スイッチングノイズの部分にマスクをするため、又は、スイッチングノイズの部分に、そのノイズを相殺させるための波形を重畳するため、マスク又は重畳波形の端点で制御量が不連続になる場合があり、ハンチング等の原因になる場合があった。また、波形を重畳させる場合には、重畳波形の作成に手間がかかるという問題があった。

そこで、本発明は、制御量を連続的に変化させることにより、ハンチング等の発生を抑制した電流モード型スイッチング電源を提供することを目的とする。

本発明の一局面の電流モード型スイッチング電源は、スイッチング素子と、当該スイッチング素子に接続されるコイルとを有し、当該スイッチング素子をスイッチングサイクル毎に駆動することにより出力電圧を制御する電流モード型スイッチング電源であって、前記コイルに通流するインダクタ電流を検出する電流検出手段と、前記電流検出手段によって検出されるインダクタ電流にスイッチングノイズが重畳されていないときのインダクタ電流値を抽出し、前記コイルのインダクタンスと前記コイルの両端間電圧との比に応じて前記抽出したインダクタ電流値を変化させることにより、模擬的なインダクタ電流値を演算する模擬電流演算手段と、前記模擬電流演算手段の演算結果と所定値との比較結果に基づき、前記スイッチング素子をオフにする駆動制御手段とを備える。

また、前記模擬電流演算手段は、前記スイッチング素子をオンにする直前に前記電流検出手段によって検出されるインダクタ電流の値を抽出し、前記コイルのインダクタンスに対する前記スイッチング素子がオンのときの前記コイルの両端間電圧の比に基づく時間比例により、前記抽出したインダクタ電流の値を増大させることにより、前記模擬的なインダクタ電流値を演算してもよい。

また、コイルの両端間には、前記スイッチング素子がオンのときに第１電圧が印加され、前記スイッチング素子がオフのときに前記第１電圧とは異なる第２電圧が印加されるように構成されており、前記模擬電流演算手段は、前記スイッチング素子が前記スイッチングサイクル毎にオフにされる直前に前記電流検出手段によって検出されるインダクタ電流値を抽出し、前記スイッチング素子がオフにされると、前記抽出したインダクタ電流値を前記コイルのインダクタンスに対する前記第２電圧の比に基づく時間比例により減少させ、前記スイッチング素子がオンにされると、前記減少させたインダクタ電流値を前記コイルのインダクタンスに対する前記第１電圧の比に基づく時間比例によって増大させることによって前記模擬的なインダクタ電流値を演算し、前記駆動制御手段は、前記模擬的なインダクタ電流値と所定値との比較結果に基づき、前記スイッチング素子の次回のオフのタイミングを決定してもよい。

また、前記模擬電流演算手段は、前記抽出したインダクタ電流値サンプルホールドするサンプルホールド回路を含んでもよい。

本発明によれば、連続性のある制御量を用いることにより、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できるという特有の効果が得られる。

以下、本発明の電流モード型スイッチング電源を適用した実施の形態について説明する。

［実施の形態１］
図１は、実施の形態１の電流モード型スイッチング電源の回路構成を概略的に示す図である。この電流モード型スイッチング電源は、入力電圧端子１、この入力電圧端子１に接続され、ＰＷＭ駆動されるスイッチング素子２、還流ダイオード３、スイッチング素子２の他端に接続されるコイル４、コイル４に通流するインダクタ電流を検出する電流検出部５、出力コンデンサ６、出力端子７、出力電圧を比較用電圧と比較して誤差増幅する誤差増幅器８、入力電圧と出力電圧の符号反転値を加算する加算器９、加算器９の出力を増幅する増幅器１０、電流検出部５で検出されたインダクタ電流をサンプルホールドするサンプルホールド回路１１、増幅器１０とサンプルホールド回路１１との出力を加算する加算器１２、及び、誤差増幅器８と加算器１２の出力に基づいてスイッチング素子２をＰＷＭ駆動するＰＷＭ制御部１３を備える。なお、増幅器１０、サンプルホールド回路１１及びＰＷＭ制御部１３には、制御クロック信号が入力される。また、出力端子７には、負荷１４が接続される。

図１に示す電流モード型スイッチング電源において、ＰＷＭ制御部１３によってスイッチング素子２が駆動される直前に、サンプルホールド回路１１でインダクタ電流値がサンプルホールドされる。サンプルホールドされたインダクタ電流値は、増幅器１０において、スイッチング素子がオンにされているときの「コイル４のインダクタンスに対する両端間電圧の比」によって表される模擬的なインダクタ電流によって時間比例的に増大される。

この「模擬的なインダクタ電流」とは、コイル４のインダクタンスの値Ｌに対するコイル４の両端間電圧値（Ｖｉｎ−Ｖｏｕｔ）によって理論的に求められる（スイッチングノイズの影響のない）電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌで表される電流をいう。

この模擬的なインダクタ電流の値が所定値（誤差増幅器８の比較値）を超えると、スイッチング素子２を駆動するためのデューティ信号がＰＷＭ制御部１３によってオフにされる。回路の詳細及びその動作については、以下で図２及び図３を用いて説明する。

図２は、実施の形態１の電流モード型スイッチング電源の回路構成を示す図である。この図２は、図１に示す概略的な回路構成を具体的な回路として表す図である。ここでは、まず、図２に示す回路と図１に示す概略的な回路構成との対応関係について説明する。なお、入力電圧端子１、スイッチング素子２、還流ダイオード３、コイル４、出力コンデンサ６、出力端子７及び負荷１４は、図２に示すものと同一であり、その説明を省略する。

電流検出部５（図１参照）は、図２に示す具体的な回路では、抵抗器５Ａ及びオペアンプ５Ｂで構成される。抵抗器５Ａで検出されたインダクタ電流は、電圧値に変換され、オペアンプ５Ｂで増幅される。

誤差増幅器８（図１参照）は、図２の具体的な回路に示すように、オペアンプ８Ａを含む。電流モード型スイッチング電源の出力電圧Ｖｏｕｔは、誤差増幅器８のオペアンプ８Ａで所定値と比較される。

加算器９及び増幅器１０（図１参照）は、図２に示す具体的な回路では、オペアンプ１０Ａ及び１０Ｂで構成される。このオペアンプ１０Ａ及び１０Ｂには、図２に示すように抵抗器が接続される。これらの抵抗器は、その分圧比がコイル５のインダクタンスＬを表すように設定され、オペアンプ１０Ｂの出力は（Ｖｉｎ−Ｖｏｕｔ）／Ｌになる。この出力は、スイッチング素子２がオンにされているときのインダクタ電流を模擬的に表している。

サンプルホールド回路１１（図１参照）は、図２の具体的な回路に示すように、コンデンサ１１Ａとサンプリング用スイッチング素子１１Ｂを含む。オペアンプ５Ｂで増幅された「インダクタ電流を表す電圧値」は、制御クロック信号によってオンにされるサンプリング用スイッチング素子１１Ｂを介してコンデンサ１１Ａに供給される。制御クロック信号（ｃ）がオフにされてサンプリング用スイッチング素子１１Ｂがオフにされると、その直前のコンデンサ１１Ａの電圧値が（コンデンサ１１Ａによって）サンプルホールドされる。

その後、コンデンサ１１Ａは、サンプルホールドされた電圧値を基準電圧値として、オペアンプ１０Ａ及び１０Ｂを介して供給される模擬的なインダクタ電流（Ｖｉｎ−Ｖｏｕｔ）／Ｌによって充電される。このとき、カレントミラー回路１０Ｃによって、オペアンプ１０Ｂの出力側にあるトランジスタのエミッタ電流と同一の値の電流がコンデンサ１１Ａに供給されることにより、この供給時間に比例した電荷がコンデンサ１１Ａに蓄積される。すなわち、コンデンサ１１Ａの電圧値は、スイッチング素子１１Ｂがオフにされた瞬間にサンプルホールドされた電圧値を基準として、充電時間ｔに比例する（Ｖｉｎ−Ｖｏｕｔ）×ｔ／Ｌだけ上昇させられる。

加算器１２（図１参照）は、図２に示す具体的な回路では、上述したコンデンサ１１Ａ及びカレントミラー回路１０Ｃによって実現される。

ＰＷＭ制御部１３（図１参照）は、図２に示す具体的な回路では、コンパレータ１３Ａ、ＲＳ型のフリップフロップ１３Ｂ及び排他的論理和回路（以下、ＮＯＲ回路）１３Ｃによって実現される。

なお、制御クロック信号（ｃ）は、サンプリング用スイッチング素子１１Ｂの制御端子、フリップフロップ１３ＢのＳ端子及びＮＯＲ回路１３Ｃの一方の端子に入力される。この制御クロック信号（ｃ）は所定幅を有するが、その所定幅については後述する。図２に示す回路では、この制御クロック信号（ｃ）のオフ（立ち下がり）によって、スイッチング素子２を駆動するためのデューティ信号がオンにされる。すなわち、制御クロック信号（ｃ）のオン（立ち上がり）は、デューティ信号のオンの直前（前記所定幅に相当する時間だけ前）となる。この動作の詳細は、図３の動作図を用いて説明する。

［動作説明］
図３は、実施の形態１の電流モード型スイッチング電源の動作を示す図である。ここで、コイル４には、後述するデューティ信号（図３（ｈ）参照）に従ってスイッチング素子２がオン／オフにされることにより、図３（ａ）のようにインダクタ電流が流れるものとする。

実際に抵抗器５Ａで検出されるインダクタ電流は、スイッチング素子２のスイッチングノイズの影響を受けるため、その波形は、図３（ｂ）に示すようにスイッチングノイズが重畳された波形となる。これは、電源系等を経て抵抗器５Ａにノイズが伝達されるためである。抵抗器５Ａで検出されたインダクタ電流は、オペアンプ５Ｂで増幅される。なお、実際に抵抗器５Ａで検出される値は、実際にコイル４を通流するインダクタ電流値を表す電圧値であり、この電圧値がオペアンプ５Ｂで増幅される。

制御クロック信号（ｃ）は、所定幅を有し、スイッチング素子の駆動直前（すなわち、デューティ信号のオンの直前）にオンにされるように設定される。また、この制御クロック信号（ｃ）は、上述のように、サンプリング用スイッチング素子１１Ｂの制御端子、フリップフロップ１３ＢのＳ端子及びＮＯＲ回路１３Ｃの一方の端子に入力される。

この制御クロック信号（ｃ）がオン（“Ｈ”レベル）になると（立ち上がると）、サンプリング用スイッチング素子１１Ｂがオンにされる。サンプリング用スイッチング素子１１Ｂがオンになることにより、コンデンサ１１Ａの電圧値は、「図３（ｂ）に示すノイズ」が重畳される直前のインダクタ電流値を表す電圧値になる。

また、コンデンサ１１Ａの電圧値は、コンパレータ１３Ａの非反転入力端子に入力されるが、サンプリング用スイッチング素子１１Ｂがオンにされた時点では、コンパレータ１３Ａの非反転入力端子に入力される比較値（図３（ｅ）参照）よりも低くなるように設定されている。この比較値は、誤差増幅器８のオペアンプ８Ａの出力である。すなわち、誤差増幅器８の出力（図３（ｅ））は、サンプリング用スイッチング素子１１Ｂがオンにされたときのコンデンサ１１Ａの電圧値よりも高くなるように設定される。

このように、制御クロック信号（ｃ）がオン（“Ｈ”レベル）になり、これによってサンプリング用スイッチング素子１１Ｂがオンにされることにより、コンパレータ１３Ａの反転入力端子への入力電圧は、非反転入力端子への入力電圧よりも低くなり、コンパレータ１３Ａの出力（ｆ）が“Ｈ”レベルになるように構成されている。このコンパレータ１３Ａの出力（ｆ）は、フリップフロップ１３ＢのＲ端子に反転入力されるため、制御クロック信号（ｃ）のオンにより、このＲ端子には“Ｌ”レベルの電圧が入力される。

また、制御クロック信号（ｃ）は、フリップフロップ１３ＢのＳ端子にも入力されるため、制御クロック信号（ｃ）のオンにより、フリップフロップ１３ＢのＳ端子には“Ｈ”レベルの信号が入力されると共に、Ｒ端子には“Ｌ”レベルの電圧が入力されることになる。すなわち、制御クロック信号（ｃ）のオンにより、フリップフロップ１３Ｂの反転出力端子（Ｑバー）の出力は“Ｌ”レベルとなる。この反転出力端子（Ｑバー）の出力は、ＮＯＲ回路１３Ｃの一方の入力端子に入力される。

また、制御クロック信号（ｃ）は、ＮＯＲ回路１３Ｃの他方の入力端子にも入力されている。このため、制御クロック信号（ｃ）のオンにより、ＮＯＲ回路１３Ｃの両端子には、それぞれ“Ｈ”レベル（クロック（ｃ））と“Ｌ”レベル（Ｑバー）とが入力されるため、ＮＯＲ回路１３Ｃの出力は“Ｌ”レベルに保持される（制御クロック信号（ｃ）がオンになる前（オフのとき）は、Ｑバーが“Ｈ”レベルであるため、ＮＯＲ回路１３Ｃの出力は“Ｌ”レベルである。このため、制御クロック信号（ｃ）が立ち上がってもＮＯＲ回路１３Ｃの出力は“Ｌ”レベルに保持される）。

ＮＯＲ回路１３Ｃの出力は、スイッチング素子２を駆動するためのデューティ信号である。ＮＯＲ回路１３Ｃの出力が“Ｌ”レベルとなることは、スイッチング素子２を駆動するためのデューティ信号がオフであることを表す。

次に、制御クロック信号（ｃ）がオフになると、サンプリング用スイッチング素子１１Ｂがオフになり、コンデンサ１１Ａによって、サンプリング用スイッチング素子１１Ｂがオフされる直前のインダクタ電流値を表す電圧値がサンプルホールドされる。

また、制御クロック信号（ｃ）がオフになると、コンデンサ１１Ａは、上述のように、オペアンプ１０Ａ及び１０Ｂを介して供給される模擬的なインダクタ電流（Ｖｉｎ−Ｖｏｕｔ）／Ｌによって充電される。

すなわち、コンデンサ１１Ａの電圧値は、スイッチング素子１１Ｂがオフにされた瞬間のインダクタ電流値を表す電圧値にサンプルホールドされるとともに、カレントミラー回路１０Ｃから供給される電流の供給時間に比例して充電されることにより、充電時間ｔに比例する（Ｖｉｎ−Ｖｏｕｔ）×ｔ／Ｌで表される電圧値だけ上昇させられる。この状態は、図３（ｃ）の一番左の制御クロック信号がオフにされた後における図３（ｄ）の中央の波形に表されている。

また、制御クロック信号（ｃ）がオフになると、フリップフロップ１３ＢのＳ端子の入力が“Ｌ”となる。この状態では、「誤差増幅器８から出力される比較値をコンデンサ１１Ａの電圧が上回っていないように」比較値が設定されているため、コンパレータ１３Ａの出力は“Ｌ”レベルに保持され、フリップフロップ１３ＢのＲ端子には、“Ｈ”レベルが反転入力される。この結果、フリップフロップ１３Ｂの反転出力（Ｑバー）は、“Ｌ”レベルに保持される。

このように、制御クロック信号（ｃ）がオフにされると、ＮＯＲ回路１３Ｃの入力は、ともに“Ｌ”レベル（制御クロック信号（ｃ）とＱバー）となり、ＮＯＲ回路１３Ｃの出力は、“Ｈ”レベル（デューティ信号がオン）となる。この結果、スイッチング素子２がオンにされる（図３（ｃ）の中央の示す制御クロック信号がオフになったときの図３（ｈ）参照）。

次に、コンデンサ１１Ａの電圧が誤差増幅器８の比較値（ｅ）を上回ると、コンパレータ１３Ａの反転入力端子に入力される電圧が非反転入力端子に入力される電圧を上回るので、コンパレータ１３Ａの出力（図３（ｆ））は“Ｌ”レベルとなる（図３（ｄ）の中央の波形が比較値（ｅ）を上回ったときの図３（ｆ）参照）。

これにより、フリップフロップ１３ＢのＲ端子には、“Ｈ”レベルが反転入力され、また、このときＳ端子に入力される制御クロック信号（ｃ）は“Ｌ”レベルであるため、フリップフロップ１３Ｂの反転出力（Ｑバー）は、“Ｈ”レベルとなる。

以上より、ＮＯＲ回路１３Ｃには、“Ｈ”レベル（Ｑバー）と“Ｌ”レベル（クロック（ｃ））とが入力されるため、その出力は“Ｌ”レベルとなり（すなわちデューティ・オフとなり）、スイッチング素子２はオフにされる。

その後は、上述の動作が繰り返し行われる。すなわち、制御クロック信号（ｃ）は、スイッチング素子２がオンにされる直前（制御クロック信号（ｃ）の所定幅分前）にオン（“Ｈ”レベル）になり（立ち上がり）、コンデンサ１１Ａの電圧値が「図３（ｂ）に示すノイズ」が重畳される直前のインダクタ電流値を表す電圧値になる。

そして、制御クロック信号（ｃ）がオフ（“Ｌ”レベル）になると（立ち下がると）、サンプリング用スイッチング素子１１Ｂがオフにされ、この直前のインダクタ電流値を表す電圧値がコンデンサ１１Ａによってサンプルホールドされるとともに、コンデンサ１１Ａは、オペアンプ１０Ａ及び１０Ｂを介して供給される模擬的なインダクタ電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌによって充電される。すなわち、スイッチング素子２のオンによるスイッチングノイズの影響を受けていない模擬的なインダクタ電流によってコンデンサ１１Ａが充電される。

さらに、コンデンサ１１Ａの電圧値が、誤差増幅器８の比較値（図３（ｅ）参照）を上回ると、ＮＯＲ回路１３Ｃの出力が“Ｌ”レベルとなり、スイッチング素子２がオフにされる。

以上のように、本実施の形態の電流モード型スイッチング電源によれば、デューティ信号がオンにされてスイッチング素子２が駆動されることにより、抵抗器５Ａで検出されるインダクタ電流にスイッチングノイズが重畳されても、このデューティ信号がオンにされる直前のインダクタ電流値をコンデンサ１１Ａで「サンプルホールド」し、さらに、コンデンサ１１Ａの電圧値を模擬的なインダクタ電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌで増大させる（図３（ｄ）参照）。そして、コンデンサ１１Ａの電圧値が誤差増幅器８の比較値（図３（ｅ）参照）を超えた時点でデューティ信号をオフするので、（ノイズが含まれていない）連続的な制御量によってデューティをオフにするタイミングを決定することができ、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できる。

なお、以上の説明では、図２に示すようにアナログ回路で構成される電流モード型スイッチング電源について説明したが、同一動作を実現できるのであれば、回路構成はアナログ回路に限定されるものではなく、デジタル回路で構成されてもよい。

［変形例］
図４は、実施の形態１の電流モード型スイッチング電源の変形例を示す回路構成図である。また、図５は、その動作図を示す。

図４に示す電流モード型スイッチング電源は、電流検出部５を還流ダイオード３に直列接続することにより、この電流検出部５でコイル４に通流するインダクタ電流を検出する回路構成を有する。このような回路構成では、電流検出部５によって検出されるインダクタ電流は、図５（ｂ）のようになるが、図１に示す回路構成の電流モード型スイッチング電源と同様に、（ノイズが含まれていない）連続的な制御量（模擬的なインダクタ電流）によってデューティをオフにするタイミングを決定することができ、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できる。

［実施の形態２］
図６は、実施の形態２の電流モード型スイッチング電源の回路構成を概略的に示す図である。

本実施の形態の電流モード型スイッチング電源は、昇圧型の電流モード型スイッチング電源であり、図６に示すように、スイッチング素子２、還流ダイオード３、コイル４及び電流検出部５の接続の仕方が実施の形態１の降圧型の電流モード型スイッチング電源と異なるとともに、回路構成上、図１及び図４に示す加算器９を備えない。なお、これらの要素の接続の仕方を変更して昇圧型にしたこと以外は、図１に示す降圧型の電流モード型スイッチング電源の構成と同一であり、各要素の機能も同一であるため、図１に示す要素と同一の要素には同一符号を用い、その説明を省略する。

［動作説明］
図７は、実施の形態２の電流モード型スイッチング電源の動作を示す図である。ここで、コイル４には、後述するデューティ信号（図７（ｈ）参照）に従ってスイッチング素子２がオン／オフにされることにより、図７（ａ）のようにインダクタ電流が流れるものとする。

実施の形態１の電流モード型スイッチング電源と同様に、電流検出部５で検出されるインダクタ電流には、図７（ｂ）に示すように、スイッチング素子２の駆動時に生じるスイッチングノイズが重畳される。

実施の形態１の電流モード型スイッチング電源と同様に、制御クロック信号（ｃ）は、スイッチング素子２を駆動するためのデューティ信号がオン（“Ｈ”レベル）になる直前（制御クロック信号（ｃ）の所定幅分前）に立ち上がり、制御クロック信号（ｃ）のオフによってデューティ信号がオンされるように構成されている。このデューティ信号のオンの直前におけるインダクタ電流を表す電圧値は、サンプルホールド回路１１によってサンプルホールドされ、スイッチング素子２がオンにされているときのインダクタンスＬに対するコイル４の両端間電圧Ｖｉｎの比（Ｖｉｎ／Ｌ）で表される模擬的なインダクタ電流により時間比例的に増大される（図７（ｄ）参照）。

そして、模擬的なインダクタ電流によって充電されたコンデンサ１１Ａの電圧値が所定値（誤差増幅器８の比較値）を超えると、スイッチング素子２を駆動するためのデューティ信号がＰＷＭ制御部１３によってオフにされる（図７（ｆ）、（ｇ）及び（ｈ）参照）。

以上、実施の形態２の電流モード型スイッチング電源によれば、デューティ信号がオンにされてスイッチング素子２が駆動されることにより、抵抗器５Ａで検出されるインダクタ電流にスイッチングノイズが重畳されても、このデューティ信号がオンにされる直前のインダクタ電流値をコンデンサ１１Ａで「サンプルホールド」し、さらに、コンデンサ１１Ａの電圧値を模擬的なインダクタ電流値（Ｖｉｎ／Ｌ）で増大させる（図７（ｄ）参照）。そして、コンデンサ１１Ａの電圧値が誤差増幅器８の比較値（図７（ｅ）参照）を超えた時点でデューティ信号をオフするので、（ノイズが含まれていない）連続的な制御量（模擬的なインダクタ電流）によってデューティをオフにするタイミングを決定することができ、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できる。

［変形例］
図８は、実施の形態２の電流モード型スイッチング電源の変形例の回路構成を概略的に示す図である。また、図９は、その動作図を示す。

図８に示す電流モード型スイッチング電源は、電流検出部５を還流ダイオード３に直列接続することにより、この電流検出部５でコイル４に通流するインダクタ電流を検出する回路構成を有する。このような回路構成では、電流検出部５によって検出されるインダクタ電流は、図９（ｂ）のようになるが、図６に示す回路構成の電流モード型スイッチング電源と同様に、（ノイズが含まれていない）連続的な制御量（模擬的なインダクタ電流）に応じてデューティ信号をオフにするタイミングを決定することができ、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できる。

［実施の形態３］
図１０は、実施の形態３の電流モード型スイッチング電源の回路構成を概略的に示す図である。

本実施の形態の電流モード型スイッチング電源は、降圧型の電流モード型スイッチング電源であり、図１０に示すように、入力電圧端子１、この入力電圧端子１に接続され、ＰＷＭ駆動されるスイッチング素子２、還流ダイオード３、スイッチング素子２の他端に接続されるコイル４、コイル４に通流するインダクタ電流を検出する電流検出部５、出力コンデンサ６、出力端子７、出力電圧を比較用電圧と比較して誤差増幅する誤差増幅器８、入力電圧と出力電圧の反転値とを加算する加算器９、加算器９の出力を増幅する増幅器１０、電流検出部５で検出されたインダクタ電流をサンプルホールドするサンプルホールド回路１１、出力電圧と所定電圧（−Ｖｆ）とを加算する加算器１９、加算器１９の出力を増幅する増幅器２０、サンプルホールド回路１１の出力と増幅器１０又は２０のいずれか一方の出力とを加算する加算器１２、加算器１２に入力する増幅器１０又は２０の出力を選択するスイッチング素子２１、及び、誤差増幅器８と加算器１２の出力に基づいてスイッチング素子２をＰＷＭ駆動するＰＷＭ制御部１３を備える。増幅器１０、増幅器２０及びＰＷＭ制御部１３には制御クロック信号が入力され、サンプルホールド回路１１及びスイッチング素子２１には、ＰＷＭ制御部１３から出力されるデューティ信号が入力される。また、出力端子７には、負荷１４が接続される。なお、図１に示す要素と同一の要素には同一符号を用い、特に相違点がない限り、その説明を省略する。

図１１は、実施の形態３の電流モード型スイッチング電源の回路構成を示す図である。この図１１は、図１０に示す概略的な回路構成を具体的な回路として表す図である。ここでは、まず、図１１に示す回路と図１０に示す概略的な回路構成との対応関係について説明する。この図１１において、図２に示す要素と同一の要素には同一符号を用い、特に相違点がない限り、その説明を省略する。

加算器１９及び増幅器２０（図１０参照）は、図１１に示す具体的な回路では、オペアンプ２０Ａ、２０Ｂ及びカレントミラー回路１０Ｃで構成される。このオペアンプ２０Ａ及び２０Ｂには、図１１に示すように抵抗器が接続される。これらの抵抗器は、その分圧比がコイル５のインダクタンスＬを表すように設定され、オペアンプ２０Ａの出力は（Ｖｏｕｔ−Ｖｉｎ）／Ｌになり、オペアンプ２０Ｂの出力は｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝になる。これらは、それぞれ、スイッチング素子２のオン時／オフ時におけるインダクタ電流値を表しており、コンデンサ１１Ａ及び１１Ｃを充電する際に、模擬的なインダクタ電流値として用いられる。なお、所定電圧Ｖｆは、還流ダイオード３での電圧降下分の電圧値に設定される。

サンプルホールド回路１１（図１０参照）は、図１１の具体的な回路に示すように、コンデンサ１１Ａ、サンプリング用スイッチング素子１１Ｂ及びコンデンサ１１Ｃを含む。コンデンサ１１Ａ及びコンデンサ１１Ｃは、オペアンプ１０Ｂの出力（Ｖｉｎ−Ｖｏｕｔ）／Ｌ、及び、オペアンプ２０Ｂの出力（｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝）によって充電される（オペアンプ２０Ｂの出力は負の値を取るため、実際にはコンデンサ１１Ａ及びコンデンサ１１Ｃに蓄積された電荷は、オペアンプ２０Ｂの出力によって放電される）。

なお、実施の形態３におけるサンプルホールド回路１１は、スイッチング素子１１ＢがＰＷＭ制御部１３のデューティ信号によってオン／オフにされる点が実施の形態１のスイッチング素子１１Ｂと異なる。また、スイッチング素子２１のオン／オフは、スイッチング素子１１Ｂのオン／オフとは逆の動作となる。動作の詳細は、図１２の動作図を用いて説明する。

［動作説明］
図１２は、実施の形態３の電流モード型スイッチング電源の動作を示す図である。ここで、コイル４には、後述するデューティ信号（図１２（ｈ）参照）に従ってスイッチング素子２がオン／オフにされることにより、図１２（ａ）のようにインダクタ電流が流れるものとする。

実際に抵抗器５Ａで検出されるインダクタ電流は、スイッチング素子２のスイッチングノイズの影響を受けるため、その波形は、図１２（ｂ）に示すようにスイッチングノイズが重畳された波形となる。これは、電源系等を経て抵抗器５Ａにノイズが伝達されるためである。抵抗器５Ａで検出されたインダクタ電流は、オペアンプ５Ｂで増幅される。なお、抵抗器５Ａで検出される値は、実際のインダクタ電流値を表す電圧値であり、この電圧値がオペアンプ５Ｂで増幅される。

制御クロック信号（ｃ）がオンになり、制御クロック信号の所定幅分の時間経過後に制御クロック信号（ｃ）がオフになると、デューティ信号がオンになり（その理由は後述する）、スイッチング素子２及びサンプリング用スイッチング素子１１Ｂがオンにされる。

サンプリング用スイッチング素子１１Ｂがオンにされることにより、抵抗器５によって検出される実際のインダクタ電流（Ｖｉｎ−Ｖｏｕｔ）／Ｌがオペアンプ５Ｂを介して供給され、コンデンサ１１Ｃに電荷が蓄積される。コンデンサ１１Ｃの電圧値は、デューティ信号がオンになっている時間ｔを用いると、（Ｖｉｎ−Ｖｏｕｔ）×ｔ／Ｌで表される（図１１（ｃ）の一番左の制御クロック信号がオフにされた後における図１２（ｄ１）の中央の波形参照）。このコンデンサ１１Ｃに供給されるインダクタ電流は、抵抗器５Ａによって検出された実際のインダクタ電流値を示すため、スイッチング２のオンによるノイズが重畳された波形となる（図１２（ｄ１）参照）。

また、スイッチング素子２がオンにされることにより、コンデンサ１１Ａには、「オペアンプ１０Ｂの出力側にあるトランジスタのエミッタ電流と同一の電流値」がカレントミラー回路１０Ｃを介して供給される。すなわち、デューティ信号がオンになっている時間ｔを用いると、（Ｖｉｎ−Ｖｏｕｔ）×ｔ／Ｌで表される電圧がコンデンサ１１Ａに充電される（図１１（ｃ）の一番左の制御クロック信号がオフにされた後における図１２（ｄ２）の中央の波形参照）。このオペアンプ１０Ｂから出力される電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌは、実施の形態１の場合と同様に、模擬的なインダクタ電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌであり、この模擬的なインダクタ電流によってコンデンサ１１Ａが充電される。

なお、このコンデンサ１１Ａの電圧値は、コンパレータ１３Ａの非反転入力端子に入力されるが、サンプリング用スイッチング素子１１Ｂがオンになった時点では、コンパレータ１３Ａの非反転入力端子に入力される比較値（図１２（ｅ）参照）よりも低くなるように設定されている。この比較値は、誤差増幅器８のオペアンプ８Ａの出力である。すなわち、誤差増幅器８の出力（図１２（ｅ））は、サンプリング用スイッチング素子１１Ｂがオンにされたときのコンデンサ１１Ａの電圧値よりも高くなるように設定されるものとする。

そして、コンデンサ１１Ａの電圧値が誤差増幅器８の比較値（図１２（ｅ）参照）に到達すると、コンパレータ１３Ａの出力が反転し、コンパレータ１３Ａの出力が“Ｌ”レベルになる。

コンパレータ１３Ａの出力が“Ｌ”レベルになると、フリップフロップ１３ＢのＲ端子には“Ｈ”レベルが入力される。このとき、フリップフロップ１３ＢのＳ端子には、制御クロック信号（ｃ）の“Ｌ”レベルが入力されるため、フリップフロップ１３Ｂの反転出力（Ｑバー）は、“Ｈ”レベルになる。

フリップフロップ１３Ｂの反転出力（Ｑバー）が“Ｈ”レベルになると、ＮＯＲ回路１３Ｃには、Ｑバーの“Ｈ”レベルと、制御クロック信号（ｃ）の“Ｌ”レベルが入力されるため、ＮＯＲ回路１３Ｃの出力が“Ｌ”レベルになる。これによりデューティ信号がオフとなる。

すなわち、コンデンサ１１Ａの電位が誤差増幅器８の比較値（図１２（ｅ））に到達すると、デューティ信号がオフになることになる。

デューティ信号がオフになると、スイッチング素子２及びサンプリング用スイッチング素子１１Ｂが共にオフにされるとともに、スイッチング素子２１がオンにされる。

サンプリング用スイッチング素子１１Ｂがオフにされると、デューティ信号のオフの直前のインダクタ電流値を表す電圧値がコンデンサ１１Ｃによってサンプルホールドされる。このサンプルホールドされた値は、スイッチングサイクルにおける次回のデューティ信号オフのタイミングを決定するために用いられる。なお、このようにデューティ信号がオフにされた時点で、コンデンサ１１Ａの電圧値は、上述のように、模擬電流２によって（Ｖｉｎ−Ｖｏｕｔ）×ｔ／Ｌになっている（ｔはデューティ信号がオンされている時間を表す）。

また、スイッチング素子２１がオンにされることにより、コンデンサ１１Ａ及び１１Ｃは、オペアンプ２０Ｂを介して供給される模擬的なインダクタ電流値｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝によって放電される。スイッチング素子２１がオンになっている時間を充電時間ｔとすると、コンデンサ１１Ａ及び１１Ｃの電圧値は、｛−（Ｖｏｕｔ＋Ｖｆ）×ｔ／Ｌ｝だけ低下する。

なお、スイッチング素子２１がオンになることにより、コンデンサ１１Ａの電位は、誤差増幅器８の比較値（図１２（ｅ））よりも低くなり、コンパレータ１３Ａの出力は“Ｈ”レベルに戻る。このように、コンパレータ１３Ａの出力が“Ｌ”レベルになるのは一瞬である（図１２（ｆ）参照）。なお、コンパレータ１３Ａの出力が“Ｈ”レベルになることにより、フリップフロップ１３ＢのＲ端子には“Ｌ”レベルが入力される。

次に、この状態で、制御クロック信号がオンになると（図１２（ｃ）の中央のクロックの立ち上がり参照）、フリップフロップ１３ＢのＳ端子に“Ｈ”レベルが入力され、この結果、フリップフロップ１３Ｂの反転出力（Ｑバー）は“Ｌ”レベルになる。

このとき、ＮＯＲ回路１３Ｃには、“Ｌ”レベル（Ｑバー）と“Ｈ”レベル（制御クロック信号（ｃ）のオン）が入力されるため、ＮＯＲ回路１３Ｃの出力は“Ｌ”レベルに保持される。

次いで、制御クロック信号（ｃ）がオフになると、フリップフロップ１３ＢのＳ端子に“Ｌ”レベルが入力され、Ｒ端子に“Ｌ”レベルが入力されるため、反転出力（Ｑバー）は、“Ｌ”レベルに保持される。

このとき、ＮＯＲ回路１３Ｃには、“Ｌ”レベル（Ｑバー）と“Ｌ”レベル（クロック（ｃ））が入力されるため、ＮＯＲ回路１３Ｃの出力は“Ｈ”レベルになる。すなわち、制御クロック信号（ｃ）がオフになることにより、デューティ信号がオンになる。

このようにしてデューティ信号がオンにされることにより、スイッチング素子２及びサンプリング用スイッチング素子１１Ｂが共にオンにされる。これにより、コンデンサ１１Ｃは、抵抗器５Ａによって検出されるインダクタ電流によって充電され（図１２（ｈ）のデューティ信号の一番右の立ち上がり、及び、同図（ｄ１）参照）、コンデンサ１１Ａは、模擬的なインダクタ電流（Ｖｉｎ−Ｖｏｕｔ）／Ｌによって充電される（図１２（ｄ２）。

コンデンサ１１Ａの電位が誤差増幅器８の比較値（図１２（ｅ））に到達すると、上述したように、デューティ信号がオフになる。このデューティ信号のオフは、前回のデューティ信号のオフの直前にコンデンサ１１Ｃによってサンプルホールドされたインダクタ電流値に基づいて行われるものである。

デューティ信号がオフになると、サンプリング用スイッチング素子１１Ｂがオフにされ、デューティ信号のオフの直前のインダクタ電流値を表す電圧値がコンデンサ１１Ｃによってサンプルホールドされる。このサンプルホールドされた値は、スイッチングサイクルにおける次回のデューティ信号オフのタイミングを決定するために用いられる。

その後は、上述の動作が繰り返し行われる。すなわち、制御クロック信号（ｃ）は、スイッチング素子２がオンになる直前（制御クロック信号（ｃ）の所定幅分前）にオン（“Ｈ”レベル）になり（立ち上がり）、制御クロック信号（ｃ）がオフになると、デューティ信号がオンになり、これによりスイッチング素子２及びサンプリング用スイッチング素子１１Ｂが共にオンになる。

スイッチング素子２及びサンプリング用スイッチング素子１１Ｂが共にオンになると、コンデンサ１１Ｃが実際のインダクタ電流によって充電されると共に、オペアンプ１０Ｂを介して供給される模擬的なインダクタ電流（Ｖｉｎ−Ｖｏｕｔ）／Ｌ（模擬電流２）によってコンデンサ１１Ａが充電される。

コンデンサ１１Ａの電圧値が誤差増幅器８の比較値に達すると、デューティ信号がオフにされ、スイッチング素子２及びサンプリング用スイッチング素子１１Ｂが共にオフにされる。このとき、デューティ信号のオフの直前のインダクタ電流値を表す電圧値がコンデンサ１１Ｃによってサンプルホールドされる。

また、デューティ信号がオフにされることにより、スイッチング素子２１がオンにされる。スイッチング素子２１がオンにされると、コンデンサ１１Ａ及び１１Ｃの電圧値は、オペアンプ２０Ｂを介して供給される模擬的なインダクタ電流｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝によって放電される。すなわち、模擬電流１及び２の値が低下する（図１２（ｄ１）（ｄ２）参照）。

再び制御クロック信号がオンされた所定時間後（制御クロック信号（ｃ）の所定幅分の時間経過後）に制御クロック信号がオンにされ、上述の動作が繰り返される。

なお、以上の説明では、制御クロック信号がオンにされるタイミングをデューティ信号がオンにされるタイミングの直前（制御クロック信号の所定幅分の時間前）に設定し、デューティ信号がオフにされる直前のインダクタ電流値をサンプルホールドし、サンプルホールドしたインダクタ電流値に基づいて演算される模擬インダクタ電流を用いて、スイッチングサイクルにおいてデューティ信号を次回オフにするタイミングを決定する形態について説明した。

これは、デューティ信号のオン／オフ及びその直後は、インダクタ電流に（スイッチング素子２の駆動による）スイッチングノイズが重畳されるため、このようなタイミングを避けて、スイッチングノイズの重畳されていないインダクタ電流をサンプルホールドするためである。

以上のように、本実施の形態の電流モード型スイッチング電源によれば、デューティ信号がオンにされてスイッチング素子２が駆動されることにより、抵抗器５Ａで検出されるインダクタ電流にスイッチングノイズが重畳されても、このスイッチングノイズがインダクタ電流に重畳されていない時点（デューティのオフの直前）のインダクタ電流値を「サンプルホールド」し、模擬的なインダクタ電流値｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝でコンデンサ１１Ａ及び１１Ｃの電圧値を低下させ、さらに、デューティ信号がオンになった後は、模擬的なインダクタ電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌでコンデンサ１１Ａの電圧値を増大させる（図１２（ｄ２）参照）。

この動作を繰り返すことにより、コンデンサ１１Ａの電極間電圧が誤差増幅器８の比較値（図１２（ｅ）参照）に達した時点でデューティ信号をオフにするので、（ノイズが含まれていない）連続的な制御量（模擬的なインダクタ電流）に応じてデューティをオフにするタイミングを決定することができ、ハンチング等の発生を抑制した降圧型の電流モード型スイッチング電源を提供することができる。なお、デューティ信号をオフにした後は、模擬的なインダクタ電流値｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝でコンデンサ１１Ａ及び１１Ｃの電圧値を低下させ、上述の動作が繰り返される。

なお、インダクタ電流値をサンプルホールドするタイミングは、上述のタイミングに限定されるものではなく、「デューティ信号がオンにされるタイミング」及び「デューティ信号のオンの直後」と、「デューティ信号がオフにされるタイミング」及び「デューティ信号のオフの直後」以外のタイミングであれば、いつでもよい。

このようなタイミングでサンプルホールドするインダクタ電流には、スイッチングノイズが重畳されないため、サンプルホールドしたインダクタ電流値を表す電圧値に基づいて上述のように制御量を演算すれば、ハンチング等の発生を抑制した降圧型の電流モード型スイッチング電源を提供することができる。

また、以上の説明では、図１１に示すようにアナログ回路で構成される電流モード型スイッチング電源について説明したが、同一動作を実現できるのであれば、回路構成はアナログ回路に限定されるものではなく、デジタル回路で構成されてもよい。例えば、スイッチング周波数と同一の周波数のクロック信号を用いてインダクタ電流のサンプルホールドを行い、アナログ−デジタルコンバータを用いてデジタル値に変換する。デューティがオフの間は、オフしている時間ｔに応じて、サンプルホールドした値を−（Ｖｏｕｔ＋Ｖｆ）×ｔ／Ｌだけ減少させ、デューティがオンの間は、オンしている時間ｔに応じて、サンプルホールドした値を（Ｖｉｎ−Ｖｏｕｔ）×ｔ／Ｌだけ増加させることにより、上述のアナログ回路の場合と同様に、模擬的なインダクタ電流の値に基づいてデューティをオフにするタイミングを決定することができる。

［変形例］
図１３は、実施の形態３の電流モード型スイッチング電源の変形例の回路構成を概略的に示す図である。

本実施の形態の電流モード型スイッチング電源は、降圧型の電流モード型スイッチング電源であり、図１３に示すように、スイッチング素子２、還流ダイオード３、コイル４及び電流検出部５の接続の仕方が図１０に示す電流モード型スイッチング電源と異なる。なお、これらの要素の接続の仕方を変更したこと以外は、図１０に示す降圧型の電流モード型スイッチング電源の構成と同一であり、各要素の機能も同一であるため、図１０に示す要素と同一の要素には同一符号を用い、その説明を省略する。

図１４は、実施の形態３の電流モード型スイッチング電源の変形例の動作を示す図である。ここで、コイル４には、後述するデューティ信号（図１４（ｈ）参照）に従ってスイッチング素子２がオン／オフされることにより、図１４（ａ）のようにインダクタ電流が流れるものとする。

図１１に示す電流モード型スイッチング電源と同様に、電流検出部５で検出されるインダクタ電流には、図１４（ｂ）に示すように、スイッチング素子２の駆動時に生じるスイッチングノイズが重畳される。

また、図１１に示す電流モード型スイッチング電源と同様に、制御クロック信号（ｃ）は、スイッチング素子２を駆動するためのデューティ信号がオン（“Ｈ”レベル）にされる直前（制御クロック信号（ｃ）の所定幅分前）に立ち上がり、デューティ信号のオフの直前にサンプルホールド回路１１によってインダクタ電流がサンプルホールドされるように構成される。

サンプルホールド回路１１内において、サンプリングされたインダクタ電流を表す電圧値は、模擬的なインダクタ電流値｛−（Ｖｏｕｔ＋Ｖｆ）／Ｌ｝の供給時間に比例する電圧値だけ低下させられる。また、スイッチング素子２がオンにされると、コンデンサ１１Ａの電圧値は、コイル４の両端間電圧とインダクタンスの比によって表される模擬的なインダクタ電流値（Ｖｉｎ−Ｖｏｕｔ）／Ｌで増大される（図１４（ｄ２）参照）。さらに、コンデンサ１１Ａの電極間電圧が誤差増幅器８の比較値（図１２（ｅ）参照）に達した時点でデューティ信号がオフされる。

以上、実施の形態３の電流モード型スイッチング電源の変形例においても、図１１に示す電流モード型スイッチング電源と同様に、（ノイズが含まれていない）連続的な制御量（模擬的なインダクタ電流）によってデューティをオフにするタイミングを決定することができ、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できる。

［実施の形態４］
図１５は、実施の形態４の電流モード型スイッチング電源の回路構成を概略的に示す図である。

本実施の形態の電流モード型スイッチング電源は、昇圧型の電流モード型スイッチング電源であり、図１５に示すように、スイッチング素子２、還流ダイオード３、コイル４及び電流検出部５の接続の仕方が実施の形態１の降圧型の電流モード型スイッチング電源と異なるとともに、回路構成上、図１０及び図１１に示す加算器９及び１９の代わりに加算器４９を備える。なお、これらの要素の接続の仕方を変更して昇圧型にしたこと以外は、図１０に示す降圧型の電流モード型スイッチング電源の構成と同一であり、各要素の機能も同一であるため、図１０に示す要素と同一の要素には同一符号を用い、その説明を省略する。

［動作説明］
図１６は、実施の形態２の電流モード型スイッチング電源の動作を示す図である。ここで、コイル４には、後述するデューティ信号（図１６（ｈ）参照）に従ってスイッチング素子２がオン／オフにされることにより、図１６（ａ）のようにインダクタ電流が流れるものとする。

実施の形態３の電流モード型スイッチング電源と同様に、電流検出部５で検出されるインダクタ電流には、図１６（ｂ）に示すように、スイッチング素子２の駆動時に生じるスイッチングノイズが重畳される。

実施の形態３の電流モード型スイッチング電源と同様に、制御クロック信号（ｃ）は、スイッチング素子２を駆動するためのデューティ信号がオン（“Ｈ”レベル）になる直前（制御クロック信号（ｃ）の所定幅分前）に立ち上がるように構成されている。また、デューティ信号がオフされる直前に、サンプルホールド回路１１によってインダクタ電流がサンプルホールドされるように構成されている。

サンプルホールド回路１１内において、サンプリングされたインダクタ電流を表す電圧値は、模擬的なインダクタ電流値−（ＶＩＮ−Ｖｏｕｔ−Ｖｆ）／Ｌの供給時間ｔに比例する電圧値だけ低下させられる。また、スイッチング素子２がオンにされると、コンデンサ１１Ａの電圧値は、コイル４の両端間電圧とインダクタンスの比によって表される模擬的なインダクタ電流値（Ｖｉｎ／Ｌ）で増大される（図１６（ｄ２）参照）。さらに、コンデンサ１１Ａの電極間電圧が誤差増幅器８の比較値（図１６（ｅ）参照）に達した時点でデューティ信号がオフされる。

このように、実施の形態４の電流モード型スイッチング電源によれば、ノイズが含まれていない連続的な変化量（模擬的なインダクタ電流）に応じてデューティをオフにするタイミングを決定することができるので、ハンチング等の発生を抑制した降圧型の電流モード型スイッチング電源を提供することができる（図１６（ｆ）、（ｇ）及び（ｈ）参照）。なお、デューティ信号をオフにした後は、模擬的なインダクタ電流値−（ＶＩＮ−Ｖｏｕｔ−Ｖｆ）／Ｌでコンデンサ１１Ａ及び１１Ｃの電圧値を低下させ、上述の動作が繰り返される。

［変形例］
図１７は、実施の形態４の電流モード型スイッチング電源の変形例の回路構成を概略的に示す図である。また、図１８は、その動作図を示す。

図１７に示す電流モード型スイッチング電源は、電流検出部５を還流ダイオード３に直列接続することにより、この電流検出部５でコイル４に通流するインダクタ電流を検出する回路構成を有する。このような回路構成では、電流検出部５によって検出されるインダクタ電流は、図１８（ｂ）のようになるが、図１５に示す回路構成の電流モード型スイッチング電源と同様に、（ノイズが含まれていない）連続的な制御量（模擬的なインダクタ電流）に応じてデューティ信号をオフにするタイミングを決定することができ、ハンチング等の不具合を抑制した電流モード型スイッチング電源を提供できる。

以上、本発明の例示的な実施の形態の電流モード型スイッチング電源について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

実施の形態１の電流モード型スイッチング電源の回路構成を概略的に示す図である。 実施の形態１の電流モード型スイッチング電源の回路構成を示す図である。 実施の形態１の電流モード型スイッチング電源の動作を示す図である。 実施の形態１の電流モード型スイッチング電源の変形例を示す回路構成図である。 実施の形態１の電流モード型スイッチング電源の変形例の動作を示す図である。 実施の形態２の電流モード型スイッチング電源の回路構成を概略的に示す図である。 実施の形態２の電流モード型スイッチング電源の動作を示す図である。 実施の形態２の電流モード型スイッチング電源の変形例の回路構成を概略的に示す図である。 実施の形態２の電流モード型スイッチング電源の変形例動作を示す図である。 実施の形態３の電流モード型スイッチング電源の回路構成を概略的に示す図である。 実施の形態３の電流モード型スイッチング電源の回路構成を示す図である。 実施の形態３の電流モード型スイッチング電源の動作を示す図である。 実施の形態３の電流モード型スイッチング電源の変形例の回路構成を概略的に示す図である。 実施の形態３の電流モード型スイッチング電源の変形例の動作を示す図である。 実施の形態４の電流モード型スイッチング電源の回路構成を概略的に示す図である。 実施の形態４の電流モード型スイッチング電源の動作を示す図である。 実施の形態４の電流モード型スイッチング電源の変形例の回路構成を概略的に示す図である。 実施の形態４の電流モード型スイッチング電源の変形例動作を示す図である。

符号の説明

１ 入力電圧端子
２ スイッチング素子
３ 還流ダイオード
４ コイル
５ 電流検出部
５Ａ 抵抗器
５Ｂ オペアンプ
６ 出力コンデンサ
７ 出力端子
８ 誤差増幅器
８Ａ オペアンプ
９、１９、４９ 加算器
１０、２０ 増幅器
１０Ａ、１０Ｂ オペアンプ
１０Ｃ カレントミラー回路
１１ サンプルホールド回路
１１Ａ、１１Ｃ コンデンサ
１１Ｂ サンプリング用スイッチング素子
１２ 加算器
１３ ＰＷＭ制御部
１３Ａ コンパレータ
１３Ｂ フリップフロップ
１３Ｃ ＮＯＲ回路
１４ 負荷
２１ スイッチング素子

Claims (4)

1. スイッチング素子と、当該スイッチング素子に接続されるコイルとを有し、当該スイッチング素子をスイッチングサイクル毎に駆動することにより出力電圧を制御する電流モード型スイッチング電源であって、
   前記コイルに通流するインダクタ電流を検出する電流検出手段と、
   前記電流検出手段によって検出されるインダクタ電流にスイッチングノイズが重畳されていないときのインダクタ電流値を抽出し、前記コイルのインダクタンスと前記コイルの両端間電圧との比に応じて前記抽出したインダクタ電流値を変化させることにより、模擬的なインダクタ電流値を演算する模擬電流演算手段と、
   前記模擬電流演算手段の演算結果と所定値との比較結果に基づき、前記スイッチング素子をオフにする駆動制御手段と
   を備える電流モード型スイッチング電源。
2. 前記模擬電流演算手段は、前記スイッチング素子をオンにする直前に前記電流検出手段によって検出されるインダクタ電流の値を抽出し、前記コイルのインダクタンスに対する前記スイッチング素子がオンのときの前記コイルの両端間電圧の比に基づく時間比例により、前記抽出したインダクタ電流の値を増大させることにより、前記模擬的なインダクタ電流値を演算する、請求項１に記載の電流モード型スイッチング電源。
3. 前記コイルの両端間には、前記スイッチング素子がオンのときに第１電圧が印加され、前記スイッチング素子がオフのときに前記第１電圧とは異なる第２電圧が印加されるように構成されており、
   前記模擬電流演算手段は、前記スイッチング素子が前記スイッチングサイクル毎にオフにされる直前に前記電流検出手段によって検出されるインダクタ電流値を抽出し、前記スイッチング素子がオフにされると、前記抽出したインダクタ電流値を前記コイルのインダクタンスに対する前記第２電圧の比に基づく時間比例により減少させ、前記スイッチング素子がオンにされると、前記減少させたインダクタ電流値を前記コイルのインダクタンスに対する前記第１電圧の比に基づく時間比例によって増大させることによって前記模擬的なインダクタ電流値を演算し、
   前記駆動制御手段は、前記模擬的なインダクタ電流値と所定値との比較結果に基づき、前記スイッチング素子の次回のオフのタイミングを決定する、
   ことを特徴とする請求項１に記載の電流モード型スイッチング電源。
4. 前記模擬電流演算手段は、前記抽出したインダクタ電流値サンプルホールドするサンプルホールド回路を含む、請求項１乃至３のうちのいずれかの項に記載の電流モード型スイッチング電源。

Images