JP2005150550A

JP2005150550A - ソレノイド駆動装置

Info

Publication number: JP2005150550A
Application number: JP2003388463A
Authority: JP
Inventors: Kiyokatsu Sato; 清勝佐藤; Masaki Kanazawa; 正喜金澤
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-11-18
Filing date: 2003-11-18
Publication date: 2005-06-09
Also published as: US20050105239A1; US7158360B2; CN1619721A; CN100334664C

Abstract

【課題】ソレノイドを応答性よく高精度に制御する。
【解決手段】ＰＷＭ信号発生回路(3)を制御する制御回路(2)は、電流検出器(6)が検出したソレノイド(4)に流れる電流に対応する信号を増幅する増幅器(7)と、増幅器(7)の出力を積分する積分器(8)と、積分器(8)の積分値と目標電流値とを比較して指令値をＰＷＭ信号発生回路(3)に出力する演算比較回路(5)と、積分器(8)の出力を零にリセットするリセット回路(9)とを備える。ＰＷＭ信号発生回路(3)は、演算比較回路(5)の指令値に対応するパルス幅の制御信号をスイッチング素子(10)に付与すると共に、スイッチング素子(10)に出力する制御信号の少なくとも複数回に１度は積分器(8)の出力をリセットし、保持回路(12)は、リセット直前の積分値を保持ので、演算比較回路(5)は、電流検出器(6)の検出結果に対して応答性よく対応できる。
【選択図】図１

Description

本発明は、ソレノイドの駆動装置、特にソレノイドに流れる電流の大きさを制御しながらソレノイドを駆動するソレノイド駆動装置に関する。

図４に示す従来のソレノイド駆動装置は、直流電源(1)と、直流電源(1)に直列に接続されたスイッチング素子としてのＭＯＳＦＥＴ(10)及びソレノイド(4)と、パルス幅を制御した制御信号Ｓ２３をＭＯＳＦＥＴ(10)のゲート（制御端子）に付与してＭＯＳＦＥＴ(10)をオン・オフ制御するＰＷＭ信号発生回路(23)と、ＰＷＭ信号発生回路(23)にソレノイド電流指示値Ｓ２５を出力してＰＷＭ信号発生回路(23)を駆動する制御回路(22)とを備える。直流電源(1)の正側端子は、ＭＯＳＦＥＴ(10)のドレイン（一方の主端子）に接続され、直流電源(1)の負側端子は、接地される。例えばＮチャネル型ＭＯＳＦＥＴが使用されるＭＯＳＦＥＴ(10)のソース（他方の主端子）は、ソレノイド(4)と電流検出用抵抗(6a)により構成される電流検出器(6)とを介して接地され、ＰＷＭ信号発生回路(23)から制御信号Ｓ２３がゲートに付与されるＭＯＳＦＥＴ(10)は、オン・オフ制御されてソレノイド(4)に流れる電流Ｉ１が制御される。

制御回路(22)は、ソレノイド(4)に流れる電流Ｉ１を検出してそれに対応する電圧値を出力する電流検出用抵抗(6a)と、電流検出用抵抗(6a)が出力する電圧値を増幅する増幅器(7)と、増幅器(7)の増幅された出力Ｓ７をサンプリングして保持する保持回路(32)と、保持回路(32)により保持された電圧値Ｓ３２をデジタル値に変換するＡ／Ｄコンバータ(13)と、Ａ／Ｄコンバータ(13)の出力するデジタル値Ｓ１３と、例えばアクセル開度センサ、車速センサ又は油圧センサ等の図示しない各種センサの出力信号Ｓ２２から算出したソレノイド電流目標値とを比較し、ソレノイド電流指示値Ｓ２５を演算する演算比較回路（ＣＰＵ）(25)とを備えている。ＭＯＳＦＥＴ(10)のソースは、ダイオード(11)のカソード及びソレノイド(4)の一端に接続され、ダイオード(11)のアノードは、接地される。ソレノイド(4)に流れる電流を検出する電流検出器(6)としての電流検出器用抵抗(6a)の一端は、ソレノイド(4)の他端に接続され、電流検出用抵抗(6a)の他端は、接地される。電流検出用抵抗(6a)の両端は、増幅器(7)の非反転入力端子と反転入力端子とにそれぞれ接続される。増幅器(7)の出力端子は、保持回路(32)の入力端子に接続され、保持回路(32)の出力端子は、Ａ／Ｄコンバータ(13)の入力端子に接続される。Ａ／Ｄコンバータ(13)の出力端子は、演算比較回路(25)の入力端子に接続される。

演算比較回路(25)は、Ａ／Ｄコンバータ(13)からの検出電流値を表すデジタル信号Ｓ１３を計数して平均電流値を算出し、算出した検出電流値と、図示しない各種センサの出力信号Ｓ２２から算出したソレノイド電流目標値からソレノイド電流指示値Ｓ２５を算出し、ＰＷＭ信号発生回路(23)の入力に送出する。ＰＷＭ信号発生回路(23)は、ソレノイド電流指示値Ｓ２５に基づきＭＯＳＦＥＴ(10)を駆動する制御信号のデューティ比を設定する。演算比較回路(25)は、前記算出した検出電流値と、図示しない各種センサの出力信号Ｓ２２から算出したソレノイド電流目標値とにより、ソレノイド電流指示値Ｓ２５を算出し、ＰＷＭ信号発生回路(23)の入力に送出するが、検出電流値が高いときは、ソレノイド電流指示値Ｓ２５を下げ、ＰＷＭ信号発生回路(23)は、ソレノイド電流指示値Ｓ２５に基づきデューティ比を低く設定し、ＭＯＳＦＥＴ(10)のゲートへの制御信号のパルス幅を縮小して、ソレノイド(4)に流れる電流を減少する。逆に、前記算出した検出電流値がソレノイド電流目標値より低いとき、ＰＷＭ信号発生回路(23)は、ソレノイド電流指示値Ｓ２５に基づきデューティ比を高く設定し、ＭＯＳＦＥＴ(10)のゲートへの制御信号のパルス幅を拡大して、ソレノイド(4)に流れる電流を増加する。このように、電流検出用抵抗(6a)が検出した電圧値に応じて、演算比較回路(25)から出力されるソレノイド電流指示値Ｓ２５に基づき、ＰＷＭ信号発生回路(23)は、ＭＯＳＦＥＴ(10)への制御信号のパルス幅を制御して、ソレノイド(4)に流れる電流が最適化される。

図４に示すように保持回路を備えるソレノイド駆動装置は、例えば下記特許文献１により公知である。保持回路(32)により保持された検出電圧は、Ａ／Ｄコンバータ(13)によりデジタル値に変換されて演算比較回路(25)に入力される。演算比較回路(25)は、デジタル値を計数して平均電流値を算出し、算出した検出電流値と目標電流値との偏差に基づきＰＷＭ信号発生回路(23)にソレノイド電流指示値Ｓ２５を出力する。そのため、サンプリングのポイント数又は間隔設定によって応答性が決定される。

特開２００２−３１９５０６公報（図１）

しかしながら、図４に示すソレノイド駆動装置では、例えばＭＯＳＦＥＴ(10)のスイッチング動作に伴うノイズが重畳する電圧値又は突然の電源電圧変動による変動電圧値を電流検出用抵抗(6a)が検出すると、保持回路(32)への入力にノイズが直接含まれるため、ソレノイド制御の精度が低下する難点がある。この場合、短期間で多数のサンプリングを保持回路(32)により行い平均電流を演算することによりソレノイド制御の精度を高めることもできるが、演算回数が増加する分、演算比較回路(25)の演算負荷が増大する欠点があった。

図５に示すソレノイド駆動装置は、図４の保持回路(32)を積分器(38)にしたソレノイド駆動装置である。図４に示すソレノイド駆動装置のノイズにより精度が低下する問題を改善できるが、充放電の時定数が大きい積分器の性質上、外部要因によるソレノイド電流を変化させる場合の応答性が悪く、オーバーシュート又はアンダーシュートを発生するなど、制御性が悪い欠点があった。

そこで、本発明は、演算比較回路の演算負荷を増大することなくソレノイドを良好な応答性で高精度に制御できるソレノイド駆動装置を提供することを目的とする。

本発明によるソレノイド駆動装置は、直流電源(1)と、直流電源(1)に直列に接続されたスイッチング素子(10)及びソレノイド(4)と、スイッチング素子(10)の制御端子に制御信号を付与してスイッチング素子(10)をオン・オフ制御するＰＷＭ信号発生回路(3)と、ＰＷＭ信号発生回路(3)にソレノイド電流指示値Ｓ５を出力してＰＷＭ信号発生回路(3)を制御する制御回路(2)とを備えている。制御回路(2)は、ソレノイド(4)に流れる電流Ｉ１を検出してそれに対応する電圧値を出力する電流検出器(6)と、電流検出器(6)が検出した電圧値を増幅する増幅器(7)と、増幅器(7)の増幅された出力を積分する積分器(8)と、保持回路(12)に保持された積分器(8)の積分値とソレノイド電流目標値とを比較してその結果をソレノイド電流指示値Ｓ５としてＰＷＭ信号発生回路(3)に出力する演算比較回路(5)と、積分器(8)の出力をリセットするリセット回路(9)とを備えている。

ＰＷＭ信号発生回路(3)は、演算比較回路(5)のソレノイド電流指示値Ｓ５に対応するパルス幅の制御信号をスイッチング素子(10)の制御端子に付与すると共に、スイッチング素子(10)に出力する制御信号毎にリセット回路(9)にリセット信号を出力して、制御信号に同期して積分器(8)の出力をリセットする。リセット回路(9)によりＰＷＭ信号発生回路(3)の出力する制御信号に同期して積分器(8)の出力が零にリセットされるので、演算比較回路(5)は、ＰＷＭ信号発生回路(3)の制御信号の１周期毎に積分器(8)の積分値と目標電流値とを比較してソレノイド電流指示値Ｓ５をＰＷＭ信号発生回路(3)に出力する。このため、電流検出器(6)によるソレノイド(4)に流れる電流の検出結果に対して応答性よく対応してソレノイド(4)を高精度に制御できる。また、例えばＭＯＳＦＥＴ(10)のスイッチング動作に伴うノイズが重畳する電圧値又は突然の電源電圧変動による変動電圧値を電流検出器(6)が検出し、ノイズが重畳した電圧値を増幅器(7)により増幅しても、増幅器(7)の出力に重畳するノイズが積分器(8)により平滑化されるので、ノイズは、大きな誤差とならない。そのため、保持回路(12)により短期間で多数のサンプリングを行ってソレノイド制御の精度を高める必要がなく、演算回数の増加により演算比較回路(5)の演算負荷が大きくならない。また、ＰＷＭ信号発生回路(3)の制御信号の１周期毎に積分器(8)をリセットして１周期分のソレノイド電流を積分し、その結果を保持回路(12)に保持すると、その直後に積分器(8)をリセットして次の１周期分の積分を開始する。積分器(8)が次の１周期分の積分を行っている間は、保持回路(12)が前の積分結果を保持する。演算比較回路(5)は、積分器(8)の積分値とソレノイド電流目標値とを比較してソレノイド電流指示値Ｓ５をＰＷＭ信号発生回路(3)に出力する。

本発明のソレノイド駆動装置は、ソレノイドを応答性よく高精度に制御できると共に、演算比較回路の演算負荷の増加を防止することができるので、安価な演算比較回路（ＣＰＵ）を使用することが可能となる。或いは、他の多くの処理を行うことができる。

以下、本発明によるソレノイド駆動装置の一実施の形態を図１〜図３について説明する。但し、これらの図面では図４及び図５と実質的に同一の箇所には同一の符号を付し、その説明を省略する。
本実施の形態によるソレノイド駆動装置の制御回路(2)は、図１に示すように、増幅器(7)の増幅された出力を積分する積分器(8)の積分値と、例えばアクセル開度センサ、車速センサ又は油圧センサ等の図示しない各種センサの出力信号Ｓ２から算出したソレノイド電流目標値とを比較してその偏差からソレノイド電流指示値Ｓ５を算出してＰＷＭ信号発生回路(3)に出力する。前記算出した検出電流値と、図示しない各種センサの出力信号Ｓ２から算出したソレノイド電流目標値とにより、ソレノイド電流指示値Ｓ５を算出し、ＰＷＭ信号発生回路(3)の入力に送出するが、検出電流値が高いときは、ソレノイド電流指示値Ｓ５を下げ、ＰＷＭ信号発生回路(3)は、ソレノイド電流指示値Ｓ５に基づきデューティ比を低く設定し、ＭＯＳＦＥＴ(10)のゲートへの制御信号のパルス幅を縮小して、ソレノイド(4)に流れる電流を減少する。逆に、前記算出した検出電流値がソレノイド電流目標値より低いとき、ＰＷＭ信号発生回路(3)は、ソレノイド電流指示値Ｓ５に基づきデューティ比を高く設定し、ＭＯＳＦＥＴ(10)のゲートへの制御信号のパルス幅を拡大して、ソレノイド(4)に流れる電流を増加する。

図２に示すように、本実施の形態の積分器(8)は、増幅器(7)の出力端子と保持回路(12)の入力端子との間に接続された抵抗(8a)と、抵抗(8a)と保持回路(12)との間の接続点に一方の電極が接続されたコンデンサ(8b)とを備え、コンデンサ(8b)の他方の電極は、接地される。積分器(8)は、増幅器(7)により増幅された電流検出器(6)の電流検出信号を積分する。本実施の形態のリセット回路(9)は、例えばコンデンサ(8b)を放電する放電用素子としてのトランジスタ(9a)により構成される。トランジスタ(9a)は、コンデンサ(8b)と並列に接続され、コレクタがコンデンサ(8b)の一方の電極に接続され、エミッタが接地される。本実施の形態の保持回路(12)は、積分器(8)の抵抗(8a)とコンデンサ(8b)の接続点に非反転入力端子が接続された第１の増幅器(12c)を備え、第１の増幅器(12c)の反転入力端子は、第１の増幅器(12c)の出力端子に接続される。第１の増幅器(12c)の出力端子は、スイッチ(12a)の一端に接続され、スイッチ(12a)の他端にコンデンサ(12b)の一方の電極が接続され、コンデンサ(12b)の他方の電極は、接地される。スイッチ(12a)の他端とコンデンサ(12b)の接続点は、第２の増幅器(12d)の非反転入力端子に接続され、第２の増幅器(12d)の反転入力端子は、第２の増幅器(12d)の出力端子に接続される。リセット回路(9)のトランジスタ(9a)は、ベースにＰＷＭ信号発生回路(3)からの制御信号が付与されると、コンデンサ(8b)を放電して積分器(8)をリセットして、積分器(8)の出力を零にする。リセット回路(9)は、ＰＷＭ信号発生回路(3)の制御信号の１周期毎に積分器(8)の出力をリセットする。また、スイッチ(12a)は、ＰＷＭ信号発生回路(3)からの制御信号が付与され、コンデンサ(12b)と第１の増幅器(12c)を介して積分器(8)との間がオン・オフされる。スイッチ(12a)がオンして積分器(8)のコンデンサ(8b)と保持回路(12)のコンデンサ(12b)との間が接続されると、積分器(8)のコンデンサ(8b)に充電された電圧と同レベルの電圧が保持回路(12)のコンデンサ(12b)に充電される。次に、スイッチ(12a)がオフして積分器(8)のコンデンサ(8b)と保持回路(12)のコンデンサ(12b)との間が非接続となると、コンデンサ(12b)に充電された電圧は、次の周期にスイッチ(12a)がオンになるまで保持される。

保持回路(12)により保持された積分値は、Ａ／Ｄコンバータ(13)によりデジタル値に変換されて演算比較回路(5)に出力される。演算比較回路(5)は、図示しない各種センサの出力信号Ｓ２から算出したソレノイド電流目標値と、Ａ／Ｄコンバータ(13)の出力値とを比較する。本実施の形態の演算比較回路（ＣＰＵ）(5)は、従来と同様に、ソレノイド電流目標値を算出する算出手段と、ＰＷＭ信号発生回路(3)にソレノイド電流指示値として制御信号Ｓ５を出力するソレノイド電流指示値算出手段とを備える。しかしながら、例えばＭＯＳＦＥＴ(10)のスイッチング動作に伴うノイズが重畳する電圧又は突然の電源電圧変動による変動電圧を電流検出器(6)が検出し、ノイズが重畳した電圧が増幅器(7)により増幅されても、増幅器(7)の出力に重畳するノイズが積分器(8)により平滑化されるので、ノイズによる誤差はわずかなものとなる。そのために従来例のように保持回路(23)により短期間で多数のサンプリングを行ないソレノイド制御の精度を高める必要がなく、演算回数の増加により演算比較回路(5)の演算負荷が大きくならない（ＣＰＵのリソースを多量に消費しない）。よって、本実施の形態の演算比較回路(5)は、１ＰＷＭ周期間に１回のサンプリングにより、ソレノイド電流検出値とソレノイド電流目標値とを比較し、ソレノイド電流検出値とソレノイド電流目標値との偏差に基づきＭＯＳＦＥＴ(10)を駆動する制御信号のデューティ比を設定できる。ＰＷＭ信号発生回路(3)は、演算比較回路(5)の駆動信号に応じて、ＭＯＳＦＥＴ(10)への制御信号のパルス幅を制御して、ソレノイド(4)に流れる電流を最適化する。

図１のソレノイド駆動装置の動作を示すタイミングチャートを図３（Ａ）〜（Ｅ）に示す。図１及び図３（Ａ）に示すように、ＰＷＭ信号発生回路(3)は、高電圧（Ｈ）レベルと低電圧（Ｌ）レベルとを繰り返す制御信号Ｓ３を、ＭＯＳＦＥＴ(10)のゲートに付与する。時間ｔ１〜時間ｔ２において、制御信号Ｓ３が高電圧（Ｈ）レベルのときに、ＭＯＳＦＥＴ(10)がオンし、ソレノイド(4)の一端を直流電源(1)の正側端子に接続する。直流電源(1)の正側端子にソレノイド(4)の一端が接続されると、直流電源(1)からＭＯＳＦＥＴ(10)、ソレノイド(4)、電流検出用抵抗(6a)、グランド及び直流電源(1)の負側端子の順に電流Ｉ１が流れる。図３（Ｂ）に示すように、ＭＯＳＦＥＴ(10)が時間ｔ１でオンした直後から、電流Ｉ１の電流値は時間の経過と共に増加し、時間ｔ２で最大となる。

次に、時間ｔ２〜時間ｔ４（＝ｔ１）において、制御信号Ｓ３が低電圧（Ｌ）レベルのときに、ＭＯＳＦＥＴ(10)がオフし、ソレノイド(4)の一端と直流電源(1)の正側端子とが非接続となる。ＭＯＳＦＥＴ(10)がオフすると、ソレノイド(4)に発生する逆起電力により、グランドからダイオード(11)、ソレノイド(4)、電流検出用抵抗(6a)及びグランドの順に回生電流Ｉ2が流れる。ＭＯＳＦＥＴ(10)がオフした直後の時間ｔ２から、回生電流Ｉ２の電流値は、時間の経過とともに減少する。

電流Ｉ１と回生電流Ｉ２とにより電流検出用抵抗(6a)の両端にソレノイド(4)に流れる電流に比例した電圧が発生する。増幅器(7)は、電流検出用抵抗(6a)の両端で発生する電圧を増幅して検出信号を積分器(8)に出力する。増幅器(7)の反転入力端子（−）は、接地され、グランドの電圧に固定されるので、増幅器(7)の非反転入力端子（＋）への入力電圧が電流Ｉ１及び回生電流Ｉ２に比例した検出値となる。増幅器(7)は、非反転入力端子（＋）に入力された電圧と反転入力端子（−）に入力された電圧の差を増幅し、図３（Ｃ）に示すように、電圧Ｓ７を出力する。

ＰＷＭ信号発生回路(3)は、演算比較回路(5)の制御信号Ｓ３をＭＯＳＦＥＴ(10)のゲートに付与すると共に、ＭＯＳＦＥＴ(10)のゲートに付与する制御信号Ｓ３の立ち上がり時に同期してリセット信号をリセット回路(9)に出力し、リセット回路(9)は、ＰＷＭ信号発生回路(3)の制御信号Ｓ３の１周期毎に積分器(8)の出力を零にリセットする。図３（Ｄ）に示すように、時間ｔ１において、ＰＷＭ信号発生回路(3)の制御信号Ｓ３が高電圧（Ｈ）レベルになると、積分器(8)の出力電圧Ｓ８は、零から増大し始め、ＰＷＭ信号発生回路(3)の制御信号Ｓ３が次に高電圧（Ｈ）レベルになる時間ｔ４（＝ｔ１）に、積分器(8)の出力を再び零にリセットするまで増加する。

保持回路(12)は、積分器(8)の出力電圧をＰＷＭ信号発生回路(3)のオン・オフ制御信号Ｓ３の１周期毎にサンプリングし、各周期とも１周期前の出力電圧を保持して出力する。保持回路(12)は、リセット回路(9)が積分器(8)の出力を零にリセットする直前の時間ｔ３から積分器(8)の出力電圧をサンプリングし、リセット回路(9)のリセット信号と同時かわずかに早い時間に同期して積分器(8)の出力電圧Ｓ８の最大値をサンプリングし、サンプリングした出力電圧を保持する。詳細には、図２及び図３（Ｅ）に示すように、時間ｔ１において、リセット回路(9)のトランジスタ(9a)により積分器(8)のコンデンサ(8b)が放電され、積分器(8)の出力が零にリセットされる。時間ｔ４から所定時間ｔＳだけ前の時間ｔ３において、保持回路(12)のコンデンサ(12b)は、スイッチ(12a)を閉成することにより、時間ｔ４（＝ｔ１）まで積分器(8)のコンデンサ(8b)の電圧を充電する。次に、時間ｔ４（＝ｔ１）において、スイッチ(12a)は開離され、保持回路(12)のコンデンサ(12b)は、充電された電圧を保持する。保持回路(12)の出力電圧は時間ｔ１からｔ３の間は１周期前のソレノイド電流値を保持するので、Ａ／Ｄコンバータ(13)は時間ｔ1からｔ３の間の任意の時間にＡ／Ｄ変換できる。図３の間隔ｔＳは、保持回路(12)のコンデンサ(12b)の充電期間（サンプリングタイム）を示し、間隔ｔＨは、保持期間（ホールディングタイム）を示す。保持回路(12)は、各周期とも１周期前の積分器(8)の出力電圧をＰＷＭ信号発生回路(3)の１ＰＷＭ周期間保持して出力する。保持回路(12)に保持された１周期前の出力電圧は、Ａ／Ｄコンバータ(13)により演算比較回路(5)に読み込まれ、前述したように、ソレノイド(4)に流れる電流値を最適化するために、演算比較回路(5)のＰＷＭ信号発生回路(3)への指令値として帰還される。

本実施の形態のソレノイド駆動装置によれば、リセット回路(9)によりＰＷＭ信号発生回路(3)の出力する制御信号Ｓ３に同期して積分器(8)の出力が零にリセットされるので、演算比較回路(5)は、ＰＷＭ信号発生回路(3)の制御信号Ｓ３の１周期毎に積分器(8)の積分値と目標電流値とを比較して指令値をＰＷＭ信号発生回路(3)に出力する。このため、電流検出用抵抗(6a)によるソレノイド(4)に流れる電流の検出結果に対して応答性よく対応してソレノイド(4)に流れる電流を時間遅れなく高精度に制御できる。

本発明は、図１〜図３に示す本実施の形態に限定されず、他の形態により実施可能であり、特許請求の範囲に該当する全ての変更を包含する。例えば、前期実施の形態では、積分器(8)又は保持回路(12)は、アナログ回路により構成されたが、デジタル回路により構成してもよい。また、演算比較回路(5)は、制御回路(2)の保持回路(12)の出力レベルを直接受信して、ＰＷＭ信号発生回路(3)に目標電流値との偏差を指令値として出力するアナログ方式の回路にしてもよい。本発明は、Ａ／Ｄコンバータ(13)によりデジタル化した後に演算比較回路(5)により演算してＰＷＭ信号発生回路(3)に出力する実施の形態として示すデジタル方式の回路に限定されず、保持回路(12)の出力をデジタル化せずにＰＷＭ信号発生回路(3)に直接出力するアナログ方式の回路に適用することも可能である。

また、前記実施の形態では、ＰＷＭ信号発生回路(3)の１周期ごとに積分及び保持動作を行うが、応答速度により精度を優先した制御を行うために、ＰＷＭ信号発生回路(3)の１周期に限らず複数の周期で積分及び保持動作を行ってもよい。例えば２周期分の電流値の積分を行い、次の２周期は先の電流値を保持する。逆に応答をより早くするために、１周期内の短い任意の時間で積分を行い、その結果を保持してもよい。更に、演算比較回路(5)をデジタル回路で実施する場合は、ＰＷＭ信号発生回路(3)の制御信号Ｓ３出力の基本発振周波数や、リセット回路へのリセット駆動信号、保持回路(12)への保持制御信号は、実施の形態ではＰＷＭ信号発生回路(3)の制御信号Ｓ３出力を基準に加工して使用するが、演算比較回路(5)からそれぞれの最適なタイミングで制御信号を出力してもよい。ＭＯＳＦＥＴ(10)のゲートに付与する制御信号Ｓ３の立ち上がり時に同期してリセット信号をリセット回路(9)に出力する代わりに、ＭＯＳＦＥＴ(10)のゲートに付与する制御信号Ｓ３の立ち下がり時に同期してリセット信号をリセット回路(9)に出力してもよい。

ソレノイドを応答性よく高精度に制御できると共に、演算比較回路の演算負荷の増加を防止できるので、自動車の各種制御装置等の高精度で高速に制御されるソレノイドに良好に適用できる。

本発明によるソレノイド駆動装置の一実施の形態を示す電気回路図図１の積分器、保持回路及びリセット回路を示す電気回路図図１のソレノイド駆動装置の動作を示すタイミングチャート従来のソレノイド駆動装置を示す第１の電気回路図従来のソレノイド駆動装置を示す第２の電気回路図

符号の説明

(1)・・直流電源、 (2)・・制御回路、 (3)・・ＰＷＭ信号発生回路、 (4)・・ソレノイド、 (5)・・演算比較回路、 (6)・・電流検出器、 (7)・・増幅器、 (8)・・積分器、 (9)・・リセット回路、 (10)・・ＭＯＳＦＥＴ（スイッチング素子）、 (12)・・保持回路、

Claims

直流電源と、該直流電源に直列に接続されたスイッチング素子及びソレノイドと、前記スイッチング素子の制御端子に制御信号を付与して前記スイッチング素子をオン・オフ制御するＰＷＭ信号発生回路と、該ＰＷＭ信号発生回路に指令値を出力して該ＰＷＭ信号発生回路を制御する制御回路とを備えたソレノイド駆動装置において、
前記制御回路は、前記ソレノイドに流れる電流を検出して電流に対応する信号を出力する電流検出器と、
該電流検出器が検出した電流に対応する信号を増幅する増幅器と、
該増幅器の増幅された出力を積分する積分器と、
該積分器の積分値と目標電流値とを比較してその偏差を指令値として前記ＰＷＭ信号発生回路に出力する演算比較回路と、
前記積分器の出力をリセットするリセット回路と、
前記積分器の積分値を保持する保持回路とを備え、
前記ＰＷＭ信号発生回路は、前記演算比較回路の指令値に対応するパルス幅の制御信号を前記スイッチング素子の制御端子に付与すると共に、前記スイッチング素子に出力する制御信号の少なくとも複数回に１度は前記積分器の出力をリセットし、
前記保持回路は、リセット直前の積分値を保持することを特徴とするソレノイド駆動装置。
前記演算比較回路は、前記保持回路により保持される積分値を計数して目標電流値と比較する請求項１に記載のソレノイド駆動装置。
前記リセット回路は、前記ＰＷＭ信号発生回路の制御信号の１周期毎に前記積分器の出力をリセットする請求項１又は２に記載のソレノイド駆動装置。
前記ＰＷＭ信号発生回路は、前記スイッチング素子の制御端子に付与する制御信号の立ち上がり又は立ち下がりに同期して駆動信号を前記リセット回路に出力する請求項１〜３の何れか１項に記載のソレノイド駆動装置。
前記演算比較回路は、前記保持回路の出力レベルを受信して、前記ＰＷＭ信号発生回路に目標電流値との偏差を指令値として出力する請求項１〜４の何れか１項に記載のソレノイド駆動装置。
前記目標電流値は、前記演算比較回路に入力される各種センサからの情報により算出される請求項１〜５の何れか１項に記載のソレノイド駆動装置。
前記積分器は、前記スイッチング素子をオン・オフ制御するＰＷＭ信号発生回路の出力信号の第１の任意の時間から第２の任意の時間まで前記電流検出器が検出した電流に対応する信号を積分する請求項１〜６の何れか１項に記載のソレノイド駆動装置。
前記積分器は、前記スイッチング素子のオン・オフ制御周期の１周期内の第１の任意の時間から第２の任意の時間まで前記電流検出器が検出した電流に対応する信号を積分する請求項１〜６の何れか１項に記載のソレノイド駆動装置。
前記積分器は、前記スイッチング素子のオン・オフ制御周期の複数周期内の第１の任意の時間から第２の任意の時間まで前記電流検出器が検出した電流に対応する信号を積分する請求項１〜６の何れか１項に記載のソレノイド駆動装置。
前記積分器は、前記スイッチング素子をオン・オフ制御するＰＷＭ信号発生回路の出力信号の第１の任意の時間から第２の任意の時間まで前記電流検出器が検出した電流に対応する信号を積分し、
前記保持回路は、次の積分が完了するまで、前回の積分値を保持する請求項１〜６の何れか１項に記載のソレノイド駆動装置。
前記積分器は、前記スイッチング素子のオン・オフ制御周期の１周期内の第１の任意の時間から第２の任意の時間まで前記電流検出器が検出した電流に対応する信号を積分し、
前記保持回路は、次の積分が完了するまで、前回の積分値を保持する請求項１〜６の何れか１項に記載のソレノイド駆動装置。
前記積分器は、前記スイッチング素子のオン・オフ制御周期の複数周期内の第１の任意の時間から第２の任意の時間まで前記電流検出器が検出した電流に対応する信号を積分し、
前記保持回路は、次の積分が完了するまで、前回の積分値を保持する請求項１〜６の何れか１項に記載のソレノイド駆動装置。
リセット信号及び保持信号は、前記ＰＷＭ信号発生回路の出力を基準にしてタイミングをつくる請求項１〜１２の何れか１項に記載のソレノイド駆動装置。
前記演算比較回路は、デジタル回路に形成され、
リセット信号及び保持信号は、前記演算比較回路から出力される請求項１〜１２の何れか１項に記載のソレノイド駆動装置。