JP5303495B2 - 電磁誘導負荷の制御装置 - Google Patents

Description

本発明は、電磁クラッチやリレーコイル等の電磁誘導負荷をＰＷＭ（パルス幅変調）制御する制御装置に関する。

電磁クラッチやリレーコイルなどを始めとする電磁誘導負荷は、その消費電力を低減させる目的で一般的にＰＷＭ制御が行われている。特許文献１はその一例であり、その電流制御装置は図２４のように構成されている。

図２４において、バッテリー１からトランジスタ２を介して、負荷であるクラッチソレノイド３および電流検出抵抗４に流れる電流を、増幅回路５を介して検出し、その検出値を基に図２５に示すように所定の平均電流値になるように演算器（マイコン）６でデューティー比を計算しトランジスタ２をＰＷＭ駆動している。

尚、図２４の７はフリーホイールダイオード、８はクラッチソレノイド駆動回路であり、図２５はデューティー比決定方法を示す説明図である。

特開２００８−１９８８５０号公報

しかしながら、従来の技術では、検出した電流値をデューティー比に変換する為の演算器やＡ／Ｄ変換器が必要となり、回路が高価になるといった問題がある。

また、平均電流値を管理する制御方法では、負荷のインダクタンスや電源電圧の増加によってコイル電流のリップルが増大し、負荷の最低動作電流を下回る可能性がある。

この場合、クラッチすべりやリレー接点乖離等の動作不良を引き起こすことも考えられる。その為、十分なマージンを取るなどの対応が必要となり、無駄な消費電力の要因となる。

これを解決する為、図２６のように負荷に流れる電流の下限値と上限値でそれぞれＰＷＭをＯＮ／ＯＦＦする方式も提案されているが、この場合ＰＷＭ周波数は負荷のインダクタンスによって決まる（図２６（ａ），（ｂ）のようにインダクタンスが小のときは周波数が高くなり、図２６（ｃ）、（ｄ）のようにインダクタンスが大のときは周波数が低くなる）為、可聴周波数となった場合は異音が発生する可能性がある。

さらに、回路設計においては各負荷の周波数に応じたスイッチングロスやノイズの検証が必要となる。

本発明は前述した、検出電流値をデューティー比に変換する為の演算器やＡ／Ｄ変換器が必要となり、回路が高価になるという課題を解決するものである。

上記課題を解決するための本発明の電磁誘導負荷の制御装置は、直流電源と接地間に、ＰＷＭ制御されるスイッチング素子および電磁誘導負荷を直列に接続した回路において、前記スイッチング素子のＰＷＭ駆動中のオフ時の回生電流を検出する電流検出手段と、前記電流検出手段により検出された検出電流が目標電流値よりも小さくなったときに電流検知信号を出力する電流検知手段と、所定周波数のクロック信号と前記電流検知手段から出力される電流検知信号を入力とし、前記電流検知信号が目標電流値よりも小さくなった事を検出した信号を出力してから前記クロック信号が立ち下がる、又は立ち上がるまでの期間ハイレベル又はローレベルとなるＰＷＭ信号を生成するＰＷＭ信号生成手段と、前記ＰＷＭ信号生成手段と前記スイッチング素子の間に設けられ、前記スイッチング素子を駆動制御するドライブ手段と、を備えたことを特徴とする。

上記構成において、電流検出手段による検出電流（スイッチング素子のＰＷＭ駆動中のオフ時の回生電流）が目標電流値より小さくなったことを電流検知手段で検知し、電流検知信号とクロック信号に基づいてＰＷＭ信号が生成されるので、このＰＷＭ信号によってスイッチング素子を制御することにより、デューティー比を演算器等で計算することなく、目標電流値に応じたデューティー比を自動で調整することが可能となる。

また、前記目標電流値を負荷の最低動作電流以上の値となるように調整することで、負荷電流がこの値を下回ることが無く、クラッチすべりやリレー接点乖離等の負荷の動作不良を防ぐことができる。

さらに、ＰＷＭ周波数はクロックの周波数と等しくなる為、負荷のインダクタンスによらず一定の周波数でＰＷＭ制御することができる。

（１）請求項１〜７に記載の発明によれば、電磁誘導負荷の制御装置において、電流の検出値を演算器等によりデューティー比に変換することなく、目標電流値になるように自動でデューティー比を調整しながら駆動可能なＰＷＭ制御回路を提供することができる。

このためデューティー比に変換するための演算器（マイコン等）やＡ／Ｄ変換器が不要となり、小型で安価な構成によってＰＷＭ制御が実現できる。
（２）請求項２に記載の発明によれば、電圧低下期間中に自動的にＤＣ駆動に切り換えることができるため、ＤＣ駆動（＝Ｄｕｔｙ１００％）とＰＷＭ動作の境界の不安定な状態を回避しつつ、低電圧でも電磁誘導負荷を確実に動作させることができる。

また、電圧低下復帰後の所定期間、ＤＣ駆動を行なうことができるので、電磁クラッチやリレーなどの初期吸引動作に大電流を必要とする負荷についても問題なく対処することができる。
（３）請求項３に記載の発明によれば、電源電圧が増加したり、負荷インダクタンスが小さい場合、ＰＷＭ駆動中のデューティー比が小さくなるが、クロック信号との論理和により、最低でもクロックのデューティー比に固定される。このためクロックのデューティー比を、周波数が変化するデューティー比よりも大きな値に設定しておけば、ＰＷＭ駆動中の電流値が負荷の最低動作電流より小さくなることはなく、常に一定の周波数で負荷を確実に動作させることができる。

また、電源電圧増加の状態から復帰した場合は、ＰＷＭのデューティー比がクロック信号のデューティー比より大きくなって、論理和手段によって自動的にＰＷＭ駆動に復帰することができる。したがってＰＷＭのデューティー比を読み込むセンサ部が不要であるため、安価な構成で一定周波数のＰＷＭ制御が実現できる。
（４）請求項４〜７に記載の発明によれば、ＰＷＭ駆動中のオン時には電流検出手段に電流は流れないので、電流検出手段への通電期間は全ＰＷＭ駆動期間よりも短くなる。このため電流検出手段（例えばセンス抵抗）による電力損失を低減することができる。

また、スイッチング素子のＰＷＭ駆動中のオン電流経路に電流検出手段としてのセンス抵抗を挿入しないので、スイッチング素子のオン時にセンス抵抗にて電圧降下が発生することはなく、これによって電源電圧低下による不具合が生じることはない。
（５）請求項６に記載の発明によれば、ローサイド駆動のため、センス抵抗のスイッチング素子側端子電圧が常に直流電源側端子電圧よりも高い電圧となる回路構成においても、第１、第２の電圧降下回路によって電圧を降下することが可能であり、電流検知手段としてのコンパレータを正常に動作させることができる。

本発明の実施例１の基本構成を表し、（ａ）は全体の構成図、（ｂ）は（ａ）の動作を説明するタイミングチャート。 図１（ａ）におけるＰＷＭ制御のフローチャート。 本発明の実施例１における検出電流値とデューティー比の関係を示す説明図。 図１（ａ）の回生電流を流す経路の他の例を示す要部構成図。 本発明の実施例１の具体例を表し、（ａ）は要部回路図、（ｂ）は動作を説明するタイミングチャート。 本発明の実施例２の基本構成を示す構成図。 本発明の実施例２の具体例を示す要部構成図。 図７の動作を説明するタイミングチャート。 本発明の実施例３の基本構成を示す構成図。 本発明の実施例３の具体例１を示す要部構成図。 図１０の動作を説明するタイミングチャート。 本発明の実施例３の具体例２を示す要部構成図。 図１２の動作を説明するタイミングチャート。 図１の装置における微小電源電圧変動時の問題を説明するデューティー１００％付近の動作波形図。 本発明の実施例４を示す構成図。 図１５の電源電圧監視回路１６のヒステリシス特性を示す電圧波形図。 図１５の動作を説明するタイミングチャート。 図１５における制御のフローチャート。 図１の装置における電源電圧増加時の問題を説明するタイミングチャート。 本発明の実施例５を示す構成図。 図２０の動作を説明するタイミングチャート。 実施例５における電源電圧とデューティー比の関係を示す特性図。 図２０の装置におけるＰＷＭ制御タイミングチャート。 従来の電磁誘導負荷をＰＷＭ制御する装置の一例を示す構成図。 従来のＰＷＭ制御におけるデューティー比決定方法を示す説明図。 従来の負荷電流の下限値と上限値でそれぞれＰＷＭをＯＮ／ＯＦＦする方法の問題点を表す説明図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

図１は本発明の実施例１の基本構成を示し、（ａ）は構成図（請求項１に対応）、（ｂ）は（ａ）におけるＰＷＭ制御タイミングチャートである。

図１において、直流電源ＶＢと接地間には、スイッチングデバイスＱおよび例えば電磁クラッチやリレーコイル等の電磁誘導負荷１００が順次直列に接続され、電磁誘導負荷１００には図示極性のフリーホイールダイオードＤが並列接続されている。

１０は本発明の電磁誘導負荷の制御装置としての電磁誘導負荷制御回路であり、電磁誘導負荷１００に流れる電流を検出する電流センサ（電流検出手段）１１、電流検知回路（電流検知手段）１２、ＰＷＭ信号生成回路（ＰＷＭ信号生成手段）１３およびスイッチングデバイスＱを駆動制御するドライブ回路（ドライブ手段）１４を備えている。

前記スイッチングデバイスＱは、電磁誘導負荷１００に流れる電流をスイッチングするデバイスであり、例えばＦＥＴ、トランジスタ等の半導体デバイスで構成されている。尚図１ではＦＥＴを使ったハイサイド駆動を例として示しているが、トランジスタ等の半導体デバイスやローサイド駆動で構成しても良い。

フリーホイールダイオードＤは、スイッチングデバイスＱのＰＷＭ駆動中のＯＦＦ期間に回生電流を流す経路を構成している。

電流センサ１１は抵抗やシャント抵抗で構成され、電磁誘導負荷１００に流れる電流を監視する。図１の構成ではＰＷＭのＯＮ／ＯＦＦ両期間で電磁誘導負荷１００に流れる電流を監視することができるが、後述する実施例２、３のようにＯＦＦ期間の回生電流のみ監視できる構成にしても良い。

電流検知回路１２は、電流センサ１１による検出信号Ｉｓｅｎｓｅとリファレンス電流Ｉｒｅｆから目標の電流値Ｉｔｈを検出する。この時、Ｉｔｈが負荷の最低動作電流よりも大きくなるようにＩｒｅｆを設定する。

ＰＷＭ信号生成回路１３は電流検知回路１２の出力信号Ｉｄｅｔｅｃｔ（電流検知信号）とクロック信号からＰＷＭ信号Ｖｐｗｍを生成する。

ドライブ回路１４はＰＷＭ信号生成回路１３からのＰＷＭ信号を基にスイッチングデバイスＱを駆動する。

次に上記のように構成された装置の動作を図２のＰＷＭ制御フローチャートおよび図１（ｂ）のＰＷＭ制御タイミングチャートとともに説明する。

まずステップＳ１において、ドライブ回路１４に制御指令（Ｉｎｐｕｔ）が入力されているか否かを判定し、入力されていない場合はスイッチングデバイスＱをＯＦＦとする（ステップＳ２）。

制御指令が入力されている場合は、スイッチングデバイスＱがＰＷＭ制御されている状態にある。したがって、ＰＷＭ動作のＯＮ期間は、直流電源ＶＢ→スイッチングデバイスＱ→電磁誘導負荷１００→電流センサ１１→ＧＮＤの経路で電流が流れ、ＯＦＦ期間は、スイッチングデバイスＱがＯＦＦとなり、電磁誘導負荷１００には、電磁誘導負荷１００→電流センサ１１→ＧＮＤ→フリーホイールダイオードＤ→電磁誘導負荷１００の経路で回生電流が流れる。

次にステップＳ３では、負荷電流Ｉｌｏａｄが目標の検出電流値Ｉｔｈより小さいか否かを判定する。Ｉｌｏａｄ＜Ｉｔｈではない場合はステップＳ４において、クロック信号が立ち下がったか否かを判定する。

例えば図１（ｂ）の時刻ｔ１に示すようにクロック信号が立ち下がった場合、ステップＳ５において、ＰＷＭ信号生成回路１３の出力電圧ＶｐｗｍをＬｏｗレベルとし負荷をＯＦＦする。

このＰＷＭのＯＦＦ期間は電磁誘導負荷１００に蓄積されたエネルギーによって回生電流が発生し、負荷電流Ｉｌｏａｄが徐々に減少する。

次に時刻ｔ２において、負荷電流Ｉｌｏａｄが目標の検出電流値Ｉｔｈ以下になると、電流センサ１１の検出電流Ｉｓｅｎｓｅがリファレンス電流Ｉｒｅｆよりも小さくなって電流検知回路１２から電流検知信号Ｉｄｅｔｅｃｔが出力され、ステップＳ６においてＰＷＭ信号生成回路１３は、その出力ＶｐｗｍをＨｉｇｈレベルとし、負荷をＯＮする。ＰＷＭのＯＮ期間は直流電源ＶＢからの電流供給により徐々に電流が増加する。

次に時刻ｔ３において、クロック信号が立ち下がると、時刻ｔ１の場合と同様にステップＳ５においてＰＷＭ信号生成回路１３の出力ＶｐｗｍをＬｏｗレベルとし、負荷をＯＦＦする。

これら時刻ｔ１〜ｔ３において述べた動作を繰り返すことにより、デューティー比を演算器等で計算することなく、図４に示すように目標の電流値Ｉｔｈに応じたデューティー比を自動で調整することが可能になる。

図４は検出電流値Ｉｔｈとデューティー比の関係を表しており、デューティー比１００％未満がＰＷＭによる電流制御領域であり、１００パーセントに到達するとＤＣ駆動に切り換わることを示している。

また、電流値Ｉｔｈを前記負荷１００の最低電流以上の値となるように調整することで、負荷電流がこの値を下回ることが無く、クラッチすべりやリレー接点乖離等の負荷の動作不良を防ぐことができる。

したがって過剰なマージンを考慮した電流設定が不要の為、より消費電力を低減させたＰＷＭ制御が実現可能となる。

さらには、ＰＷＭ周波数はクロックの周波数と等しくなる為、前記負荷１００のインダクタンスによらず一定の周波数でＰＷＭ制御することが可能になる。このため異音の発生を防ぐことができる。また、設計においては周波数変動に対するスイッチングロスやノイズの検証が不要となる。

尚前記動作において、ＰＷＭ信号生成回路１３の出力ＶｐｗｍのＨｉｇｈとＬｏｗ、およびクロック信号の立ち下がりと立ち上がりを各々逆に置き換えて動作させても良い。

また、回生電流を流す経路は、図１のフリーホイールダイオードＤの代わりに、図２に示すようにＦＥＴ等のスイッチングデバイスＱ´を用い、ＰＷＭのＯＦＦ期間だけドライブ回路１４および回生経路制御回路１５によってどう通させるように構成しても良い。

図２において、電流センサ１１、電流検知回路１２およびＰＷＭ信号生成回路１３は図示省略しているが、図１と同様に構成されているものである。

前記電流センサ１１および電流検知回路１２は、具体的には例えば図５（ａ）のように構成される。

すなわち、電磁誘導負荷１００と接地間にセンス抵抗Ｒｓを接続し、電流検知回路１２に、リファレンス電圧Ｖｒｅｆを非反転入力とするコンパレータ２１を設け、前記センス抵抗Ｒｓおよび負荷１００の共通接続点電圧Ｖｓｅｎｓｅ（センス電圧）をコンパレータ２１の反転入力としている。

図５（ａ）において、ＰＷＭ信号生成回路１３は図示省略しているが、図１と同様に構成されているものである。

図５（ａ）の装置の動作は基本的には図１（ａ）の動作と同様である。すなわち、ＰＷＭ動作のＯＮ期間は、直流電源ＶＢ→スイッチングデバイスＱ→電磁誘導負荷１００→センス抵抗Ｒｓ→ＧＮＤの経路で電流が流れ、ＯＦＦ期間は、スイッチングデバイスＱがＯＦＦとなり、電磁誘導負荷１００には、電磁誘導負荷１００→センス抵抗Ｒｓ→ＧＮＤ→フリーホイールダイオードＤ→電磁誘導負荷１００の経路で回生電流が流れる。

このようなＰＷＭ動作中の、例えば時刻ｔ１において、ＰＷＭ信号生成回路１３に入力されるクロック信号（図示省略）が立ち下がった場合、ＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

このＰＷＭのＯＦＦ期間は、電磁誘導負荷１００に蓄積されたエネルギーによって回生電流が発生し、センス抵抗Ｒｓに流れる電流、すなわち負荷電流Ｉｌｏａｄが徐々に減少する。

次に時刻ｔ２において、センス抵抗Ｒｓに流れる電流（＝Ｉｌｏａｄ）が目標の検出電流値Ｉｔｈ（＝Ｖｒｅｆ／Ｒｓ）以下になると、センス電圧Ｖｓｅｎｓｅがリファレンス電圧Ｖｒｅｆよりも小さくなってコンパレータ２１から電流検知信号Ｉｄｅｔｅｃｔが出力され、ＰＷＭ信号生成回路１３はその出力ＶｐｗｍをＨｉｇｈレベルとしＰＷＭをＯＮする。

ＰＷＭのＯＮ期間は直流電源ＶＢからの電流供給により徐々に電流が増加し、時刻ｔ３においてクロック信号が立ち下がると、時刻ｔ１の場合と同様にＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

これら時刻ｔ１〜ｔ３において述べた動作を繰り返すことにより、デューティー比を演算器等で計算することなく、目標の電流値Ｉｔｈに応じたデューティー比を自動で調整することができる。また、図５（ａ）の装置においても図１（ａ）の装置と同様の作用、効果が得られる。

前記実施例１の図５（ａ）の回路では、ＰＷＭ動作のＯＮ／ＯＦＦ期間共にセンス抵抗Ｒｓに負荷電流と同じ電流が流れる為、常に電力損失が発生する。この損失によりセンス抵抗Ｒｓが発熱し、他の回路に悪影響を及ぼすといった問題が発生する。

また、センス抵抗Ｒｓが負荷の電流経路にあるので、ＰＷＭＯＮ時にセンス抵抗Ｒｓにて電圧降下が発生し、電源電圧が低下してデューティー１００％となった場合に負荷の動作不具合を引き起こす恐れがある。

前記損失や電圧降下を低減する為にセンス抵抗Ｒｓの抵抗値を小さくすることも対策の一つだが、一方で電流検出精度が悪くなる弊害が生じる。

そこで本実施例２では、電流検出手段である電流センサ１１を、図６に示すようにスイッチングデバイスＱのＰＷＭ駆動中のオフ時の回生電流を流す回生電流通流経路に設けた（請求項４に対応）。

図６において、図１（ａ）と同一部分は同一符号をもって示し、その説明は省略する。図６において図１（ａ）と異なる点は、電磁誘導負荷１００の端部を直接接地し、フリーホイールダイオードＤと接地間に電流センサ１１を設けたことにあり、その他の部分は図１（ａ）と同様に構成されている。

図６の電流センサ１１および電流検知回路１２は、具体的には例えば図７（請求項６に対応）のように構成される。すなわち、電流センサ１１はフリーホイールダイオードＤと接地間に接続されたセンス抵抗Ｒｓで構成されている。

電流検知回路１２は、一端がセンス抵抗ＲｓおよびフリーホイールダイオードＤの共通接続点に接続され、他端がオペアンプ２２の反転入力端に接続された抵抗３１、非反転入力端が接地されたオペアンプ２２、およびオペアンプ２２の反転入力端と出力端間に接続された抵抗３２から成る反転回路と、オペアンプ２２の出力電圧Ｖｒｅｖ（前記共通接続点の電圧Ｖｓｅｎｓｅを反転した電圧）を反転入力とし、リファレンス電圧Ｖｒｅｆを非反転入力とするコンパレータ２３とで構成されている。

図７において、ＰＷＭ信号生成回路１３は図示省略しているが、図６と同様に構成されているものである。

次に上記のように構成された装置の動作を、電流検知回路１２の動作波形を示す図８とともに述べる。

まず、ＰＷＭ動作のＯＮ期間は、直流電源ＶＢ→スイッチングデバイスＱ→電磁誘導負荷１００→ＧＮＤの経路で電流が流れ、ＯＦＦ期間は、スイッチングデバイスＱがＯＦＦとなり、電磁誘導負荷１００には、電磁誘導負荷１００→ＧＮＤ→センス抵抗Ｒｓ→フリーホイールダイオードＤ→電磁誘導負荷１００の経路で回生電流が流れる。

このようなＰＷＭ動作中の、例えば時刻ｔ１において、ＰＷＭ信号生成回路１３に入力されるクロック信号（図示省略）が立ち下がった場合、ＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

このＰＷＭのＯＦＦ期間は、電磁誘導負荷１００に蓄積されたエネルギーによって回生電流が発生し、センス抵抗Ｒｓの端子電圧Ｖｓｅｎｓｅは負の電圧が生じ、オペアンプ２２により反転され、センス抵抗Ｒｓに流れる電流、すなわち負荷電流Ｉｌｏａｄは徐々に減少する。

またＰＷＭのＯＦＦ期間中、電圧反転信号Ｖｒｅｖはリファレンス電圧Ｖｒｅｆよりも大きいため、コンパレータ２３から出力される電流検知信号はＬｏｗレベルである。

次に時刻ｔ２において、センス抵抗Ｒｓに流れる電流が目標の検出電流値Ｉｔｈ以下になると、電圧反転信号Ｖｒｅｖがファレンス電圧Ｖｒｅｆよりも小さくなってコンパレータ２３から出力される電流検知信号ＩｄｅｔｅｃｔがＨｉｇｈレベルとなり、ＰＷＭ信号生成回路１３はその出力ＶｐｗｍをＨｉｇｈレベルとしＰＷＭをＯＮする。

ＰＷＭのＯＮ期間は直流電源ＶＢからの電流供給により徐々に電流が増加し、時刻ｔ３においてクロック信号が立ち下がると、時刻ｔ１の場合と同様にＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

これら時刻ｔ１〜ｔ３において述べた動作を繰り返すことにより、デューティー比を演算器等で計算することなく、目標の電流値Ｉｔｈに応じたデューティー比を自動で調整することができる。また、図７の装置においても図１（ａ）の装置と同様の作用、効果が得られる。

さらに、ＰＷＭのＯＮ期間はセンス抵抗Ｒｓに電流が流れない為、実施例１における電流値Ｉｔｈを検知するＰＷＭ制御方法を実現しつつ、センス抵抗Ｒｓの損失を低減することができる。また、スイッチングデバイスＱのＯＮ時は電磁誘導負荷１００にのみ電源が供給される為、電源電圧低下時の負荷の動作不具合を防ぐことにつながる。

本実施例３は、本発明を、ローサイド駆動で構成される装置に適用したものである。図９は実施例３の基本構成を示し、図６と異なる点は、直流電源ＶＢと接地間に電磁誘導負荷１００とスイッチングデバイスＱを順次直列に接続し、前記負荷１００の回生電流通流経路にフリーホイールダイオードＤおよび電流センサ１１を直列に介挿したことにあり、その他の部分は図６と同一に構成されている。

図９の電流センサ１１および電流検知回路１２は、具体的には例えば図１０（請求項６に対応）のように構成される。すなわち、電流センサ１１はフリーホイールダイオードＤと直流電源間に接続されたセンス抵抗Ｒｓで構成されている。

電流検知回路１２は、直流電源およびセンス抵抗Ｒｓの共通接続点５１の電圧ＶＢを降下させるドロップ回路Ａ（第１の電圧降下回路）と、センス抵抗ＲｓおよびフリーホイールダイオードＤの共通接続点５２の電圧Ｖｓｅｎｓｅを降下させるドロップ回路Ｂ（第２の電圧降下回路）と、ドロップ回路Ａの出力電圧ＶＢ−ｄｒｏｐを非反転入力とし、ドロップ回路Ｂの出力電圧Ｖｓｅｎｓｅ−ｄｒｏｐを反転入力とするコンパレータ２４とで構成されている。

前記ドロップ回路Ａは、コレクタが抵抗３３を介して前記共通接続点５１に接続されるとともに前記コンパレータ２４の非反転入力端に接続され、エミッタが抵抗３４を介して接地されたトランジスタ４１と、リファレンス電圧Ｖｒｅｆを非反転入力とし、反転入力端が前記トランジスタ４１のエミッタに接続され、出力端がトランジスタ４１のベースに接続されたコンパレータ２５とを備えている。

前記ドロップ回路Ｂは、コレクタが抵抗３５を介して前記共通接続点５２に接続されるとともに前記コンパレータ２４の非反転入力端に接続され、エミッタが抵抗３６を介して接地されたトランジスタ４２と、リファレンス電圧Ｖｒｅｆを非反転入力とし、反転入力端が前記トランジスタ４２のエミッタに接続され、出力端がトランジスタ４２のベースに接続されたコンパレータ２６とを備えている。

尚、前記コンパレータ２４に入力される電圧ＶＢ−ｄｒｏｐとＶｓｅｎｓｅ−ｄｒｏｐの間には、後述する図１１のドロップ電圧に示すように、Ｖｄｉｆの電位差を持たせるように、ドロップ回路Ａ、ドロップ回路Ｂの各デバイスのパラメータを設定しておく。これによって、後述するように目標の検出電流値Ｉｔｈに基づくＰＷＭ制御が可能となる。

図１０において、ＰＷＭ信号生成回路１３は図示省略しているが、図９と同様に構成されているものである。

次に上記のように構成された装置の動作を、電流検知回路１２の動作波形を示す図１１とともに述べる。

まず、ドライブ回路１４に制御指令（図９のＩｎｐｕｔ）が入力されている場合はスイッチングデバイスＱがＰＷＭ制御されている状態にある。したがって、ＰＷＭ動作のＯＮ期間は、直流電源ＶＢ→電磁誘導負荷１００→スイッチングデバイスＱ→ＧＮＤの経路で電流が流れ、ＯＦＦ期間は、スイッチングデバイスＱがＯＦＦとなり、電磁誘導負荷１００には、電磁誘導負荷１００→フリーホイールダイオードＤ→センス抵抗Ｒｓ→電磁誘導負荷１００の経路で回生電流が流れる。

このようなＰＷＭ動作中の、例えば時刻ｔ１において、ＰＷＭ信号生成回路１３に入力されるクロック信号（図示省略）が立ち下がった場合、ＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

このＰＷＭのＯＦＦ期間は、電磁誘導負荷１００に蓄積されたエネルギーによって回生電流が発生し、該回生電流によりセンス抵抗Ｒｓの端子電圧を降下させた電圧Ｖｓｅｎｓｅ−ｄｒｏｐは直流電源電圧ＶＢを降下させた電圧ＶＢ−ｄｒｏｐよりも大となり、センス抵抗Ｒｓに流れる電流、すなわち負荷電流Ｉｌｏａｄは徐々に減少する。
また、ＰＷＭのＯＦＦ期間中、前記電圧Ｖｓｅｎｓｅ−ｄｒｏｐはＶＢ−ｄｏｒｏｐよりも大きいためコンパレータ２４から出力される電流検知信号ＩｄｅｔｅｃｔはＬｏｗレベルである。

次に時刻ｔ２において、センス抵抗Ｒｓに流れる電流が目標の検出電流値Ｉｔｈ（＝Ｖｄｉｆ／Ｒｓ）以下になると、センス電圧を降下させた電圧Ｖｓｅｎｓｅ−ｄｒｏｐが直流電源電圧を降下させた電圧ＶＢ−ｄｒｏｐよりも小さくなってコンパレータ２４から出力される電流検知信号ＩｄｅｔｅｃｔがＨｉｇｈレベルとなり、ＰＷＭ信号生成回路１３はその出力ＶｐｗｍをＨｉｇｈレベルとしＰＷＭをＯＮする。

ＰＷＭのＯＮ期間は直流電源ＶＢからの電流供給により徐々に電流が増加し、時刻ｔ３においてクロック信号が立ち下がると、時刻ｔ１の場合と同様にＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

これら時刻ｔ１〜ｔ３において述べた動作を繰り返すことにより、デューティー比を演算器等で計算することなく、目標の電流値Ｉｔｈに応じたデューティー比を自動で調整することができる。また、図１０の装置においても図１（ａ）および図７の装置と同様の作用、効果が得られる。

さらに図１０のローサイド駆動の回路では、電磁誘導負荷１００に蓄積されたエネルギーにより流れる回生電流の上流側となる共通接続点５２のセンス電圧Ｖｓｅｎｓｅは、電源側の共通接続点５１の電源電圧ＶＢよりも常に高くなるため、それら電圧を直接電流検知回路１２に導入した場合、回路を構成する素子に悪影響を及ぼしたり破壊に至る問題があるが、図１０ではドロップ回路Ａ，Ｂを設けているため、その問題は生じない。

また、本実施例３の他の具体例を図１２（請求項７に対応）に示す。図１２において、図１０と異なる点は、電流検知回路１２を、前記ドロップ回路Ａ，Ｂおよびコンパレータ２４の代わりに、前記共通接続点５１の電源電圧ＶＢを分圧してオペアンプ２７の反転入力端に導く抵抗３７、３８と、前記共通接続点５２のセンス電圧Ｖｓｅｎｓｅを分圧してオペアンプ２７の非反転入力端に導く抵抗３９、４０と、オペアンプ２７と、リファレンス電圧Ｖｒｅｆを非反転入力とし、前記オペアンプ２７の出力電圧Ｖｓｅｎｓｅ−ｓｉｇを反転入力とするコンパレータ２８とで構成したことにあり、その他の部分は図１０と同一に構成されている。

図１２において、ＰＷＭ信号生成回路１３は図示省略しているが、図９と同様に構成されているものである。

次に上記のように構成された装置の動作を、電流検知回路１２の動作波形を示す図１３とともに述べる。

まず、ドライブ回路１４に制御指令（図９のＩｎｐｕｔ）が入力されている場合はスイッチングデバイスＱがＰＷＭ制御されている状態にある。したがって、ＰＷＭ動作のＯＮ期間は、直流電源ＶＢ→電磁誘導負荷１００→スイッチングデバイスＱ→ＧＮＤの経路で電流が流れ、ＯＦＦ期間は、スイッチングデバイスＱがＯＦＦとなり、電磁誘導負荷１００には、電磁誘導負荷１００→フリーホイールダイオードＤ→センス抵抗Ｒｓ→電磁誘導負荷１００の経路で回生電流が流れる。

このようなＰＷＭ動作中の、例えば時刻ｔ１において、ＰＷＭ信号生成回路１３に入力されるクロック信号（図示省略）が立ち下がった場合、ＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

このＰＷＭのＯＦＦ期間は、電磁誘導負荷１００に蓄積されたエネルギーによって回生電流が発生し、該回生電流により生じるセンス電圧Ｖｓｅｎｓｅは共通接続点５１の電源電圧ＶＢよりも大となり、センス抵抗Ｒｓに流れる電流、すなわち負荷電流Ｉｌｏａｄは徐々に減少する。

また、ＰＷＭのＯＦＦ期間中、オペアンプ２７の出力電圧Ｖｓｅｎｓｅ−ｓｉｇはリファレンス電圧Ｖｒｅｆよりも大きいためコンパレータ２８から出力される電流検知信号ＩｄｅｔｅｃｔはＬｏｗレベルである。

次に時刻ｔ２において、センス抵抗Ｒｓに流れる電流が目標の検出電流値Ｉｔｈ（＝Ｖｒｅｆ／Ｒｓ）以下になると、前記差動出力Ｖｓｅｎｓｅ−ｓｉｇがリファレンス電圧Ｖｒｅｆよりも小さくなってコンパレータ２８から出力される電流検知信号ＩｄｅｔｅｃｔがＨｉｇｈレベルとなり、ＰＷＭ信号生成回路１３はその出力ＶｐｗｍをＨｉｇｈレベルとしＰＷＭをＯＮする。

ＰＷＭのＯＮ期間は直流電源ＶＢからの電流供給により徐々に電流が増加し、時刻ｔ３においてクロック信号が立ち下がると、時刻ｔ１の場合と同様にＰＷＭ信号生成回路１３の出力ＶｐｗｍがＬｏｗレベルとなってＰＷＭをＯＦＦとする。

これら時刻ｔ１〜ｔ３において述べた動作を繰り返すことにより、デューティー比を演算器等で計算することなく、目標の電流値Ｉｔｈに応じたデューティー比を自動で調整することができる。また、図１２の装置においても図１（ａ）および図７の装置と同様の作用、効果が得られる。

さらに、図１２の装置によれば、電流検知回路１２の部品点数が少なくて済むので、安価に構成することができる。

前記例えば図１（ａ）の装置では、ＰＷＭ駆動中に一旦電源電圧ＶＢが低下して電磁誘導負荷１００のクラッチ外れやリレー接点乖離等の不具合が発生した場合、クラッチあるいは接点の吸引の為に必要な電流値が確保できず、負荷を正常な状態に復帰させる手段を有していない。また図１４に示すようにデューティー比が１００％付近になると、電源電圧ＶＢの僅かな変化でＤＣ駆動とＰＷＭ駆動が度々切り替わるなど、動作が不安定になり負荷から可聴音が発生する等の問題も考えられる。

そこで本実施例４では、図１５（請求項２に対応）に示すように、電源電圧低下期間中および電源電圧低下復帰後の一定期間、ＰＷＭ制御に代えてＤＣ駆動制御を行うように構成した。

図１５において図１（ａ）と異なる点は、前記直流電源電圧ＶＢを監視し、電源電圧ＶＢが電源電圧閾値Ｖｔｈ以下に低下している期間、例えばＬｏｗレベルとなる電圧監視信号Ｖｍｏｎｉ（電圧低下信号）を出力する電源電圧監視回路１６と、前記電源電圧監視回路１６から出力される電源電圧監視信号Ｖｍｏｎｉを入力とし、前記電圧低下期間中および電圧低下が復帰してからの所定期間、常時ハイレベルとなるＤＣ駆動信号Ｖｄｃをドライブ回路１４に出力するＤＣ駆動信号生成回路１７とをさらに設けたことにあり、その他の部分は図１（ａ）と同一に構成されている。

前記電源電圧監視回路１６は、前記閾値Ｖｔｈと比較しながら電源電圧ＶＢを監視し、負荷の制御方法を切り換える信号（Ｖｍｏｎｉ）を出力する回路であり、閾値電圧Ｖｔｈには図１６のようにヒステリシスを持たせている。

すなわち、電源電圧監視回路１６の閾値電圧Ｖｔｈは閾値Ｖｔｈ−Ｈｉとそれよりも低電圧の閾値Ｖｔｈ−Ｌｏの２つが設定されており、電源電圧低下時に電圧ＶＢが閾値Ｖｔｈ−Ｌｏに低下したとき電圧監視信号ＶｍｏｎｉをＬｏｗレベルとし、電源電圧低下が復帰し電圧ＶＢが閾値Ｖｔｈ−Ｈｉに達したとき電圧監視信号ＶｍｏｎｉをＨｉｇｈレベルとするように構成されている。

前記ＤＣ駆動信号生成回路１７は、負荷を一定期間ＤＣ駆動させる信号（Ｖｄｃ）を出力するものであり、その駆動時間は、前記負荷１００のクラッチあるいは接点等の吸引の為に十分な時間を設定する。

次に上記のように構成された装置の動作を図１７のタイミングチャートおよび図１８のＰＷＭ制御フローチャートとともに説明する。

尚、制御指令（Ｉｎｐｕｔ）の有無に応じた処理（図３のステップＳ１，Ｓ２）は実施例１の場合と同様であり、以下ではＰＷＭ制御が行われている状態から説明する。

まずステップＳ１１において、閾値Ｖｔｈが電源電圧監視回路１６で監視している直流電源電圧ＶＢよりも小さいか否かを判定する。例えば図１７の時刻ｔ１のように、直流電源電圧の低下がない（すなわちＶＢ＞Ｖｔｈである）場合、ステップＳ１２からＳ１５のＰＷＭ制御処理を行う。

このステップＳ１２〜Ｓ１５は図３のステップＳ３〜Ｓ６と各々同一の処理であるので、ここでは説明を省略するが、図１〜図３で説明したように、負荷電流Ｉｌｏａｄが目標の検出電流値Ｉｔｈよりも小さくなったらＰＷＭをＯＮとし、クロック信号の立ち下がり時にＰＷＭをＯＦＦとする処理を繰り返すことにより、目標の検出電流値Ｉｔｈに応じたデューティー比を自動で調整することができる。

次に時刻ｔ２において、直流電源電圧ＶＢが低下して閾値Ｖｔｈになると、電源電圧監視回路１６から出力される電圧監視信号ＶｍｏｎｉがＬｏｗレベルとなり、ＤＣ駆動信号生成回路１７から出力されるＤＣ駆動信号ＶｄｃがＨｉｇｈレベルとなり、ＰＷＭ駆動からＤＣ駆動に強制的に切り換わる（ステップＳ１６）。

すなわちドライブ回路１４から出力されるゲート信号ＶｇがＨｉｇｈレベル一定となり、電磁誘導負荷１００への負荷電流Ｉｌｏａｄを確保することができ、電源電圧低下状態であっても負荷を確実に動作させることが可能となる。

さらに、時刻ｔ３において電源電圧低下が復帰した（ステップＳ１７のＶＢ＜Ｖｔｈ？の判定結果がＮＯとなった）後の一定期間（時刻ｔ４まで）もＤＣ駆動信号ＶｄｃがＨｉｇｈレベルを維持するので、電源電圧復帰後の時刻ｔ４までＤＣ駆動が継続される（ステップＳ１８）。

このため、電磁クラッチやリレーのように初期の吸引動作に大電流を必要とする場合にも十分対処できる。

次に時刻ｔ５において直流電源ＶＢに電源瞬低が生じると、負荷電流Ｉｌｏａｄが消失し、前記負荷１００がＯＦＦしてしまうが、時刻ｔ６において閾値Ｖｔｈ以上に電源が復帰すればその時刻ｔ６から時刻ｔ７までの期間、ＤＣ駆動信号Ｖｄｃおよびゲート信号ＶｇがＨｉｇｈレベルとなり、ＤＣ駆動がなされることで、負荷を正常な状態に戻すことができる。

尚、本実施例４は、図１５のように構成するに限らず、図５〜図７、図９、図１０、図１２の装置に適用することもでき、その場合も前記と同様の作用、効果を奏する。

ＰＷＭ駆動中のデューティー比は、主に電源電圧や負荷のインダクタンスによって決定される。例えば電源電圧が低くなるとデューティー比は増加して負荷電流の最終値を保つように制御する。

一方、前記例えば図１（ａ）の装置においては、デューティー比が大きい場合は図１９（ａ）のように一定の周波数でＰＷＭ制御できるが、電源電圧が増加した場合や負荷のインダクタンスが小さい場合はデューティー比が小さくなり、その結果図１９（ｂ）のように、設定した周波数よりも低い周波数で安定してしまう問題がある。この場合、ＰＷＭ周波数が可聴周波数帯域となると、負荷（コイル等）から可聴音画発生する可能性がある。

尚図１９はＰＷＭ制御のタイミングチャートであり、図１（ｂ）のＰＷＭ制御タイミングチャートのＩｄｅｔｅｃｔおよびＰＷＭ信号Ｖｐｗｍを図示省略して表している。

そこで本実施例５では、電流検出によるＰＷＭ（デューティー比が変化するＰＷＭ）とクロック信号によるＰＷＭ（デューティー比が固定されたＰＷＭ）のＯＲ（論理和）をとるように構成した。

図２０（請求項３に対応）は実施例５の装置を示し、図１（ａ）と異なる点は、ＰＷＭ信号生成回路１３の出力とクロック信号との論理和をとって、その出力をＰＷＭ信号Ｖｐｗｍとしてドライブ回路１４に供給するＯＲゲート１８を設けたことにあり、その他の部分は図１（ａ）と同一に構成されている。尚前記クロック信号のデューティー比は、周波数が変化するデューティー比よりも大きな値に設定しておくものである。

次に、上記のように構成された装置の動作を図２１のタイミングチャートとともに説明する。

尚、制御指令（Ｉｎｐｕｔ）の有無に応じた処理（図３のステップＳ１，Ｓ２）は実施例１の場合と同様であり、以下ではＰＷＭ制御が行われている状態から説明する。

まず例えば時刻ｔ１に示すように、直流電源電圧ＶＢが正常（ＶＢ−ｎｏｒｍａｌ）の場合、電流検出によるＰＷＭがなされる。すなわち、負荷電流Ｉｌｏａｄが目標の検出電流値Ｉｔｈよりも小さくなったらＰＷＭをＯＮとし、クロック信号の立ち下がり時にＰＷＭをＯＦＦとする処理が繰り返されることにより、目標の検出電流値Ｉｔｈに応じたデューティー比を自動で調整することができる。

次に時刻ｔ２から時刻ｔ３までの期間で電源電圧が増加（ＶＢ−ｈｉｇｈ）すると、徐々にデューティー比が小さくなって負荷電流Ｉｌｏａｄが目標の検出電流値Ｉｔｈまで低下せず、電流検知回路１２から電流検知信号Ｉｄｅｔｅｃｔは出力されなくなる。

このとき、ＯＲゲート１８を設けていない図１（ａ）の回路であれば、電源電圧増加期間中ＶｐｗｍをＨｉｇｈレベルにできないため、ＰＷＭ制御が、設定した周波数より低い周波数で安定してしまう。

しかし図２０の回路によれば、ＰＷＭ信号生成回路１３の出力がＬｏｗレベルのままであってもクロック信号がＯＲゲート１８の出力となるため、クロック信号に同期したＶｐｗｍ信号がドライブ回路１４に出力され、常に一定の周波数で電磁誘導負荷１００を動作させることができる（強制クロックＰＷＭ）。

また、ＰＷＭ駆動中の電流値は負荷の最低動作電流よりも小さくなることは無いので、確実な負荷動作を保証することができる。

次に時刻ｔ３において、電源電圧増加が復帰して正常電圧に戻ると、ＰＷＭのデューティー比がクロック信号のデューティー比よりも大きくなり、自動的に電流検出によるＰＷＭ駆動に復帰する。

図２２は、前記電流検出によるＰＷＭと強制クロックＰＷＭが切り換わる領域を、電源電圧とデューティー比の関係とともに表したものである。

また図２３は、図２０の装置における通常電圧時と電源電圧増加時のタイミングチャートであり、ＰＷＭ制御タイミングチャートのＩｄｅｔｅｃｔおよびＰＷＭ信号Ｖｐｗｍを図示省略して表している。

本実施例によれば、ＰＷＭのデューティー比を読み込むセンサ部が不要であるため、安価な構成で一定周波数のＰＷＭ制御が実現可能となる。

１０…電磁誘導負荷制御回路
１１…電流センサ
１２…電流検知回路
１３…ＰＷＭ信号生成回路
１４…ドライブ回路
１５…回生経路制御回路
１６…電源電圧監視回路
１７…ＤＣ駆動信号生成回路
１８…ＯＲゲート
２１、２３〜２６、２８…コンパレータ
２２、２７…オペアンプ
３１〜４０…抵抗
４１，４２…トランジスタ
１００…電磁誘導負荷
Ａ，Ｂ…ドロップ回路
Ｑ，Ｑ´…スイッチングデバイス
Ｄ…フリーホイールダイオード

Claims (7)

1. 直流電源と接地間に、ＰＷＭ制御されるスイッチング素子および電磁誘導負荷を直列に接続した回路において、
   前記スイッチング素子のＰＷＭ駆動中のオフ時の回生電流を検出する電流検出手段と、
   前記電流検出手段により検出された検出電流が目標電流値よりも小さくなったときに電流検知信号を出力する電流検知手段と、
   所定周波数のクロック信号と前記電流検知手段から出力される電流検知信号を入力とし、前記電流検知信号が目標電流値よりも小さくなった事を検出した信号を出力してから前記クロック信号が立ち下がる、又は立ち上がるまでの期間ハイレベル又はローレベルとなるＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   前記ＰＷＭ信号生成手段と前記スイッチング素子の間に設けられ、前記スイッチング素子を駆動制御するドライブ手段と、
   を備えたことを特徴とする電磁誘導負荷の制御装置。
2. 前記直流電源の電圧を監視し、電源電圧が設定電圧以下に低下している期間、電圧低下信号を出力する電源電圧監視手段と、
   前記電源電圧監視手段から出力される電圧低下信号を入力とし、前記電圧低下期間中および電圧低下が復帰してからの所定期間、常時ハイレベルとなるＤＣ駆動信号を出力するＤＣ駆動信号生成手段とを備え、
   前記ドライブ手段は、前記ＤＣ駆動信号生成から出力されるＤＣ駆動信号および前記ＰＷＭ信号生成手段から出力されるＰＷＭ信号を入力とすることを特徴とする請求項１に記載の電磁誘導負荷の制御装置。
3. 前記クロック信号と、前記ＰＷＭ信号生成手段で生成されたＰＷＭ信号の論理和をとる論理和手段を備え、
   前記ドライブ手段は前記論理和手段の出力を入力とすることを特徴とする請求項１に記載の電磁誘導負荷の制御装置。
4. 前記電流検出手段は、前記スイッチング素子のＰＷＭ駆動中のオフ時の回生電流を流す回生電流通流経路に設けられていることを特徴とする請求項１ないし３のいずれか１項に記載の電磁誘導負荷の制御装置。
5. 前記スイッチング素子は直流電源側に配置されてハイサイド駆動がなされ、前記電流検出手段は前記回生電流通流経路に介挿されたセンス抵抗を備え、
   前記電流検知手段は、前記センス抵抗の端子電圧を反転させる反転回路と、前記反転回路の出力電圧と設定電圧とを比較するコンパレータを備えていることを特徴とする請求項４に記載の電磁誘導負荷の制御装置。
6. 前記スイッチング素子は接地側に配置されてローサイド駆動がなされ、
   前記電流検出手段は前記回生電流通流経路に介挿されたセンス抵抗を備え、
   前記電流検知手段は、前記センス抵抗の直流電源側端子電圧を降下させる第１の電圧降下回路と、前記センス抵抗のスイッチング素子側端子電圧を降下させる第２の電圧降下回路と、前記第１の電圧降下回路の出力電圧と第２の電圧降下回路の出力電圧を比較するコンパレータとを備えていることを特徴とする請求項４に記載の電磁誘導負荷の制御装置。
7. 前記スイッチング素子は接地側に配置されてローサイド駆動がなされ、
   前記電流検出手段は前記回生電流通流経路に介挿されたセンス抵抗を備え、
   前記電流検知手段は、前記センス抵抗の直流電源側端子電圧とスイッチング素子側端子電圧の偏差をとる差動増幅回路と、前記差動増幅回路の差動出力と設定電圧を比較するコンパレータとを備えていることを特徴とする請求項４に記載の電磁誘導負荷の制御装置。

Images