JP6001570B2 - 降圧コンバータにおけるｐｗｍ動作とｐｆｍ動作のスイッチング制御 - Google Patents

Description

本願は、概ね、スイッチング電圧レギュレータに関し、詳細には、降圧ＤＣ−ＤＣコンバータにおける動作のＰＷＭモードとＰＦＭモードの間のスイッチングを制御するための制御装置及び方法に関する。

スイッチング電圧レギュレータは、電池などの電力源から得られるレギュレート電圧源を提供するために一般に用いられる。１つの一般的な種類のスイッチングレギュレータは、パルス幅変調（ＰＷＭ）を利用して入力電圧よりも小さな電圧出力を提供するステップダウンレギュレータ（降圧コンバータ）として動作する。図１は、従来の降圧コンバータの、制御回路要素が示されていない簡略化された図である。インダクタＬが設けられ、その一方の端子が、レギュレート出力電圧Ｖ_ＯＵＴノードに接続される。インダクタの他方の端子が、ハイサイドトランジスタとも称することがあるＰ型トランジスタスイッチ２２を介して入力電圧ノードＶ_ＩＮに接続される。この同じインダクタ端子は、ローサイドトランジスタとも称することがあるＮ型トランジスタスイッチ２４を介して接地される。スイッチ２２と２４は逆相で駆動され、短いオーバーラップＯＦＦ期間があるので、これら２つのスイッチを介してＶ_ＩＮが接地に直接接続されることはない。このＰＷＭは固定周波数で動作する。

制御回路要素は、レギュレート出力電圧Ｖ_ＯＵＴを提供するようにＰ型トランジスタスイッチ２２及びＮ型トランジスタスイッチ２４の状態を制御する。インダクタＬ電流が図２のタイミング図に示されている。平均インダクタ電流は負荷電流と同じである。図でわかるように、負荷電流は、直流電流がインダクタＬ内を流れて負荷に流れるようになっている。最初のスイッチング期間Ｔ０〜Ｔ１の間、Ｐ型トランジスタ２２はオンにされ、Ｎ型トランジスタ２４はオフに保たれる。この期間中、インダクタＬの両端の電圧は、比較的一定であり、Ｖ_ＩＮ−Ｖ_ＯＵＴである。これにより、インダクタ電流が増加し、この増加する電流の傾きは（Ｖ_ＩＮ−Ｖ_ＯＵＴ）／Ｌに等しい。この充電電流は、フィルタコンデンサＣ_ｌ及びＲ_Ｌで表される負荷に供給される。電圧モード構成が用いられていると仮定して、インダクタ電流は時間Ｔ_１でピーク最大値Ｉ_ＰＥＡＫに達するまで増加する。

このピーク電流点において、制御回路要素内のコンパレータが作動して、Ｐ型トランジスタをオフにし、短いオーバーラップ期間後にＮ型トランジスタ２４をオンにする。この時点でインダクタＬの両端の電圧はほぼＶ_ＯＵＴであり、その極性はインダクタＬ電流が減少し続けるようになっており、コンデンサＣ_ｌは放電電流を提供する。Ｔ１〜Ｔ２の放電電流の傾きは−Ｖ_ＯＵＴ／Ｌである。１つのスイッチングサイクルの終わりである時間Ｔ２で、トランジスタ２４はオフにされる。所与のスイッチング期間にわたって負荷電流が比較的一定のままであると仮定すると、スイッチングサイクルの終わりＴ２でのインダクタ電流がサイクル開始時Ｔ０でのインダクタ電流と同じになる。このスイッチングは、連続する各スイッチングサイクルに対し繰り返される。

出力電圧Ｖ_ＯＵＴは、各固定継続時間のスイッチングサイクルの間、トランジスタ２２のオン時間（Ｔ０〜Ｔ２、Ｔ２〜Ｔ４など）を変調することによってレギュレートされる。そのため、出力電圧Ｖ_ＯＵＴが負荷電流の増加により降下する場合、トランジスタ２２のオン時間の継続時間が長くなる。同様に、Ｖ_ＯＵＴが負荷電流の降下により増加する場合、トランジスタ２２のデューティサイクルが短くなる。

平均負荷電流は平均インダクタＬ電流Ｉ_ＡＶＥに等しい。平均インダクタＬ電流Ｉ_ＡＶＥは、図２を観察することにより下記のように表現され得る。
Ｉ_ＡＶＥ＝Ｉ_ＤＣ＋（Ｉ_ＰＥＡＫ−Ｉ_ＤＣ）／２ （１）

ＤＣ負荷電流Ｉ_ＤＣがゼロに近づくと、数式（１）は下記のように簡単になる。
Ｉ_ＡＶＥ＝Ｉ_ＰＥＡＫ／２ （２）

Ｎ型トランジスタ２４は単純なダイオードに置き換えられ得ることに留意されたい。この場合、ダイオードはインダクタの放電の間、順方向にバイアスされる。ただし、トランジスタのオン抵抗が、順方向にバイアスされたダイオードのオン抵抗よりも小さくなるように、トランジスタ２４は比較的大きなデバイスを用いて実装される。そのため、ほとんどの動作条件下で、電力消費が低減される。

負荷電流が数式（２）で表される値からさらに減少すると、インダクタＬは一時的に電流を導通させなくなることに留意されたい。この場合、動作が、いわゆる連続モード動作から不連続モード動作に切り替わる。負荷電流がさらに一層小さくなると、インダクタ電流が実際に反転する可能性があり、電流がフィルタコンデンサ／負荷から引き出される。或る種の状況では不連続モード動作及び逆インダクタ電流は望ましくないことがあり、インダクタＬのサイズを適切に選択し、最小負荷電流を特定することによって、この反転導通を回避することが可能である。逆インダクタ電流を回避するために、インダクタ内の電流が反転し始める直前にトランジスタ２４をオフにするゼロインダクタ電流検出器を用い得る。スイッチングサイクルの残りの間、トランジスタはオフのままであり、この時点でトランジスタ２２は再びオンにされる。

上述のＰＷＭは比較的効率がよく、特に高中域負荷電流レベルでそうである。典型的な降圧同期コンバータでは、効率を悪くし得る電力損失が交流損失及び直流損失として分類され得る。直流損失は、主に、スイッチングトランジスタ２２及び２４のオン抵抗によって、およびインダクタＬの直列抵抗によって決まる。交流損失は、レギュレータのスイッチング周波数に比例し、主にスイッチング損失並びにトランジスタ２２及び２４のゲート駆動損失によるものである。

負荷が大きい場合、直流損失が支配的であり、そのため、トランジスタオン抵抗及びインダクタ抵抗を小さくすることが効率を上げるのに有効である。一方、負荷が小さい場合は交流損失が支配的であり、そのため、スイッチング周波数を低くすることにより効率が改善される。先に述べたように、負荷電流が小さいと、インダクタ電流が反転する傾向があり、これにより効率が下がるため、負荷電流が大きい場合はゼロインダクタ電流検出器がより有用になり得る。

上述から、中高負荷電流に対して最適化されたＰＷＭコンバータがより小さな負荷電流では効率があまりよくない場合があることがわかる。そのため、低負荷電流を含む比較的広い範囲の負荷電流にわたってコンバータが効率よく動作する場合、或る種のＰＷＭコンバータはパルス周波数変調（ＰＦＭ）を含む複数の動作モードを用いる。下記で説明するように、ＰＦＭは本質的に低負荷電流で効率がより高く、そのため、負荷電流に応じてＰＷＭとＰＦＭの間で切り替えることによって効率が高くなり得る。

図１のレギュレータを再度参照すると、トランジスタ２２を用いてフィルタコンデンサＣ_ｌ及び負荷Ｒ_Ｌに印加する一連のインダクタ電流パルスを生成し得るという意味ではＰＦＭはＰＷＭと類似している。しかし、これらのパルスの周波数は固定されておらず、上側レギュレート出力電圧レベル４０Ａと下側レギュレート出力電圧４０Ｂの間でレギュレート出力電圧を維持するために変化する。これら２つのレギュレート電圧の差は、必要とされる精度によって決まるが、典型的にはＶ_ＯＵＴの１％未満である。図３Ａ／図３Ｂ及び図４は、いわゆるヒステリシスＰＦＭの動作を示すタイミング図である。図３Ｂに示すように、制御回路（図示せず）は最大ピークインダクタ電流レベル２６及び最小（ゼロ）インダクタ電流レベル２７に基づいて動作する。ＰＦＭコントローラは、最初、Ｐ型トランジスタ２２をオンにし、トランジスタ２４はこの場合もオフに保たれる。これにより、数字２７で全体的に示すインダクタ電流が電流ゼロから増加し、その傾きは２７Ａにおいてこの場合も約（Ｖ_ＯＵＴ−Ｖ_ＩＮ）／Ｌで固定される。この時点で、レギュレート出力電圧Ｖ_ＯＵＴは、上側閾値レギュレート電圧４０Ａ（図３Ａ）と下側閾値レギュレート電圧４０Ｂの中間、この場合は下側閾値近傍、に位置する。この電流パルスにより、フィルタコンデンサＣ_ｌを含めて様々な要因によるいくらかの遅延の後、出力電圧Ｖ_ＯＵＴが増加し始める。この電圧増加の大きさは負荷電流に関連している。この電圧増加は図３Ａの線３０Ａ及び図４の線３０Ａで表される。この時点で、出力電圧はレギュレート上限４０Ａに達していない。

インダクタ電流は、時間ｄｔ１にわたって、図３Ｂの線２６で示す或る所定の電流上限まで増加する。この電流限界に達した後、トランジスタ２２がオフにされ、続いてトランジスタ２４がオンにされる。図３Ｂに示すように、これにより、インダクタ電流が降下し、その傾きはこの場合も約−Ｖ_ＯＵＴ／Ｌである。その結果、図３Ａに示すように、レギュレート出力電圧３１Ａがやや降下する。この降下の大きさは、やはり負荷電流の大きさによって決まる。ゼロインダクタ電流検出器が、インダクタ電流がｄｔ２の終わりで線２８で示すゼロに達するときトリガし、これにより、トランジスタ２４がオフになり、続いてトランジスタ２２がオンになる。

次いで、図３Ｂの２７Ｃによって示されるように、インダクタ電流は再び増加して最大値２６に達する。図３Ａの例では、この付加的な電流パルスにより、出力電圧が出力電圧Ｖ_ＯＵＴの上側閾値電圧４０Ａまで増加する。図４の例では、この付加的な電流パルスは、出力電圧Ｖ_ＯＵＴを上側閾値４０Ａまで増加させるには不十分であり、そのため、付加的な電圧増加３０Ｃ及び３０Ｄをもたらす付加的な電流パルスが必要とされる。この時点で、インダクタＬによって供給される電流パルスが、Ｖ_ＯＵＴを出力電圧Ｖ_ＯＵＴの上側閾値まで増加させるように働く。図３Ｂに示すように、さらなる電流パルスは印加されない。というのは、そうすると、Ｖ_ＯＵＴが大きくなり過ぎるからである。この時点で、駆動トランジスタ２２及び２４はともにオフに保たれ、そのため、フィルタコンデンサＣ_ｌだけによって負荷電流が提供される。

図３Ａの波形の領域４２で示すように、負荷によってコンデンサＣ_ｌが放電されると、出力電圧Ｖ_ＯＵＴが降下し始める。出力電圧Ｖ_ＯＵＴは最終的に下側閾値電圧４０Ｂまで降下し、この時点で、図３Ｂで示すように付加的な電流パルスが提供され、それによって、Ｖ_ＯＵＴが上側閾値電圧４０Ａまで増加する。低負荷電流での通常のＰＦＭ動作では、インダクタ電流パルスが通常はスキップされることに留意されたい。ＰＦＭ動作においてインダクタ電流パルスが連続して生成されることは、コンバータがこのモードで最大出力電流を提供していることを示す。

低負荷電流では、同じ電流出力についてＰＷＭと比較すると、ＰＦＭは実質的に高い効率を提供し得る。これは、中高負荷電流動作が効率よくなるように最適化されたＰＷＭ動作で特にそうである。例として、ＰＦＭ動作の場合、先に述べたデッドタイム４２の間スイッチング損失が存在しない。さらなる例として、ゼロインダクタ電流検出のために、インダクタ電流が存在しなくてもトランジスタ２２がオンにされ得、それによりターンオン損失がなくなる。さらに、ＰＷＭではｒｍｓリップル電流の大きさが大きく変化し得る。というのは、この電流の大きさがＶ_ＩＮとＶ_ＯＵＴの差に関連しているからであり、ＰＦＭ動作ではｒｍｓインダクタ電流が小さくなり、そのため、交流インダクタ損失が小さくなる。

上記に鑑みて、中高負荷電流ではＰＷＭモードで、低負荷電流ではＰＦＭで動作し得る降圧コンバータが製作されている。これらのコンバータは、負荷電流のレベルに基づくモード間スイッチングのための手段を含む。場合によっては、入力電圧Ｖ_ＩＮがさらに考慮される。というのは、入力電圧が小さくなるとＰＷＭの効率が概して下がるからである。そのため、効率を最大にするために、入力電圧が小さい場合、小さな負荷電流では、通常、ＰＷＭからＰＦＭに切り替えることが望ましい。いくつかのアプリケーションでは、出力電圧Ｖ_ＯＵＴの大きさを考慮に入れるが、低出力電圧動作ではＰＦＭが概して好ましい。

ＰＷＭとＰＦＭの間で切替えるための１つの従来の手法は、Ｐ型スイッチングトランジスタ２２を介して流れるインダクタＬ電流をモニタリングすることに加えて、入力電圧Ｖ_ＩＮの大きさをモニタリングすることである。インダクタ電流により負荷電流の何らかの指標が得られるので、モードスイッチング回路要素は、低負荷電流でＰＦＭ動作に、中高負荷電流でＰＷＭ動作に切り替えるように動作する。典型的には、ＰＦＭ動作での最大動作負荷電流は、図３Ｂの線２６で示す最大インダクタ電流Ｉ_ＰＥＡＫを設定することによって特定される。平均負荷電流は平均インダクタ電流に等しいので、ＰＦＭ動作での最大負荷電流は、電流パルスがスキップされていないと仮定すると、Ｉ_ＰＥＡＫ／２である。ＰＦＭ制御回路により、典型的には３２個である、Ｎ個の連続電流パルスが生成される場合、コンバータはＰＦＭ動作では特定された最大出力電流で動作していると考えられる。そのため、モード制御回路要素がコンバータをＰＷＭに切り替える。同様に、中高電流のＰＷＭモードで負荷電流がＩ_ＰＥＡＫ／２に等しい値未満に降下する場合、モード制御回路要素はＰＦＭに切り替える。そのため、広範囲の負荷電流にわたって高効率が達成される。

上述の手法では、動作モード間で不適切なスイッチングが行われることがあることがわかっている。例として、モード制御回路要素は、低負荷電流状態とみなされる状態を検出し得、ＰＷＭモードからＰＦＭモードに切り替える。一方、ＰＦＭモードでは、この同じ低負荷電流状態とみなされた負荷電流は、再びＰＷＭに直ちに切り替え得るのに十分に電流が大きいことを示すことになる。或る種の動作条件下での動作モード間のこの不適切な移行は明らかに望ましくない。動作モード間のこの不適切な移行をなくすか又は実質的に低減させるようにＰＷＭ動作及びＰＦＭ動作の両方で十分な精度で負荷電流を測定することができるモード制御回路要素が求められている。

降圧スイッチングレギュレータに用いられる従来技術のインダクタ及び関連する駆動トランジスタの概略図である。

パルス幅変調（ＰＷＭ）を用いる従来技術のスイッチングレギュレータのインダクタ電流のタイミング図である。

パルス周波数変調（ＰＦＭ）を用いる従来技術のスイッチングレギュレータの出力電圧のタイミング図である。 パルス周波数変調（ＰＦＭ）を用いる従来技術のスイッチングレギュレータのインダクタ電流のタイミング図である。

ＰＦＭからＰＷＭに切り替える従来技術のスイッチングレギュレータの出力電圧を示すタイミング図である。

ＰＷＭ動作モードにおける従来技術のスイッチングレギュレータのタイミング図であり、従来の平均電流測定の誤差源を示す。 ＰＦＭ動作モードにおける従来技術のスイッチングレギュレータのタイミング図であり、従来の平均電流測定の誤差源を示す。

インダクタ電流感知回路要素を含む当該モード制御回路の一実施形態の概略図である。

図６のモード制御回路要素の動作を示すタイミング図である。

ＰＷＭモードにおけるモード制御回路要素の動作を示すタイミング図である。

ＰＦＭモードにおけるモード制御回路要素の動作を示すタイミング図である。

ＰＷＭモードとＰＦＭモードの間のスイッチングの例示シーケンスを示すフローチャートである。 ＰＷＭモードとＰＦＭモードの間のスイッチングの例示シーケンスを示すフローチャートである。

再度図面を参照すると、図５Ａ及び図５Ｂはさらに、平均負荷電流のみなし測定値に基づく従来技術のモード制御回路要素の動作を示す。先に述べたように、ＰＦＭ動作からＰＷＭ動作に切り替えるための特定負荷電流レベルは、図３Ｂに示すピークインダクタ電流２６の選択によって決まる。しかし、いずれのモードでも、ピーク電流検出器の電流測定値Ｉ_ＰＥＡＫ／２は、実際の平均負荷電流を反映しない。

図５Ａは、ＰＷＭ動作中の例示のインダクタ電流波形４６を示す。電流レベルＩ_ＰＥＡＫは、先に述べたように、ＰＦＭ動作に関連して特定され、モード制御回路要素によって２つの動作モード間スイッチングのために用いられる。理想的には、ＰＦＭモードでの平均インダクタ電流がＩ_ＰＥＡＫ／２まで増加したとき、モードはＰＷＭに変わり、逆に、ＰＷＭにおいて平均インダクタ電流がＩ_ＰＥＡＫ／２まで降下したとき、モードはＰＦＭに変わる。波形４６をみると、実際の平均インダクタ電流がＩ_ＡＶＥ１であり、この値が、リップル電流のピークとピークの中間に位置しており、任意の直流成分を含むことが示されている。

通常のＰＷＭ動作では、Ｉ_ＡＶＥ１はＩ_ＰＥＡＫ／２よりも大きく、ＰＷＭからＰＦＭへのスイッチングは、Ｉ_ＡＶＥ１の値がＩ_ＰＥＡＫ／２まで降下したとき生じる。理想的には、ＰＷＭモードでのＩｍｓ１と称するモードスイッチング点はＩ_ＰＥＡＫ／２に等しい。しかし、モード制御回路要素のピーク電流センサは、インダクタ電流のピーク電流４６Ａを検出し得るに過ぎず、この値は実際の平均電流Ｉ_ＡＶＥ１と実質的に異なる。ピーク検出に頼る場合、２つの主要な誤差源がある。第１に、ピーク検出はピークツウピークリップル電流Ｉ_{ＲＩＰＰＬＥ}を考慮に入れない。第２に、ピーク検出回路は入力オフセット及び有限の応答時間を有する。そのため、入力オフセット電圧の極性が最悪の場合を仮定すると、コンパレータは、電流が例えばピーク４６Ａで表されるピーク電流点を超えた後或る時間経過するまで作動しない可能性がある。この誤差をＩ_{ＯＦＦＳＥＴ１}で表す。これら２つの誤差を考慮に入れると、図５Ａに示す電流波形は、モードスイッチング点Ｉｍｓ１がＩ_ＰＥＡＫ／２ではなく下記であることを示す。
Ｉｍｓ１（ＰＷＭ＝＞ＰＦＭ）＝Ｉ_ＰＥＡＫ／２−Ｉ_{ＯＦＦＳＥＴ１}−Ｉ_{ＲＩＰＰＬＥ}／２ （３）
このように、スイッチング点は理想的な点Ｉ_ＰＥＡＫ／２をかなり下回り、そのため、コンバータは電流レベルが小さすぎてもＰＷＭで動作したままになる。ＰＷＭ回路要素はこのように小さな電流での動作に対して最適化されていないので、効率が悪くなる。

図５Ｂは、ＰＦＭモードで動作しているときの電流波形を示す。実際のインダクタ電流波形４８は、平均電流がＩ_ＡＶＥ２であり、この値が電流ピーク４８Ａと４８Ｂの中間に位置していることを示している。先に述べたように、ＰＦＭモードでは、負荷電流がＰＷＭへの移行点をかなり下回るとき、インダクタ電流パルスが通常はスキップされる。しかし、ゼロインダクタ電流検出回路要素を含むＰＦＭ制御回路要素は、Ｎ型トランジスタ２４を早すぎる時点でオフにし得るか、Ｐ型トランジスタ２２を早すぎる時点でオンにし得る。この場合、ピーク４８Ａなどの負の電流ピークは、実際には電流ゼロに達せず、ゼロを上回ったままである。この誤差をＩ_ＺＣと表す。同様に、ピーク電流検出器は、Ｐ型トランジスタ２２を早すぎる時点でオフにし得るか、Ｎ型トランジスタ２４を早すぎる時点でオンにし得、そのため、ピーク４８Ｂなどのインダクタ電流の正のピークが、特定されたＩ_ＰＥＡＫ値に達しなくなる。この誤差を値Ｉ_{ＯＦＦＳＥＴ２}で表す。ここで示すＩ_ＺＣ及びＩ_{ＯＦＦＳＥＴ２}の極性は、最悪の場合の方向を向いていると仮定している。いずれにしても、これらの誤差は、ＰＦＭモードにおける電流負荷能力を、Ｉ_ＰＥＡＫ／２であるべきＩ_ＡＶＥ２から、よりも小さな値又は大きな値に減少又は増加させるように働く。その結果、ＰＦＭからＰＷＭへの平均電流モードスイッチング点は、理想値Ｉ_ＰＥＡＫ／２よりも小さくなるか、又は大きくなる。代わりに、スイッチング点の値Ｉｓｍｅ２は下記のようになる。
Ｉｓｍ２（ＰＦＭ＝＞ＰＷＭ）＝Ｉ_ＰＥＡＫ／２−Ｉ_{ＯＦＦＳＥＴ２}＋Ｉ_ＺＣ （４）

理想的には、Ｉｓｍ１とＩｓｍ２の間に一定の制御可能な差があり、それによって、ＰＦＭモードとＰＷＭモードの間のスイッチングに何らかのヒステリシスが提供されるべきである。例として、Ｉｓｍ１の値が９０ｍＡであり、Ｉｓｍ２の値が１００ｍＡである場合、コンバータは、９０ｍＡでＰＦＭに切り替え、電流が１００ｍＡに向かってわずかに増加しない限りＰＷＭに戻さない。しかし、数式（３）及び（４）に基づいて、これら２つのスイッチング点の実際の差は下記のようになる。
Ｉｓｍ２−Ｉｓｍ１＝−Ｉ_{ＯＦＦＳＥＴ２}＋Ｉ_{ＯＦＦＳＥＴ１}＋Ｉ_ＺＣ＋Ｉ_{ＲＩＰＰＬＥ}／２ （５）

数式（５）のいずれの成分も明確でなく十分に制御可能ではない。Ｉ_{ＯＦＦＳＥＴ１}はＩ_{ＯＦＦＳＥＴ２}に追従しない。これは、ＰＷＭスイッチング周波数及びデューティサイクルに応じて広く変化し得るＩ_{ＲＩＰＰＬＥ}／２の項で特にそうである。また、Ｉ_ＺＣの変動は大きいことがある。このように、一定且つ十分に制御されるヒステリシス値がなく、そのため、モード間の不適切な循環が生じる可能性が極めて高い。

モードスイッチングの目的で平均インダクタ電流のより信頼できる指標を提供するために、本発明の一態様では、インダクタの充電電流ではなく放電電流をモニタリングする。これは、ハイサイドトランジスタ２２ではなくローサイドトランジスタ２４（図１）を通るインダクタ電流を感知することによって実現される。まず、ＰＷＭモードでの動作を説明する。

図６を参照すると、本発明の一実施形態の簡略化された概略回路図が示されている。この回路の実装に関する多くの細部は、当業者には周知であり、本発明の本実施形態の性質を不明瞭にしないために、不要に詳細には説明しない。図に示すローサイドスイッチングトランジスタ２４は、ノードＳＷ（図１参照）と回路コモン（common）の間に接続される。図６の回路は、ローサイドトランジスタ２４が導通しており、したがってハイサイドトランジスタがオフであるスイッチングサイクルの期間中のみ動作可能であり、そのためハイサイドトランジスタは示されていない。先に述べたように、ハイサイドトランジスタがオフにされると、インダクタＬ電流は、図２に示すように時間Ｔ１でピーク値に達する。ハイサイドトランジスタがオフに切り替えられてからすぐに、ローサイドトランジスタ２４がオンにされる。インダクタＬはこのピーク電流を継続して導通させる傾向があるので、ノードＳＷに接続されるインダクタ端子における電圧は負になり、この負電圧の大きさは、ピークインダクタ電流とＲｄｓｏｎと称するトランジスタ２４のオン抵抗との積に等しい。

トランジスタ２４のＲｄｓｏｎの両端の電圧は、トランジスタ２４が導通している期間中のインダクタＬ電流を示す。ノードＳＷにおける電圧が負であることについては、正の供給電圧だけを用いる回路要素を用いてインダクタ電流が測定されるようにノードＳＷにオフセット電圧を付加する電圧オフセット回路要素が提供される。この回路要素は、トランジスタ２４Ａと、抵抗器５２によってもたらされる固定抵抗Ｒｌｓと、固定電流源Ｉ_ＲＥＦを提供する関連電流源５０とを含む。トランジスタ２４Ａは、ローサイドトランジスタ２４を駆動するのと同じ信号によって駆動され、トランジスタ２４のオン抵抗よりも固定倍率Ｋ＝Ｉ_ＡＶＥ／Ｉ_ＲＥＦだけ大きなオン抵抗を有するＰ型デバイスである。定数Ｋの典型的な値は少なくとも１０００であり、そのためＩ_ＲＥＦはＩ_ＡＶＥよりもかなり小さい。このオン抵抗比をもたらすための１つの手法は、いくつかの互いに関連するＮ型デバイスを同時に作製し、これらのデバイスのいくつかのみを用いてトランジスタ２４Ａを形成し、残りのデバイスのいくつかを並列に接続してトランジスタ２４を形成することである。ここで、並列デバイスの数はＫの値に関連している。固定電流Ｉ_ＲＥＦの値は、コンバータがＰＷＭ動作モードとＰＦＭ動作モードの間の切替えを行う目標電流レベルに基づく特定電流値Ｉ_ＡＶＥによって決まる（後で説明する一定のヒステリシス小電流は無視する）。そのため、ＰＷＭモードにおいてインダクタ電流の測定値がＩ_ＡＶＥ未満に降下すると、モードはＰＦＭモードに切り替わる。逆に、ＰＦＭモードでの電流が所与の期間の間Ｉ_ＡＶＥより大きくなると、モードはＰＷＭに切り替わる。

Ｉ_ＲＥＦの実際の値は、先に述べたようにＩ_ＡＶＥ／Ｋに設定される。ここで、Ｋは、先に述べたローサイドトランジスタ２４のオン抵抗に対するトランジスタ２４Ａのオン抵抗の比である。トランジスタ２４Ａを通るＩ_ＲＥＦ電流が、Ｒｄｓｏｎ×Ｉ_ＡＶＥに等しいオフセット電圧を生成し、この値はＲｄｓｏｎの所与の値に対して不変である。この電圧により、ノードＳＷ上の負電圧がトランジスタ２４Ａのドレイン上の正電圧に変換される。この変換電圧の大きさは、ノードＳＷ上の負電圧を正電圧に変換するのに十分であるが、大きすぎることはない（大きすぎると無駄な電圧余裕になる）。というのは、この変換電圧は、トランジスタ２４のオン抵抗及びトランジスタ２４を通る平均インダクタ電流によって決まるからである。

トランジスタ２４Ａのドレインにおける電圧をさらに変換して付加的な電圧余裕を一定して増加させるために、抵抗器Ｒｌｓがトランジスタ２４Ａに直列に接続されて、変換された一定の電圧がノード５１に提供され、トランジスタ２４Ａのドレイン電圧に付加される。ノード５１における電圧は、ノードＳＷにおける電圧に関連しており、抵抗器５２とトランジスタ２４Ａを介した一定電圧降下だけ異なる。ノード５１における電圧は、Ｖ／Ｒコンバータ５４を用いて電流値Ｉ_{ＳＥＮＳＥ}に変換される。Ｖ／Ｒ５４は、抵抗性負荷を有するユニティゲインアンプを用いて実装される電圧−電流コンバータとし得る。後で説明するように、電流Ｉ_{ＳＥＮＳＥ}は、ローサイドトランジスタ２４が最初にオンにされる時点から始まる時間期間にわたって積分されて平均インダクタ電流値を提供する。この平均インダクタ電流値が、或る回数のスイッチングサイクルよりも多く、特定されたモードスイッチング値Ｉ_ＡＶＥまで降下する場合、コンバータはＰＦＭモードに切り替わる。

図７は、ローサイドトランジスタ２４がｔ＝０秒で最初にオンにされるときのインダクタ電流を表現したタイミング図を示す。実際のインダクタ電流は、点６２Ａにおけるｔ＝０秒でのピーク値で始まり、インダクタが放電するにつれ、波形部６２Ｂで示す時間にわたって線形に降下する。ノード５１（図６）における電圧に基づくインダクタ電流の測定値は、抵抗器５２及びトランジスタ２４Ａによってもたらされるオフセット電圧により、実際の電流からずれて負のインダクタ電流になる。この電流測定値は、図７の波形６４で表され、点６４Ａにおける時間ｔ＝０でのピーク値Ｉ_ＰＥＡＫを含み、波形部６４Ｂで示す時間にわたって線形に降下する。そのため、実際のインダクタ電流を得るには、これら２つの変換電圧降下に関連する電流値を減算することが必要であり、この機能はＶ／Ｒコンバータ５４によって実行される。トランジスタ２４Ａの両端の電圧は特定平均電流Ｉ_ＡＶＥと抵抗Ｒｄｓｏｎの積であるため、この電圧に関連する電流値はＩ_ＡＶＥである。抵抗器５２の両端の一定電圧降下に関連する電流値を本明細書ではＩｌｓと称し、これは電流レベルのずれを表す。

定義により、例えば時間Ｔ１（図２）からＴ２までのインダクタ放電期間中の平均インダクタ電流は、Ｔ１でのピーク値とＴ２での最小値の差を２で割ったものに等しい。この最小値について解くと、図７を参照してこれは下記のように表現され得る。
Ｉ_{ＶＡＬＬＥＹ}（ｔ）＝２Ｉ_ＡＶＥ−Ｉ_ＰＥＡＫ （６）
ここで、Ｉ_{ＶＡＬＬＥＹ}は時間ｔにおける電流値であり、Ｉ_ＡＶＥはモードスイッチングを行うための特定平均電流値であり、Ｉ_ＰＥＡＫはｔ＝０におけるピーク電流値である。

インダクタ電流が、何らかの所定数の連続スイッチングサイクルの各々において、ローサイドトランジスタ２４のオン期間中に、数式（６）による２Ｉ_ＡＶＥ−Ｉ_ＰＥＡＫの値に達し、次いで、２Ｉ_ＡＶＥ−Ｉ_ＰＥＡＫの値未満に降下する場合、この電流は特定値Ｉ_ＡＶＥ未満に降下する。この場合、動作モードはＰＦＭに切り替えられるべきである。インダクタ電流がこの値に達しない場合、コンバータはＰＷＭモードのままとすべきである。

電圧−電流コンバータ（Ｖ／Ｒ）５４は、下記のように、図６のノード５１における電圧Ｖ５１（ｔ）を等価な電流Ｉｓ（ｔ）に変換するように動作する。
Ｉｓ（ｔ）＝Ｖ５１（ｔ）／Ｒ （７）
ここで、Ｒは変換係数である。

図６を見ると、電圧Ｖ５１（ｔ）は下記のようになる。
Ｖ５１（ｔ）＝−Ｖ２４（ｔ）＋Ｖ２４Ａ（ｔ）＋Ｖ５２（ｔ） （８）
ここで、Ｖ２４（ｔ）＝Ｉｉｎｄｕｃｔｏｒ（ｔ）＊Ｒｄｓｏｎ（インダクタ電流Ｉｉｎｄｕｃｔｏｒによって生成されるトランジスタ２４の両端の電圧、電流Ｉ_ＲＥＦによる比較的小さな電圧降下は無視）であり、Ｖ２４Ａ（ｔ）＝（Ｉ_ＡＶＥ／Ｋ）（Ｋ＊Ｒｄｓｏｎ）（トランジスタ２４Ａの電圧降下）であり、Ｖ５２（ｔ）＝（Ｉ_ＡＶＥ／Ｋ）Ｒは抵抗器５２の両端の電圧である。

Ｖ２４（ｔ）、Ｖ２４Ａ（ｔ）、及びＶ５２（ｔ）についての上記値を数式（８）に代入すると、数式（７）のＩｓ（ｔ）の値は下記のようになる。
Ｉｓ（ｔ）＝［Ｉ（０）＋Ｉ（ｔ）］／２ （９）
ここで、Ｉ（０）は図７の点６２Ａで示す放電期間開始時のピークインダクタ電流であり、Ｉ（ｔ）はインダクタが放電するときの時間経過によるインダクタ電流の降下である。

電圧−電流コンバータ５４に関連して用いられるＲの値はＲｄｓｏｎ／ｍに設定される。ここでｍは、Ｒｄｓｏｎ／Ｒ＝ｍとなる定数である。そのため、図７のタイミング図を参照すると、放電期間の開始時における数式（９）のピークインダクタ電流Ｉ（０）は下記のようになる。
Ｉ（０）＝−ｍＩｉｎｄｕｃｔｏｒ（０）＋Ｉｌｓ＋ｍＩ_ＡＶＥ、又は
Ｉ（０）＝−（ｍＩ_ＰＥＡＫ−Ｉｌｓ−ｍＩ_ＡＶＥ） （１０）
ここで、Ｉ_ＰＥＡＫはｔ＝０（図７の点６４Ａ）におけるピークインダクタ電流であり、Ｉ_ＡＶＥはモードスイッチングのための特定平均電流（図７の６４Ａ〜６５）であり、Ｉｌｓは固定オフセット電流（図７の６５〜６２Ａ）である。

数式（９）の電流Ｉ（ｔ）は、図７のタイミング図を再び参照して下記のように表現され得る。
Ｉ（ｔ）＝−（ｍＩｖａｌｌｅｙ（ｔ）−ｍＩ_ＡＶＥ−Ｉｌｓ） （１１）
ここで、Ｉｖａｌｌｅｙ（ｔ）はインダクタ放電電流（図７の６４Ｂ）であり、Ｉ_ＡＶＥ及びＩｌｓは数式（１０）に関連してすでに定義されている。

数式（９）の電流Ｉｓ（ｔ）は、コンデンサＣ_Ａを経時的に充電するために用いられて、積分された感知電圧Ｖ_{ＳＥＮＳＥ}が生成される。電圧Ｖｓｅｎｅは下記のように表現され得る。
Ｖ_{ＳＥＮＳＥ}＝（１／Ｃ_Ａ）（ｔ）［Ｉ（０）＋Ｉ（ｔ）］／２ （１２）

数式（８）及び（９）を数式（１２）に代入すると、下記の結果が得られる。
Ｖ_{ＳＥＮＳＥ}＝（１／Ｃ_Ａ）（ｔ）（−ｍＩ_ＰＥＡＫ＋ｍＩ_ＡＶＥ＋Ｉｌｓ−ｍＩｖａｌｌｅｙ（ｔ）＋ｍＩ_ＡＶＥ＋Ｉｌｓ）／２ （１３）

Ｉｖａｌｌｅｙ（ｔ）を数式（６）による２Ｉ_ＡＶＥ−Ｉ_ＰＥＡＫで置き換えると、数式（１３）のＶｓｅｎｅが下記のように簡単になる。
Ｖ_{ＳＥＮＳＥ}＝（１／Ｃ_Ａ）（ｔ）（Ｉｌｓ） （１４）
そのため、ローサイドトランジスタ２４の導通期間中の任意の時点でＶ_{ＳＥＮＳＥ}が数式（１４）に示す値まで降下する場合、平均インダクタ電流は特定されたＩ_ＡＶＥ値まで降下し、これが多数の連続したスイッチングサイクルで生じる場合はＰＦＭに切り替えることが適切である。

数式（１４）の状態が存在するかどうかを判定するために回路要素が提供される。インダクタ感知回路で用いたものと同じ基準電流値Ｉ_ＲＥＦ５０が基準回路でも用いられ、この電流は電流源５６によって提供される。この電流は、感知回路要素の抵抗器５２と大きさが等しい抵抗５８を通過する。電圧−電流コンバータ６０が、ノード６１における電圧Ｖ６１に関連する電流Ｉｒを生成する。電流ＩｒはＩｌｓに等しく、Ｉｌｓは数式（１４）に関連して説明したような感知回路要素に関連して生成されるものと同じである。電流Ｉｒは下記のように表現され得る。
Ｉｒ＝Ｖ６１／Ｒ
Ｖ６１を（Ｉ_ＡＶＥ／Ｋ）Ｒｌｓで置き換えると、下記のようになる。
Ｉｒ＝（Ｉ_ＡＶＥ／Ｋ）（Ｒｌｓ）／Ｒ （１５）

電流Ｉｒは、コンデンサＣ_Ａに等しい容量を有するコンデンサＣ_Ｂを充電するように接続される。そのため、数式（１５）の電流Ｉｒは時間にわたって積分されて電圧Ｖ_ＲＥＦが下記のように生成される。
Ｖ_ＲＥＦ＝（１／Ｃ_Ｂ）（ｔ）（Ｉｌｓ） （１６）

コンパレータ６３が、数式（１６）の電圧Ｖ_ＲＥＦと数式（１４）の電圧Ｖ_{ＳＥＮＳＥ}を比較し、この比較に基づいて、潜在的なモード変化を示す信号Ｖｄｅｔを生成し得る。コンパレータ６３は、差動増幅器として実装され得、それに続いて高利得増幅段が設けられる。コンパレータ６３の出力はスイッチモード回路６６に接続される。スイッチモード回路６６は、Ｖｄｅｔを含む様々な因子に応じて、ＰＷＭからＰＦＭへのスイッチングが適切であるか、又はＰＦＭからＰＷＭへのスイッチングが適切であることを通知する。ｔ＝０秒におけるローサイドトランジスタ２４（図６参照）のオン期間の開始時の間、電圧Ｖ_ＲＥＦはＶ_{ＳＥＮＳＥ}よりも大きく、これは平均インダクタ電流が、特定されたスイッチング点Ｉ_ＡＶＥより大きいことを示している。時間が経過して時間ｔ＝ｔ１になると、Ｖ_{ＳＥＮＳＥ}はその大きさがＶ_ＲＥＦまで降下し、そのため、コンパレータ出力Ｖｄｅｔは、平均インダクタ電流がＩ_ＡＶＥ以下であり、そのためモード変化が適切であり得ることを示すハイステートに変化する。トランジスタ２４のオン期間中に電圧Ｖ_{ＳＥＮＳＥ}がＶ_ＲＥＦに到達しない場合、出力Ｖｄｅｔは生成されず、これは、インダクタ電流が十分に高く、そのためモード変化しないことが適切であることを示している。

ＰＷＭモードでの動作が図５Ａ及び図８のタイミング図によってさらに示されている。Ｉｖａｌｌｅｙが上記数式（６）による（２Ｉ_ＡＶＥ−Ｉ_ＰＥＡＫ）に等しくなるたびに、信号Ｖｄｅｔが生成される。

コンバータがＰＦＭモードで動作していると仮定すると、図６の回路の動作は実質的に同じである。電流パルスがスキップされない場合、コンバータは最大出力電流を提供しており、この状態は、ＰＷＭ動作に切り替えることが適切であることを示している。コンバータは、ＰＦＭモードでは、図３Ｂに示すように、電流パルスが生成されるとき特定平均電流Ｉ_ＡＶＥに等しい平均インダクタ電流を提供するように実装される。そのため、各電流パルスの終わりで、感知電圧Ｖ_{ＳＥＮＳＥ}の値はＶ_ＲＥＦをわずかに超え、それによって出力Ｖｄｅｔが生成される。そのため、図６の電流感知回路が多数の連続したＶｄｅｔパルスを生成する場合には、ＰＷＭモードに切り替えることが適切である。

先に述べたように、ＰＷＭからＰＦＭに切り替えるための平均感知電流レベルは、ＰＦＭからＰＷＭに再び切り替えるための電流レベルよりもわずかに低くなるべきである。当該インダクタ感知回路要素が平均インダクタ電流の比較的正確な測定を提供することにおいて、このヒステリシス電流も動作モード間の不適切なスイッチングが避けられるように良好に制御され得る。このヒステリシスをもたらす好ましい手法は、ＰＷＭではＰＦＭの場合よりもわずかに小さなＫの値を利用することである。これは、トランジスタ２４Ａのオン抵抗（Ｋ＊Ｒｄｓｏｎ）が減少するようにトランジスタ２４Ａの構造をＰＷＭ動作用に改変することを必要とする。トランジスタ２４Ａは、１つ又は複数の小さな並列トランジスタ構造を主要な構造に電気的に切り替えることによってＰＷＭ動作用に改変され得、ＰＦＭ動作では、これらの構造を切り替えて元に戻す。

ＰＦＭモードでの動作がさらに図９のタイミング図に示されている。インダクタ放電期間の開始時からインダクタ電流が平均（積分）され、この平均値がＩ_ＡＶＥと一致するまで続く。この時点で、Ｖｄｅｔ出力が生成される。この平均測定値は、コンパレータが誘起するオフセットにより変動し得るＩ_ＰＥＡＫの絶対値に比較的無関係である。この場合も、スイッチモード回路要素６６によって決まる所定数のＶｄｅｔ出力の後、コンバータはＰＷＭ動作に移行する。

図１０Ａ及び図１０Ｂは、ＰＷＭ動作モードとＰＦＭ動作モードの間のモード移行に関するさらなる詳細を示すフローチャートである。起動時にはコンバータはＰＷＭモードである（ブロック７０）。コンバータがおそらくはＰＦＭモードに切り替わるべきであることの１つの指標は、実際の出力電圧Ｖ_ＯＵＴが出力電圧目標値Ｖｔよりいくらか小さいことである。出力電圧目標値は下記のようになる。
Ｖｔ＝Ｖｃｏｎ（Ｇ） （１７）
ここで、Ｖｃｏｎはコンバータ内部の電圧基準の値であり、Ｇは抵抗性分圧器によって通常は設定されるコンバータの利得である。

出力電圧Ｖ_ＯＵＴが目標出力電圧Ｖｔ未満であると、これはこの場合は負荷電流が小さすぎることの指標である。フローチャートの要素７２で示すように、この低電圧状態が存在する場合、ＰＷＭよりもＰＦＭが好ましい。電圧が低いと仮定して、インダクタ電流感知回路要素がオンにされる。平均電流が小さすぎると、Ｖｄｅｔパルスが生成される。所定数の連続パルスが生成される場合、コンバータは、ハイサイドＰ型トランジスタ２２の立ち上がりでＰＦＭへのスイッチングを開始すべきである（要素７４）。スイッチモード回路要素６６（図６）は、必要数のＶｄｅｔパルスを受け取ると、スイッチングモード信号ＰＷＭ／ＰＦＭを提供するように動作する。

ブロック７８で示すように、図１０Ｂの図にＰＦＭモードに入ることが示されている。ＰＦＭに入ると、最初に少なくとも１つの電流パルスが生成されてＰＦＭ動作を促す。ブロック８０で示すように、ローサイドＮ型トランジスタ２４の立ち上がりで、ピーク電流限界をＩ_ＰＥＡＫに設定することによって電流センサがＰＦＭに対して初期化される。ハイサイドＰ型トランジスタ２２の立ち上がりがオンにされた後、インダクタ電流はＩ_ＰＥＡＫに達するまで増加する（要素８２）。ここで、コンパレータのオフセット及び有限応答時間は無視している。ＰＦＭモードでの平均電流が測定され、測定値がＩ_ＡＶＥとヒステリシス電流（使用するＫが大きな値のため）を加算したものよりも大きい場合、出力電圧Ｖ_ＯＵＴがＶｍａｘ（図４の上限４０Ａ参照）を超えるか否かの判断がなされる（要素８８）。

Ｖｍａｘに達していない場合、ブロック９２で示すように、ハイサイドスイッチ２２をオンに切り替え、ローサイドスイッチ２４をオフに切り替えることによって付加的な電流パルスがインダクタに印加される。このスイッチングは、出力電圧Ｖ_ＯＵＴがＶｍａｘに達したと判定される（要素８８）まで継続する。ブロック９０で示す時点で、ハイサイドＰ型トランジスタ２２及びローサイドトランジスタ２４はともにオフにされて、フィルタコンデンサＣｌによって負荷電流が一時的に提供される。この期間を図３Ａ及び図４では数字４２で示す。最終的に、Ｖ_ＯＵＴは下側閾値電圧４０Ｂ（図３Ａ）まで降下する。この時点で、Ｖ_ＯＵＴは、ブロック９２で示す付加的な電流パルスの印加によってＶｍａｘまで戻される（要素８８）。

図１０Ａに戻り、ＰＦＭモードの間、ＰＦＭモードが依然として適切であるかを判定するために或る種の状態がモニタリングされる。要素７６で示すように、３つの状態がモニタリングされ、いずれか１つでも満足されない場合、ＰＷＭへのスイッチングが実行されるべきである。第１に、出力電圧が大きすぎる場合、ＰＷＭへのスイッチングが適切である。第２に、いくつかの連続したＶｄｅｔパルスが生成される場合、負荷電流が大きすぎ、そのため、コンバータはＰＷＭに切り替わる必要がある。最後に、出力電圧Ｖ_ＯＵＴが目標電圧Ｖｔ（上述の数式（１４）参照）と±２５ｍＶ（又は、何らかの他の比較的小さな値）異なる場合、ＰＦＭモードにおける電流駆動能力は、ＰＷＭと比較して、出力電圧を範囲内に戻すために概して適していない。ＰＦＭモードにおいてこれらの状態の１つ又は複数が存在する場合、コンバータは、ブロック７７で示すように、適切な時点でＰＷＭに切り替わる。

本発明の特許請求の範囲内で、説明した例示実施形態に改変をなし得ること、及び多くの他の実施形態が可能であることが当業者には理解されよう。

Claims (21)

1. 入力電源からの入力電圧Ｖ _ＩＮ をレギュレート出力電圧Ｖ _ＯＵＴ に変換するように動作可能であり、パルス幅変調（ＰＷＭ）モードとパルス周波数変調（ＰＦＭ）モードとで動作可能であり、スイッチノード端と出力ノード端とを有するインダクタと共に動作可能である、降圧スイッチング電圧コンバータであって、
   前記インダクタの前記スイッチノード端に結合されるように構成されるスイッチノードＳＷに結合されるハイサイド及びローサイドスイッチングトランジスタであって、前記ハイサイドスイッチングトランジスタが、前記入力電源に結合され、そして前記ＳＷに結合されるように構成され、前記ローサイドスイッチングトランジスタが前記ＳＷと回路コモン（ｃｏｍｍｏｎ）との間に結合され、前記ハイサイド及びローサイドスイッチングトランジスタがＰＷＭ及びＰＦＭモードの間に、前記インダクタがピーク電流まで増加するインダクタ充電電流を受け取るように構成する、前記ハイサイドスイッチングトランジスタがオンで前記ローサイドスイッチングトランジスタがオフの間のオン時間と、前記インダクタがオフ時間の終わりまで減少するインダクタ放電電流を供するように構成する、前記ハイサイドスイッチングトランジスタがオフで前記ローサイドスイッチングトランジスタがオンの間の前記オフ時間とを備えるスイッチングサイクルに基づいてスイッチングコントローラにより切り替え可能な、前記ハイサイド及びローサイドスイッチングトンラジスタと、
   ＰＷＭ及びＰＦＭモードの間の遷移を制御するモード制御回路要素と、
   を含み、
   前記モード制御回路要素が、
   連続するスイッチングサイクルの前記オフ時間の間に前記ローサイドスイッチングトランジスタを通るインダクタ電流を感知し、電流感知信号を生成するように構成される電流感知回路要素と、
   各オフ時間の間に前記電流感知信号を積分し、インダクタ電流に対応する積分された感知信号を生成するように構成される感知積分器と、
   各オフ時間の間に基準電流を積分し、積分された基準電流を生成するように構成される基準電流積分器であって、前記基準電流が予め定義された平均インダクタ電流Ｉ _ＡＶＥ に対応する、前記基準電流積分器と、
   Ｉ _{ＶＡＬＬＥＹ} ＝２Ｉ _ＡＶＥ −Ｉ _ＰＥＡＫ に対応する予め定められたモードスイッチング状態に従って、前記積分された感知信号と前記積分された基準信号とに応答して前記ＰＷＭモードとＰＦＭモードとの間で切り替えるように構成されるモードスイッチング回路要素であって、Ｉ _ＰＥＡＫ が前記オフ時間の開始時に検出されたピークインダクタ電流であり、Ｉ _{ＶＡＬＬＥＹ} がＩ _ＡＶＥ とＩ _ＰＥＡＫ とにより決定されるインダクタ電流値である、前記モードスイッチング回路要素と、
   を含む、コンバータ。
2. 請求項１に記載のコンバータであって、
   前記モードスイッチング状態が、
   前記ＰＷＭモードの間に、前記インダクタ電流がＩ _{ＶＡＬＬＥＹ} より低く減少するときにＰＷＭ検出をシグナリングし、ＰＷＭモードからＰＦＭモードへの切り替えが、連続するＰＷＭスイッチングサイクルの対応する数からの連続するＰＷＭ検知信号の所定の数に少なくとも部分的に基づき、
   前記ＰＦＭモードの間に、前記インダクタ電流がＩ _{ＶＡＬＬＥＹ} まで減少することに応答して前記オフ時間が終了され、ＰＦＭモードからＰＷＭモードへの切り替えが、如何なるＰＦＭスイッチングサイクルをスキップすることなしにオフ時間の後に直ちにオン時間が開始される連続するＰＦＭスイッチングサイクルの所定の数を検出することに少なくとも部分的に基づく、コンバータ。
3. 請求項１に記載のコンバータであって、
   前記モードスイッチング状態が、
   所定の最大出力電圧よりも大きいＶ _ＯＵＴ を検出することと、
   その出力電圧が所定の電圧差よりも大きいレギュレート出力電圧Ｖ _ＯＵＴ と異なることを検出することと、
   の少なくとも１つに少なくとも部分的に基づいてＰＦＭからＰＦＭに切り換えることを含む、コンバータ。
4. 請求項１に記載のコンバータであって、
   前記トランジスタがオンに切り替えられるときに前記第２のスイッチングトランジスタの両端に感知電圧が形成され、
   前記電流感知回路要素が、オフセット感知電圧を生成するために前記感知電圧に付加されるオフセット電圧を提供するオフセット回路要素を含み、前記オフセット感知電圧が前記電流感知信号を生成するために用いられる、コンバータ。
5. 請求項４に記載のコンバータであって、
   前記オフセット回路要素が、前記ローサイドスイッチングトランジスタに直列に接続されるオフセットトランジスタを含み、前記ローサイドスイッチングトランジスタがオンに切り替えられるときに前記オフセットトランジスタがオンに切り替えられる、コンバータ。
6. 請求項５に記載のコンバータであって、
   前記ローサイドスイッチングトランジスタがＲ_ｄｓｏｎのオン抵抗を有し、前記オフセットトランジスタがＫ＊Ｒ_ｄｓｏｎのオン抵抗を有し、Ｋが少なくとも５の値を有する定数である、コンバータ。
7. 請求項６に記載のコンバータであって、
   前記オフセット回路要素が、前記オフセットトランジスタに直列に接続されるオフセット抵抗器を含み、前記オフセット感知電圧が前記オフセット抵抗器の端子で生成される、コンバータ。
8. 請求項７に記載のコンバータであって、
   前記オフセット回路要素が、前記オフセット抵抗器と前記オフセットトランジスタとを介して電流を導通させるように接続される第１の電流源を含み、前記オフセット抵抗器を介する前記電流が抵抗器オフセット電圧を生成する、コンバータ。
9. 請求項８に記載のコンバータであって、
   前記基準積分器が、前記抵抗器オフセット電圧に関連する基準電圧を生成し、前記基準電圧が前記基準信号に対応する基準電流を生成するために用いられる、コンバータ。
10. 請求項９に記載のコンバータであって、
    前記電流感知信号が電流であり、
    前記電流感知回路要素が、前記オフセット感知電圧を前記電流感知信号に変換する第１の電圧−電流コンバータを含み、
    前記基準回路要素が、前記基準電圧を前記基準電流に変換する第２の電圧−電流コンバータを含む、コンバータ。
11. 請求項１０に記載のコンバータであって、
    前記基準電流積分器が、前記オフセット抵抗器の抵抗と一致する抵抗を有する基準抵抗器と、前記第１の電流源と一致する第２の電流源とを含む、コンバータ。
12. 請求項１１に記載のコンバータであって、
    前記第１及び第２の電流源がそれぞれ、前記ＰＷＭモードとＰＦＭモードの間で切替えるための目標インダクタ電流レベルに関連する電流出力を有する、コンバータ。
13. 入力電源からの入力電圧Ｖ _ＩＮ をレギュレート出力電圧Ｖ _ＯＵＴ に変換するためにパルス幅変調（ＰＷＭ）モードとパルス周波数変調（ＰＦＭ）モードとで動作可能な降圧スイッチング電圧レギュレータのＰＷＭ及びＰＦＭスイッチングを制御する方法であって、前記レギュレータが、スイッチノード端と出力ノード端とを有するインダクタと、スイッチノードＳＷで前記インダクタの前記スイッチノード端に結合されるハイサイド及びローサイドトランジスタスイッチとを含み、前記ハイサイドトランジスタスイッチが前記入力電源と前記ＳＷとの間に結合され、前記ローサイドトランジスタスイッチが前記ＳＷと回路コモンとの間に結合され、
    前記方法が、
    前記ＰＷＭ及びＰＦＭモードの間に、前記インダクタがピーク電流まで増加するインダクタ充電電流を受け取るように構成する、前記ハイサイドトランジスタスイッチがオンで前記ローサイドトランジスタスイッチがオフである間のオン時間と、前記インダクタがオフ時間の終わりまで減少するインダクタ放電電流を供給するように構成する、前記ハイサイドトランジスタスイッチがオフで前記ローサイドトランジスタスイッチがオフである間の前記オフ時間とを備えるスイッチングサイクルに基づいて、前記ハイサイド及びローサイドトランジスタスイッチを切り替えるように制御することと、
    電流感知電圧を生成するために、連続するスイッチングサイクルのオフ時間の間に前記ローサイドトランジスタスイッチを介するインダクタ電流を感知することと、
    前記インダクタ電流に対応する積分された感知信号を生成するために、前記各オフ時間の間に前記電流感知信号を積分することと、
    積分された基準信号を生成するために、各オフ時間の間に基準電流を積分することであって、前記基準電流が予め定義された平均インダクタ電流Ｉ _ＡＶＥ に対応する、前記基準電流を積分することと、
    Ｉ _{ＶＡＬＬＥＹ} ＝２Ｉ _ＡＶＥ −Ｉ _ＰＥＡＫ に対応する予め定められたモードスイッチング状態に従って、前記積分された感知信号と前記積分された基準信号とに応答して前記ＰＷＭ動作モードとＰＦＭ動作モードとの間で切り替えることであって、Ｉ _ＰＥＡＫ が前記オフ時間の開始時に検出されたピークインダクタ電流であり、Ｉ _{ＶＡＬＬＥＹ} がＩ _ＡＶＥ とＩ _ＰＥＡＫ とにより決定されるインダクタ電流値である、前記切り替えることと、
    を含む、方法。
14. 請求項１３に記載の方法であって、
    前記電流感知信号が感知電圧であり、
    前記方法が、オフセット感知電圧を生成するために前記感知電圧をオフセット電圧と混合するステップを更に含み、
    前記感知電圧が前記オフセット感知電圧に関連する、方法。
15. 請求項１４に記載の方法であって、
    前記オフセット電圧が、前記ローサイドスイッチングトランジスタのオン抵抗に関連するオン抵抗を有するレベルシフトトランジスタスイッチに第１の電流を通すことによって生成される第１の電圧成分を含む、方法。
16. 請求項１５に記載の方法であって、
    前記オフセット電圧が、第１の抵抗に前記第１の電流を通すことによって生成される第２の電圧成分を含む、方法。
17. 請求項１６に記載の方法であって、
    前記モードスイッチング状態が、
    前記ＰＷＭモードの間に、前記インダクタ電流がＩ _{ＶＡＬＬＥＹ} より低く減少するときにＰＷＭ検出をシグナリングすることであって、前記ＰＷＭモードから前記ＰＦＭモードへの切り替えが、連続するＰＷＭスイッチングサイクルの対応する数からの連続するＰＷＭ検出信号の所定の数に少なくとも部分的に基づく、前記シグナリングすることと、
    前記ＰＦＭモードの間に、前記インダクタ電流がＩ _{ＶＡＬＬＥＹ} まで減少することに応答して前記オフ時間を終了されることであって、前記ＰＦＭモードから前記ＰＷＭモードへの切り替えが、如何なるＰＦＭスイッチングサイクルのスキップなしのオフ時間の後に直ちにオン時間が開始される連続するＰＦＭスイッチングサイクルの所定の数を検出することに少なくとも部分的に基づく、前記終了されることと、
    含む、方法。
18. 入力電源からの入力電圧Ｖ _ＩＮ をレギュレート出力電圧Ｖ _ＯＵＴ に変換するように動作可能であり、パルス幅変調（ＰＷＭ）モードとパルス周波数変調（ＰＦＭ）モードにおいて動作することが可能な降圧スイッチング電圧レギュレータであって、
    前記レギュレータが、
    スイッチノード端と出力ノード端とを有するインダクタと、
    前記インダクタの前記スイッチノード端に結合されるように構成されるスイッチノードＳＷに結合されるハイサイド及びローサイドスイッチングトランジスタであって、前記ハイサイドスイッチングトランジスタが前記入力電源と前記ＳＷとの間に結合され、前記ローサイドスイッチングトランジスタが前記ＳＷと回路コモン（ｃｏｍｍｏｎ）との間に結合され、前記ハイサイド及びローサイドスイッチングトランジスタがＰＷＭ及びＰＦＭモードの間に、前記インダクタがピーク電流まで増加するインダクタ充電電流を受け取るように構成する、前記ハイサイドスイッチングトランジスタがオンで前記ローサイドスイッチングトランジスタがオフの間のオン時間と、前記インダクタが前記オフ時間の終わりまで減少するインダクタ放電電流を提供するように構成する、前記ハイサイドスイッチングトランジスタがオフで前記ローサイドスイッチングトランジスタがオンの間のオフ時間とを備えるスイッチングサイクルに基づいてスイッチングコントローラにより切り替え可能な、前記ハイサイド及びローサイドスイッチングトンラジスタと、
    前記ＰＷＭとＰＦＭスイッチングモードとの間の遷移を制御するためのモード制御回路要素と、
    を含み、
    前記モード制御回路要素が、
    電流感知信号を生成するために、連続するスイッチングサイクルの前記オフ時間の間に前記ローサイドスイッチングトランジスタを介するインダクタ電流を感知するように構成される電流感知回路要素と、
    前記ローサイドスイッチングトランジスタがオンに切り替えられるときに始まる時間にわたり前記電流感知信号を積分し、積分された感知信号を生成するように構成される第１の感知積分器と、
    各オフ時間の間に前記電流感知信号を積分し、前記インダクタ電流に対応する積分された感知信号を生成するように構成される第２の感知積分器と、
    各オフ時間の間に基準電流を積分し、積分された基準信号を生成するように構成される基準電流積分器であって、前記基準電流が予め定義された平均インダクタ電流Ｉ _ＡＶＥ に対応する、前記基準電流積分器と、
    Ｉ _{ＶＡＬＬＥＹ} ＝２Ｉ _ＡＶＥ −Ｉ _ＰＥＡＫ に対応する予め定められたモードスイッチング状態に従って、前記積分された感知信号と前記積分された基準信号とに応答して前記ＰＷＭとＰＦＭモードとの間で切り換えるように構成されるモードスイッチング回路要素であって、Ｉ _ＰＥＡＫ が前記オフ時間の開始時に検出されたピークインダクタ電流であり、Ｉ _{ＶＡＬＬＥＹ} がＩ _ＡＶＥ とＩ _ＰＥＡＫ とにより決定されるインダクタ電流値である、前記モードスイッチング回路要素と、
    を含み、
    前記モードスイッチング状態が、
    前記ＰＷＭモードの間に、前記インダクタ電流がＩ _{ＶＡＬＬＥＹ} より低く減少するときにＰＷＭ検出をシグナリングすることであって、前記ＰＷＭモードからＰＦＭモードへの切り替えが、連続するＰＷＭスイッチングサイクルの対応する数からの連続するＰＷＭ検出信号の所定の数に少なくとも部分的に基づく、前記シグナリングすることと、
    前記ＰＦＭモードの間に、前記インダクタ電流がＩ _{ＶＡＬＬＥＹ} まで減少することに応答して前記オフ時間が終了させることであって、前記ＰＦＭモードからＰＷＭモードへの切り替えが、如何なるＰＦＭスイッチングサイクルのスキップなしのオフ時間の後の直後に開始されるオン時間における連続するＰＦＭスイッチングサイクルの所定の数の前記検出に少なくとも部分的に基づく、前記終了させることと、
    を含む、レギュレータ。
19. 請求項１８に記載のレギュレータであって、
    前記電流感知回路要素が、前記電流感知信号を生成するために他の電圧と組み合わされる第１のオフセット電圧を提供するためのオフセット電圧回路要素を含み、固定された基準信号が前記第１のオフセット電圧に関連する基準電圧を用いて生成される、レギュレータ。
20. 請求項１９に記載のレギュレータであって、
    前記第１のオフセット電圧と前記基準電圧とが特定のインダクタ電流に関連する電流を用いて生成され、前記特定のインダクタ電流が前記動作モードの間を切り替えるための前記インダクタ電流のレベルを示す、レギュレータ。
21. 請求項２０に記載のレギュレータであって、
    前記オフセット電圧回路要素が、前記電流感知信号を生成するために、前記第１のオフセット電圧と組み合わされる第２のオフセット電圧を更に提供し、前記第２のオフセット電圧が前記ローサイドスイッチングトランジスタのオン抵抗に関連するオン抵抗を有するオフセットスイッチングトランジスタの両端に生成される、レギュレータ。

Images