JP6139130B2 - 電磁誘導負荷の制御装置 - Google Patents

Description

本発明は、リレーコイルや電磁クラッチ等の電磁誘導負荷を制御する装置に関する。

リレーコイルや電磁クラッチ等の電磁誘導負荷に対する電源からの電力供給においては、消費電力や発熱を低減する目的でＰＷＭ制御が用いられる。そして、電源から電磁誘導負荷への電力供給がオフされるＰＷＭ制御の通電オフ期間には、回生電流が電磁誘導負荷を流れる。この回生電流が、電磁誘導負荷の駆動に必要な電流の最低値を割り込む前に、ＰＷＭ制御の通電オフを通電オンに切り替えて電源から電磁誘導負荷に対する電力供給を再開することで、電磁誘導負荷の駆動を維持しつつ消費電力や発熱の低減を図ることができる。

上述のようなＰＷＭ制御を行う際には、電源から電磁誘導負荷に対する電力供給をオフからオンに切り替える適切なタイミングを決定するために、電磁誘導負荷を流れる回生電流値の検出が欠かせない。そして、本発明者らは、ダイオードを介してシャント抵抗に回生電流を流れさせてシャント抵抗の両端の電位差から回生電流値を検出し、これに基づいてＰＷＭ制御の通電オンを制御するようにした電磁誘導負荷の制御装置を、過去に提案している。

この提案に係る制御装置では、ダイオードのアノード側の電位が電源の電位よりも高くなるので、シャント抵抗の両端に電圧降下用のドロップ回路をそれぞれ設けて、シャント抵抗の両端電位差の検出部分を高電位から保護するようにしている（例えば、特許文献１）。

特開２０１１−１８８２２６号公報

上述した提案の制御装置では、ＰＷＭ制御による電源から電磁誘導負荷に対する電力供給のオンオフに遅れなく追従して、シャント抵抗を流れる電流の経路が切り替わるように、ダイオードとして逆回復時間（リカバリー時間）の短い高速ダイオードを用いる必要がある。また、電流検出回路には電源電圧以上の電圧が入力されるため、高電圧からの保護を目的として入力電圧を電源電圧以下にするドロップ回路を設ける必要もある。これらの要素は装置のコストを高騰させる原因となる。

また、上述した提案の制御装置において、電源からの電力供給のオフに伴い電磁誘導負荷の駆動を高速でオフさせる必要がある場合は、電源からの電力供給のオフと同時に、高速ダイオードと直列に接続したスイッチング素子をオフさせて、電磁誘導負荷から高速ダイオード及びシャント抵抗を経由して電磁誘導負荷に戻る回生電流の経路を開放することが望ましい。

上述した提案の制御装置において、ＰＷＭ制御のオフ期間中のコイル電流は、ＰＷＭ制御のオン期間にリレーコイルに蓄えられたエネルギーによる回生電流であり、高速ダイオードとスイッチング素子を経てリレーコイルに供給される。したがって、ＰＷＭ制御のオフ期間には電源からの電流がリレーコイルに供給されず、電源からリレーコイルに供給される電流はパルス状となる。このようなパルス状の電流には高周波成分が含まれ、ノイズの発生要因となる。そのため、電源周りのＥＭＩ（電磁気妨害）について対策を講じる必要性が新たに生じる。

本発明は前記事情に鑑みなされたもので、本発明の目的は、電磁誘導負荷を流れる回生電流の検出を簡易な構成で可能とし、電磁誘導負荷のＰＷＭ制御による駆動中のノイズ発生を抑制することができる電磁誘導負荷の制御装置を提供することにある。

前記目的を達成するために、請求項１に記載した本発明の電磁誘導負荷の制御装置は、
電源からの電力が供給される電磁誘導負荷とアース間に接続されたＰＷＭ制御用スイッチング素子をオンオフ制御することで、前記電磁誘導負荷に対する電力供給をＰＷＭ制御する装置において、
前記ＰＷＭ制御用スイッチング素子と並列に前記電磁誘導負荷とアース間に接続され、前記ＰＷＭ制御用スイッチング素子のオフ期間に前記電磁誘導負荷からアースに放電される回生電流が順次流れる、該回生電流の流れる方向における上流側の高インピーダンスのサージ電圧吸収用抵抗及び下流側の低インピーダンスの回生電流検出用抵抗の直列回路と、
前記ＰＷＭ制御用スイッチング素子と並列に前記電磁誘導負荷とアース間に接続され、前記直列回路の少なくとも前記サージ電圧吸収用抵抗を通過した前記回生電流がアースに向けて流れる箇所に直列に接続される回生電流制御用スイッチング素子と、
前記電磁誘導負荷に対する電力供給中に前記回生電流制御用スイッチング素子をオンさせ、前記電磁誘導負荷に対する電力供給の終了に伴い前記回生電流制御用スイッチング素子をオフさせるドライブ手段と、
を備えることを特徴とする。

請求項１に記載した本発明の電磁誘導負荷の制御装置によれば、電磁誘導負荷のＰＷＭ制御中には、ＰＷＭ制御用スイッチング素子のオフと回生電流制御用スイッチング素子のオンに伴い、電磁誘導負荷から出力される回生電流が、サージ電圧吸収用抵抗と回生電流検出用抵抗の直列回路を経てアースに流れる。

そして、サージ電圧吸収用抵抗における電圧降下により、回生電流検出用抵抗側に印加される電圧がサージ電圧よりも大幅に下げられる。したがって、回生電流検出用抵抗の両端電位差に基づいて回生電流値を検出する回路素子が高電圧で損傷することが防止される。

また、ＰＷＭ制御中の、回生電流が発生しないＰＷＭ制御用スイッチング素子のオン期間中には、回生電流が流れる直列回路に、電磁誘導負荷に対する電力供給に伴う電流が流入しない。また、回生電流が流れる直列回路は、電磁誘導負荷のローサイドに接続されているので、回生電流制御用スイッチング素子がオンされると接地電位となる。したがって、回生電流制御用スイッチング素子がオンされてもこれに短絡電流が流れることはない。このため、逆回復時間の短い高速ダイオードを直列回路に設ける必要がない。

このため、電磁誘導負荷を流れる回生電流を、アースに接続されるサージ電圧吸収用抵抗と回生電流検出用抵抗の直列回路という簡易な構成でアースに流すことができる。これにより、電流検出回路に入力される電圧は電源電圧以下となり入力電圧を電源電圧以下にするドロップ回路も必要なくなるため、誘導負荷の回路を安価に構成できる。

また、請求項２に記載した本発明の電磁誘導負荷の制御装置は、請求項１に記載した本発明の電磁誘導負荷の制御装置において、前記電磁誘導負荷はリレーコイルであり、前記ドライブ手段は、前記電磁誘導負荷に対する電力供給の開始によりリレーがオンされる際の前記ＰＷＭ制御用スイッチング素子のＤＣ駆動によるオン期間に同期して、前記回生電流制御用スイッチング素子をオンさせると共に、前記電磁誘導負荷に対する電力供給の終了により前記リレーがオフされる際の前記ＰＷＭ制御用スイッチング素子のオフに同期して、前記回生電流制御用スイッチング素子をオフさせることを特徴とする。

請求項２に記載した本発明の電磁誘導負荷の制御装置によれば、請求項１に記載した本発明の電磁誘導負荷の制御装置において、電源からリレーコイルに対する電力供給をオフするのと同時に回生電流制御用スイッチング素子をオフさせると、リレーコイルからサージ電圧吸収用抵抗及び回生電流検出用抵抗を経る回生電流の経路が開放されて、リレーが高速でオフされる。

ここで、ＰＷＭ制御中のリレーコイルからの回生電流は、サージ電圧吸収用抵抗及び回生電流検出用抵抗の直列回路を経てアースに流れ、充電電流となって電源に流れ込むことはない。そのため、ＰＷＭ制御のオフ期間中でも、電源の放電はリレーコイルからの回生電流によって妨げられず、放電電流がほぼ一定に保たれる。したがって、電源の放電電流がノイズの発生要因となる高周波成分を含むように変動することが防止される。

よって、電源の放電電流がパルス状になり高周波成分を含むようになって、電源周りのＥＭＩ（電磁気妨害）について対策を講じる必要性が生じるのを、防ぐことができる。

本発明によれば、電磁誘導負荷を流れる回生電流の検出を簡易な構成で可能とし、電磁誘導負荷のＰＷＭ制御による駆動中のノイズ発生を抑制することができる。

本発明の一実施形態に係るスイッチング装置の原理的な構成を示す回路図である。 本発明の一実施形態の変形例に係るスイッチング装置の原理的な構成を示す回路図である。 （ａ）〜（ｇ）は図１のスイッチング装置の各所における電位や電流、信号の状態を示すタイミングチャートである。 図１のスイッチング装置の各所における消費電力に関する説明図である。 ＰＷＭ制御のオンデューティ期間における図１のリレー駆動回路の消費電力を計算する区間を示す説明図である。

以下、本発明の実施形態について図面を参照して説明する。図１は本発明の一実施形態に係るリレー制御装置の原理的な構成を示す回路図である。

本実施形態のリレー制御装置１（請求項中の電磁誘導負荷の制御装置に相当）は、例えば、車両のバッテリ等の電源Ｂから走行系や灯火系等の負荷（図示せず）に対する電力の供給をオンオフするリレー５のリレー接点５ａを開閉させるリレーコイル５ｂ（請求項中の電磁誘導負荷に相当）の通電制御に使用される。

そして、本実施形態のリレー制御装置１は、リレーコイル５ｂの通電をオンオフさせるＮチャネル型の第１ＭＯＳＦＥＴ（電界効果トランジスタ）ＦＥＴ１（請求項中のＰＷＭ制御用スイッチング素子に相当）と、コイルエネルギー吸収回路７と、リレー駆動回路９と、スイッチ駆動回路１１と、電流検出回路１３とを有している。

コイルエネルギー吸収回路７は、後述するリレー駆動回路９のＰＷＭ制御による通電オフ期間中にリレーコイル５ｂが発生する回生電流を、アースに向けて流れさせる経路を構成する回路であり、リレー５のローサイドに接続される。

このコイルエネルギー吸収回路７は、回生電流の経路上でリレー接点５ａのオンオフに同期してオンオフするＮチャネル型の第２ＭＯＳＦＥＴ（電界効果トランジスタ）ＦＥＴ２（請求項中の回生電流制御用スイッチング素子に相当）と、回生電流の発生当初に生じるサージ電圧を電圧降下させてＦＥＴ２を保護するコイルサージ吸収用抵抗Ｒｓｕｐ（請求項中のサージ電圧吸収用抵抗に相当）と、リレーコイル５ｂを流れる電流Ｉｃｏｉｌを監視するためにシャント抵抗として用いられる電流検出抵抗Ｒｓｅｎｓ（請求項中の回生電流検出用抵抗に相当）との直列回路で構成されている。

コイルサージ吸収用抵抗ＲｓｕｐはＦＥＴ２のドレインに接続され、ＦＥＴ２のソースに電流検出抵抗Ｒｓｅｎｓの一端が接続される。電流検出抵抗Ｒｓｅｎｓの他端は接地されている。

リレー駆動回路９は、ＦＥＴ１のスイッチングを通じて、リレーコイル５ｂに対する通電を制御する回路である。リレー駆動回路９には、不図示のコントローラからリレー５をオン（駆動）させるリレーＯＮ信号とオフ（停止）させるリレーＯＦＦ信号とが入力される。

また、リレー駆動回路９には、後述する電流検出回路１３からの電流検出信号が入力される。この電流検出信号は、リレーコイル５ｂを流れる電流Ｉｃｏｉｌがリレー接点５ａをオンに維持するのに必要な最低駆動電流まで低下した際に電流検出回路１３が出力するものである。そして、リレー駆動回路９は、Ｐｕｌｌ−ｉｎ回路９ａとＰＷＭ生成部９ｂとを有している。

Ｐｕｌｌ−ｉｎ回路９ａは、不図示のコントローラからリレーＯＮ信号が入力されると、ＦＥＴ１をオンさせるＤＣ駆動信号（Ｐｕｌｌ−ｉｎ）をＦＥＴ１のゲートに一定期間出力する。ＤＣ駆動信号（Ｐｕｌｌ−ｉｎ）を出力する一定期間は、リレーコイル５ｂへの通電開始によりリレー接点５ａが閉成するのに十分な時間に設定される。

ＰＷＭ生成部９ｂは、電流検出回路１３から電流検出信号が入力されると、ＦＥＴ１をオンさせるＰＷＭ制御のオンデューティに応じた期間、ＦＥＴ１をオンさせるＰＷＭ駆動信号をＦＥＴ１のゲートに出力する。

スイッチ駆動回路１１（請求項中のドライブ手段に相当）には、ＦＥＴ２のスイッチングを通じて、リレーコイル５ｂの回生電流をコイルエネルギー吸収回路７に流れさせるのを制御する回路である。スイッチ駆動回路１１には、不図示のコントローラからリレーＯＮ信号とリレーＯＦＦ信号とが入力される。

リレーＯＮ信号が入力されるとスイッチ駆動回路１１は、コイルエネルギー吸収回路７のＦＥＴ２をオンさせる吸収回路オン信号のＦＥＴ２のゲートに対する出力を開始する。リレーＯＦＦ信号が入力されるとスイッチ駆動回路１１は、吸収回路オン信号のＦＥＴ２のゲートに対する出力を終了する。

電流検出回路１３はコンパレータで構成されており、電流検出回路１３の非反転入力端子には基準電位Ｖｒｅｆが入力され、反転入力端子には、コイルエネルギー吸収回路７におけるＦＥＴ２のソースと電流検出抵抗Ｒｓｅｎｓとの接続点に現れる電位Ｖｓｅｎｓが入力される。この電位Ｖｓｅｎｓは、接地電位を基準とした電流検出抵抗Ｒｓｅｎｓの電位となる。そして、電流検出抵抗Ｒｓｅｎｓの電位Ｖｓｅｎｓが基準電位Ｖｒｅｆ以下となった場合に、電流検出回路１３は電流検出信号を出力する。

なお、基準電位Ｖｒｅｆの値は、リレーコイル５ｂを流れる電流Ｉｃｏｉｌがリレー接点５ａをオンさせる最低駆動電流Ｉｓｅｔであるときの、電流検出抵抗Ｒｓｅｎｓの電位Ｖｓｅｎｓ（＝Ｉｓｅｔ×Ｒｓｅｎｓ）に設定される。したがって、リレーコイル５ｂの電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔ以下であると、電流検出回路１３から電流検出信号が出力される。

ちなみに、リレー接点５ａのオンからオフへの切り替わりに伴い発生するサージ電圧によって、コイルサージ吸収用抵抗Ｒｓｕｐのアース側の電位は電源電圧ＶＢよりも高くなる。そこで、本実施形態では、ゲート−ソース間の電位差に応じた電流がドレイン−ソース間を流れるＦＥＴ２を、コイルサージ吸収用抵抗Ｒｓｕｐと電流検出抵抗Ｒｓｅｎｓとの間に接続している。これにより、ＦＥＴ２のソースと電流検出抵抗Ｒｓｅｎｓとの接続点に反転入力端子を接続した電流検出回路１３を、高電圧から保護している。

但し、電源電圧ＶＢを上回る高電圧に対する十分な耐性が電流検出回路１３にある場合は、図２の回路図に示すように、コイルサージ吸収用抵抗Ｒｓｕｐに電流検出抵抗Ｒｓｅｎｓを接続し、ＦＥＴ２を電流検出抵抗Ｒｓｅｎｓとアースの間に接続してもよい。

次に、図１のように構成された本実施形態のリレー制御装置１の動作（作用）を、図３（ａ）〜（ｇ）のタイミングチャートに示すリレー制御装置１の各所における電位や電流、信号の状態を参照して説明する。

まず、不図示の負荷に対する電源Ｂからの電力供給を開始するのに伴って、図３（ａ）に示すリレーＯＮ信号の入力が開始されると、リレー駆動回路９のＰｕｌｌ−ｉｎ回路９ａによりＤＣ駆動信号（Ｐｕｌｌ−ｉｎ）が、一定期間（図３中の（１）の期間）出力される。これにより、ＦＥＴ１がオンし、リレーコイル５ｂへの通電が一定期間行われて、リレー接点５ａが確実に閉成される。

また、リレーＯＮ信号の入力が開始されると、スイッチ駆動回路１１による吸収回路オン信号の出力が開始される。これにより、ＦＥＴ２がオンされる。

そして、ＦＥＴ１及びＦＥＴ２が共にオンされる図３中の（１）の期間においては、リレーコイル５ｂからＦＥＴ１を経てアースに至る回路と、リレーコイル５ｂからコイルエネルギー吸収回路７を経てアースに至る回路との並列回路が形成される。但し、コイルエネルギー吸収回路７（のコイルサージ吸収用抵抗Ｒｓｕｐ）が高インピーダンスであることから、電源Ｂの放電電流ＩＢはほとんどリレーコイル５ｂからＦＥＴ１を経てアースに流れることになる。

したがって、図３中の（１）の期間においては、図１に示すリレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬが、図３（ｂ）に示すように、電源電圧ＶＢから接地電位（ＧＮＤ）に低下する。

また、Ｐｕｌｌ−ｉｎ回路９ａによるＤＣ駆動信号の出力中には、図３（ｃ）に示す電源Ｂの放電電流ＩＢが０Ａから徐々に上昇する。このため、リレーコイル５ｂを流れる電流ＩｃｏｉｌとＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１も、図３（ｄ），（ｅ）に示すように、放電電流ＩＢと同じく０Ａから徐々に上昇する。

ＤＣ駆動信号の出力開始から一定期間が経過してＤＣ駆動信号の出力が終了すると、ＦＥＴ１がオフされる（図３中の（２）の期間）。すると、ＦＥＴ１のオフによりリレーコイル５ｂに発生するサージ電圧によって、リレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬが、図３（ｂ）に示すように、電源電圧ＶＢよりも高い電位に上がる。

そして、ＤＣ駆動信号の出力終了後は、リレーコイル５ｂからコイルエネルギー吸収回路７を経てアースに回生電流が流れるようになる。この回生電流は、ＤＣ駆動信号の出力終了からの時間経過に伴い徐々に減少する（図３中の（２）の期間）。このため、図３（ｃ），（ｅ），（ｆ）に示す、電源Ｂの放電電流ＩＢ、ＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１、コイルエネルギー吸収回路７のコイルサージ吸収用抵抗Ｒｓｕｐを流れる電流Ｉｓｕｐは、いずれも、回生電流の減少に伴い徐々に減少する。

そして、図３（ｄ）に示すリレーコイル５ｂを流れる電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔまで低下して、図３（ｇ）に示す電流検出抵抗Ｒｓｅｎｓの電位Ｖｓｅｎｓが基準電位Ｖｒｅｆ（＝Ｉｓｅｔ×Ｒｓｅｎｓ）まで低下すると、リレー駆動回路９のＰＷＭ生成部９ｂによりＰＷＭ駆動信号が、ＰＷＭ制御のオンデューティに応じた期間（図３中の（３）の期間）出力される。

なお、図３を含む各図面では、乗算記号（×）を「＊（アスタリスク）」に置き換えて表記している。

そして、図３中の（３）の期間においては、ＦＥＴ１及びＦＥＴ２が共にオンされて、リレーコイル５ｂからＦＥＴ１を経てアースに至る回路と、リレーコイル５ｂからコイルエネルギー吸収回路７を経てアースに至る回路との並列回路が形成される。但し、コイルエネルギー吸収回路７（のコイルサージ吸収用抵抗Ｒｓｕｐ）が高インピーダンスであることから、電源Ｂの放電電流ＩＢはほとんどリレーコイル５ｂからＦＥＴ１を経てアースに流れることになる。

したがって、図３中の（３）の期間においては、図１に示すリレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬが、図３（ｂ）に示すように、電源電圧ＶＢよりも高い電位から接地電位（ＧＮＤ）に低下する。

また、ＰＷＭ生成部９ｂによるＰＷＭ駆動信号の出力中（ＰＷＭ制御のオンデューティ期間）には、図３（ｃ）に示す電源Ｂの放電電流ＩＢが、リレーコイル５ｂを流れる電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔであるときの電流値から徐々に上昇する。このため、リレーコイル５ｂを流れる電流Ｉｃｏｉｌが、図３（ｄ）に示すように、最低駆動電流Ｉｓｅｔから徐々に上昇する。同じく、ＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１も、図３（ｅ）に示すように、リレーコイル５ｂを流れる電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔであるときの電流値から徐々に上昇する。

ＰＷＭ駆動信号の出力開始から一定期間が経過してＰＷＭ駆動信号の出力（ＰＷＭ制御のオンデューティ期間）が終了すると、ＦＥＴ１がオフされる（図３中の（４）の期間）。すると、ＦＥＴ１のオフによりリレーコイル５ｂに発生するサージ電圧によって、リレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬが、図３（ｂ）に示すように、電源電圧ＶＢよりも高い電位に上がる。

また、ＰＷＭ駆動信号の出力終了後は、リレーコイル５ｂからコイルエネルギー吸収回路７を経てアースに回生電流が流れるようになる。この回生電流は、ＰＷＭ駆動信号の出力終了からの時間経過に伴い徐々に減少する（図３中の（４）の期間）。このため、図３（ｃ），（ｅ），（ｆ）に示す、電源Ｂの放電電流ＩＢ、ＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１、コイルエネルギー吸収回路７のコイルサージ吸収用抵抗Ｒｓｕｐを流れる電流Ｉｓｕｐは、いずれも、回生電流の減少に伴い徐々に減少する。

そして、図３（ｄ）に示すリレーコイル５ｂを流れる電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔまで低下して、図３（ｇ）に示す電流検出抵抗Ｒｓｅｎｓの電位Ｖｓｅｎｓが基準電位Ｖｒｅｆまで低下すると、リレー駆動回路９のＰＷＭ生成部９ｂによりＰＷＭ駆動信号が、ＰＷＭ制御のオンデューティに応じた期間（図３中の（３）の期間）、再び出力される。そして、図３中の（３）の期間と（４）の期間の動作が繰り返される。

なお、不図示の負荷に対する電源Ｂからの電力供給の終了に伴い、図３（ａ）に示すように、リレーＯＮ信号の入力が終了されると、リレー駆動回路９のＰＷＭ生成部９ｂによるＰＷＭ駆動信号の出力と、スイッチ駆動回路１１による吸収回路オン信号の出力とがいずれも終了され、ＦＥＴ１及びＦＥＴ２がいずれもオフされる。

これに伴い、図１に示すリレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬが、図３（ｂ）に示すように、サージ電圧に一旦上昇した後に電源電圧ＶＢに下がって安定する。また、図３（ｃ）〜（ｆ）に示す、電源Ｂの放電電流ＩＢ、リレーコイル５ｂを流れる電流Ｉｃｏｉｌ、ＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１、コイルエネルギー吸収回路７のコイルサージ吸収用抵抗Ｒｓｕｐを流れる電流Ｉｓｕｐが、いずれも０Ａとなる。さらに、図３（ｇ）に示す電流検出抵抗Ｒｓｅｎｓの電位Ｖｓｅｎｓは接地電位となる（以上、図３中の（５）の期間）。

次に、上述した本実施形態のリレー制御装置１の消費電力について、図４の説明図を参照して説明する。

リレー制御装置１において電力を消費するのは、専ら、リレーコイル５ｂ、コイルエネルギー吸収回路７、ＦＥＴ１である。特に、リレーコイル５ｂとコイルエネルギー吸収回路７は、ＰＷＭ制御のオフデューティ期間においても電力を消費する。そこで、各電力消費要素別に消費電力を説明する。

（リレーコイル５ｂの消費電力）
リレーコイル５ｂの消費電力Ｐｃｏｉｌは、
Ｐｃｏｉｌ＝Ｉｃｏｉｌ＾２＊Ｒｃｏｉｌ
となる。

（コイルエネルギー吸収回路７の消費電力）
コイルエネルギー吸収回路７は、回生電流が流れるＰＷＭ制御のオフデューティ期間（＝１−ＯＮ＿Ｄｕｔｙ）に、
Ｐａｂｓｏｒｂ＝Ｐｓｕｐ＋ＰＦＥＴ２＋Ｐｓｅｎｓ
の電力を消費する。そして、ＰＷＭ制御のオフデューティ期間では、リレーコイル５ｂを流れる電流Ｉｃｏｉｌとコイルサージ吸収用抵抗Ｒｓｕｐを流れる電流Ｉｓｕｐとが等しいので、
Ｐｓｕｐ ＝Ｉｓｕｐ＾２＊Ｒｓｕｐ＊（１−ＯＮ＿Ｄｕｔｙ）
＝Ｉｃｏｉｌ＾２＊Ｒｓｕｐ＊（１−ＯＮ＿Ｄｕｔｙ）
ＰＦＥＴ２＝Ｉｓｕｐ＾２＊ＲＦＥＴ２＊（１−ＯＮ＿Ｄｕｔｙ）
＝Ｉｃｏｉｌ＾２＊ＲＦＥＴ２＊（１−ＯＮ＿Ｄｕｔｙ）
Ｐｓｅｎｓ＝Ｉｓｕｐ＾２＊Ｒｓｅｎｓ＊（１−ＯＮ＿Ｄｕｔｙ）
＝Ｉｃｏｉｌ＾２＊Ｒｓｅｎｓ＊（１−ＯＮ＿Ｄｕｔｙ）
となる。

（ＦＥＴ１の消費電力）
ＦＥＴ１は、ＰＷＭ制御のオンデューティ期間（＝ＯＮ＿Ｄｕｔｙ）に、
ＰＦＥＴ１＝Ｐｔ１＋Ｐｔ２＋Ｐｔ３
の電力を消費する。ここで、ｔ１〜ｔ３は、ＰＷＭ制御のオンデューティ期間を時系列に連続する３つの区間に区切った各区間を示す。

図５の説明図に示すように、ＰＷＭ制御のオンデューティ期間には、ＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１が、０Ａとリレーコイル５ｂを流れる電流Ｉｃｏｉｌとの間で矩形波状に変化する。

一方、図１に示すリレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬは、ＰＷＭ制御のオフデューティ期間からオンデューティ期間への移行からｔ１の区間では、ＰＷＭ制御のオフデューティ期間の電位ＶＬ＿ＰＷＭ＿ＯＦＦから、ＰＷＭ制御のオンデューティ期間の電位に減少する。

また、区間ｔ１に続くｔ２の区間では、接続点の電位ＶＬは一定となり、それに続く、ＰＷＭ制御のオンデューティ期間からオフデューティ期間への移行までのｔ３の区間では、接続点の電位ＶＬは増加する。そこで、各区間ｔ１〜ｔ３別にリレー駆動回路９の消費電力を計算する。

（区間ｔ１におけるＦＥＴ１の消費電力）
区間ｔ１では、接続点の電位ＶＬが、ＰＷＭ制御のオフデューティ期間の電位ＶＬ＿ＰＷＭ＿ＯＦＦから、ＰＷＭ制御のオンデューティ期間の電位に減少する。ここで、ＰＷＭ制御のオンデューティ期間の電位は、
ＩＦＥＴ１×ＲＦＥＴ１（ＦＥＴ１のオン抵抗）
で表すことができる。

したがって、区間ｔ１におけるＦＥＴ１の消費電力Ｐｔ１は、ＰＷＭ制御のオフデューティ期間とオンデューティ期間との電位差に、ＦＥＴ１を流れる電流ＩＦＥＴ１を乗じた値の半分に、ＰＷＭ制御の周期Ｔに対する区間ｔ１の占める割合（ｔ１／Ｔ）をさらに乗じた、
Ｐｔ１＝０．５＊ＩＦＥＴ１＊（ＶＬ＿ＰＷＭ＿ＯＦＦ−ＩＦＥＴ１×ＲＦＥＴ１）＊（ｔ１／Ｔ） 但し、ｔ１＜＜Ｔ
の式によって求められる。

そして、ＰＷＭ制御のオンデューティ期間では、ＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１が、リレーコイル５ｂを流れる電流Ｉｃｏｉｌと等しくなる。また、ＰＷＭ制御のオフデューティ期間の電位ＶＬ＿ＰＷＭ＿ＯＦＦは、リレーコイル５ｂを流れる電流Ｉｃｏｉｌと、スイッチ駆動回路１１の抵抗値（＝Ｒｓｕｐ＋ＲＦＥＴ２＋Ｒｓｅｎｓ）とで決まる。

このため、区間ｔ１におけるＦＥＴ１の消費電力Ｐｔ１は、
Ｐｔ１＝０．５＊Ｉｃｏｉｌ＾２＊（Ｒｓｕｐ＋ＲＦＥＴ２＋Ｒｓｅｎｓ−ＲＦＥＴ１）＊（ｔ１／Ｔ） 但し、ｔ１＜＜Ｔ・・・式（ａ）
となる。

なお、ＰＷＭ制御のオンデューティ期間（図３の（３）の期間）において、リレーコイル５ｂを流れる電流Ｉｃｏｉｌは、図３（ｄ）に示すように増加する。しかし、ここでは、区間ｔ１におけるＦＥＴ１の消費電力Ｐｔ１の計算を簡略にするために、ＰＷＭ制御のオンデューティ期間におけるリレーコイル５ｂを流れる電流Ｉｃｏｉｌが一定であるものとする。

また、ＰＷＭ制御のオフデューティ期間（図３の（２），（４）の期間）において、リレーコイル５ｂとＦＥＴ１のドレインとの接続点の電位ＶＬ＿ＰＷＭ＿ＯＦＦは、図３（ｂ）に示すように減少する。しかし、ここでは、区間ｔ１におけるＦＥＴ１の消費電力Ｐｔ１の計算を簡略にするために、ＰＷＭ制御のオフデューティ期間における接続点の電位ＶＬ＿ＰＷＭ＿ＯＦＦが一定であるものとする。

以上に説明した、ＰＷＭ制御のオンデューティ期間におけるリレーコイル５ｂを流れる電流Ｉｃｏｉｌと、ＰＷＭ制御のオフデューティ期間における接続点の電位ＶＬ＿ＰＷＭ＿ＯＦＦとを、それぞれ一定であるものとすることは、後述する区間ｔ２，ｔ３におけるＦＥＴ１の消費電力Ｐｔ２，Ｐｔ３の計算に際しても、同様とする。

（区間ｔ２におけるＦＥＴ１の消費電力）
次に、区間ｔ２におけるＦＥＴ１の消費電力Ｐｔ２は、ＰＷＭ制御のオンデューティ期間にＦＥＴ１のドレイン−ソース間を流れる電流ＩＦＥＴ１と、ＦＥＴ１のオン抵抗ＲＦＥＴ１と、ＰＷＭ制御の周期Ｔに対する区間ｔ２の占める割合（ｔ２／Ｔ）により、
Ｐｔ２＝０．５＊ＩＦＥＴ１＾２＊ＲＦＥＴ１＊（ｔ２／Ｔ） 但し、ｔ２＜＜Ｔ
＝０．５＊Ｉｃｏｉｌ＾２＊ＲＦＥＴ１＊（ｔ２／Ｔ） 但し、ｔ２＜＜Ｔ
・・・式（ｂ）
（∵ＰＷＭ制御のオンデューティ期間において、ＩＦＥＴ１＝Ｉｃｏｉｌ）
の式によって求められる。

（区間ｔ３におけるＦＥＴ１の消費電力）
区間ｔ３では、区間ｔ１とは反対に、接続点の電位ＶＬが、ＰＷＭ制御のオンデューティ期間の電位ＩＦＥＴ１×ＲＦＥＴ１（＝Ｉｃｏｉｌ＊ＲＦＥＴ１）から、ＰＷＭ制御のオフデューティ期間の電位ＶＬ＿ＰＷＭ＿ＯＦＦに増加する。

このため、区間ｔ３におけるＦＥＴ１の消費電力Ｐｔ３は、区間ｔ１におけるリレー駆動回路９の消費電力Ｐｔ１と同様にして、
Ｐｔ３＝０．５＊Ｉｃｏｉｌ＾２＊（Ｒｓｕｐ＋ＲＦＥＴ２＋Ｒｓｅｎｓ−ＲＦＥＴ１）＊（ｔ３／Ｔ） 但し、ｔ３＜＜Ｔ・・・式（ｃ）
の式によって求められる。

そして、式（１）〜（３）におけるＦＥＴ１やＦＥＴ２のオン抵抗ＲＦＥＴ１，ＲＦＥＴ２はいずれも、コイルエネルギー吸収回路７のコイルサージ吸収用抵抗Ｒｓｕｐや電流検出抵抗Ｒｓｅｎｓに比べて遙かに低い。したがって、リレー制御装置１においては、コイルサージ吸収用抵抗Ｒｓｕｐと電流検出抵抗Ｒｓｅｎｓが大半の電力を消費する。

以上に説明したように、本実施形態のリレー制御装置１によれば、リレーコイル５ｂからの回生電流が、リレーコイル５ｂのローサイドに接続されたコイルエネルギー吸収回路７を経てアースに向けて流れる構成とした。そして、コイルエネルギー吸収回路７のコイルサージ吸収用抵抗Ｒｓｕｐよりもアース側に、シャント抵抗である電流検出抵抗Ｒｓｅｎｓを接続し、その電位Ｖｓｅｎｓを電流検出回路１３で基準電位Ｖｒｅｆと比較する構成とした。さらに、電流検出回路１３の比較結果に基づいて、リレーコイル５ｂを流れる電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔ以下となる前に、ＰＷＭ制御のオフデューティ期間を終了させる構成とした。

このため、回生電流発生時のサージ電圧が、コイルサージ吸収用抵抗Ｒｓｕｐにおいて電圧降下されてからシャント抵抗である電流検出抵抗Ｒｓｅｎｓに印加されるようになる。よって、従来の制御装置のようなドロップ回路を設けなくても、電流検出抵抗Ｒｓｅｎｓの一端（電位Ｖｓｅｎｓ）が反転入力端子に入力される電流検出回路１３を、電源Ｂの電圧を上回る高電圧から保護することができる。

また、回生電流が流れるコイルエネルギー吸収回路７が、ＰＷＭ制御のオンデューティ期間にオンして電源からの放電経路となるＦＥＴ１と区別して並列に設けられているので、ＦＥＴ１のオン中にリレーコイル５ｂに蓄えられたエネルギーをＦＥＴ１のオフ中に回生電流として放電させることができる。このため、従来の制御装置のように、高速ダイオードを不要にすることができ、電流検出抵抗Ｒｓｅｎｓの電位Ｖｓｅｎｓと基準電位Ｖｒｅｆとの比較を通じて、リレーコイル５ｂを流れる電流Ｉｃｏｉｌが最低駆動電流Ｉｓｅｔ以下とならないように回生電流を検出するための構成を、簡易なものとすることができる。

さらに、電源Ｂは、回生電流がコイルエネルギー吸収回路７を流れるＰＷＭ制御のオフデューティ期間にも放電を続けるので、回生電流（ＰＷＭ制御のオフデューティ期間にリレーコイル５ｂを流れる電流Ｉｃｏｉｌ）が、図３（ｅ）に示すように、パルス状に立ち上がったり立ち下がったりする高周波成分を含まない。このため、電源Ｂからの放電電流による伝導ノイズ発生を抑制して、電源周りのＥＭＩ対策を不要にすることができる。

また、従来の制御装置のリレーコイル下流を高速ダイオードとスイッチング素子を介して電源に直列接続する場合は、電源に向かって高速ダイオードやスイッチング素子を回生電流が流れるので、スイッチング素子にＦＥＴを用いる場合は、そのソース電位は電源電圧よりも高電圧となる。そのため、ゲート−ソース間に電位差を与えてソース−ドレイン間に回生電流を流れさせるためには、逆バイアスのＰチャネルＦＥＴを用いるか、それとも、ＮチャネルのＦＥＴのゲート電位をチャージポンプでバイアスする必要があり、装置コストが高騰化してしまう。

これに対し、本実施形態のリレー制御装置１では、コイルエネルギー吸収回路７をリレーコイル５ｂのローサイドに接続したことから、ＦＥＴ２のゲート−ソース間に電位差を与えてＦＥＴ２に回生電流を流れさせるために、ゲート電圧を低いレンジに設定することができる。このため、ＦＥＴ２を安価なＮチャネルＦＥＴで構成することができる。

さらに、本実施形態のリレー制御装置１では、電力消費のほとんどがコイルサージ吸収用抵抗Ｒｓｕｐと電流検出抵抗Ｒｓｅｎｓとによるものとなり、コイルエネルギー吸収回路７のＦＥＴ２の電力消費はわずかなものとなる。このため、ＦＥＴ２を安価な低電力対応品で構成することができる。

一方、仮に、カレントミラー回路を用いてリレーコイルの電流を最低駆動電流以下にならないように制御すると、リレーコイルと直列接続してカレントミラー回路の一部を構成するトランジスタが、電源からの電力のうちリレーコイル５ｂで消費される電力を除く全ての電力を消費することになる。したがって、リレーコイルの電流をＰＷＭ制御により省電力制御するのに用いるスイッチング素子（トランジスタ）を低消費電力として、集積回路化を図ることができない。

よって、上述したようにＦＥＴ２を低電力対応品で構成できる本実施形態のリレー制御装置１によれば、複数チャネルのＦＥＴ２を集積化して集積回路として構成することが可能となり、装置の小型化を図ることができる。

また、上述した実施形態では、リレーコイル５ｂを制御する際を例に取って説明したが、本発明は、電磁クラッチ等、通電により電磁誘導が発生する負荷を制御する際に広く適用可能である。

本発明は、リレーコイルや電磁クラッチ等の電磁誘導負荷を制御する際に用いて極めて有用である。

１ リレー制御装置（電磁誘導負荷の制御装置）
５ リレー
５ａ リレー接点
５ｂ リレーコイル（電磁誘導負荷）
７ コイルエネルギー吸収回路
９ リレー駆動回路
９ａ Ｐｕｌｌ−ｉｎ回路
９ｂ ＰＷＭ生成部
１１ スイッチ駆動回路（ドライブ手段）
１３ 電流検出回路
Ｂ 電源
ＦＥＴ１ 第１ＭＯＳＦＥＴ（ＰＷＭ制御用スイッチング素子）
ＦＥＴ２ 第２ＭＯＳＦＥＴ（回生電流制御用スイッチング素子）
ＩＢ 放電電流
Ｉｃｏｉｌ リレーコイルを流れる電流
Ｉｓｅｔ 最低駆動電流
Ｉｓｕｐ コイルサージ吸収用抵抗を流れる電流
Ｒｓｅｎｓ 電流検出抵抗（回生電流検出用抵抗）
Ｒｓｕｐ コイルサージ吸収用抵抗（サージ電圧吸収用抵抗）
Ｔ 周期
ＶＢ 電源電圧
リレーコイルと第１ＭＯＳＦＥＴのドレインとの接続点の電位
Ｖｒｅｆ 基準電位
Ｖｓｅｎｓ 電流検出抵抗の電位

Claims (2)

1. 電源からの電力が供給される電磁誘導負荷とアース間に接続されたＰＷＭ制御用スイッチング素子をオンオフ制御することで、前記電磁誘導負荷に対する電力供給をＰＷＭ制御する装置において、
   前記ＰＷＭ制御用スイッチング素子と並列に前記電磁誘導負荷とアース間に接続され、前記ＰＷＭ制御用スイッチング素子のオフ期間に前記電磁誘導負荷からアースに放電される回生電流が順次流れる、該回生電流の流れる方向における上流側のサージ電圧吸収用抵抗及び下流側の回生電流検出用抵抗の直列回路と、
   前記ＰＷＭ制御用スイッチング素子と並列に前記電磁誘導負荷とアース間に接続され、前記直列回路の少なくとも前記サージ電圧吸収用抵抗を通過した前記回生電流がアースに向けて流れる箇所に直列に接続される回生電流制御用スイッチング素子と、
   前記電磁誘導負荷に対する電力供給中に前記回生電流制御用スイッチング素子をオンさせ、前記電磁誘導負荷に対する電力供給の終了に伴い前記回生電流制御用スイッチング素子をオフさせるドライブ手段と、
   を備えることを特徴とする電磁誘導負荷の制御装置。
2. 前記電磁誘導負荷はリレーコイルであり、前記ドライブ手段は、前記電磁誘導負荷に対する電力供給の開始によりリレーがオンされる際の前記ＰＷＭ制御用スイッチング素子のＤＣ駆動によるオン期間に同期して、前記回生電流制御用スイッチング素子をオンさせると共に、前記電磁誘導負荷に対する電力供給の終了により前記リレーがオフされる際の前記ＰＷＭ制御用スイッチング素子のオフに同期して、前記回生電流制御用スイッチング素子をオフさせることを特徴とする請求項１記載の電磁誘導負荷の制御装置。

Images