JP2019216519A - 電磁コイル駆動装置および半導体集積回路装置 - Google Patents
電磁コイル駆動装置および半導体集積回路装置 Download PDFInfo
- Publication number
- JP2019216519A JP2019216519A JP2018111660A JP2018111660A JP2019216519A JP 2019216519 A JP2019216519 A JP 2019216519A JP 2018111660 A JP2018111660 A JP 2018111660A JP 2018111660 A JP2018111660 A JP 2018111660A JP 2019216519 A JP2019216519 A JP 2019216519A
- Authority
- JP
- Japan
- Prior art keywords
- electromagnetic coil
- state
- switching element
- surge
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Abstract
【課題】サージエネルギーに対する耐性を確保しつつ、小型化が可能な半導体集積回路装置およびそれを用いた電磁コイル駆動装置を提供する。【解決手段】電磁コイルを駆動するスイッチング素子と、前記スイッチング素子がオン状態からオフ状態に移行したときに発生するサージエネルギーを吸収するように接続されたサージ保護回路を備えた電磁コイル駆動装置において、前記スイッチング素子は、前記サージエネルギーを吸収する機能を有していて、前記スイッチング素子と前記サージ保護回路は共に前記サージエネルギーを吸収することを特徴とする。【選択図】 図1
Description
本発明は、半導体集積回路装置の回路構成に係り、特に、高信頼性が要求される車載用の電子制御装置(電磁コイル駆動装置)に搭載される半導体集積回路装置に適用して有効な技術に関する。
自動車には、エンジンのインジェクタ(燃料噴射装置)やスタータリレー、セミアクティブサスペンション等、多くのソレノイドアクチュエータ(ソレノイド負荷)が採用されており、ASIC(Application Specific Integrated Circuit)等の半導体集積回路装置が搭載された電子制御装置(ECU:Electronic Control Unit)やオートマチックトランスミッションコントロールユニット(ATCU:Automatic Transmission Control Unit)により高精度に制御される。
このASIC等の半導体集積回路装置では、高機能化・高集積化に伴いMOS-FET(Metal-Oxide-Semiconductor Field-Effect Transistor)の小型化が進み、MOS-FETがオン状態からオフ状態に移行する際に発生するサージエネルギーに対する耐性の低下が課題となっている。
本技術分野の背景技術として、例えば、特許文献1のような技術がある。特許文献1には「ソレノイドバルブを複数備えると共に、スイッチング素子及びダイオードをそれぞれソレノイドバルブに対応して複数備え、複数のダイオードに対しツェナーダイオードを共通に1個接続し、かつ、複数のソレノイドバルブの何れかがオン状態からオフ状態に移行した時点から少なくとも所定の時間をあけて他のソレノイドバルブをオフ状態に移行させるように制御するソレノイドバルブ駆動装置」が開示されている。
上記特許文献1では、複数のソレノイドバルブを駆動する複数のスイッチング素子(MOS-FET)に対して、複数のダイオードを介して共通の1つのツェナーダイオード(サージ保護素子)を接続することで、複数のスイッチング素子(MOS-FET)に対して複数のツェナーダイオード(サージ保護素子)を各々設ける場合と比べて、装置のコストアップと設置面積の増大を抑制できるものの、スイッチング素子(MOS-FET)のサージエネルギーを十分に吸収することができる比較的素子サイズの大きなツェナーダイオードを設ける必要がある。
そこで、本発明の目的は、サージエネルギーに対する耐性を確保しつつ、小型化が可能な半導体集積回路装置およびそれを用いた電磁コイル駆動装置を提供することにある。
上記課題を解決するために、本発明は、電磁コイルを駆動するスイッチング素子と、前記スイッチング素子がオン状態からオフ状態に移行したときに発生するサージエネルギーを吸収するように接続されたサージ保護回路を備えた電磁コイル駆動装置において、前記スイッチング素子は、前記サージエネルギーを吸収する機能を有していて、前記スイッチング素子と前記サージ保護回路は共に前記サージエネルギーを吸収することを特徴とする。
また、本発明は、電磁コイルに接続され、当該電磁コイルを駆動するスイッチング素子と、前記電磁コイルに対し前記スイッチング素子と並列に接続されるサージ保護回路と、前記スイッチング素子および前記サージ保護回路に接続され、前記スイッチング素子のオン状態からオフ状態への移行時に発生するサージエネルギーを前記スイッチング素子が吸収する状態にあることを伝達する状態伝達回路と、を備えることを特徴とする。
本発明によれば、サージエネルギーに対する耐性を確保しつつ、小型化が可能な半導体集積回路装置およびそれを用いた電磁コイル駆動装置を実現できる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
先ず初めに、本発明の構成および作用・効果を分かり易くするために、図6および図7を参照して、従来技術における半導体集積回路装置および電磁コイル駆動装置について説明する。
図6は、上記特許文献1の電磁コイル駆動装置(ソレノイドバルブ駆動装置)の回路構成を示している。図6に示すように、特許文献1では、誘導負荷である電磁コイルを駆動する電磁コイル駆動装置において、電磁コイル駆動に用いられるMOS-FET等を、瞬間的に発生するサージから保護するためのサージ吸収回路を備えている。
このサージ吸収回路は、車両におけるソレノイドバルブやリレーなどに用いられるものであり、図6に示すように、サージ吸収素子としてのツェナーダイオード29を備えている。該構成のサージ吸収素子において、該ツェナーダイオードの降伏電圧は、電磁コイル駆動用FET27a,27bを保護するために、FETのソース・ドレイン間の耐圧より小さくなるように設定されている。
該構成のサージ吸収素子において、電磁コイル駆動用FET27a,27bがオン状態からオフ状態に遷移したときに、電磁コイル2a,2bのインダクタンスに起因して発生するサージエネルギーは逆方向にツェナーダイオード29に電流が流れて熱に変換されるために、FETがサージから保護される。
上述したように、図6の回路構成では、電磁コイル駆動用FET27a,27bのサージエネルギーを十分に吸収することができる比較的素子サイズの大きなツェナーダイオードを設ける必要がある。
図7は、別の従来技術における電磁コイル駆動装置の回路構成を示している。図7の従来技術では、電磁コイル2a,2bを駆動する電磁コイル駆動装置において、電磁コイル駆動に用いられる電磁コイル駆動用FET31a,31b等を、瞬時的に発生するサージから保護するために、該FETにアクティブクランプ回路32a,32bを備えることで、FET自身にサージ吸収の機能を持たせている。
このアクティブクランプ回路は、電磁コイルを駆動するためのFETのドレインとゲート間に逆方向に接続されたツェーダイオードと順方向に接続されたダイオードを備えている。該ツェナーダイオードの降伏電圧は、電磁コイル駆動用FET31a,31bを保護するために、FETのソース・ドレイン間の耐圧電圧より小さくなるように設定されている。
電磁コイル駆動用FET31a,31bがオン状態からオフ状態に遷移したときに、電磁コイル2a,2bのインダクタンスに起因して発生するサージエネルギーは、該ツェナーダイオードに降伏電流が流れて、FETのゲートとソース間に接続された抵抗素子33a,33bに電流が流れることで、FETがオン状態になってサージエネルギーを消費する。
図7の構成では、FET自体がサージエネルギーを吸収するために、外付けのサージ保護素子を不要とできる一方で、サージエネルギーが大きくなると、FETの発熱量が大きくなるためFET自体の素子サイズが大きくなってしまう。
また、FETは技術向上に伴って素子サイズあたりのオン抵抗が向上している。このため、電磁コイル駆動装置に求められる導通損失から与えられるオン抵抗性能から決まる素子サイズは小さくできる一方で、吸収できるサージエネルギーに必要なFETの素子サイズは小型化ができないという課題もある。
とりわけ、FETを同一半導体基板上に複数個設けた半導体集積回路装置においては、個々のFET自体にサージエネルギーを吸収する機能を設けるよりも、図6のように、共有する1つのサージ保護素子を設けた方が、全体のチップサイズが小さくなる場合もある。
次に、図1から図2Bを参照して、本発明の第1の実施の形態の半導体集積回路装置および電磁コイル駆動装置について説明する。
図1は、本実施例の電磁コイル駆動装置を示す回路図である。図1において、本実施例における電磁コイル駆動装置1は電磁コイル2を駆動する電磁コイル駆動用FET3と、電磁コイル駆動用FET3がオン状態からオフ状態に移行したときに発生するサージエネルギーを吸収する状態にあることを伝達する状態伝達回路11とサージ保護回路10からなる。サージ保護回路10は電磁コイル2に対し電磁コイル駆動用FET3と並列に接続されている。電磁コイル駆動用FET3、サージ保護回路10、状態伝達回路11は同一の半導体基板上に形成されているASIC等の半導体集積回路装置である。
電磁コイル駆動用FET3のゲートとドレイン間にはダイオード7とツェナーダイオード8,9からなるアクティブクランプ回路4が接続され、電磁コイル駆動用FET3のゲートとソース間には抵抗素子5が接続されている。状態伝達回路11はアクティブクランプ回路4とサージ保護回路10に接続されている。サージ保護回路10はサージ吸収用FET12と抵抗素子14で構成されていて、サージ吸収用FET12のソースは電磁コイル駆動用FET3のソースと、サージ吸収用FET12のドレインは電磁コイル駆動用FET3のドレインと接続されている。
電磁コイル駆動用FET3がオン状態にあり、電磁コイル2に電流が流れている状態から、電磁コイル駆動用FET3がオフ状態に移行すると、電磁コイル2に蓄積されたエネルギーによって電流が流れ続けようとするために、電磁コイル駆動用FET3のドレイン電圧が上昇する。電磁コイル駆動用FET3のドレイン電圧がアクティブクランプ回路4を構成するツェナーダイオード8,9の降伏電圧を超えると、ダイオード7、ツェナーダイオード8,9、抵抗素子5に電流が流れる。抵抗素子5に電流が流れると電磁コイル駆動用FET3のゲート電圧が上昇するため、電磁コイル駆動用FET3がオン状態になり、電磁コイル駆動用FET3にドレイン電流(Ids)が流れる。
このときのドレイン電圧をクランプ電圧(VCP)とすると、サージエネルギーは次の式(1)で与えられる。
ここで、ドレイン電流(Ids)は時間に対して単調減少する。
このサージエネルギーは電磁コイル駆動用FET3の発熱によって消費されるため、電磁コイル駆動用FET3が発熱によって破壊されないように、電磁コイル駆動用FET3の素子サイズを一定のサイズ以上とする必要がある。
このため、例えば、図7に示すような従来技術では、電磁コイル駆動用FET3で電磁コイル2に蓄えられた全エネルギーを消費する必要があるために、必要な素子サイズが比較的大きくなってしまう。
これに対して、本実施例では、図1に示すように、電磁コイル駆動用FET3がサージ吸収状態にあることを状態伝達回路11にて伝達し、サージ保護回路10におけるサージ吸収素子であるFET12をオン状態にする。これによって、電磁コイル駆動用FET3とサージ吸収用FET12の両素子がオン状態となり、電磁コイル2に蓄えられたエネルギーは電磁コイル駆動用FET3とサージ吸収用FET12との両方で消費される。
この結果、電磁コイル駆動用FET3の発熱量を減らすことができるために、必要な電磁コイル駆動用FET3の素子サイズを小さくすることができる。
一方、サージ保護回路10におけるサージ吸収素子FET12を設けたことにより素子サイズは増大するが、サージ吸収用FET12と電磁コイル駆動用FET3の素子サイズの合計は、電磁コイル駆動用FET3単独でサージ吸収する場合のFET3の素子サイズに比べて小さくできる。以下にその理由を説明する。
図8はISPSD2017の「High/Low-side Hybrid Output Transistor with High Thermal-SOA」(頁77)に記載された40V-NMOSトランジスタのトランジスタサイズとトランジスタが熱破壊するエネルギー密度の関係を示す。トランジスタサイズの増大と共に、熱破壊に至るエネルギー密度は減少する。このことは、トランジスタサイズを2倍としても、素子破壊エネルギーは2倍とならないことを意味しており、放熱量は素子サイズに対して比例しないためである。この図において、トランジスタサイズを2倍としたときの、素子破壊エネルギーは1.6倍となる。
一方、図1に示す本実施例の回路構成のように、サージを吸収する素子を電磁コイル駆動用FET3とサージ吸収用FET12に分けることにより、例えばFET3とFET12の素子サイズを同一とすると、両トランジスタが破壊しないサージエネルギーの合計は単純に単独時の2倍とすることができる。このことによって、サージ吸収に必要な素子サイズの合計は図7の回路構成に比べて小さくすることができる。
図2Aは、図1で説明した電磁コイル駆動装置における状態伝達回路11を具体化した回路図を示す。また、図2Bは、本実施例の電磁コイル駆動装置における電圧、電流状態の時間推移を示す。
状態伝達回路11は、電磁コイル駆動用FET3のゲート入力信号(IN)で制御されるスイッチ15で構成されており、電磁コイル駆動用FET3のゲートとサージ吸収用FET12のゲートに接続されている。
ゲート入力信号(IN)がHigh状態にあるときは、スイッチ15は切断状態となり、電磁コイル駆動用FET3のみがオン状態にある。一方、ゲート入力信号(IN)がLow状態にあるときは、スイッチ15は接続状態となる。
図2Bに示すように、電磁コイル駆動用FET3がオン状態からオフ状態に移行すると、電磁コイル駆動用FET3のドレイン電圧が上昇し、クランプ電圧以上になるとアクティブクランプ回路4に電流が流れる。この電流は抵抗素子5に流れて、電磁コイル駆動用FET3のゲート電圧が上昇し電磁コイル駆動用FET3がオン状態となる。この結果、電磁コイル駆動用FET3にドレイン電流が流れて、電磁コイル2に蓄積されたエネルギーが電磁コイル駆動用FET3により消費される。
このとき、電磁コイル駆動用FET3のゲートはサージ吸収用FET12のゲートと接続状態にあるため、サージ吸収用FET12も同時にオン状態となる。この結果、サージ吸収用FET12にもドレイン電流が流れて、電磁コイル2に蓄積されたエネルギーがサージ吸収用FET12により消費される。
サージ電流は時間と共に単調減少する。この間、ゲート入力信号(IN)はLow状態であるため、スイッチ15は接続状態にあり、電磁コイル駆動用FET3、サージ吸収用FET12の各ゲート電圧は時間と共に減少する。
電磁コイル駆動用FET3とサージ吸収用FET12は一般に同一の半導体基板に形成され、半導体基板上で電気的に接続されている。電磁コイル駆動用FET3とサージ吸収用FET12はサージエネルギーを消費する際に発熱するため、互いに熱的な干渉ができるだけないように、一定の距離を離して配置することが望ましい。
以上説明したように、本実施例の半導体集積回路装置および電磁コイル駆動装置によれば、電磁コイルを駆動するスイッチング素子がオン状態からオフ状態に移行する際に発生する電磁コイルのインダクタンスに起因するサージエネルギーをスイッチング素子自身で吸収すると共に、スイッチング素子に接続されたサージ保護回路で吸収するため、サージエネルギーに制約を受けることなく、電磁コイル駆動に必要なオン抵抗を満たすようにスイッチング素子(半導体集積回路装置)を小型化することができる。
また、サージエネルギーをスイッチング素子とサージ保護回路におけるサージ吸収素子の両方で吸収するために、スイッチング素子またはサージ保護回路の単独で吸収させた従来技術と比べて、サージを吸収する素子の面積あたりの放熱性を高めることができるために、スイッチング素子とサージ保護回路を同一基板上に搭載したスイッチング素子(半導体集積回路装置)を小型化することができる。
図3Aおよび図3Bを参照して、本発明の第2の実施形態の半導体集積回路装置および電磁コイル駆動装置について説明する。なお、以下では、主に実施例1との相違点について説明する。
本実施例では、複数の電磁コイル1(2a),電磁コイル2(2b)のそれぞれを駆動する複数の電磁コイル駆動用FET(3a,3b)を備えている。電磁コイル駆動用FET(3a,3b)のドレインは複数のダイオード(16a,16b)のアノードにそれぞれ接続され、複数のダイオード(16a,16b)のカソードは互いに接続されるとともに、サージエネルギーを吸収するサージ吸収用FET12と抵抗素子14からなるサージ保護回路10に接続されている。つまり、複数の電磁コイル駆動用FET(3a,3b)の各々は、複数のダイオード(16a,16b)を介して、共通する1つのサージ保護回路10に接続されている
電磁コイル駆動用FET(3a,3b)のゲート、ドレイン間には、アクティブクランプ回路(4a,4b)がそれぞれ接続され、電磁コイル駆動用FET(3a,3b)のゲートとサージ吸収用FET12のゲートは、状態伝達回路11を介して接続されている。
電磁コイル駆動用FET(3a,3b)のゲート、ドレイン間には、アクティブクランプ回路(4a,4b)がそれぞれ接続され、電磁コイル駆動用FET(3a,3b)のゲートとサージ吸収用FET12のゲートは、状態伝達回路11を介して接続されている。
状態伝達回路11は電磁コイル駆動用FET(3a,3b)を制御する制御信号(IN1,IN2)で制御されるスイッチ(15a,15b)で構成され、制御信号(IN1,IN2)がHigh状態のときはそれぞれオフ状態となり、制御信号(IN1,IN2)がLow状態のときはそれぞれオン状態となる。
このため、電磁コイル駆動用FET(3a,3b)がオン状態にあるときは、電磁コイル1(2a)、2(2b)に電流が流れる。一方、スイッチ(15a,15b)はオフ状態となり、サージ吸収用FET12はオフ状態にある。
図3Bに示すように、電磁コイル駆動用FET3aがオン状態からオフ状態に移行すると、電磁コイル1(2a)に蓄えられたエネルギーによって、電磁コイル駆動用FET3aのドレイン電圧が上昇し、クランプ電圧(Vcp)以上になると、アクティブクランプ回路4aに電流が流れる。この電流は、電磁コイル駆動用FET3aのゲートに接続された抵抗素子5aに流れて、電磁コイル駆動用FET3aがオン状態となりドレイン電流が流れる。この結果、サージエネルギーが電磁コイル駆動用FET3aで消費される。
このとき、スイッチ15aはオン状態にあるため、サージ吸収用FET12のゲートと電磁コイル駆動用FET3aのゲートが接続状態にある。この結果、サージ吸収用FET12はオン状態となりドレイン電流が流れて、サージエネルギーがサージ吸収用FET12においても消費される。
電磁コイル駆動用FET3a、サージ吸収用FET12のドレイン電流は時間と共に単調に減少して0となると、電磁コイル駆動用FET3aのドレイン電圧は電源電圧VBとなり、サージ吸収用FET12のドレイン電圧はVB−Vfとなる。
ここで、図3Aに示すように、電磁コイル駆動用FET(3a,3b)のドレインに複数のダイオード(16a,16b)が設けられているため複数の電磁コイル駆動用FET(3a,3b)のドレイン電圧を互いに独立させることができる。
また、ダイオード(16a,16b)を設けているため、電磁コイル駆動用FET(3a,3b)のいずれか1つのFETがサージエネルギー吸収状態にあるときに、サージ吸収用FET12はオン状態となって、サージエネルギー吸収状態となる。
ここで、複数の電磁コイル駆動用FET(3a,3b)が同時にオン状態からオフ状態に移行して、複数の電磁コイル駆動用FET(3a,3b)がサージエネルギー吸収状態になることが無い電磁コイルの制御条件である場合、サージ吸収用FET12の素子サイズは、1つの電磁コイルに蓄えられたエネルギーを吸収するサイズでよくなるため、スイッチング素子(半導体集積回路装置)の小型化が可能となる。
さらに、複数のスイッチング素子を搭載した半導体集積回路装置において、サージ保護回路を共有化することにより、サージ保護回路におけるサージ吸収素子のサイズを小型化できるため、複数のスイッチング素子とサージ保護回路を同一基板上に搭載したスイッチング素子(半導体集積回路装置)を小型化することができる。
図4Aおよび図4Bを参照して、本発明の第3の実施形態の半導体集積回路装置および電磁コイル駆動装置について説明する。なお、以下では、主に実施例2との相違点について説明する。
本実施例では、電磁コイル駆動装置1において、状態伝達回路11は電磁コイル駆動用FET(3a,3b)の入力信号(IN1,IN2)を必要としない。状態伝達回路11はアクティブクランプ回路(4a,4b)および電磁コイル駆動用FET(3a,3b)のゲートと接続され、サージ保護回路10に接続される。
また、状態伝達回路11は、抵抗素子(18a,18b)、PMOSFET(17a,17b)およびダイオード(21a,21b)で構成される。
また、サージ保護回路10は、サージ吸収用FET12と抵抗素子(19,20)で構成される。
図4Bに示すように、電磁コイル1(2a)を駆動する電磁コイル駆動用FET3aがオン状態からオフ状態に移行すると、電磁コイル1(2a)に蓄えられたエネルギーにより、電磁コイル駆動用FET3aのドレイン電圧が上昇し、クランプ電圧(Vcp)以上となると、アクティブクランプ回路4aと、抵抗素子18aに電流が流れる。これにより、PMOSFET17aとダイオード21aに電流が流れる。この電流はサージ保護回路10の抵抗素子(19,20)に流れて、サージ吸収用FET12のゲート電圧が上昇するため、サージ吸収用FET12がオン状態となる。この結果、サージ吸収用FET12のドレイン電流が流れて、サージエネルギーがサージ吸収用FET12においても消費される。
図5Aおよび図5Bを参照して、本発明の第4の実施形態の半導体集積回路装置および電磁コイル駆動装置について説明する。
本実施例の電磁コイル駆動装置1は、電磁コイル1(2a),電磁コイル2(2b)を駆動する電磁コイル駆動用FET(3a,3b)と、電磁コイル1(2a),電磁コイル2(2b)の各ドレインに接続されたダイオード(16a,16b)と各ゲート−ソース間に接続された抵抗素子(5a,5b)とドレインに接続された状態伝達回路11と、状態伝達回路11に接続されたサージ保護回路10で構成される。
サージ保護回路10は、サージ吸収用FET12とゲート−ドレイン間に接続されたアクティブクランプ回路24と、サージ吸収用FET12のゲート−ソース間に接続された抵抗素子25で構成される。
状態伝達回路11は、電磁コイル駆動用FET(3a,3b)のゲート入力信号(IN1,IN2)を入力信号とし、サージ吸収用FET12と電磁コイル駆動用FET(3a,3b)を接続するスイッチ(23a,23b)を制御する遅延制御回路(22a,22b)を備えている。遅延制御回路(22a,22b)は、複数の電磁コイル駆動用FET(3a,3b)の各ゲート入力信号(IN1,IN2)に基づいてスイッチ(23a,23b)の各々の接続タイミングを制御する。
図5Bに示すように、電磁コイル1(2a)を駆動する電磁コイル駆動用FET3aがオン状態からオフ状態に移行したとき、電磁コイル1(2a)に蓄積されたエネルギーにより電磁コイル駆動用FET3aのドレイン電圧が上昇する。この結果、サージ吸収用FET12のドレイン電圧も上昇し、クランプ電圧(Vcp−Vf)以上となると、アクティブクランプ回路24に電流が流れる。この電流は抵抗素子25に流れるため、サージ吸収用FET12のゲート電圧が上昇して、サージ吸収用FET12はオン状態となる。この結果、サージ吸収用FET12にドレイン電流が流れて、サージエネルギーが消費される。
一方、電磁コイル駆動用FET3aがオン状態からオフ状態に移行した後、スイッチ23aは一定期間の間、接続状態となっているため、サージ吸収用FET12のゲートと電磁コイル駆動用FET3aのゲートは接続される。この結果、電磁コイル駆動用FET3aはサージ吸収用FET12と同様にオン状態となって、電磁コイル1(2a)からのサージエネルギーが電磁コイル駆動用FET3aにおいても消費される。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
1…電磁コイル駆動装置、2,2a,2b…電磁コイル、3,3a,3b…電磁コイル駆動用FET、4,4a,4b…アクティブクランプ回路、5,5a,5b…抵抗素子、6,6a,6b…バッファ回路、7,7a,7b…ダイオード、8,8a,8b…ツェナーダイオード、9,9a,9b…ツェナーダイオード、10…サージ保護回路、11…状態伝達回路、12…サージ吸収用FET、13…電源、14…抵抗素子、15,15a,15b…スイッチ、16a,16b…ダイオード、17a,17b…PMOSFET、18a,18b…抵抗素子、19…抵抗素子、20…抵抗素子、21a,21b…ダイオード、22a、22b…遅延制御回路、23a,23b…スイッチ、24…アクティブクランプ回路、25…抵抗素子、26…制御部、27a,27b…電磁コイル駆動用FET、28a,28b…ダイオード、29…サージ吸収素子(ツェナーダイオード)、31a,31b…電磁コイル駆動用FET、32a,32b…アクティブクランプ回路、33a,33b…抵抗素子、34…制御部。
Claims (13)
- 電磁コイルを駆動するスイッチング素子と、
前記スイッチング素子がオン状態からオフ状態に移行したときに発生するサージエネルギーを吸収するように接続されたサージ保護回路を備えた電磁コイル駆動装置において、
前記スイッチング素子は、前記サージエネルギーを吸収する機能を有していて、
前記スイッチング素子と前記サージ保護回路は共に前記サージエネルギーを吸収することを特徴とする電磁コイル駆動装置。 - 前記スイッチング素子がオン状態からオフ状態に移行したときに発生するサージエネルギーを前記スイッチング素子が吸収する状態にあることを伝達する状態伝達回路を備え、
前記状態伝達回路が前記サージ保護回路に接続されていて、
前記状態伝達回路の出力信号を受けて、前記サージ保護回路は前記スイッチング素子と共に前記サージエネルギーを吸収することを特徴とする請求項1に記載の電磁コイル駆動装置。 - 前記スイッチング素子がオン状態からオフ状態に移行したときに発生するサージエネルギーを前記スイッチング素子が吸収する状態にあることを伝達する状態伝達回路を備え、
前記状態伝達回路が前記スイッチング素子に接続されていて、
前記状態伝達回路の出力信号を受けて、前記サージエネルギーが発生した電磁コイルに接続された前記スイッチング素子がオン状態となって、前記サージ保護回路は前記スイッチング素子と共に前記サージエネルギーを吸収することを特徴とする請求項1に記載の電磁コイル駆動装置。 - 前記スイッチング素子を複数備え、
前記複数のスイッチング素子の各々にダイオードが接続されていて、
前記ダイオードを介して、前記複数のスイッチング素子が共通する1つのサージ保護回路に接続されていることを特徴とする請求項1から3のいずれか1項に記載の電磁コイル駆動装置。 - 前記複数のスイッチング素子の各々は、当該複数のスイッチング素子が接続される電磁コイルからのサージエネルギーを同時に吸収する状態にならないように制御されることを特徴とする請求項4に記載の電磁コイル駆動装置。
- 前記スイッチング素子、前記サージ保護回路、前記状態伝達回路は同一の半導体基板上に形成されていることを特徴とする請求項2または3に記載の電磁コイル駆動装置。
- 前記スイッチング素子および前記サージ保護回路は、前記スイッチング素子が接続される電磁コイルのサージエネルギーを吸収する状態にあるとき、互いに熱干渉を生じないように所定の距離を有して配置されていることを特徴とする請求項6に記載の電磁コイル駆動装置。
- 電磁コイルに接続され、当該電磁コイルを駆動するスイッチング素子と、
前記電磁コイルに対し前記スイッチング素子と並列に接続されるサージ保護回路と、
前記スイッチング素子および前記サージ保護回路に接続され、前記スイッチング素子のオン状態からオフ状態への移行時に発生するサージエネルギーを前記スイッチング素子が吸収する状態にあることを伝達する状態伝達回路と、
を備えることを特徴とする半導体集積回路装置。 - 前記状態伝達回路は、前記スイッチング素子のゲート入力信号で制御されるスイッチを有することを特徴とする請求項8に記載の半導体集積回路装置。
- 前記スイッチング素子を複数備え、
前記複数のスイッチング素子の各々は、複数のダイオードを介して共通する1つの前記サージ保護回路と並列に接続されることを特徴とする請求項8に記載の半導体集積回路装置。 - 前記状態伝達回路は、前記複数のスイッチング素子の各々のゲート入力信号で制御される複数のスイッチを有することを特徴とする請求項10に記載の半導体集積回路装置。
- 前記状態伝達回路は、複数の抵抗素子と、複数のPMOSFETと、複数のダイオードを有することを特徴とする請求項10に記載の半導体集積回路装置。
- 前記状態伝達回路は、前記複数のスイッチング素子のゲート入力信号に基づいて前記複数のスイッチの各々の接続タイミングを制御する遅延制御回路を有することを特徴とする請求項11に記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018111660A JP2019216519A (ja) | 2018-06-12 | 2018-06-12 | 電磁コイル駆動装置および半導体集積回路装置 |
PCT/JP2019/016413 WO2019239713A1 (ja) | 2018-06-12 | 2019-04-17 | 電磁コイル駆動装置および半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018111660A JP2019216519A (ja) | 2018-06-12 | 2018-06-12 | 電磁コイル駆動装置および半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019216519A true JP2019216519A (ja) | 2019-12-19 |
Family
ID=68843145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018111660A Pending JP2019216519A (ja) | 2018-06-12 | 2018-06-12 | 電磁コイル駆動装置および半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019216519A (ja) |
WO (1) | WO2019239713A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131778A1 (ja) * | 2019-12-26 | 2021-07-01 | 日立Astemo株式会社 | 負荷駆動装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012780A (ja) * | 1998-06-26 | 2000-01-14 | Toshiba Corp | 半導体スナバ装置及び半導体装置 |
JP4998088B2 (ja) * | 2007-05-28 | 2012-08-15 | アイシン・エィ・ダブリュ株式会社 | ソレノイドバルブ駆動装置 |
JP5217849B2 (ja) * | 2008-09-29 | 2013-06-19 | サンケン電気株式会社 | 電気回路のスイッチング装置 |
JP6139130B2 (ja) * | 2012-12-27 | 2017-05-31 | 矢崎総業株式会社 | 電磁誘導負荷の制御装置 |
JP6237011B2 (ja) * | 2013-09-05 | 2017-11-29 | 富士電機株式会社 | 半導体装置 |
JP6749184B2 (ja) * | 2016-09-01 | 2020-09-02 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
-
2018
- 2018-06-12 JP JP2018111660A patent/JP2019216519A/ja active Pending
-
2019
- 2019-04-17 WO PCT/JP2019/016413 patent/WO2019239713A1/ja active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131778A1 (ja) * | 2019-12-26 | 2021-07-01 | 日立Astemo株式会社 | 負荷駆動装置 |
JPWO2021131778A1 (ja) * | 2019-12-26 | 2021-07-01 | ||
JP7301163B2 (ja) | 2019-12-26 | 2023-06-30 | 日立Astemo株式会社 | 負荷駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2019239713A1 (ja) | 2019-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6749184B2 (ja) | 半導体装置 | |
WO2014196136A1 (ja) | ゲートドライバおよびこれを備えたパワーモジュール | |
US9059076B2 (en) | Gate drivers for circuits based on semiconductor devices | |
WO2016189817A1 (ja) | パワートランジスタ駆動装置 | |
US20130141154A1 (en) | Output circuit | |
WO2014034063A1 (ja) | 半導体装置 | |
JP5274823B2 (ja) | 電力供給制御回路 | |
US10461737B2 (en) | Configurable clamp circuit | |
US20060077696A1 (en) | Radiation tolerant electrical component with non-radiation hardened FET | |
US8217686B2 (en) | Driver chip for driving an inductive load and module having a driver chip | |
JP6237952B2 (ja) | 内部電源回路および半導体装置 | |
CN109768787B (zh) | 半导体装置及其驱动方法 | |
JP4864622B2 (ja) | 誘導性負荷の駆動装置 | |
US7411770B2 (en) | Circuit arrangement with at least two semiconductor switches and a central overvoltage protection | |
JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
US8045311B2 (en) | Load driving and diagnosis system and control method | |
WO2019239713A1 (ja) | 電磁コイル駆動装置および半導体集積回路装置 | |
WO2015033631A1 (ja) | トランジスタ回路 | |
US20080002324A1 (en) | Circuit arrangement with at least two semiconductor switches | |
JP2010028522A (ja) | 半導体装置 | |
JP2569634Y2 (ja) | 電界効果トランジスタを用いたスイツチング回路 | |
US8125797B2 (en) | Radiation tolerant electrical component with non-radiation hardened FET | |
JP2020017882A (ja) | スイッチ回路及び電力変換装置 | |
JPH10250U (ja) | スイッチング回路 | |
JP7301163B2 (ja) | 負荷駆動装置 |