WO2014196136A1 - ゲートドライバおよびこれを備えたパワーモジュール - Google Patents

ゲートドライバおよびこれを備えたパワーモジュール Download PDF

Info

Publication number
WO2014196136A1
WO2014196136A1 PCT/JP2014/002646 JP2014002646W WO2014196136A1 WO 2014196136 A1 WO2014196136 A1 WO 2014196136A1 JP 2014002646 W JP2014002646 W JP 2014002646W WO 2014196136 A1 WO2014196136 A1 WO 2014196136A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
source
effect transistor
field effect
gate
Prior art date
Application number
PCT/JP2014/002646
Other languages
English (en)
French (fr)
Inventor
高野　洋
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2015521278A priority Critical patent/JP5934925B2/ja
Publication of WO2014196136A1 publication Critical patent/WO2014196136A1/ja
Priority to US14/607,111 priority patent/US9673812B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present disclosure relates to a gate driver for driving a field effect transistor and a power module including the gate driver.
  • Silicon carbide (silicon carbide: SiC) is a semiconductor material having a larger band gap than silicon (Si), and is applied to power elements.
  • Examples of the power element using SiC include a metal-insulator-semiconductor field-effect transistor (MISFET) (see, for example, Patent Documents 1 and 2).
  • MISFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • MISFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • Patent Document 1 discloses a field effect transistor having a channel layer.
  • this field effect transistor when the voltage between the gate and the source is lower than the gate threshold voltage, if the voltage between the drain and the source is a negative voltage, a current flows from the source to the drain. At this time, since the current passes through the channel layer, it is called a channel diode.
  • Patent Document 1 discloses that a channel diode is used as a freewheeling diode.
  • the drain-source voltage refers to the drain voltage with reference to the source.
  • the voltage between the gate and the source refers to the voltage of the gate with reference to the source.
  • the gate driver for driving the field effect transistor suppresses the deterioration of the conduction characteristics of the channel diode of the field effect transistor and suppresses false firing of the field effect transistor.
  • One embodiment of the present disclosure provides a gate driver capable of suppressing deterioration in conduction characteristics of a channel diode and suppressing erroneous firing of a field effect transistor.
  • a gate driver is a gate driver that drives a field effect transistor based on an input signal, and includes a comparator and a gate voltage switching circuit.
  • the comparator compares an applied voltage applied between the drain and source of the field effect transistor with a reference voltage for detecting noise appearing between the drain and source of the field effect transistor.
  • the gate voltage switching circuit indicates that the input signal indicates an instruction to turn off the field effect transistor, and when the field effect transistor is in the off state, the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage.
  • the applied voltage between the drain and source changes from the state shown to the state showing the reference voltage or higher, the voltage applied between the gate and source of the field effect transistor is switched from the first voltage to the second voltage.
  • the threshold voltage of the field effect transistor is Vth
  • the first voltage is V1
  • the second voltage is V2
  • the relationship of Vth> V1> V2 is satisfied, and the second voltage is a negative voltage.
  • the gate driver it is possible to suppress degradation of the conduction characteristics of the channel diode and to suppress erroneous firing of the field effect transistor.
  • the circuit diagram which shows the whole structure of the power module which concerns on 1st Embodiment A circuit diagram showing composition of a source clamp part of a lower arm driver concerning a 1st embodiment Timing chart showing the operation of the source clamp portion of the lower arm driver according to the first embodiment
  • the circuit diagram which shows the whole structure of the power module which concerns on 2nd Embodiment A circuit diagram showing composition of a source clamp part of a lower arm driver concerning a 2nd embodiment.
  • Timing chart showing the operation of the source clamp part of the lower arm driver according to the second embodiment A circuit diagram showing composition of a source clamp part of a lower arm driver concerning a 3rd embodiment Circuit diagram showing an example of the configuration of a one-shot circuit Timing chart showing the operation of the one-shot circuit of FIG. Timing chart showing the operation of the source clamp part of the lower arm driver according to the third embodiment
  • the circuit diagram which shows the structure of the source clamp part of the driver for lower arms which concerns on the modification of 3rd Embodiment.
  • a circuit diagram showing composition of a source clamp part of a lower arm driver concerning a 4th embodiment Circuit diagram showing an example of configuration of pulse latch circuit Timing chart showing the operation of the pulse latch circuit of FIG.
  • circuit diagram which shows the structure of the source clamp part of the driver for lower arms which concerns on the modification of 4th Embodiment.
  • Schematic diagram of FET with channel layer The figure which shows the IV characteristic of FET disclosed by patent document 2
  • FIG. 19 shows a schematic diagram of an FET including a channel layer.
  • the FET 102L includes a substrate 10, a drift region 20, a body region 30, a body contact region 32, a source region 40, a source electrode 45, a channel layer 50, a gate insulating layer 60, a gate electrode 65, and a drain electrode 70.
  • a region located between the body region 30 and the gate electrode 65 functions as the channel region 55.
  • Substrate 10, drift region 20, body region 30, body contact region 32, source region 40, and channel layer 50 are all made of SiC.
  • the FET 102L When the voltage Vds applied between the drain and the source is a positive voltage and the voltage applied between the gate and the source is equal to or higher than the gate threshold voltage Vth, the FET 102L is connected to the source electrode from the drain electrode 70 via the channel layer 50. Current is passed through 45. On the other hand, if the voltage Vds applied between the drain and the source is a negative voltage and the voltage applied between the gate and the source is less than the gate threshold Vth, the FET 102L drains from the source electrode 45 through the channel layer 50. A current is passed through the electrode 70. At this time, the channel layer 50 functions as a channel diode.
  • the path of the current 90 when the channel layer 50 functions as a channel diode is different from the path of the current 92 that flows through the parasitic body diode.
  • the parasitic body diode is composed of a p-type body region 30 and an n-type drift region 20. According to the FET 102L, since the current flows not through the body diode but through the channel layer 50, the rising voltage of the diode can be reduced. As a result, the conduction loss of the FET 102L can be reduced.
  • the inventor has studied to apply a negative voltage between the gate and the source when the FET is turned off in order to suppress false firing in the FET having such a channel layer.
  • FIG. 20 is a diagram illustrating the IV characteristics of the FET disclosed in Patent Document 2.
  • the horizontal axis in FIG. 20 indicates the voltage Vds applied between the drain and the source. Further, the vertical axis in FIG. 20 represents the drain current. Here, since a current flows from the source to the drain, the drain current is shown as a negative value.
  • This figure shows the IV characteristics when +20 V, 0 V, and ⁇ 20 V are applied between the gate and source of the FET, respectively.
  • FIG. 20 shows that even when the drain-source voltage Vds is the same, if the gate-source voltage Vgs is a negative voltage, the drain current becomes small. This means that as the voltage Vgs between the gate and source increases in the negative direction, the conduction characteristics of the channel diode deteriorate.
  • the gate driver disclosed in this specification applies the first voltage V1 between the gate and the source in a normal state when the FET is turned off.
  • the gate threshold voltage of the FET is Vth
  • the relationship of Vth> V1 is satisfied.
  • the gate driver increases the voltage between the gate and source of the FET from the first voltage V1 to the second voltage when the possibility of erroneous firing of the FET increases due to the appearance of noise between the drain and source of the FET.
  • V1> V2 is satisfied, and V2 is a negative voltage. Therefore, even if the voltage between the gate and the source increases due to the influence of noise appearing between the drain and source of the FET, it is possible to suppress the gate voltage from exceeding the gate threshold voltage.
  • the gate driver switches the voltage between the gate and the source of the FET from the second voltage V2 to the first voltage V1 when the possibility of erroneous firing of the FET becomes low.
  • the decrease in the possibility of false firing can be determined by, for example, detecting the reduction of noise or detecting the passage of a certain time after the noise appears.
  • the present gate driver when there is no overlap between the period in which current flows in the channel diode of the FET and the period in which the possibility of erroneous firing is increased, the problem of deterioration in conduction characteristics is not caused in the first place. be able to. Further, according to the present gate driver, even when there is an overlap between the period in which the current flows through the channel diode of the FET and the period in which the possibility of false firing increases, the problem of deterioration in conduction characteristics can be minimized. .
  • a gate driver is a gate driver that drives a field effect transistor based on an input signal, and includes a comparator and a gate voltage switching circuit.
  • the comparator compares an applied voltage applied between the drain and source of the field effect transistor with a reference voltage for detecting noise appearing between the drain and source of the field effect transistor.
  • the gate voltage switching circuit indicates that the input signal indicates an instruction to turn off the field effect transistor, and when the field effect transistor is in the off state, the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage.
  • the applied voltage between the drain and source changes from the state shown to the state showing the reference voltage or higher, the voltage applied between the gate and source of the field effect transistor is switched from the first voltage to the second voltage.
  • the threshold voltage of the field effect transistor is Vth
  • the first voltage is V1
  • the second voltage is V2
  • the relationship of Vth> V1> V2 is satisfied, and the second voltage is a negative voltage.
  • the gate voltage switching circuit further includes an instruction for the input signal to turn off the field effect transistor, and the field effect transistor is in an off state.
  • the second voltage may be switched to the third voltage.
  • the third voltage is V3, the relationship Vth> V3> V2 is satisfied.
  • the third voltage is equal to the first voltage
  • the gate voltage switching circuit generates the first voltage with the gate of the field effect transistor.
  • a first switch inserted in a wiring connecting the first power source, a second switch inserted in a wiring connecting the gate of the field effect transistor and the second power source generating the second voltage, and the input
  • the output of the comparator indicates that the applied voltage between the drain and source indicates less than the reference voltage
  • the first switch is turned on, the second switch is turned off, and the output of the comparator is applied between the drain and the source. If the pressure indicates greater than or equal to the reference voltage may comprise a switch control circuit for the second switch in the ON state while the first switch in the OFF state.
  • the first voltage V1 and the third voltage V3 satisfy V3 ⁇ V1
  • the gate voltage switching circuit connects a gate and a source of the field effect transistor.
  • a first switch inserted in a wiring to be connected; a second switch inserted in a wiring connecting a gate of the field-effect transistor and a second power source that generates the second voltage; and the input signal is the field effect Instructing to turn off the transistor, and when the field effect transistor is in the off state, (a) the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage, and When the voltage between the gate and source of the field effect transistor is more positive than the first voltage, the first switch is turned off.
  • the second switch is turned on, the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage, and the voltage between the gate and source of the field effect transistor is less than the first voltage.
  • the first switch is turned off and the second switch is turned off, and (b) the output of the comparator indicates that the applied voltage between the drain and source is When the reference voltage is greater than or equal to the reference voltage, the first switch is turned off and the second switch is turned on.
  • the output of the comparator is such that the applied voltage between the drain and source is less than the reference voltage.
  • the voltage between the gate and source of the field effect transistor is included in the range from the third voltage to the second voltage.
  • A, and a switch control circuit to turn off the second switching element while the first switch to the ON state.
  • the output of the comparator is more than the reference voltage from a state indicating that the applied voltage between the drain and source of the field effect transistor is less than the reference voltage.
  • a period detector that detects whether or not a predetermined period has elapsed since the transition to the state indicating, wherein the gate voltage switching circuit further instructs the input signal to turn off the field effect transistor. And when the detection result of the period detector transitions from a state in which the predetermined period has not elapsed to a state in which the predetermined period has elapsed, when the field effect transistor is in an off state.
  • the first voltage and the third voltage are equal, and the gate voltage switching circuit generates a first voltage that generates the gate and the first voltage of the field effect transistor.
  • a first switch inserted in a wiring connecting the power supply of the first switch, a second switch inserted in a wiring connecting the gate of the field effect transistor and the second power supply generating the second voltage, and the input signal Indicates an instruction to turn off the field effect transistor, and when the field effect transistor is in an off state, when the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage,
  • the first switch is turned on and the second switch is turned off, and the detection result of the period detection unit is a state in which the predetermined period has not elapsed.
  • the first voltage V1 and the third voltage V3 satisfy V3 ⁇ V1
  • the gate voltage switching circuit connects a gate and a source of the field effect transistor.
  • a first switch inserted in a wiring to be connected; a second switch inserted in a wiring connecting a gate of the field-effect transistor and a second power source that generates the second voltage; and the input signal is the field effect Instructing to turn off the transistor, and when the field effect transistor is in the off state, (a) the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage, and When the voltage between the gate and source of the field effect transistor is more positive than the first voltage, the first switch is turned off.
  • the second switch is turned on, the output of the comparator indicates that the applied voltage between the drain and source is less than the reference voltage, and the voltage between the gate and source of the field effect transistor is less than the first voltage.
  • the first switch is turned off and the second switch is turned off.
  • the detection result of the period detection unit indicates that the predetermined period has not been detected.
  • the first switch When indicating an elapsed state, the first switch is turned off and the second switch is turned on; (c) a detection result of the period detection unit indicates an elapsed state of the predetermined period; and When the voltage between the gate and source of the field effect transistor is included in the range from the third voltage to the second voltage, the first switch is turned on and The second switch may be a switch control circuit to turn off.
  • the voltage applied between the drain and source of the field effect transistor is further inserted into a path that transmits the applied voltage from the field effect transistor to the comparator, and between the drain and source of the field effect transistor.
  • a high-pass filter may be provided that transmits the applied voltage between the drain and source of the field effect transistor to the comparator only when the time change rate of the applied voltage is equal to or greater than a predetermined value.
  • the output of the comparator is more than the reference voltage from a state indicating that the applied voltage between the drain and source of the field effect transistor is less than the reference voltage.
  • a period detector that detects whether or not a predetermined period has elapsed since the transition to the state indicating, wherein the gate voltage switching circuit further instructs the input signal to turn off the field effect transistor. And when the detection result of the period detector transitions from a state in which the predetermined period has not elapsed to a state in which the predetermined period has elapsed, when the field effect transistor is in an off state.
  • a current detection unit that detects a drain current of the field effect transistor and a voltage applied between a drain source of the field effect transistor are transmitted from the field effect transistor to the comparator.
  • the current detection unit detects A switch for transmitting the result to the comparator.
  • a power module includes a gate driver according to an aspect of the present disclosure and the field effect transistor.
  • the field effect transistor includes a channel layer, and the field effect transistor is applied with a negative voltage between the drain and the source in a state where a negative voltage is applied between the gate and the source. It may function as a diode that causes current to flow from the source to the drain via the channel layer.
  • FIG. 1 is a diagram illustrating an overall configuration of a power module according to the first embodiment.
  • the power module 100 includes a gate driver 101 and a bridge circuit 102.
  • the bridge circuit 102 includes an upper arm FET 102U and a lower arm FET 102L.
  • the FET of FIG. 19 is employed as the FETs 102U and 102L.
  • the gate driver 101 includes a control unit 103, an upper arm driver 104, and a lower arm driver 105.
  • the upper arm driver 104 includes a power transformer 106, an internal power source 107, an isolation transformer 108, an interface unit 109, a gate drive unit 110, and a source clamp unit 111.
  • the lower arm driver 105 has the same configuration as the upper arm driver 104.
  • the upper arm control signal Ugate and the lower arm control signal Lgate are input to the control unit 103.
  • the control unit 103 transmits the upper arm control signal Ugate to the interface unit 109 via the isolation transformer 108 of the upper arm driver 104.
  • the control unit 103 transmits the lower arm control signal Lgate to the interface unit 109 via the isolation transformer 108 of the lower arm driver 105.
  • an overcurrent detection signal U_fail is input to the control unit 103 from the interface unit 109 via the isolation transformer 108 of the upper arm driver 104. Further, the overcurrent detection signal L_fail is input from the interface unit 109 to the control unit 103 via the isolation transformer 108 of the lower arm driver 105. The control unit 103 outputs the logical sum of the overcurrent detection signals U_fail and L_fail as the overcurrent detection signal fail.
  • the interface unit 109 of the upper arm driver 104 generates a gate drive signal U_GATE that is a non-inverted signal of the upper arm control signal Ugate and a source clamp enable signal U_SCE that is an inverted signal of the upper arm control signal Ugate.
  • the interface unit 109 of the lower arm driver 105 generates a gate drive signal L_GATE that is a non-inverted signal of the lower arm control signal Lgate and a source clamp enable signal L_SCE that is an inverted signal of the lower arm control signal Lgate.
  • a positive voltage (+20 V) is supplied to each gate driving unit 110.
  • the gate drive unit 110 of the upper arm driver 104 applies a positive voltage (+ 20V) between the gate and source of the FET 102U when the gate drive signal U_GATE indicates an instruction to turn on the FET 102U (high level in the present embodiment).
  • the FET 102U has a role of being turned on.
  • the gate drive unit 110 of the lower arm driver 105 has a positive voltage (+ 20V) between the gate and source of the FET 102L when the gate drive signal L_GATE indicates an instruction to turn on the FET 102L (high level in this embodiment). ) To turn on the FET 102L.
  • a positive voltage (+20 V), a first voltage ( ⁇ 5 V), and a second voltage ( ⁇ 10 V) are supplied to each source clamp unit 111.
  • the source clamp enable signal U_SCE indicates an instruction to turn off the FET 102U
  • the source clamp unit 111 of the upper arm driver 104 indicates a first voltage ( ⁇ 5V) or a second voltage ( ⁇ 5V) between the gate and the source of the FET 102U. ⁇ 10V)
  • the FET 102U is turned off.
  • the source clamp enable signal L_SCE indicates an instruction to turn off the FET 102L
  • the source clamp unit 111 of the lower arm driver 105 indicates a first voltage ( ⁇ 5V) or a second voltage between the gate and source of the FET 102L.
  • Fig. 2 shows the configuration of the source clamp part of the lower arm driver.
  • the source clamp unit 111 includes voltage dividing circuits 121 and 122, a switch 123, a comparator 124, a level shift circuit 125, a current detection unit 126, a gate voltage switching circuit 130, a comparator 143, a level shift circuit 145, an AND gate 147, and a latch circuit. 149.
  • the voltage dividing circuit 121 divides the voltage Vout between the drain and the source of the FET 102L, thereby generating a voltage Vout ′ reflecting the voltage between the drain and the source.
  • the voltage dividing circuit 122 generates a voltage Vref ′ by dividing the positive voltage (+20 V).
  • the voltage Vref ′ can be converted into a reference voltage Vref between the drain and the source of the FET 102 ⁇ / b> L using the voltage dividing ratio of the voltage dividing circuit 121 and the voltage dividing ratio of the voltage dividing circuit 122.
  • the reference voltage Vref is higher than the normal voltage VPN between the drain and source of the FET 102L, and is lower than the voltage at which erroneous firing occurs in the FET 102L due to noise appearing between the drain and source of the FET 102L.
  • the voltage VPN is a power supply voltage applied to both ends of the bridge circuit 102.
  • the switch 123 is connected to the a side when the FET 102L is on, and is connected to the b side when the FET 102L is off.
  • the comparator 124 compares the output voltage Vout 'of the voltage dividing circuit 121 and the output voltage Vref' of the voltage dividing circuit 122 by the action of the switch 123 when the FET 102L is in the OFF state. That is, the drain-source voltage Vout of the FET 102L is compared with the reference voltage Vref. The comparator 124 outputs a high level when the voltage Vout between the drain and source of the FET 102L is equal to or higher than the reference voltage Vref, and outputs a low level when the applied voltage Vout is lower than the reference voltage Vref. The output of the comparator 124 is transmitted to the gate voltage switching circuit 130 via the level shift circuit 125.
  • the comparator 124 compares the output voltage of the current detection unit 126 with the output voltage Vref 'of the voltage dividing circuit 122 by the action of the switch 123.
  • the output voltage of the current detection unit 126 reflects the drain current of the FET 102L.
  • the comparator 124 outputs a high level when the drain current is an overcurrent, and outputs a low level when the drain current is not an overcurrent.
  • the output of the comparator 124 is transmitted to the interface unit 109 as an overcurrent detection signal L_fail.
  • the gate voltage switching circuit 130 applies a first voltage ( ⁇ 5V) between the gate and source of the FET 102L if the voltage Vout between the drain and source is less than the reference voltage Vref when the FET 102L is in the OFF state. If Vout is equal to or higher than the reference voltage Vref, a second voltage ( ⁇ 10 V) is applied between the gate and the source.
  • the gate voltage switching circuit 130 includes a first switch 131, a second switch 132, and a switch control circuit 133.
  • the first switch 131 is inserted in a wiring connecting the gate of the FET 102L and the first voltage ( ⁇ 5V) power source Vbb1.
  • the first switch 131 includes an NMOS transistor 134, a diode 135, a PMOS transistor 136, a diode 137, and an inverter 138.
  • the second switch 132 is inserted in a wiring connecting the gate of the FET 102L and the second voltage ( ⁇ 10 V) power supply Vbb2.
  • the second switch 132 includes an NMOS transistor.
  • the switch control circuit 133 includes AND gates 139 and 140 and an inverter 141.
  • the positive and negative input terminals of the comparator 143 are connected to the source of the FET 102L and the output of the voltage dividing circuit 121, respectively.
  • the output voltage Vout ′ of the voltage dividing circuit 121 reflects the voltage Vout between the drain and source of the FET 102L. Therefore, when the voltage Vout is positive, the output A of the comparator 143 is at a low level, and when the voltage Vout is negative, the output A of the comparator 143 is at a high level.
  • the return current flows through the lower-arm freewheeling diode after the FET 102L transitions from the on-state to the off-state, the voltage Vout is negative, and the output A of the comparator 143 becomes high level.
  • the output A of the comparator 143 is transmitted to the AND gate 147 through the level shift circuit 145.
  • the source clamp enable signal L_SCE on the lower arm side is at a high level. Therefore, when the output A of the comparator 143 is at a high level, the output of the AND gate 147 is at a high level.
  • the output of the AND gate 147 is transmitted to the latch circuit 149.
  • the gate drive signal U_GATE on the upper arm side changes from the low level to the high level after a predetermined period after the gate drive signal L_GATE on the lower arm side changes from the high level to the low level.
  • the output of the AND gate 147 is held in the latch circuit 149, and the output B of the latch circuit 149 becomes high level.
  • the outputs of the AND gates 139 and 140 depend on the output of the comparator 124.
  • the outputs of the AND gates 139 and 140 are complementary such that if one is at a high level, the other is at a low level. If the normal voltage VPN is applied between the drain and source of the FET 102L, the output of the comparator 124 becomes low level. As a result, the first switch 131 is turned on and the second switch 132 is turned off.
  • the voltage V_gate between the gate and the source of the FET 102L becomes the first voltage ( ⁇ 5V).
  • the output of the comparator 124 becomes high level, and as a result, the first switch 131 is turned off.
  • the second switch 132 is turned on.
  • the voltage V_gate between the gate and the source of the FET 102L becomes the second voltage ( ⁇ 10 V).
  • FIG. 3 shows the operation of the source clamp portion of the lower arm driver.
  • the false firing of the FET 102L is triggered when noise that expands the voltage between the drain and the source appears.
  • noise that increases the voltage between the drain and the source by increasing the output voltage Vout will be described.
  • the voltage Vout between the drain and source of the FET 102L is the normal voltage VPN.
  • the first switch 131 is turned on and the second switch 132 is turned off.
  • the voltage V_gate between the gate and the source of the FET 102L becomes the first voltage ( ⁇ 5V).
  • the voltage Vout between the drain and source of the FET 102L becomes equal to or higher than the reference voltage Vref.
  • the output of the comparator 124 is inverted from the low level to the high level, the first switch 131 is turned off, and the second switch 132 is turned on.
  • the voltage V_gate between the gate and source of the FET 102L is switched from the first voltage ( ⁇ 5V) to the second voltage ( ⁇ 10V). For this reason, it is possible to suppress the gate-source voltage V_gate from becoming equal to or higher than the gate threshold voltage Vth. That is, erroneous firing of the FET 102L can be suppressed.
  • the upper arm side When the gate drive signal U_GATE becomes high level, the output B of the latch circuit 149 becomes high level.
  • the gate drive signal U_GATE on the upper arm side becomes a high level after the FET 102L finishes transitioning from the on state to the off state.
  • the source clamp unit of the lower arm driver changes the voltage V_gate between the gate and the source of the FET 102L from the first voltage ( ⁇ 5V) to the second during the transition of the FET 102L from the on state to the off state.
  • the operation of switching to the voltage ( ⁇ 10V) is not performed.
  • the drain-source voltage Vout of the FET 102L becomes less than the reference voltage Vref.
  • the output of the comparator 124 is inverted from the high level to the low level, the first switch 131 is turned on, and the second switch 132 is turned off.
  • the voltage V_gate between the gate and the source of the FET 102L is switched from the second voltage ( ⁇ 10V) to the first voltage ( ⁇ 5V). For this reason, it can suppress that the conduction
  • Fig. 4 shows the configuration of the source clamp part of the upper arm driver.
  • the source clamp part of the upper arm driver has the same configuration as the source clamp part of the lower arm driver.
  • FIG. 5 shows the operation of the source clamp portion of the upper arm driver.
  • the false firing of the FET 102U is induced when noise that expands the voltage between the drain and the source appears.
  • noise that increases the voltage between the drain and the source by decreasing the output voltage Vout is given.
  • the upper arm driver can achieve the same effect as the lower arm driver.
  • the gate driver 101 determines that the possibility of erroneous firing of the FET is increased by detecting that the voltage between the drain and source of the FET is equal to or higher than the reference voltage. If the possibility of false firing increases, the gate driver 101 switches the voltage applied between the gate and source of the FET from the first voltage to the second voltage.
  • V1 and the second voltage V2
  • Vth>V1> V2 is satisfied and the second voltage V2 is a negative voltage. Thereby, it can suppress that the gate voltage V_gate of FET becomes more than the gate threshold voltage Vth.
  • the gate driver 101 determines that the possibility of erroneous firing of the FET is reduced by detecting that the voltage between the drain and source of the FET is less than the reference voltage.
  • the gate driver 101 switches the voltage applied between the gate and source of the FET from the second voltage to the first voltage when the possibility of false firing is reduced. Thereby, it can suppress that the conduction
  • the gate driver 101 when the FET is in the OFF state, the gate driver 101 appropriately selects the voltage to be applied between the gate and the source between the first voltage and the second voltage, thereby enabling the conduction of the channel diode of the FET. It is possible to suppress the deterioration of characteristics and to suppress erroneous firing of the FET.
  • the gate driver 101 even when there is an overlap between the period in which the current flows in the channel diode of the FET and the period in which the possibility of erroneous firing increases, the problem of deterioration in conduction characteristics can be minimized. .
  • the gate driver 101 does not need to detect the possibility of false firing in the first place when the FET is in the ON state. Therefore, in the present embodiment, when the FET is in the on state, the comparator 124 built in the source clamp unit 111 is used for the purpose of detecting an overcurrent of the drain current. Thus, by sharing the circuit in the source clamp unit 111 for two uses, the number of parts can be reduced and the cost can be reduced.
  • the configuration of the source clamp portion is different from that of the first embodiment. This reduces the number of DC-DC converters for the internal power supply.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the gate driver 201 includes a control unit 103, an upper arm driver 204, and a lower arm driver 205.
  • the upper arm driver 204 includes a power transformer 106, an internal power supply 207, an isolation transformer 108, an interface unit 109, a gate drive unit 110, and a source clamp unit 211.
  • the lower arm driver 205 has the same configuration as the upper arm driver 204.
  • Each internal power supply 207 includes DC-DC converters 207a and 207d.
  • the DC-DC converters 207a and 207d generate + 20V and + 10V DC voltages from the pulse input from the power transformer 106, respectively.
  • the DC-DC converter 207a functions as a positive voltage power supply (+ 20V).
  • the DC-DC converter 207d functions as a second power supply (-10V).
  • the switch control circuit 233 includes voltage dividing circuits 236 and 237, a comparator 238, an OR gate 239, an AND gate 240, a comparator 241, inverters 242, 243, and a NAND gate 244.
  • the voltage dividing circuit 236 outputs a voltage V1 reflecting the voltage between the gate and the source of the FET 102L.
  • the voltage dividing circuit 237 outputs a voltage V2 reflecting the first voltage ( ⁇ 5V) and a voltage V3 reflecting the third voltage ( ⁇ 5.5V).
  • the gate voltage switching circuit 230 is in at least the following three states when the FET 102L is in an off state and the output B of the latch circuit 149 is at a high level.
  • the output of the comparator 241 becomes high level, and the output of the inverter 242 becomes low level. At this time, since the output of the NAND gate 244 becomes a high level, the first switch 231 is turned off.
  • the voltage V_gate between the gate and the source of the FET 102L gradually decreases.
  • the output of the comparator 238 is inverted from the high level to the low level, so that the second switch 232 is turned off.
  • the voltage between the gate and the source of the FET 102L is set to the first voltage ( ⁇ 5V) (period from time t0 to time t1 in FIG. 8).
  • the gate-source voltage V_gate of the FET 102L is set to the second voltage ( ⁇ 10 V) (period from time t2 to t3 in FIG. 8).
  • the output of the comparator 241 becomes low level, and the output of the inverter 242 becomes high level. Further, since the output of the comparator 124 is low level, the output of the inverter 243 becomes high level. Further, the output B of the latch circuit 149 is at a high level. Accordingly, since the output of the NAND gate 244 becomes a low level, the first switch 231 is turned on.
  • the voltage V_gate between the gate and the source of the FET 102L gradually increases.
  • the output of the comparator 241 is inverted from the low level to the high level, so that the first switch 231 is turned off.
  • the voltage between the gate and the source of the FET 102L is set to the third voltage ( ⁇ 5.5 V) (period after time t3 in FIG. 8).
  • the switch control circuit 233 has a voltage regulator function. As a result, the number of DC-DC converters of the internal power supply 207 is reduced to two. The same effect can be obtained for the upper arm driver.
  • a method for detecting that the possibility of false firing has decreased is different from that in the first embodiment.
  • the possibility of erroneous firing has decreased due to the voltage between the drain and the source being less than the reference voltage.
  • the possibility of erroneous firing has decreased due to the passage of a certain period from the time when the voltage between the drain and the source becomes equal to or higher than the reference voltage.
  • FIG. 9 shows the configuration of the source clamp portion of the lower arm driver.
  • the source clamp unit 311 includes voltage dividing circuits 121 and 122, a switch 123, a comparator 124, a level shift circuit 125, a current detection unit 126, a one-shot circuit 151, a gate voltage switching circuit 130, a comparator 143, a level shift circuit 145, and an AND gate. 147 and a latch circuit 149.
  • the one-shot circuit 151 is inserted in a path for transmitting the output of the comparator 124 to the gate voltage switching circuit 130.
  • FIG. 10 shows an example of the configuration of the one-shot circuit
  • FIG. 11 shows the operation of the one-shot circuit.
  • the one-shot circuit 151 includes a delay circuit 152, an inverter 153, and an AND gate 154. With this configuration, the output OUT is inverted from the low level to the high level when the input IN is inverted from the low level to the high level. Thereafter, the output OUT is inverted from the high level to the low level when a certain period determined by the characteristics of the delay circuit 152 elapses.
  • the one-shot circuit 151 functions as a period detection unit that detects that a certain period has elapsed since noise appeared between the drain and source of the FET 102L.
  • the length of the fixed period is from the time when the possibility of false firing increases due to the appearance of noise between the drain and source of the FET 102L, and when the possibility of false firing decreases when the voltage between the drain and source stabilizes. Is set to the length of the period. An appropriate length of this period can be obtained by simulation or the like.
  • Fig. 12 shows the operation of the source clamp part of the lower arm driver.
  • the voltage Vout between the drain and source of the FET 102L is the voltage VPN.
  • the voltage V_gate between the gate and the source of the FET 102L becomes the first voltage ( ⁇ 5V).
  • the output of the one-shot circuit 151 is inverted from the high level to the low level when a certain period has elapsed.
  • the voltage V_gate between the gate and the source of the FET 102L is switched from the second voltage ( ⁇ 10V) to the first voltage ( ⁇ 5V).
  • the gate driver switches the voltage between the gate and the source from the first voltage ( ⁇ 5 V) to the second voltage ( ⁇ 10 V) when the voltage between the drain and source of the FET becomes equal to or higher than the reference voltage. Thereby, it is possible to suppress the gate voltage V_gate from becoming equal to or higher than the gate threshold voltage Vth.
  • the gate driver then switches the voltage between the gate and the source from the second voltage ( ⁇ 10V) to the first voltage ( ⁇ 5V) when a certain period of time elapses.
  • the voltage between the gate and the source of the FET can be returned to the first voltage as soon as possible, so that a period during which the channel diode exhibits good conduction characteristics can be increased.
  • the fourth embodiment includes a configuration for preventing erroneous detection that the possibility of erroneous ignition is high even though the possibility of erroneous ignition is low.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 14 shows the configuration of the source clamp portion of the lower arm driver.
  • the source clamp unit 511 includes voltage dividing circuits 121 and 122, a switch 123, a comparator 124, a level shift circuit 125, a current detection unit 126, a capacitor 161, a pulse latch circuit 162, a gate voltage switching circuit 130, a comparator 143, and a level shift circuit 145. , An AND gate 147, and a latch circuit 149.
  • the capacitor 161 is inserted in a path for transmitting the voltage between the drain and source of the FET 102L to the comparator 124, and functions as a high-pass filter.
  • the characteristics of the filter are determined by the capacitance of the capacitor 161 and the resistance of the voltage dividing circuit 121.
  • the capacitor 161 transmits the drain-source voltage to the comparator 124 only when the time change rate of the voltage between the drain and source is equal to or greater than a predetermined value determined by the filter characteristics. This prevents the voltage between the drain and the source from being transmitted to the comparator 124 in a situation where the rate of time change of the voltage between the drain and the source is low and, as a result, the possibility of erroneous firing is low. Therefore, it is possible to prevent erroneous detection that the possibility of erroneous ignition is high even though the possibility of erroneous ignition is low.
  • the pulse latch circuit 162 is inserted in a path for transmitting the output of the comparator 124 to the gate voltage switching circuit 130.
  • FIG. 15 shows an example of the configuration of the pulse latch circuit
  • FIG. 16 shows the operation of the pulse latch circuit.
  • the pulse latch circuit 162 includes an inverter 163, NAND gates 164 and 165, a delay circuit 166, an inverter 167, and an AND gate 168. With this configuration, the output OUT is inverted from the low level to the high level when the input IN is inverted from the low level to the high level. Thereafter, the output OUT is inverted from the high level to the low level when a certain period determined by the characteristics of the delay circuit 166 has elapsed.
  • the pulse latch circuit 162 functions as a period detection unit that detects that a certain period has elapsed since the noise appeared.
  • the output of the comparator 124 becomes high level only during the period when noise rises. In this case, a sufficient length of the period for maintaining the voltage between the gate and source of the FET 102L at the second voltage may not be ensured. Also, the operation of the gate voltage switching circuit 130 may become unstable. For this reason, by providing the pulse latch circuit 162, the voltage between the gate and the source of the FET 102L is maintained at the second voltage until a certain period elapses after the noise appears. The length of the certain period can be determined in the same manner as in the third embodiment.
  • a high-pass filter is provided. Thereby, it is possible to prevent erroneous detection that the possibility of erroneous ignition is high even though the possibility of erroneous ignition is low. Furthermore, in the fourth embodiment, a pulse latch circuit 162 is provided. Thereby, it is possible to secure a sufficient length of the period for maintaining the voltage between the gate and the source of the FET at the second voltage.
  • the lower arm driver has been described above, the same effect can be obtained with the upper arm driver. Further, the same effect can be obtained even in a configuration in which a capacitor 161 and a pulse latch circuit 162 are added to the source clamp unit 211 of the second embodiment, like the source clamp unit 611 shown in FIG.
  • the source clamp unit includes the level shift circuit.
  • the comparator 124 uses a positive voltage of +20 V and a reference voltage of 0 V as power sources.
  • the AND gate 140 and the inverter 141 use a reference voltage of 0V and a first voltage of ⁇ 5V as power sources. Therefore, the level shift circuit 125 needs to be provided.
  • the level shift circuit can be omitted as shown in the source clamp section 711 in FIG. In the source clamp unit 711, the comparator 124 uses a reference voltage of 0V and a first voltage of ⁇ 5V as a power source.
  • the gate driver shares the control unit with the upper arm driver and the lower arm driver, but the present invention is not limited to this.
  • the control unit may be separately prepared for the upper arm driver and the lower arm driver.
  • the comparator is shared by the function of detecting the appearance of noise and the function of detecting overcurrent, but the present invention is not limited to this.
  • a comparator may be prepared for each function individually.
  • the target driven by the gate driver is the FET built in the bridge circuit, but is not limited thereto.
  • an FET incorporated in a chopper circuit may be driven.
  • the target driven by the gate driver is an FET using SiC, but is not limited thereto.
  • an FET using GaN may be driven.
  • the positive voltage is +20 V
  • the first voltage is ⁇ 5 V
  • the second voltage is ⁇ 10 V
  • the third voltage is ⁇ 5.5 V, but this is not limitative. These voltages may be appropriately set according to the characteristics of the FET.
  • the first voltage is described as a negative voltage, but the present invention is not limited to this. If the first voltage is less than the gate threshold voltage Vth of the FET, it may be a positive voltage or zero. That is, if the first voltage is V1 and the second voltage is V2, Vth> V1> V2 need only be satisfied. Similarly, the third voltage may be a positive voltage or zero as long as it is less than the first voltage. That is, when the third voltage is V3, it is only necessary to satisfy Vth> V1> V3> V2.
  • the FET of FIG. 19 is adopted, but the present invention is not limited to this. A similar effect can be obtained if the FET has a conduction characteristic that decreases as the voltage applied between the gate and source of the FET is increased negatively.
  • the gate driver according to the present disclosure can be used for driving a power element used in, for example, a hybrid electric vehicle, an electric vehicle, and a power conditioner.

Abstract

　電界効果トランジスタのドレインソース間に印加された印加電圧と、電界効果トランジスタのドレインソース間に現われるノイズを検出するための参照電圧とを比較するコンパレータ（１２４）と、電界効果トランジスタがオフ状態である場合において、コンパレータ（１２４）の出力が、ドレインソース間の印加電圧が参照電圧未満を示す状態からドレインソース間の印加電圧が参照電圧以上を示す状態に遷移したとき、電界効果トランジスタのゲートソース間に印加する電圧を、第１の電圧から第２の電圧に切り替えるゲート電圧切替回路（１３０）とを備える。電界効果トランジスタの閾値電圧をＶｔｈ、第１の電圧をＶ１、第２の電圧をＶ２とすると、Ｖｔｈ＞Ｖ１＞Ｖ２の関係を満たし、かつ、第２の電圧は負の電圧である。

Description

ゲートドライバおよびこれを備えたパワーモジュール
　本開示は、電界効果トランジスタを駆動するゲートドライバおよびこれを備えたパワーモジュールに関する。
　炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）と比べてバンドギャップが大きい半導体材料であり、パワー素子に応用されている。ＳｉＣを用いたパワー素子としては、例えば、金属－絶縁体－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）が挙げられる（例えば、特許文献１、２参照）。金属－酸化物－半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。
　特許文献１には、チャネル層を備えた電界効果トランジスタが開示されている。この電界効果トランジスタは、ゲートソース間の電圧がゲート閾値電圧未満の場合に、ドレインソース間の電圧が負電圧であればソースからドレインに電流を流す。このとき、電流はチャネル層を通過するので、チャネルダイオードと称される。特許文献１には、チャネルダイオードを還流ダイオードとして用いることが開示されている。なお、本明細書では、ドレインソース間の電圧は、ソースを基準としたドレインの電圧を指す。また、ゲートソース間の電圧は、ソースを基準としたゲートの電圧を指す。
　電界効果トランジスタでは、ゲートソース間に印加される電圧によってオン／オフ制御が行われる。電界効果トランジスタをオン状態からオフ状態に切り替えるときに、ゲートソース間に負電圧を印加することにより、ノイズ等による誤点弧を抑制することが提案されている（例えば、特許文献３、４参照）。
国際公開第２０１０／１２５８１９号 特表２０１０－５０９７７１号公報 特開平５－２４４７６５号公報 国際公開第２００９／００４７１５号
　電界効果トランジスタを駆動するゲートドライバには、電界効果トランジスタのチャネルダイオードの導通特性が低下することを抑制し、かつ、電界効果トランジスタの誤点弧を抑制することが望まれる。
　本開示の一態様は、チャネルダイオードの導通特性が低下することを抑制し、かつ、電界効果トランジスタの誤点弧を抑制することが可能なゲートドライバを提供する。
　本開示の一態様に係るゲートドライバは、入力信号に基づいて電界効果トランジスタを駆動するゲートドライバであって、コンパレータとゲート電圧切替回路とを備える。コンパレータは、電界効果トランジスタのドレインソース間に印加された印加電圧と、電界効果トランジスタのドレインソース間に現われるノイズを検出するための参照電圧とを比較する。ゲート電圧切替回路は、入力信号が電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、コンパレータの出力が、ドレインソース間の印加電圧が参照電圧未満を示す状態からドレインソース間の印加電圧が参照電圧以上を示す状態に遷移したとき、電界効果トランジスタのゲートソース間に印加する電圧を、第１の電圧から第２の電圧に切り替える。電界効果トランジスタの閾値電圧をＶｔｈ、第１の電圧をＶ１、第２の電圧をＶ２とすると、Ｖｔｈ＞Ｖ１＞Ｖ２の関係を満たし、かつ、第２の電圧は負の電圧である。
　なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラム、または記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
　本開示に係るゲートドライバによれば、チャネルダイオードの導通特性が低下することを抑制し、かつ、電界効果トランジスタの誤点弧を抑制することが可能となる。
第１の実施形態に係るパワーモジュールの全体構成を示す回路図 第１の実施形態に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 第１の実施形態に係る下アーム用ドライバのソースクランプ部の動作を示すタイミングチャート 第１の実施形態に係る上アーム用ドライバのソースクランプ部の構成を示す回路図 第１の実施形態に係る上アーム用ドライバのソースクランプ部の動作を示すタイミングチャート 第２の実施形態に係るパワーモジュールの全体構成を示す回路図 第２の実施形態に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 第２の実施形態に係る下アーム用ドライバのソースクランプ部の動作を示すタイミングチャート 第３の実施形態に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 ワンショット回路の構成の一例を示す回路図 図１０のワンショット回路の動作を示すタイミングチャート 第３の実施形態に係る下アーム用ドライバのソースクランプ部の動作を示すタイミングチャート 第３の実施形態の変形例に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 第４の実施形態に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 パルスラッチ回路の構成の一例を示す回路図 図１５のパルスラッチ回路の動作を示すタイミングチャート 第４の実施形態の変形例に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 第１の実施形態の変形例に係る下アーム用ドライバのソースクランプ部の構成を示す回路図 チャネル層を備えたＦＥＴの模式図 特許文献２に開示されたＦＥＴのＩＶ特性を示す図
　（本開示の基礎となった知見）
　図１９に、チャネル層を備えたＦＥＴの模式図を示す。ＦＥＴ１０２Ｌは、基板１０、ドリフト領域２０、ボディ領域３０、ボディコンタクト領域３２、ソース領域４０、ソース電極４５、チャネル層５０、ゲート絶縁層６０、ゲート電極６５およびドレイン電極７０を備える。チャネル層５０のうち、ボディ領域３０とゲート電極６５との間に位置する領域がチャネル領域５５として機能する。基板１０、ドリフト領域２０、ボディ領域３０、ボディコンタクト領域３２、ソース領域４０、チャネル層５０は、何れもＳｉＣにより構成されている。ＦＥＴ１０２Ｌは、ドレインソース間に印加される電圧Ｖｄｓが正電圧であり、かつ、ゲートソース間に印加される電圧がゲート閾値電圧Ｖｔｈ以上であれば、ドレイン電極７０からチャネル層５０を介してソース電極４５に電流を流す。一方、ＦＥＴ１０２Ｌは、ドレインソース間に印加される電圧Ｖｄｓが負電圧であり、かつ、ゲートソース間に印加される電圧がゲート閾値Ｖｔｈ未満であれば、ソース電極４５からチャネル層５０を介してドレイン電極７０に電流を流す。このときチャネル層５０はチャネルダイオードとして機能する。チャネル層５０がチャネルダイオードとして機能しているときの電流９０の経路は、寄生のボディダイオードを流れる電流９２の経路とは異なる。なお、寄生のボディダイオードは、ｐ型のボディ領域３０とｎ型のドリフト領域２０とにより構成される。このＦＥＴ１０２Ｌによれば、電流をボディダイオードではなくチャネル層５０を介して流すので、ダイオードの立ち上がり電圧を低減することができる。その結果、ＦＥＴ１０２Ｌの導通損失を低減することができる。
　発明者は、このようなチャネル層を備えたＦＥＴにおいて誤点弧を抑制するため、ＦＥＴをオフ状態とする場合に、ゲートソース間に負電圧を印加することを検討した。
　しかしながら、ゲートソース間の電圧をゼロから負方向に変化させるにしたがって、チャネルダイオードの導通特性が低下してしまう。これについて、以下で詳細に説明する。
　図２０は、特許文献２に開示されたＦＥＴのＩＶ特性を示す図である。図２０の横軸はドレインソース間に印加される電圧Ｖｄｓを示す。また、図２０の縦軸はドレイン電流を示す。ここでは、ソースからドレインに向かって電流が流れるため、ドレイン電流が負の値で示されている。同図には、ＦＥＴのゲートソース間に＋２０Ｖ、０Ｖ、－２０Ｖをそれぞれ印加させたときのＩＶ特性が示されている。
　図２０により、ドレインソース間の電圧Ｖｄｓが同じ場合でも、ゲートソース間の電圧Ｖｇｓを負電圧とすると、ドレイン電流が小さくなることがわかる。これは、ゲートソース間の電圧Ｖｇｓを負の方向に大きくするほど、チャネルダイオードの導通特性が低下することを意味する。
　また、図２０により、ゲートソース間の電圧Ｖｇｓが０Ｖのときに流れるドレイン電流は、ドレインソース間の電圧Ｖｄｓが約－１．２５Ｖで立ち上がっていることから、チャネルダイオードを流れていることがわかる。一方、ゲートソース間の電圧Ｖｇｓが－２０Ｖのときに流れるドレイン電流は、ドレインソース間の電圧Ｖｄｓが約－３Ｖで立ち上がっていることから、寄生のボディダイオードを流れていることがわかる。ＦＥＴのボディダイオードに電流が流れると、炭化珪素の結晶が劣化するという報告がある（特許文献１、２参照）。
　以上のことから、ＦＥＴのチャネルダイオードを還流ダイオードとして用いる場合、ＦＥＴのゲートソース間に絶対値の大きな負電圧を印加した状態では、還流ダイオードの導通特性が低下すると共に、炭化珪素の結晶が劣化するおそれがあることがわかる。
　本明細書において開示されるゲートドライバは、ＦＥＴをオフ状態にする場合に、平常時には、ゲートソース間に第１の電圧Ｖ１を印加する。ＦＥＴのゲート閾値電圧をＶｔｈとすると、Ｖｔｈ＞Ｖ１の関係を満たす。また、ゲートドライバは、ＦＥＴのドレインソース間にノイズが現われることでＦＥＴの誤点弧の可能性が高くなった場合に、ＦＥＴのゲートソース間の電圧を第１の電圧Ｖ１から第２の電圧Ｖ２に切り替える。ここで、Ｖ１＞Ｖ２の関係を満たし、かつＶ２は負の電圧である。したがって、ＦＥＴのドレインソース間に現われたノイズの影響によりゲートソース間の電圧が高まったとしても、ゲート電圧がゲート閾値電圧以上となることを抑制することができる。また、ゲートドライバは、ＦＥＴの誤点弧の可能性が低くなった場合に、ＦＥＴのゲートソース間の電圧を第２の電圧Ｖ２から第１の電圧Ｖ１に切り替える。誤点弧の可能性の低下は、例えば、ノイズの低減の検出や、ノイズが現われてからの一定時間の経過の検出により判断することができる。
　このように、第１と第２の電圧を適切に選択することで、ＦＥＴのチャネルダイオードの導通特性が低下することを抑制し、かつ、ＦＥＴの誤点弧を抑制することが可能となる。
　また、ＦＥＴのチャネルダイオードを還流ダイオードとして用いる場合、ＦＥＴがオフ状態のときに常にチャネルダイオードに電流が流れるとは限らない。チャネルダイオードに電流が流れない状況であれば、ＦＥＴのゲートソース間に第２の電圧を印加したとしても、そもそも導通特性の低下の問題が生じない。しかし、ＦＥＴをオフ状態にする場合に、常にＦＥＴのゲートソース間に絶対値の大きな負電圧を印加するという方法では、チャネルダイオードに電流が流れる際にもＦＥＴのゲートソース間に絶対値の大きな負電圧が印加されてしまう。このため、導通特性が低下した状態でチャネルダイオードに電流が流れていた。
　それに対して、本ゲートドライバによれば、ＦＥＴのチャネルダイオードに電流が流れる期間と誤点弧の可能性が高まる期間とに重なりが無い場合には、そもそも導通特性の低下の問題を生じなくすることができる。また、本ゲートドライバによれば、ＦＥＴのチャネルダイオードに電流が流れる期間と誤点弧の可能性が高まる期間とに重なりが有る場合でも、導通特性の低下の問題を最小限に抑えることができる。
　本開示の一態様に係るゲートドライバは、入力信号に基づいて電界効果トランジスタを駆動するゲートドライバであって、コンパレータとゲート電圧切替回路とを備える。コンパレータは、電界効果トランジスタのドレインソース間に印加された印加電圧と、電界効果トランジスタのドレインソース間に現われるノイズを検出するための参照電圧とを比較する。ゲート電圧切替回路は、入力信号が電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、コンパレータの出力が、ドレインソース間の印加電圧が参照電圧未満を示す状態からドレインソース間の印加電圧が参照電圧以上を示す状態に遷移したとき、電界効果トランジスタのゲートソース間に印加する電圧を、第１の電圧から第２の電圧に切り替える。電界効果トランジスタの閾値電圧をＶｔｈ、第１の電圧をＶ１、第２の電圧をＶ２とすると、Ｖｔｈ＞Ｖ１＞Ｖ２の関係を満たし、かつ、第２の電圧は負の電圧である。
　本開示の他の態様に係るゲートドライバにおいて、前記ゲート電圧切替回路は、さらに、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧以上を示す状態から前記参照電圧未満を示す状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、前記第２の電圧から第３の電圧に切り替えてもよい。前記第３の電圧をＶ３とすると、Ｖｔｈ＞Ｖ３＞Ｖ２の関係を満たす。
　本開示の他の態様に係るゲートドライバにおいて、前記第３の電圧は、前記第１の電圧と等しく、前記ゲート電圧切替回路は、前記電界効果トランジスタのゲートと前記第１の電圧を生成する第１の電源とを結ぶ配線に挿入された第１スイッチと、前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示す場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチをオフ状態にし、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧以上を示す場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にするスイッチ制御回路とを備えてもよい。
　本開示の他の態様に係るゲートドライバにおいて、前記第１の電圧Ｖ１と前記第３の電圧Ｖ３が、Ｖ３＜Ｖ１を満たし、前記ゲート電圧切替回路は、前記電界効果トランジスタのゲートとソースとを結ぶ配線に挿入された第１スイッチと、前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、（ａ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧よりも正の電圧である場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧から前記第３の電圧までの範囲に含まれる場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオフ状態にし、（ｂ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧以上を示す場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、（ｃ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第３の電圧から前記第２の電圧までの範囲に含まれる場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチ素子をオフ状態にするスイッチ制御回路とを備えてもよい。
　本開示の他の態様に係るゲートドライバにおいて、さらに、前記コンパレータの出力が、前記電界効果トランジスタのドレインソース間の印加電圧が前記参照電圧未満であることを示す状態から前記参照電圧以上であることを示す状態に遷移してから所定期間が経過しているか否かを検出する期間検出部を備え、前記ゲート電圧切替回路は、さらに、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記期間検出部の検出結果が、前記所定期間の未経過の状態から前記所定期間の経過の状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、前記第２の電圧から第３の電圧に切り替え、前記第３の電圧をＶ３とすると、Ｖｔｈ＞Ｖ３＞Ｖ２の関係を満たしてもよい。
　本開示の他の態様に係るゲートドライバにおいて、前記第１の電圧と前記第３の電圧が等しく、前記ゲート電圧切替回路は、前記電界効果トランジスタのゲートと前記第１の電圧を生成する第１の電源とを結ぶ配線に挿入された第１スイッチと、前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示す場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチをオフ状態にし、前記期間検出部の検出結果が、前記所定期間の未経過の状態から前記所定期間の経過の状態に遷移したとき、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にするスイッチ制御回路とを備えてもよい。
　本開示の他の態様に係るゲートドライバにおいて、前記第１の電圧Ｖ１と前記第３の電圧Ｖ３が、Ｖ３＜Ｖ１を満たし、前記ゲート電圧切替回路は、前記電界効果トランジスタのゲートとソースとを結ぶ配線に挿入された第１スイッチと、前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、（ａ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧よりも正の電圧である場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧から前記第３の電圧までの範囲に含まれる場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオフ状態にし、（ｂ）前記期間検出部の検出結果が、前記所定期間の未経過の状態を示す場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、（ｃ）前記期間検出部の検出結果が、前記所定期間の経過の状態を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第３の電圧から前記第２の電圧までの範囲に含まれる場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチをオフ状態にするスイッチ制御回路とを備えてもよい。
　本開示の他の態様に係るゲートドライバにおいて、さらに、前記電界効果トランジスタのドレインソース間の印加電圧を前記電界効果トランジスタから前記コンパレータまで伝達する経路に挿入され、前記電界効果トランジスタのドレインソース間の印加電圧の時間変化率が所定値以上の場合にのみ、前記電界効果トランジスタのドレインソース間の印加電圧を前記コンパレータに伝達するハイパスフィルタを備えてよい。
　本開示の他の態様に係るゲートドライバにおいて、さらに、前記コンパレータの出力が、前記電界効果トランジスタのドレインソース間の印加電圧が前記参照電圧未満であることを示す状態から前記参照電圧以上であることを示す状態に遷移してから所定期間が経過しているか否かを検出する期間検出部を備え、前記ゲート電圧切替回路は、さらに、前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記期間検出部の検出結果が、前記所定期間の未経過の状態から前記所定期間の経過の状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、前記第２の電圧から第３の電圧に切り替え、前記第３の電圧をＶ３とすると、Ｖｔｈ＞Ｖ３＞Ｖ２の関係を満たしてもよい。
　本開示の他の態様に係るゲートドライバにおいて、さらに、前記電界効果トランジスタのドレイン電流を検出する電流検出部と、前記電界効果トランジスタのドレインソース間の印加電圧を前記電界効果トランジスタから前記コンパレータまで伝達する経路に挿入され、前記電界効果トランジスタがオフ状態の場合に前記電界効果トランジスタのドレインソース間の印加電圧を前記コンパレータに伝達し、前記電界効果トランジスタがオン状態の場合に前記電流検出部の検出結果を前記コンパレータに伝達するスイッチとを備えてもよい。
　本開示の一態様に係るパワーモジュールは、本開示の一態様に係るゲートドライバと、前記電界効果トランジスタとを備える。
　本開示の他の態様に係るパワーモジュールにおいて、前記電界効果トランジスタはチャネル層を備え、前記電界効果トランジスタは、ゲートソース間に負電圧が印加されている状態でドレインソース間に負電圧が印加されたときに前記チャネル層を介してソースからドレインに電流を流すダイオードとして機能してもよい。
　以下、本開示の実施形態について、図面を参照しながら説明する。
　（第１の実施形態）
　（構成）
　図１は、第１の実施形態に係るパワーモジュールの全体構成を示す図である。
　パワーモジュール１００は、ゲートドライバ１０１とブリッジ回路１０２より構成される。
　ブリッジ回路１０２は、上アーム用のＦＥＴ１０２Ｕ、下アーム用のＦＥＴ１０２Ｌより構成される。ＦＥＴ１０２Ｕ、１０２Ｌとして、図１９のＦＥＴが採用されている。
　ゲートドライバ１０１は、制御部１０３、上アーム用ドライバ１０４、下アーム用ドライバ１０５より構成される。上アーム用ドライバ１０４は、電源トランス１０６、内部電源１０７、アイソレーショントランス１０８、インターフェイス部１０９、ゲート駆動部１１０、ソースクランプ部１１１より構成される。下アーム用ドライバ１０５は、上アーム用ドライバ１０４と同じ構成を有する。
　制御部１０３には、＋５Ｖ電源とＧＮＤが接続される。制御部１０３は、＋５Ｖのパルスを生成し、生成したパルスを電源トランス１０６に出力する。各内部電源１０７は、ＤＣ－ＤＣコンバータ１０７ａ、１０７ｂ、１０７ｃより構成される。ＤＣ－ＤＣコンバータ１０７ａは、電源トランス１０６より入力されたパルスから＋２０Ｖの直流電圧を生成する。ＤＣ－ＤＣコンバータ１０７ｂ、１０７ｃは、それぞれ、電源トランス１０６より入力されたパルスから＋５Ｖの直流電圧を生成する。ＤＣ－ＤＣコンバータ１０７ａが正電圧電源（＋２０Ｖ）として機能する。ＤＣ－ＤＣコンバータ１０７ｂが第１の電源（－５Ｖ）として機能する。ＤＣ－ＤＣコンバータ１０７ｂおよび１０７ｃが第２の電源（－１０Ｖ）として機能する。
　また、制御部１０３には、上アーム制御信号Ｕｇａｔｅ、下アーム制御信号Ｌｇａｔｅが入力される。制御部１０３は、上アーム制御信号Ｕｇａｔｅを上アーム用ドライバ１０４のアイソレーショントランス１０８を介してインターフェイス部１０９に伝達する。また、制御部１０３は、下アーム制御信号Ｌｇａｔｅを下アーム用ドライバ１０５のアイソレーショントランス１０８を介してインターフェイス部１０９に伝達する。
　さらに、制御部１０３には、上アーム用ドライバ１０４のアイソレーショントランス１０８を介してインターフェイス部１０９から過電流検出信号Ｕ＿ｆａｉｌが入力される。また、制御部１０３には、下アーム用ドライバ１０５のアイソレーショントランス１０８を介してインターフェイス部１０９から過電流検出信号Ｌ＿ｆａｉｌが入力される。制御部１０３は、過電流検出信号Ｕ＿ｆａｉｌ、Ｌ＿ｆａｉｌの論理和を、過電流検出信号ｆａｉｌとして出力する。
　上アーム用ドライバ１０４のインターフェイス部１０９は、上アーム制御信号Ｕｇａｔｅの非反転信号であるゲート駆動信号Ｕ＿ＧＡＴＥと、上アーム制御信号Ｕｇａｔｅの反転信号であるソースクランプイネーブル信号Ｕ＿ＳＣＥとを生成する。同様に、下アーム用ドライバ１０５のインターフェイス部１０９は、下アーム制御信号Ｌｇａｔｅの非反転信号であるゲート駆動信号Ｌ＿ＧＡＴＥと、下アーム制御信号Ｌｇａｔｅの反転信号であるソースクランプイネーブル信号Ｌ＿ＳＣＥとを生成する。
　各ゲート駆動部１１０には、正電圧（＋２０Ｖ）が供給されている。上アーム用ドライバ１０４のゲート駆動部１１０は、ゲート駆動信号Ｕ＿ＧＡＴＥがＦＥＴ１０２Ｕをオン状態にする指示を示す場合（本実施形態ではハイレベル）に、ＦＥＴ１０２Ｕのゲートソース間に正電圧（＋２０Ｖ）を印加することで、ＦＥＴ１０２Ｕをオン状態にする役割を持つ。同様に、下アーム用ドライバ１０５のゲート駆動部１１０は、ゲート駆動信号Ｌ＿ＧＡＴＥがＦＥＴ１０２Ｌをオン状態にする指示を示す場合（本実施形態ではハイレベル）に、ＦＥＴ１０２Ｌのゲートソース間に正電圧（＋２０Ｖ）を印加することで、ＦＥＴ１０２Ｌをオン状態にする役割を持つ。
　各ソースクランプ部１１１には、正電圧（＋２０Ｖ）、第１の電圧（－５Ｖ）、第２の電圧（－１０Ｖ）が供給されている。上アーム用ドライバ１０４のソースクランプ部１１１は、ソースクランプイネーブル信号Ｕ＿ＳＣＥがＦＥＴ１０２Ｕをオフ状態にする指示を示す場合に、ＦＥＴ１０２Ｕのゲートソース間に第１の電圧（－５Ｖ）または第２の電圧（－１０Ｖ）を印加することで、ＦＥＴ１０２Ｕをオフ状態にする役割を持つ。同様に、下アーム用ドライバ１０５のソースクランプ部１１１は、ソースクランプイネーブル信号Ｌ＿ＳＣＥがＦＥＴ１０２Ｌをオフ状態にする指示を示す場合に、ＦＥＴ１０２Ｌのゲートソース間に第１の電圧（－５Ｖ）または第２の電圧（－１０Ｖ）を印加することで、ＦＥＴ１０２Ｌをオフ状態にする役割を持つ。なお、本実施形態では、ソースクランプイネーブル信号がＦＥＴをオフ状態にする指示を示す場合とは、ソースクランプイネーブル信号がハイレベルである場合に相当する。各ソースクランプ部１１１が第１の電圧（－５Ｖ）と第２の電圧（－１０Ｖ）の何れを印加するかは、ＦＥＴ１０２Ｕ、１０２Ｌの誤点弧の可能性に応じて決定される。
　以下、ソースクランプ部１１１の構成および動作を詳細に説明する。
　図２に、下アーム用ドライバのソースクランプ部の構成を示す。ソースクランプ部１１１は、分圧回路１２１、１２２、スイッチ１２３、コンパレータ１２４、レベルシフト回路１２５、電流検出部１２６、ゲート電圧切替回路１３０、コンパレータ１４３、レベルシフト回路１４５、ＡＮＤゲート１４７、及びラッチ回路１４９により構成される。
　分圧回路１２１は、ＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔを分圧することにより、ドレインソース間の電圧を反映した電圧Ｖｏｕｔ’を生成する。
　分圧回路１２２は、正電圧（＋２０Ｖ）を分圧することにより電圧Ｖｒｅｆ’を生成する。電圧Ｖｒｅｆ’は、分圧回路１２１の分圧比および分圧回路１２２の分圧比を用いて、ＦＥＴ１０２Ｌのドレインソース間の参照電圧Ｖｒｅｆに換算することができる。参照電圧Ｖｒｅｆは、ＦＥＴ１０２Ｌのドレインソース間の平常時の電圧ＶＰＮよりも高く、ＦＥＴ１０２Ｌのドレインソース間にノイズが現われることによりＦＥＴ１０２Ｌに誤点弧が生じる電圧よりも低い。本実施形態では、電圧ＶＰＮは、ブリッジ回路１０２の両端に印加される電源電圧である。
　スイッチ１２３は、ＦＥＴ１０２Ｌがオン状態のときａ側に接続され、ＦＥＴ１０２Ｌがオフ状態のときｂ側に接続される。
　コンパレータ１２４は、ＦＥＴ１０２Ｌがオフ状態の場合、スイッチ１２３の働きにより、分圧回路１２１の出力電圧Ｖｏｕｔ’と分圧回路１２２の出力電圧Ｖｒｅｆ’とを比較することになる。即ち、ＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとが比較される。コンパレータ１２４は、ＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ以上の場合にハイレベルを出力し、印加電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ未満の場合にローレベルを出力する。コンパレータ１２４の出力は、レベルシフト回路１２５を介してゲート電圧切替回路１３０に伝達される。一方、コンパレータ１２４は、ＦＥＴ１０２Ｌがオン状態の場合、スイッチ１２３の働きにより、電流検出部１２６の出力電圧と分圧回路１２２の出力電圧Ｖｒｅｆ’とを比較することになる。電流検出部１２６の出力電圧は、ＦＥＴ１０２Ｌのドレイン電流を反映している。コンパレータ１２４は、ドレイン電流が過電流の場合にハイレベルを出力し、過電流ではない場合にローレベルを出力する。コンパレータ１２４の出力は、過電流検出信号Ｌ＿ｆａｉｌとしてインターフェイス部１０９に伝達される。
　ゲート電圧切替回路１３０は、ＦＥＴ１０２Ｌがオフ状態の場合に、ドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ未満であれば、ＦＥＴ１０２Ｌのゲートソース間に第１の電圧（－５Ｖ）を印加し、印加電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ以上であれば、ゲートソース間に第２の電圧（－１０Ｖ）を印加する。具体的には、ゲート電圧切替回路１３０は、第１スイッチ１３１、第２スイッチ１３２、スイッチ制御回路１３３より構成される。第１スイッチ１３１は、ＦＥＴ１０２Ｌのゲートと第１の電圧（－５Ｖ）電源Ｖｂｂ１とを接続する配線に挿入されている。第１スイッチ１３１は、具体的には、ＮＭＯＳトランジスタ１３４、ダイオード１３５、ＰＭＯＳトランジスタ１３６、ダイオード１３７、インバータ１３８より構成される。第２スイッチ１３２は、ＦＥＴ１０２Ｌのゲートと第２の電圧（－１０Ｖ）電源Ｖｂｂ２とを接続する配線に挿入されている。第２スイッチ１３２は、具体的には、ＮＭＯＳトランジスタより構成される。スイッチ制御回路１３３は、ＡＮＤゲート１３９、１４０、インバータ１４１より構成される。
　コンパレータ１４３の正側および負側の入力端子は、それぞれ、ＦＥＴ１０２Ｌのソースおよび分圧回路１２１の出力に接続されている。分圧回路１２１の出力電圧Ｖｏｕｔ’は、ＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔを反映している。したがって、電圧Ｖｏｕｔが正のとき、コンパレータ１４３の出力Ａはローレベルとなり、電圧Ｖｏｕｔが負のとき、コンパレータ１４３の出力Ａはハイレベルとなる。ＦＥＴ１０２Ｌがオン状態からオフ状態に遷移した後に、下アーム側の還流ダイオードに還流電流が流れている場合、電圧Ｖｏｕｔは負であるので、コンパレータ１４３の出力Ａはハイレベルとなる。コンパレータ１４３の出力Ａは、レベルシフト回路１４５を介してＡＮＤゲート１４７に伝達される。ＦＥＴ１０２Ｌがオフ状態の場合、下アーム側のソースクランプイネーブル信号Ｌ＿ＳＣＥはハイレベルであるため、コンパレータ１４３の出力Ａがハイレベルになると、ＡＮＤゲート１４７の出力はハイレベルとなる。ＡＮＤゲート１４７の出力はラッチ回路１４９に伝達される。上アーム側のゲート駆動信号Ｕ＿ＧＡＴＥは、下アーム側のゲート駆動信号Ｌ＿ＧＡＴＥがハイレベルからローレベルに遷移した後、所定期間後に、ローレベルからハイレベルに遷移する。上アーム側のゲート駆動信号Ｕ＿ＧＡＴＥの立ち上がりの時点でＡＮＤゲート１４７の出力がラッチ回路１４９に保持され、ラッチ回路１４９の出力Ｂがハイレベルとなる。このとき、ＡＮＤゲート１３９、１４０の出力は、コンパレータ１２４の出力に依存する。また、ＡＮＤゲート１３９、１４０の出力は、一方がハイレベルであれば他方がローレベルというように相補的となる。ＦＥＴ１０２Ｌのドレインソース間に平常時の電圧ＶＰＮが印加されていれば、コンパレータ１２４の出力がローレベルとなり、その結果、第１スイッチ１３１がオン状態となると共に第２スイッチ１３２がオフ状態となる。このとき、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第１の電圧（－５Ｖ）となる。一方、ＦＥＴ１０２Ｌのドレインソース間にノイズが現われることで、ドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ以上になれば、コンパレータ１２４の出力がハイレベルとなり、その結果、第１スイッチ１３１がオフ状態となると共に第２スイッチ１３２がオン状態となる。このとき、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第２の電圧（－１０Ｖ）となる。
　（動作）
　図３に、下アーム用ドライバのソースクランプ部の動作を示す。
　ＦＥＴ１０２Ｌの誤点弧は、ドレインソース間の電圧を拡大させるノイズが現われたときに誘発される。以下、出力電圧Ｖｏｕｔを上昇させることにより、ドレインソース間の電圧を拡大させるノイズの例で説明する。
　まず、時刻ｔ０から時刻ｔ１までの期間では、ＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔは、平常時の電圧ＶＰＮである。このとき、コンパレータ１２４の出力がローレベルとなるので、第１スイッチ１３１がオン状態となると共に第２スイッチ１３２がオフ状態となる。その結果、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅは第１の電圧（－５Ｖ）になる。
　時刻ｔ１を経過するとＦＥＴ１０２Ｌのドレインソース間の電圧を拡大させるノイズが現われる。ＦＥＴ１０２Ｌのゲートドレイン間の寄生容量Ｃｇｄとゲートソース間の寄生容量Ｃｇｓは直列接続されていると見なせる（図２参照）。そのため、ＦＥＴ１０２Ｌのドレインソース間の電圧を拡大させるノイズが現われると、寄生容量Ｃｇｓの両端の電圧は寄生容量Ｃｇｄ、Ｃｇｓの分圧比に応じた分だけ拡大しようとする。これは、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅを上昇させるように働く。ただし、ゲート電圧切替回路１３０は、ＦＥＴ１０２Ｌのゲートソース間の電圧を第１の電圧（－５Ｖ）に維持しようとする。ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅは、これらの兼ね合いに応じて上昇する。
　時刻ｔ２でＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ以上となる。このとき、コンパレータ１２４の出力がローレベルからハイレベルに反転し、第１スイッチ１３１がオフ状態となると共に第２スイッチ１３２がオン状態となる。その結果、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第１の電圧（－５Ｖ）から第２の電圧（－１０Ｖ）に切り替わる。このため、ゲートソース間の電圧Ｖ＿ｇａｔｅがゲート閾値電圧Ｖｔｈ以上となるのを抑制することができる。即ち、ＦＥＴ１０２Ｌの誤点弧を抑制することができる。
　なお、ＦＥＴ１０２Ｌがオン状態からオフ状態に遷移する期間において、下アーム側のソースクランプイネーブル信号Ｌ＿ＳＣＥがハイレベルであり、かつＦＥＴ１０２Ｌのゲートソース間の電圧Ｖｏｕｔが負となった後、上アーム側のゲート駆動信号Ｕ＿ＧＡＴＥがハイレベルとなった時点で、ラッチ回路１４９の出力Ｂがハイレベルとなる。上アーム側のゲート駆動信号Ｕ＿ＧＡＴＥは、ＦＥＴ１０２Ｌがオン状態からオフ状態に遷移し終わった後に、ハイレベルとなる。したがって、本開示に係る下アーム用ドライバのソースクランプ部は、ＦＥＴ１０２Ｌがオン状態からオフ状態に遷移する途中では、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅを第１の電圧（－５Ｖ）から第２の電圧（－１０Ｖ）に切り替える動作は行わない。
　時刻ｔ３でＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ未満となる。このとき、コンパレータ１２４の出力がハイレベルからローレベルに反転し、第１スイッチ１３１がオン状態となると共に第２スイッチ１３２がオフ状態となる。その結果、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第２の電圧（－１０Ｖ）から第１の電圧（－５Ｖ）に切り替わる。このため、チャネルダイオードの導通特性が低下することを抑制することができる。
　図４に、上アーム用ドライバのソースクランプ部の構成を示す。上アーム用ドライバのソースクランプ部は、下アーム用ドライバのソースクランプ部と同じ構成である。また、図５に、上アーム用ドライバのソースクランプ部の動作を示す。ＦＥＴ１０２Ｕの誤点弧は、ドレインソース間の電圧を拡大させるノイズが現われたときに誘発される。ここでは、出力電圧Ｖｏｕｔを下降させることにより、ドレインソース間の電圧を拡大させるノイズの例を挙げている。上アーム用ドライバでも、下アーム用ドライバと同様の効果を得ることができる。
　（まとめ）
　以上説明したように、ゲートドライバ１０１は、ＦＥＴの誤点弧の可能性が高まることを、ＦＥＴのドレインソース間の電圧が参照電圧以上となることを検出することで判断している。ゲートドライバ１０１は、誤点弧の可能性が高まれば、ＦＥＴのゲートソース間に印加する電圧を、第１の電圧から第２の電圧に切り替える。ここで、第１の電圧をＶ１とし、第２の電圧をＶ２とすると、Ｖｔｈ＞Ｖ１＞Ｖ２を満たし、且つ、第２の電圧Ｖ２が負の電圧である。これにより、ＦＥＴのゲート電圧Ｖ＿ｇａｔｅがゲート閾値電圧Ｖｔｈ以上になるのを抑制することができる。
　また、ゲートドライバ１０１は、ＦＥＴの誤点弧の可能性が低下することをＦＥＴのドレインソース間の電圧が参照電圧未満となることを検出することで判断している。ゲートドライバ１０１は、誤点弧の可能性が低下すれば、ＦＥＴのゲートソース間に印加する電圧を、第２の電圧から第１の電圧に切り替える。これにより、ＦＥＴのチャネルダイオードの導通特性が低下することを抑制することができる。
　このように、ゲートドライバ１０１は、ＦＥＴがオフ状態のときに、ゲートソース間に印加する電圧を、第１の電圧と第２の電圧とで適切に選択することで、ＦＥＴのチャネルダイオードの導通特性が低下することを抑制し、かつ、ＦＥＴの誤点弧を抑制することが可能となる。
　また、ＦＥＴのチャネルダイオードを還流ダイオードとして用いる場合、ＦＥＴがオフ状態のときに常にチャネルダイオードに電流が流れるとは限らない。チャネルダイオードに電流が流れない状況であれば、ＦＥＴのゲートソース間に第２の電圧を印加したとしても、そもそも導通特性の低下の問題が生じない。そのため、ゲートドライバ１０１によれば、ＦＥＴのチャネルダイオードに電流が流れる期間と誤点弧の可能性が高まる期間とに重なりが無い場合には、そもそも導通特性の低下の問題を生じなくすることができる。また、ゲートドライバ１０１によれば、ＦＥＴのチャネルダイオードに電流が流れる期間と誤点弧の可能性が高まる期間とに重なりが有る場合でも、導通特性の低下の問題を最小限に抑えることができる。
　また、ゲートドライバ１０１は、ＦＥＴがオン状態の場合にはそもそも誤点弧の可能性を検出する必要がない。そのため、本実施形態では、ＦＥＴがオン状態の場合には、ソースクランプ部１１１に内蔵されたコンパレータ１２４をドレイン電流の過電流を検出する用途で利用している。このように、ソースクランプ部１１１内の回路を２つの用途で共有化することで、部品点数の削減とコストダウンが可能となる。
　（第２の実施形態）
　第２の実施形態では、第１の実施形態とソースクランプ部の構成が異なる。これにより、内部電源のＤＣ－ＤＣコンバータの数量を削減している。以下、第１の実施形態と同じ構成には同じ符号を付し、説明を省略する。
　（構成）
　図６は、第２の実施形態に係るパワーモジュールの全体構成を示す図である。
　パワーモジュール２００は、ゲートドライバ２０１とブリッジ回路１０２より構成される。
　ゲートドライバ２０１は、制御部１０３、上アーム用ドライバ２０４、下アーム用ドライバ２０５より構成される。上アーム用ドライバ２０４は、電源トランス１０６、内部電源２０７、アイソレーショントランス１０８、インターフェイス部１０９、ゲート駆動部１１０、ソースクランプ部２１１より構成される。下アーム用ドライバ２０５は、上アーム用ドライバ２０４と同じ構成を有する。
　各内部電源２０７は、ＤＣ－ＤＣコンバータ２０７ａ、２０７ｄより構成される。ＤＣ－ＤＣコンバータ２０７ａ、２０７ｄは、電源トランス１０６より入力されたパルスから、それぞれ＋２０Ｖ、＋１０Ｖの直流電圧を生成する。ＤＣ－ＤＣコンバータ２０７ａが正電圧電源（＋２０Ｖ）として機能する。ＤＣ－ＤＣコンバータ２０７ｄが第２の電源（－１０Ｖ）として機能する。
　図７に、下アーム用ドライバのソースクランプ部の構成を示す。ソースクランプ部２１１は、分圧回路１２１、１２２、スイッチ１２３、コンパレータ１２４、レベルシフト回路１２５、電流検出部１２６、ゲート電圧切替回路２３０、コンパレータ１４３、レベルシフト回路１４５、ＡＮＤゲート１４７、及びラッチ回路１４９により構成される。
　ゲート電圧切替回路２３０は、第１スイッチ２３１、第２スイッチ２３２、スイッチ制御回路２３３より構成される。第１スイッチ２３１は、ＦＥＴ１０２Ｌのゲートとソースとを結ぶ配線に挿入されている。第１スイッチ２３１は、具体的には、ＰＭＯＳトランジスタ２３４、ダイオード２３５より構成される。第２スイッチ２３２は、ＦＥＴ１０２Ｌのゲートと第２の電圧（－１０Ｖ）電源Ｖｂｂ２とを接続する配線に挿入されている。第２スイッチ２３２は、具体的には、ＮＭＯＳトランジスタより構成される。スイッチ制御回路２３３は、分圧回路２３６、２３７、コンパレータ２３８、ＯＲゲート２３９、ＡＮＤゲート２４０、コンパレータ２４１、インバータ２４２、２４３、ＮＡＮＤゲート２４４より構成される。分圧回路２３６は、ＦＥＴ１０２Ｌのゲートソース間の電圧を反映した電圧Ｖ１を出力する。分圧回路２３７は、第１の電圧（－５Ｖ）を反映した電圧Ｖ２と第３の電圧（－５．５Ｖ）を反映した電圧Ｖ３とを出力する。
　ゲート電圧切替回路２３０は、ＦＥＴ１０２Ｌがオフ状態であり、かつラッチ回路１４９の出力Ｂがハイレベルである場合に、少なくとも以下の３通りの状態となる。
　（ａ）ノイズが現れておらず、－５Ｖ≦Ｖ＿ｇａｔｅの場合
　ＦＥＴ１０２Ｌのドレインソース間に平常時の電圧ＶＰＮが印加されていれば、コンパレータ１２４の出力がローレベルとなる。また、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第１の電圧（－５Ｖ）よりも正の電圧である場合、コンパレータ２３８の出力はハイレベルとなる。このとき、ＡＮＤゲート２４０の出力がハイレベルとなるので、第２スイッチ２３２がオン状態となる。
　また、コンパレータ２４１の出力はハイレベルとなり、インバータ２４２の出力がローレベルとなる。このとき、ＮＡＮＤゲート２４４の出力がハイレベルとなるので、第１スイッチ２３１がオフ状態となる。
　このように、第１スイッチ２３１がオフ状態となると共に第２スイッチ２３２がオン状態となるので、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが次第に低下していく。そして、第１の電圧（－５Ｖ）に到達すると、コンパレータ２３８の出力がハイレベルからローレベルに反転するので、第２スイッチ２３２がオフ状態となる。これにより、ＦＥＴ１０２Ｌのゲートソース間の電圧が第１の電圧（－５Ｖ）に設定される（図８の時刻ｔ０からｔ１までの期間）。
　（ｂ）ノイズが現われている場合
　ＦＥＴ１０２Ｌのドレインソース間にノイズが現われることで、ドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ以上になれば、コンパレータ１２４の出力がハイレベルとなる。このとき、ＡＮＤゲート２４０の出力がハイレベルとなるので、第２スイッチ２３２がオン状態となる。
　また、コンパレータ１２４の出力がハイレベルなので、インバータ２４３の出力がローレベルとなる。このとき、ＮＡＮＤゲート２４４の出力がハイレベルとなるので、第１スイッチ２３１がオフ状態となる。
　コンパレータ１２４の出力がハイレベルになると、コンパレータ２３８の出力に関係なく、強制的に第２スイッチ２３２がオン状態となる。そのため、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第２の電圧（－１０Ｖ）に設定される（図８の時刻ｔ２からｔ３までの期間）。
　（ｃ）ノイズが現れておらず、－１０Ｖ≦Ｖ＿ｇａｔｅ≦－５．５Ｖの場合
　ＦＥＴ１０２Ｌのドレインソース間に平常時の電圧ＶＰＮが印加されていれば、コンパレータ１２４の出力がローレベルとなる。また、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第２の電圧（－１０Ｖ）から第３の電圧（－５．５Ｖ）までの範囲に含まれる場合、コンパレータ２３８の出力はローレベルとなる。このとき、ＡＮＤゲート２４０の出力がローレベルとなるので、第２スイッチ２３２がオフ状態となる。
　一方、コンパレータ２４１の出力はローレベルとなり、インバータ２４２の出力がハイレベルとなる。また、コンパレータ１２４の出力がローレベルなのでインバータ２４３の出力がハイレベルとなる。さらに、ラッチ回路１４９の出力Ｂはハイレベルである。従って、ＮＡＮＤゲート２４４の出力がローレベルとなるので、第１スイッチ２３１がオン状態となる。
　このように、第１スイッチ２３１がオン状態となると共に第２スイッチ２３２がオフ状態となるので、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが次第に上昇していく。そして、第３の電圧（－５．５Ｖ）に到達すると、コンパレータ２４１の出力がローレベルからハイレベルに反転するので、第１スイッチ２３１がオフ状態となる。これにより、ＦＥＴ１０２Ｌのゲートソース間の電圧が第３の電圧（－５．５Ｖ）に設定される（図８の時刻ｔ３以降の期間）。
　（まとめ）
　以上説明したように、第２の実施形態では、スイッチ制御回路２３３に電圧レギュレータ機能を持たせている。これにより、内部電源２０７のＤＣ－ＤＣコンバータの数量を２台に削減している。なお、上アーム用ドライバについても同様の効果を得ることができる。
　（第３の実施形態）
　第３の実施形態では、誤点弧の可能性が低下したことの検出方法が第１の実施形態と異なる。即ち、第１の実施形態では、ドレインソース間の電圧が参照電圧未満になることにより、誤点弧の可能性が低下したと見なしている。これに対し、第３の実施形態では、ドレインソース間の電圧が参照電圧以上になった時点から一定期間を経過したことにより、誤点弧の可能性が低下したと見なす。以下、第１の実施形態と同じ構成には同じ符号を付し、説明を省略する。
　（構成）
　図９に、下アーム用ドライバのソースクランプ部の構成を示す。ソースクランプ部３１１は、分圧回路１２１、１２２、スイッチ１２３、コンパレータ１２４、レベルシフト回路１２５、電流検出部１２６、ワンショット回路１５１、ゲート電圧切替回路１３０、コンパレータ１４３、レベルシフト回路１４５、ＡＮＤゲート１４７、及びラッチ回路１４９により構成される。
　ワンショット回路１５１は、コンパレータ１２４の出力をゲート電圧切替回路１３０に伝達する経路に挿入されている。図１０に、ワンショット回路の構成の一例を示し、図１１にワンショット回路の動作を示す。ワンショット回路１５１は、ディレイ回路１５２、インバータ１５３、ＡＮＤゲート１５４より構成される。この構成により、出力ＯＵＴは、入力ＩＮがローレベルからハイレベルに反転したときにローレベルからハイレベルに反転する。その後、出力ＯＵＴは、ディレイ回路１５２の特性により定まる一定期間が経過したときにハイレベルからローレベルに反転する。これにより、ワンショット回路１５１は、ＦＥＴ１０２Ｌのドレインソース間にノイズが現われてから一定期間が経過したことを検出する期間検出部として機能する。一定期間の長さは、ＦＥＴ１０２Ｌのドレインソース間にノイズが現われることにより誤点弧の可能性が高まった時点から、ドレインソース間の電圧が安定することで誤点弧の可能性が低下する時点までの期間の長さに設定される。この期間の適切な長さは、シミュレーション等により求めることができる。
　図１２に下アーム用ドライバのソースクランプ部の動作を示す。
　時刻ｔ０から時刻ｔ１までの期間では、ＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔは、電圧ＶＰＮである。このとき、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅは第１の電圧（－５Ｖ）になる。
　時刻ｔ１を経過するとノイズが現われ、時刻ｔ２でＦＥＴ１０２Ｌのドレインソース間の電圧Ｖｏｕｔが参照電圧Ｖｒｅｆ以上となる。このとき、コンパレータ１２４の出力がローレベルからハイレベルに反転し、ワンショット回路１５１の出力がローレベルからハイレベルに反転する。その結果、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第１の電圧（－５Ｖ）から第２の電圧（－１０Ｖ）に切り替わる。
　その後、時刻ｔ５で、一定期間が経過したことによりワンショット回路１５１の出力がハイレベルからローレベルに反転する。その結果、ＦＥＴ１０２Ｌのゲートソース間の電圧Ｖ＿ｇａｔｅが第２の電圧（－１０Ｖ）から第１の電圧（－５Ｖ）に切り替わる。
　（まとめ）
　例えば、図１２に示すように台形波のノイズの場合、ＦＥＴの誤点弧の可能性は、ドレインソース間の電圧が拡大する期間に高まり、その後、ドレインソース間の電圧が安定すれば低下すると考えられる。本実施形態のゲートドライバは、ＦＥＴのドレインソース間の電圧が参照電圧以上になれば、ゲートソース間の電圧を第１の電圧（－５Ｖ）から第２の電圧（－１０Ｖ）に切り替える。これにより、ゲート電圧Ｖ＿ｇａｔｅがゲート閾値電圧Ｖｔｈ以上になるのを抑制することができる。また、ゲートドライバは、その後、一定期間が経過すれば、ゲートソース間の電圧を第２の電圧（－１０Ｖ）から第１の電圧（－５Ｖ）に切り替える。これにより、ＦＥＴのゲートソース間の電圧を早めに第１の電圧に戻すことができるので、チャネルダイオードに良好な導通特性を発揮させる期間を長くとることができる。
　以上、下アーム用ドライバについて説明したが、上アーム用ドライバについても同様の効果を得ることができる。また、図１３に示すソースクランプ部４１１のように、第２の実施形態のソースクランプ部２１１にワンショット回路１５１を追加した構成でも、同様の効果を得ることができる。
　（第４の実施形態）
　第４の実施形態は、誤点弧の可能性が低い状況であるのに誤点弧の可能性が高い状況であると誤検出してしまうのを防止する構成を備える。以下、第１の実施形態と同じ構成には同じ符号を付し、説明を省略する。
　（構成）
　図１４に、下アーム用ドライバのソースクランプ部の構成を示す。ソースクランプ部５１１は、分圧回路１２１、１２２、スイッチ１２３、コンパレータ１２４、レベルシフト回路１２５、電流検出部１２６、キャパシタ１６１、パルスラッチ回路１６２、ゲート電圧切替回路１３０、コンパレータ１４３、レベルシフト回路１４５、ＡＮＤゲート１４７、及びラッチ回路１４９により構成される。
　キャパシタ１６１は、ＦＥＴ１０２Ｌのドレインソース間の電圧をコンパレータ１２４に伝達する経路に挿入されており、ハイパスフィルタとして機能する。フィルタの特性は、キャパシタ１６１の容量と分圧回路１２１の抵抗とで決まる。ＦＥＴ１０２Ｌのドレインソース間の電圧の時間変化率が低い場合は、寄生容量Ｃｇｄ、Ｃｇｓを介してゲートソース間の電圧に与える影響は小さく、誤点弧の可能性は低いと考えられる。逆に、ドレインソース間の電圧の時間変化率が高い場合は、寄生容量Ｃｇｄ、Ｃｇｓを介してゲートソース間の電圧に与える影響が大きく、誤点弧の可能性が高いと考えられる。キャパシタ１６１は、ドレインソース間の電圧の時間変化率がフィルタの特性により定まる所定値以上の場合にのみ、ドレインソース間の電圧をコンパレータ１２４に伝達する。これにより、ドレインソース間の電圧の時間変化率が低く、その結果、誤点弧の可能性が低い状況では、ドレインソース間の電圧がコンパレータ１２４に伝達されるのが防止される。従って、誤点弧の可能性が低い状況であるのに誤点弧の可能性が高い状況であると誤検出してしまうのを防止することができる。
　パルスラッチ回路１６２は、コンパレータ１２４の出力をゲート電圧切替回路１３０に伝達する経路に挿入されている。図１５に、パルスラッチ回路の構成の一例を示し、図１６にパルスラッチ回路の動作を示す。パルスラッチ回路１６２は、インバータ１６３、ＮＡＮＤゲート１６４、１６５、ディレイ回路１６６、インバータ１６７、ＡＮＤゲート１６８より構成される。この構成により、出力ＯＵＴは、入力ＩＮがローレベルからハイレベルに反転したときにローレベルからハイレベルに反転する。その後、出力ＯＵＴは、ディレイ回路１６６の特性により定まる一定期間が経過したときにハイレベルからローレベルに反転する。これにより、パルスラッチ回路１６２は、ノイズが現われてから一定期間が経過したことを検出する期間検出部として機能する。
　キャパシタ１６１を設けた場合、ノイズが立ち上がる期間のみコンパレータ１２４の出力がハイレベルになる。この場合、ＦＥＴ１０２Ｌのゲートソース間の電圧を第２の電圧に維持する期間の長さが十分に確保できないことがある。また、ゲート電圧切替回路１３０の動作も不安定となる恐れがある。そのため、パルスラッチ回路１６２を設けることで、ノイズが現われてから一定期間が経過するまでＦＥＴ１０２Ｌのゲートソース間の電圧を第２の電圧に維持するようにしている。一定期間の長さは、第３の実施形態と同様に決定することができる。
　（まとめ）
　以上説明したように、第４の実施形態では、ハイパスフィルタを設けている。これにより、誤点弧の可能性が低い状況であるのに誤点弧の可能性が高い状況であると誤検出してしまうのを防止することができる。さらに、第４の実施形態では、パルスラッチ回路１６２を設けている。これにより、ＦＥＴのゲートソース間の電圧を第２の電圧に維持する期間の長さを十分に確保することができる。
　以上、下アーム用ドライバについて説明したが、上アーム用ドライバについても同様の効果を得ることができる。また、図１７に示すソースクランプ部６１１のように、第２の実施形態のソースクランプ部２１１にキャパシタ１６１とパルスラッチ回路１６２を追加した構成でも、同様の効果を得ることができる。
　（変形例）
　上記実施形態では、ソースクランプ部がレベルシフト回路を備えている。例えば、図２のソースクランプ部１１１では、コンパレータ１２４は＋２０Ｖの正電圧と０Ｖの基準電圧とを電源として利用している。一方、ＡＮＤゲート１４０およびインバータ１４１は０Ｖの基準電圧と－５Ｖの第１の電圧とを電源として利用している。そのため、レベルシフト回路１２５を設ける必要がある。これに対し、図１８のソースクランプ部７１１に示すように、レベルシフト回路を省略することができる。ソースクランプ部７１１では、コンパレータ１２４は０Ｖの基準電圧と－５Ｖの第１の電圧とを電源として利用する。そのため、０Ｖの基準電圧と－５Ｖの第１の電圧とを電源としているＡＮＤゲート１４０およびインバータ１４１に直結することができる。他の実施形態のソースクランプ部に対しても、同様に、レベルシフト回路を備えない構造を適用することができる。
　上記実施形態では、ゲートドライバは、上アーム用ドライバと下アーム用ドライバとで制御部を共用しているが、これに限らない。例えば、上アーム用ドライバと下アーム用ドライバとに個別に制御部を用意してもよい。
　上記実施形態では、ノイズの出現を検出する機能と過電流を検出する機能とでコンパレータを共用しているが、これに限らない。例えば、各機能に個別にコンパレータを用意してもよい。
　上記実施形態では、ゲートドライバが駆動する対象がブリッジ回路に内蔵されたＦＥＴであるが、これに限らない。例えば、チョッパ回路に内蔵されたＦＥＴを駆動することとしてもよい。
　上記実施形態では、ゲートドライバが駆動する対象がＳｉＣを用いたＦＥＴであるが、これに限らない。例えば、ＧａＮを用いたＦＥＴを駆動することとしてもよい。
　上記実施形態では、正電圧を＋２０Ｖ、第１の電圧を－５Ｖ、第２の電圧を－１０Ｖ、第３の電圧を－５．５Ｖとしているが、これに限らない。これらの電圧は、ＦＥＴの特性に応じて適宜設定すればよい。
　上記実施形態では、第１の電圧が負電圧として説明しているが、これに限らない。第１の電圧がＦＥＴのゲート閾値電圧Ｖｔｈ未満であれば、正電圧または０であってもよい。即ち、第１の電圧をＶ１、第２の電圧をＶ２とすると、Ｖｔｈ＞Ｖ１＞Ｖ２を満たしていればよい。また、同様に、第３の電圧も、第１の電圧未満であれば、正電圧または０であってもよい。即ち、第３の電圧をＶ３とすると、Ｖｔｈ＞Ｖ１＞Ｖ３＞Ｖ２を満たしていればよい。
　上記実施形態では、図１９のＦＥＴを採用しているが、これに限らない。ＦＥＴのゲートソース間に印加する電圧を負に大きくするほど導通特性が低下するＦＥＴであれば、同様の効果を得ることができる。
　本開示に係るゲートドライバは、例えば、ハイブリッド電気自動車、電気自動車、パワーコンディショナー等において用いられるパワー素子の駆動に利用可能である。
　１０　基板
　２０　ドリフト領域
　３０　ボディ領域
　３２　ボディコンタクト領域
　４０　ソース領域
　４５　ソース電極
　５０　チャネル層
　５５　チャネル領域
　６０　ゲート絶縁層
　６５　ゲート電極
　７０　ドレイン電極
　１００，２００　パワーモジュール
　１０１，２０１　ゲートドライバ
　１０２Ｕ，１０２Ｌ　ＦＥＴ
　１０２　ブリッジ回路
　１０３　制御部
　１０４，２０４　上アーム用ドライバ
　１０５，２０５　下アーム用ドライバ
　１０６　電源トランス
　１０７，２０７　内部電源
　１０７ａ，１０７ｂ，１０７ｃ，２０７ａ，２０７ｄ　ＤＣ－ＤＣコンバータ
　１０８　アイソレーショントランス
　１０９　インターフェイス部
　１１０　ゲート駆動部
　１１１，２１１，３１１，４１１，５１１，６１１，７１１　ソースクランプ部
　１２１，１２２，２３６，２３７　分圧回路
　１２３　スイッチ
　１２４，１４３，２３８，２４１　コンパレータ
　１２５，１４５　レベルシフト回路
　１２６　電流検出部
　１３０，２３０　ゲート電圧切替回路
　１３１，２３１　第１スイッチ
　１３２，２３２　第２スイッチ
　１３３，２３３　スイッチ制御回路
　１３４　ＮＭＯＳトランジスタ
　１３５，１３７，２３５　ダイオード
　１３６，２３４　ＰＭＯＳトランジスタ
　１３８，１４１，１５３，１６３，１６７，２４２，２４３　インバータ
　１３９，１４０，１４７，１５４，１６８，２４０　ＡＮＤゲート
　１４９　ラッチ回路
　１５１　ワンショット回路
　１５２，１６６　ディレイ回路
　１６１　キャパシタ
　１６２　パルスラッチ回路
　１６４，１６５，２４４　ＮＡＮＤゲート
　２３９　ＯＲゲート

Claims (12)

  1. 　入力信号に基づいて電界効果トランジスタを駆動するゲートドライバであって、
    　前記電界効果トランジスタのドレインソース間に印加された印加電圧と、前記電界効果トランジスタのドレインソース間に現われるノイズを検出するための参照電圧とを比較するコンパレータと、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示す状態から前記ドレインソース間の印加電圧が前記参照電圧以上を示す状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、第１の電圧から第２の電圧に切り替えるゲート電圧切替回路と、
    　を備え、
    　前記電界効果トランジスタの閾値電圧をＶｔｈ、前記第１の電圧をＶ１、前記第２の電圧をＶ２とすると、
    　Ｖｔｈ＞Ｖ１＞Ｖ２の関係を満たし、かつ、前記第２の電圧は負の電圧である、
    　ゲートドライバ。
  2. 　前記ゲート電圧切替回路は、さらに、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧以上を示す状態から前記参照電圧未満を示す状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、前記第２の電圧から第３の電圧に切り替え、
    　前記第３の電圧をＶ３とすると、
    　Ｖｔｈ＞Ｖ３＞Ｖ２の関係を満たす、
    　請求項１に記載のゲートドライバ。
  3. 　前記第３の電圧は、前記第１の電圧と等しく、
    　前記ゲート電圧切替回路は、
    　前記電界効果トランジスタのゲートと前記第１の電圧を生成する第１の電源とを結ぶ配線に挿入された第１スイッチと、
    　前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示す場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチをオフ状態にし、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧以上を示す場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にするスイッチ制御回路と、
    　を備える請求項２に記載のゲートドライバ。
  4. 　前記第１の電圧Ｖ１と前記第３の電圧Ｖ３が、Ｖ３＜Ｖ１を満たし、
    　前記ゲート電圧切替回路は、
    　前記電界効果トランジスタのゲートとソースとを結ぶ配線に挿入された第１スイッチと、
    　前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、（ａ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧よりも正の電圧である場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧から前記第３の電圧までの範囲に含まれる場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオフ状態にし、（ｂ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧以上を示す場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、（ｃ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第３の電圧から前記第２の電圧までの範囲に含まれる場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチ素子をオフ状態にするスイッチ制御回路と、
    　を備える請求項２に記載のゲートドライバ。
  5. 　さらに、前記コンパレータの出力が、前記電界効果トランジスタのドレインソース間の印加電圧が前記参照電圧未満であることを示す状態から前記参照電圧以上であることを示す状態に遷移してから所定期間が経過しているか否かを検出する期間検出部を備え、
    　前記ゲート電圧切替回路は、さらに、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記期間検出部の検出結果が、前記所定期間の未経過の状態から前記所定期間の経過の状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、前記第２の電圧から第３の電圧に切り替え、
    　前記第３の電圧をＶ３とすると、
    　Ｖｔｈ＞Ｖ３＞Ｖ２の関係を満たす、
    　請求項１に記載のゲートドライバ。
  6. 　前記第１の電圧と前記第３の電圧が等しく、
    　前記ゲート電圧切替回路は、
    　前記電界効果トランジスタのゲートと前記第１の電圧を生成する第１の電源とを結ぶ配線に挿入された第１スイッチと、
    　前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示す場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチをオフ状態にし、前記期間検出部の検出結果が、前記所定期間の未経過の状態から前記所定期間の経過の状態に遷移したとき、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にするスイッチ制御回路と、
    　を備える請求項５に記載のゲートドライバ。
  7. 　前記第１の電圧Ｖ１と前記第３の電圧Ｖ３が、Ｖ３＜Ｖ１を満たし、
    　前記ゲート電圧切替回路は、
    　前記電界効果トランジスタのゲートとソースとを結ぶ配線に挿入された第１スイッチと、
    　前記電界効果トランジスタのゲートと前記第２の電圧を生成する第２の電源とを結ぶ配線に挿入された第２スイッチと、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、（ａ）前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧よりも正の電圧である場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、前記コンパレータの出力が、前記ドレインソース間の印加電圧が前記参照電圧未満を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第１の電圧から前記第３の電圧までの範囲に含まれる場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオフ状態にし、（ｂ）前記期間検出部の検出結果が、前記所定期間の未経過の状態を示す場合に、前記第１スイッチをオフ状態にすると共に前記第２スイッチをオン状態にし、（ｃ）前記期間検出部の検出結果が、前記所定期間の経過の状態を示し、且つ、前記電界効果トランジスタのゲートソース間の電圧が前記第３の電圧から前記第２の電圧までの範囲に含まれる場合に、前記第１スイッチをオン状態にすると共に前記第２スイッチをオフ状態にするスイッチ制御回路と、
    　を備える請求項５に記載のゲートドライバ。
  8. 　さらに、前記電界効果トランジスタのドレインソース間の印加電圧を前記電界効果トランジスタから前記コンパレータまで伝達する経路に挿入され、前記電界効果トランジスタのドレインソース間の印加電圧の時間変化率が所定値以上の場合にのみ、前記電界効果トランジスタのドレインソース間の印加電圧を前記コンパレータに伝達するハイパスフィルタを備える、
    　請求項１に記載のゲートドライバ。
  9. 　さらに、前記コンパレータの出力が、前記電界効果トランジスタのドレインソース間の印加電圧が前記参照電圧未満であることを示す状態から前記参照電圧以上であることを示す状態に遷移してから所定期間が経過しているか否かを検出する期間検出部を備え、
    　前記ゲート電圧切替回路は、さらに、
    　前記入力信号が前記電界効果トランジスタをオフ状態にする指示を示し、かつ前記電界効果トランジスタがオフ状態である場合において、前記期間検出部の検出結果が、前記所定期間の未経過の状態から前記所定期間の経過の状態に遷移したとき、前記電界効果トランジスタのゲートソース間に印加する電圧を、前記第２の電圧から第３の電圧に切り替え、
    　前記第３の電圧をＶ３とすると、
    　Ｖｔｈ＞Ｖ３＞Ｖ２の関係を満たす、
    　請求項８に記載のゲートドライバ。
  10. 　さらに、前記電界効果トランジスタのドレイン電流を検出する電流検出部と、
    　前記電界効果トランジスタのドレインソース間の印加電圧を前記電界効果トランジスタから前記コンパレータまで伝達する経路に挿入され、前記電界効果トランジスタがオフ状態の場合に前記電界効果トランジスタのドレインソース間の印加電圧を前記コンパレータに伝達し、前記電界効果トランジスタがオン状態の場合に前記電流検出部の検出結果を前記コンパレータに伝達するスイッチと、を備える、
    　請求項１に記載のゲートドライバ。
  11. 　請求項１から１０の何れかに記載のゲートドライバと、前記電界効果トランジスタと、を備える、パワーモジュール。
  12. 　前記電界効果トランジスタはチャネル層を備え、
    　前記電界効果トランジスタは、ゲートソース間に負電圧が印加されている状態でドレインソース間に負電圧が印加されたときに前記チャネル層を介してソースからドレインに電流を流すダイオードとして機能する、請求項１１に記載のパワーモジュール。
PCT/JP2014/002646 2013-06-04 2014-05-20 ゲートドライバおよびこれを備えたパワーモジュール WO2014196136A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015521278A JP5934925B2 (ja) 2013-06-04 2014-05-20 ゲートドライバおよびこれを備えたパワーモジュール
US14/607,111 US9673812B2 (en) 2013-06-04 2015-01-28 Gate driver and power module equipped with same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-117662 2013-06-04
JP2013117662 2013-06-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/607,111 Continuation US9673812B2 (en) 2013-06-04 2015-01-28 Gate driver and power module equipped with same

Publications (1)

Publication Number Publication Date
WO2014196136A1 true WO2014196136A1 (ja) 2014-12-11

Family

ID=52007797

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/002646 WO2014196136A1 (ja) 2013-06-04 2014-05-20 ゲートドライバおよびこれを備えたパワーモジュール

Country Status (3)

Country Link
US (1) US9673812B2 (ja)
JP (1) JP5934925B2 (ja)
WO (1) WO2014196136A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170120827A (ko) * 2016-04-22 2017-11-01 엘에스산전 주식회사 Dc/dc 컨버터를 포함하는 igbt 게이트 드라이버

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104065253B (zh) * 2014-06-25 2017-12-19 台达电子企业管理（上海）有限公司 电力变换装置、驱动装置及驱动方法
DE102015009797A1 (de) * 2015-08-03 2017-02-09 Iie Gmbh & Co. Kg Asymmetrische bipolare Spannungsversorgung
US10135326B2 (en) * 2015-09-29 2018-11-20 Panasonic Intellectual Property Management Co., Ltd. Power conversion device and power supply device in which same is used
JP6399019B2 (ja) * 2016-03-04 2018-10-03 トヨタ自動車株式会社 ゲート電圧制御装置
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
JP2018042188A (ja) * 2016-09-09 2018-03-15 株式会社東芝 スイッチングユニットおよび電源回路
US10212838B2 (en) * 2017-01-13 2019-02-19 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US10749443B2 (en) 2017-01-13 2020-08-18 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
USD954667S1 (en) 2017-01-13 2022-06-14 Wolfspeed, Inc. Power module
US10917992B2 (en) 2017-01-13 2021-02-09 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US11696417B2 (en) 2017-01-13 2023-07-04 Wolfspeed, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
WO2018141811A1 (en) * 2017-02-01 2018-08-09 Abb Schweiz Ag Power semiconductor device with active short circuit failure mode
EP3503365B1 (de) * 2017-12-22 2020-06-10 GE Energy Power Conversion Technology Limited Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
JP6992498B2 (ja) * 2017-12-26 2022-01-13 株式会社デンソー 駆動対象スイッチの駆動回路
US10425077B1 (en) * 2018-06-06 2019-09-24 Analog Devices Global Unlimited Company Transistor gate driver
USD903590S1 (en) 2018-09-12 2020-12-01 Cree Fayetteville, Inc. Power module
US11888403B2 (en) 2019-01-29 2024-01-30 United States Of America As Represented By The Secretary Of The Air Force High-bandwidth analog-controlled DC breaker on DC/DC converter with galvanic isolation
USD942403S1 (en) 2019-10-24 2022-02-01 Wolfspeed, Inc. Power module having pin fins
US11522439B2 (en) * 2020-01-16 2022-12-06 Mediatek Inc. Switching regulator with driver power clamp
US11641198B1 (en) * 2021-11-30 2023-05-02 Texas Instruments Incorporated Wide voltage gate driver using low gate oxide transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001037207A (ja) * 1999-07-14 2001-02-09 Toshiba Corp ゲート駆動回路
JP2006229454A (ja) * 2005-02-16 2006-08-31 Toshiba Corp ゲート駆動回路
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
JP2013219874A (ja) * 2012-04-05 2013-10-24 Hitachi Ltd 半導体駆動回路および電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602752B2 (ja) 1992-02-26 1997-04-23 株式会社三社電機製作所 絶縁ゲート型電力用半導体素子の駆動回路
JPH05244763A (ja) 1992-02-26 1993-09-21 Fuji Electric Co Ltd ゲート駆動装置
JP3577807B2 (ja) 1995-05-23 2004-10-20 富士電機デバイステクノロジー株式会社 自己消弧形半導体素子の駆動回路
JP3432425B2 (ja) 1998-08-05 2003-08-04 株式会社東芝 ゲート回路
JP2000139071A (ja) 1998-11-02 2000-05-16 Fuji Electric Co Ltd 電力変換装置のゲート駆動回路
JP3664061B2 (ja) * 1999-12-28 2005-06-22 日産自動車株式会社 電流制御型半導体素子用駆動回路
US7265603B2 (en) 2003-05-12 2007-09-04 International Rectifier Corporation MOSFET gate driver with a negative gate bias voltage
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
EP3537582B1 (en) 2007-07-03 2021-05-26 Mitsubishi Electric Corporation Drive circuit for power element
JP5400968B2 (ja) 2010-09-21 2014-01-29 三菱電機株式会社 半導体スイッチング素子のゲート駆動回路
JP2013013044A (ja) 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
US9425786B2 (en) * 2014-11-17 2016-08-23 General Electric Company System and method for driving a power switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001037207A (ja) * 1999-07-14 2001-02-09 Toshiba Corp ゲート駆動回路
JP2006229454A (ja) * 2005-02-16 2006-08-31 Toshiba Corp ゲート駆動回路
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
JP2013219874A (ja) * 2012-04-05 2013-10-24 Hitachi Ltd 半導体駆動回路および電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170120827A (ko) * 2016-04-22 2017-11-01 엘에스산전 주식회사 Dc/dc 컨버터를 포함하는 igbt 게이트 드라이버
KR102436380B1 (ko) * 2016-04-22 2022-08-24 엘에스일렉트릭(주) Dc/dc 컨버터를 포함하는 igbt 게이트 드라이버

Also Published As

Publication number Publication date
JPWO2014196136A1 (ja) 2017-02-23
JP5934925B2 (ja) 2016-06-15
US9673812B2 (en) 2017-06-06
US20150137871A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5934925B2 (ja) ゲートドライバおよびこれを備えたパワーモジュール
US8816666B2 (en) Semiconductor switching device drive circuit using a limited drive voltage
US7382116B2 (en) Semiconductor device configured to control a gate voltage between a threshold voltage and ground
US8581638B2 (en) High-side driver circuit
JP5499877B2 (ja) 電力用半導体装置
US8405422B2 (en) Level shift circuit
US9954522B2 (en) Hybrid switch including GaN HEMT and MOSFET
US8519751B2 (en) Gate drive circuit
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
US7724045B2 (en) Output buffer circuit
EP3590189B1 (en) Hybrid switch control
US9876425B2 (en) Control circuit for power converter
US8823425B2 (en) Output driving circuit and transistor output circuit
US8836308B2 (en) Step-down type DC-DC regulator
WO2005119912A1 (ja) コイル負荷駆動出力回路
US9490800B2 (en) Control circuit of semiconductor switching element
US9595967B2 (en) Level shift circuit and driver circuit
JP7210928B2 (ja) 高耐圧集積回路
JP2018074676A (ja) ゲート駆動回路
JP5611118B2 (ja) 半導体集積回路
JP5382702B2 (ja) ドライバ回路
JP4888199B2 (ja) 負荷駆動装置
WO2022009492A1 (ja) 制御システム及びデュアルゲート双方向スイッチの制御方法
JP2010147544A (ja) 駆動装置
JP5689763B2 (ja) 低Ｖｆ逆導通ＦＥＴ回路及び多機能ＦＥＴ回路用ＩＣ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14807009

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015521278

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14807009

Country of ref document: EP

Kind code of ref document: A1