JP6992498B2 - 駆動対象スイッチの駆動回路 - Google Patents

Description

本発明は、駆動対象スイッチの駆動回路に関する。

従来、第１主端子、第２主端子及び主制御端子を有するＭＯＳＦＥＴ又はＩＧＢＴ等のスイッチが知られている。スイッチは、第２主端子に対する主制御端子の電位差が閾値電圧以上になることにより、第１主端子及び第２主端子の間の電流の流通を許容するオン状態とされる。一方、スイッチは、上記電位差が閾値電圧未満になることにより、第１主端子及び第２主端子の間の電流の流通を阻止するオフ状態とされる。

スイッチは、第１主端子と主制御端子との間に形成された帰還容量を有している。ここで、スイッチがオフ状態とされている場合において、帰還容量を介して主制御端子に電荷が供給され得る。この場合、第２主端子に対する主制御端子の電位差が閾値電圧以上になり、スイッチをオフ状態に維持したいにもかかわらず、スイッチが誤ってオン状態に切り替えられしまう現象であるセルフターンオンが発生し得る。

この問題を解決するための技術として、特許文献１には、主制御端子に負電圧を印加し、セルフターンオンの発生を抑制する駆動回路が記載されている。この駆動回路は、ＮチャネルＭＯＳＦＥＴである第１，第２スイッチと、ＰチャネルＭＯＳＦＥＴである第３スイッチと、第１負電圧（例えば－１５Ｖ）を出力する第１負電圧源と、第１負電圧よりも高い第２負電圧（例えば－５Ｖ）を出力する第２負電圧源とを備えている。この駆動回路では、２つの負電圧が切り替えられる。この理由は、スイッチの主制御端子に大きな負電圧が供給され続けるとスイッチの劣化が進行するため、その劣化の進行を抑制するためである。

特許文献１に記載の駆動回路についてさらに説明すると、第１スイッチのソースには、第１負電圧源が接続され、第１スイッチのドレインには、主制御端子が接続されている。第２スイッチのドレインには、主制御端子が接続され、第２スイッチのソースには、第３スイッチのドレインが接続され、第３スイッチのソースには第２負電圧源が接続されている。この構成によれば、第１スイッチがオン状態とされている場合におけるボディダイオードによる第１，第２負電圧源の電圧の干渉を防止できる。

国際公開第２０１６／０３０９５４号

第１，第２負電圧源の電圧の干渉を防止するため、特許文献１に記載の駆動回路には、第１～第３スイッチと、２つの負電圧源とが備えられている。また、各スイッチの制御が必要となる。このため、駆動回路が備えるべき要素が多くなり、駆動回路の構成が複雑になってしまう。

本発明は、駆動対象スイッチの主制御端子に供給する負電圧を変更するための要素を低減できる駆動対象スイッチの駆動回路を提供することを主たる目的とする。

本発明は、第１主端子、第２主端子及び主制御端子を有し、前記第２主端子に対する前記主制御端子の電位差が閾値電圧以上になることにより前記第１主端子及び前記第２主端子の間の電流の流通を許容するオン状態とされ、前記電位差が前記閾値電圧未満になることにより前記第１主端子及び前記第２主端子の間の電流の流通を阻止するオフ状態とされる駆動対象スイッチに適用される駆動対象スイッチの駆動回路において、前記第２主端子の電圧よりも低い出力電圧を有する負電圧源と、前記主制御端子と前記負電圧源との間を電気的に接続する放電用スイッチと、前記第２主端子に電気的に接続され、前記第２主端子から供給される電圧に基づいて、前記負電圧源の出力電圧よりも高くてかつ前記第２主端子の電圧よりも低い電圧を生成する基準電圧生成部と、前記負電圧源と前記基準電圧生成部との間を電気的に接続する制御スイッチと、を備え、前記放電用スイッチ及び前記制御スイッチそれぞれがオン状態からオフ状態に切り替えられると、前記主制御端子に供給される電圧が、前記負電圧源の出力電圧から、前記負電圧源の出力電圧よりも高くてかつ前記第２主端子の電圧よりも低い電圧に変更可能に構成されている。

本発明では、放電用スイッチがオン状態とされることにより、第２主端子の電位よりも低い負電圧源の出力電圧が主制御端子に供給される。これにより、セルフターンオンの発生を抑制する。ただし、負電圧源の出力電圧が供給され続けると、駆動対象スイッチの劣化が進行し得る。

そこで、本発明は、放電用スイッチがオン状態からオフ状態に切り替えられると、負電圧源の出力電圧よりも高くてかつ第２主端子の電位よりも低い電圧を主制御端子に供給できる構成を備えている。詳しくは、本発明は、基準電圧生成部及び制御スイッチを備えている。制御スイッチがオン状態からオフ状態に切り替えられると、負電圧源と基準電圧生成部との間が電気的に遮断され、基準電圧生成部の出力電圧が変化する。この変化を利用して、駆動回路は、放電用スイッチ及び制御スイッチそれぞれがオン状態からオフ状態に切り替えられると、主制御端子に供給される電圧が、負電圧源の出力電圧から、負電圧源の出力電圧よりも高くてかつ第２主端子の電圧よりも低い電圧に変更可能に構成されている。

本発明によれば、上記特許文献１に記載の駆動回路とは異なり、放電用スイッチ、制御スイッチ、負電圧源及び基準電圧生成部といった簡易な構成により、駆動対象スイッチの主制御端子に供給する負電圧の大きさを変更できる。このため、主制御端子に印加する負電圧を変更するための要素を低減することができる。

第１実施形態に係る回転電機の制御システムの全体構成図。 スイッチの駆動回路を示す図。 各スイッチの駆動態様等の推移を示すタイムチャート。 第１実施形態の変形例１に係るスイッチの駆動回路を示す図。 第１実施形態の変形例２に係るスイッチの駆動回路を示す図。 各スイッチの駆動態様等の推移を示すタイムチャート。 第２実施形態に係るスイッチの駆動回路を示す図。 第３実施形態に係るスイッチの駆動回路を示す図。 第４実施形態に係るスイッチの駆動回路を示す図。 第５実施形態に係るスイッチの駆動回路を示す図。 第６実施形態に係るスイッチの駆動回路を示す図。 第７実施形態に係るスイッチの駆動回路を示す図。 第８実施形態に係るスイッチの駆動回路を示す図。 各スイッチの駆動態様等の推移を示すタイムチャート。 第８実施形態の変形例１に係るスイッチの駆動回路を示す図。 第９実施形態に係るスイッチの駆動回路を示す図。 各スイッチの駆動態様等の推移を示すタイムチャート。 第１０実施形態に係るスイッチの駆動回路を示す図。 各スイッチの駆動態様等の推移を示すタイムチャート。 第１１実施形態に係るスイッチの駆動回路を示す図。 第１１実施形態の変形例に係るスイッチの駆動回路を示す図。

＜第１実施形態＞
以下、本発明に係る駆動対象スイッチの駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る駆動回路は、回転電機の制御システムを構成する。

図１に示すように、制御システムは、直流電源としてのバッテリ１０、電力変換器としてのインバータ２０、回転電機３０及び制御装置１００を備えている。回転電機３０は、インバータ２０を介してバッテリ１０に接続されている。なお、バッテリ１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０としては、例えば永久磁石界磁型の同期機が用いられればよい。

インバータ２０は、３相分の上，下アームスイッチＳＷを備えている。各スイッチＳＷが駆動対象スイッチに相当する。各相の上，下アームスイッチＳＷの接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。本実施形態では、インバータ２０のスイッチＳＷとして、電圧制御形の半導体スイッチング素子が用いられ、より具体的には、Ｓｉ又はＳｉＣのＮチャネルＭＯＳＦＥＴが用いられている。スイッチＳＷのドレインが第１主端子に相当し、スイッチＳＷのソースが第２主端子に相当し、スイッチＳＷのゲートが主制御端子に相当する。スイッチＳＷには、ボディダイオードＦＤが内蔵されている。なお、スイッチＳＷに、外付けのフリーホイールダイオードが逆並列に接続されていてもよい。

制御装置１００は、回転電機３０の制御量をその指令値に制御すべく、各相において、上アームスイッチＳＷと下アームスイッチＳＷとを交互にオン状態とする。制御量は、例えばトルクである。制御装置１００は、スイッチＳＷの駆動信号Ｇとして、オン状態を指示するオン指令又はオフ状態を指示するオフ指令をインバータ２０の駆動回路Ｄｒに対して出力する。本実施形態では、便宜上、オン指令が論理Ｈの信号で表され、オフ指令が論理Ｌの信号で表されている。

駆動回路Ｄｒは、各スイッチＳＷに対応して個別に設けられている。駆動回路Ｄｒは、制御装置１００からの駆動信号Ｇを取得し、取得した駆動信号Ｇに基づいて、スイッチＳＷを駆動する。

続いて図２を用いて、スイッチＳＷの駆動回路Ｄｒについて説明する。図２には、スイッチＳＷの入力容量に関連する等価ゲート容量１３と、帰還容量１４とを示す。

駆動回路Ｄｒは、正電圧源４０、負電圧源４１、駆動制御部５０、充電用スイッチとしての第１スイッチＴ１、及び放電用スイッチとしての第２スイッチＴ２を備えている。本実施形態では、第１スイッチＴ１としてＰチャネルＭＯＳＦＥＴが用いられ、第２スイッチＴ２としてＮチャネルＭＯＳＦＥＴが用いられている。本実施形態では、スイッチＳＷのソース電位を０とし、正電圧源４０の出力電圧をＶｐ（＞０）で表し、負電圧源４１の出力電圧である第１負電圧をＶｎ１（＜０）で表す。

第１スイッチＴ１のソースには、正電圧源４０が接続され、第１スイッチＴ１のドレインには、スイッチＳＷのゲートが接続されている。スイッチＳＷのゲートには、第２スイッチＴ２のドレインが接続され、第２スイッチＴ２のソースには、負電圧源４１が接続されている。

駆動回路Ｄｒは、制御スイッチとしての第３スイッチＴ３、供給スイッチとしての第４スイッチＴ４、及び基準電圧生成部Ｚ１を備えている。本実施形態では、第３スイッチＴ３としてＮチャネルＭＯＳＦＥＴが用いられ、第４スイッチＴ４としてＮＰＮ型トランジスタが用いられている。第４スイッチＴ４のコレクタが第１副端子に相当し、第４スイッチＴ４のエミッタが第２副端子に相当し、第４スイッチＴ４のベースが副制御端子に相当する。

第４スイッチＴ４のコレクタには、正電圧源４０が接続され、第４スイッチＴ４のエミッタには、スイッチＳＷのゲートが接続されている。基準電圧生成部Ｚ１の第１接続端子には、スイッチＳＷのソースが接続され、基準電圧生成部Ｚ１の第２接続端子には、第４スイッチＴ４のベースと、第３スイッチＴ３のドレインとが接続されている。

基準電圧生成部Ｚ１は、第１接続端子に供給される電圧に基づいて、第４スイッチＴ４のベースに供給する電圧を生成する。この電圧は、負電圧源４１の出力電圧よりも高くてかつスイッチＳＷのソース電位よりも低い電圧である。本実施形態において、基準電圧生成部Ｚ１は、ダイオード又はツェナーダイオードである。この場合、ダイオードのカソードが基準電圧生成部の第１接続端子に相当し、アノードが第２接続端子に相当する。

駆動制御部５０は、制御装置１００から取得した駆動信号Ｇに基づいて、第１～第３スイッチＴ１～Ｔ３を駆動する。なお、駆動制御部５０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。

図３を用いて、駆動制御部５０によるスイッチＳＷの駆動処理について説明する。図３（ａ）は駆動信号Ｇの推移を示し、図３（ｂ）はスイッチＳＷのゲート電圧Ｖｇの推移を示し、図３（ｃ）は第１スイッチＴ１の駆動状態の推移を示す。図３（ｄ）は第２，第３スイッチＴ２，Ｔ３の駆動状態の推移を示し、図３（ｅ）は第４スイッチＴ４の駆動状態の推移を示す。なお、ゲート電圧Ｖｇは、スイッチＳＷのソースに対するゲートの電位差を示し、ソース電位よりもゲート電位が高い場合を正とする。

時刻ｔ１において、駆動信号Ｇがオフ指令からオン指令に切り替わる。駆動制御部５０は、取得した駆動信号Ｇがオン指令であると判定した場合、第１スイッチＴ１をオン状態に切り替え、第２，第３スイッチＴ２，Ｔ３をオフ状態とする充電処理を行う。この場合、スイッチＳＷのゲートには、正電圧源４０の出力電圧Ｖｐが供給される。充電処理により、正電圧源４０から第１スイッチＴ１を介してスイッチＳＷのゲートに充電電流が供給され、ゲート電圧ＶｇがスイッチＳＷの閾値電圧Ｖｔｈ以上とされる。その結果、スイッチＳＷがオン状態に切り替えられ、スイッチＳＷのドレイン及びソース間の電流の流通が許容される。

時刻ｔ１～ｔ２の期間においては、第１スイッチＴ１がオン状態とされ、第２，第３スイッチＴ２，Ｔ３がオフ状態とされる。この場合、第４スイッチのベースに基準電圧生成部Ｚ１から負電圧が供給され、第４スイッチのエミッタに正電圧源４０の出力電圧Ｖｐが供給される。このため、第４スイッチＴ４のエミッタ電位が、第４スイッチＴ４のベース電位よりも高くなる逆バイアス状態とされる。これにより、時刻ｔ１～ｔ２の期間において、第４スイッチＴ４はオフ状態とされる。

時刻ｔ２において、駆動信号Ｇがオフ指令に切り替わる。駆動制御部５０は、取得した駆動信号Ｇがオフ指令に切り替わったと判定した場合、第１スイッチＴ１をオフ状態に切り替え、第２，第３スイッチＴ２，Ｔ３を同期してオン状態に切り替える放電処理を行う。この場合、スイッチＳＷのゲートには、負電圧源４１の第１負電圧Ｖｎ１が供給される。放電処理により、スイッチＳＷのゲートから放電電流を放出させる。これにより、スイッチＳＷのゲート電圧Ｖｇが閾値電圧Ｖｔｈ未満となり、スイッチＳＷがオフ状態とされる。また、スイッチＳＷのゲートに供給する電圧を負電圧とすることにより、スイッチＳＷのセルフターンオンの発生を抑制する。

第１スイッチＴ１がオフ状態とされ、第２，第３スイッチＴ２，Ｔ３がオン状態とされると、第４スイッチＴ４のエミッタ及びベースそれぞれに、負電圧源４１の第１負電圧Ｖｎ１が供給される。このため、第４スイッチＴ４はオフ状態に維持される。

駆動制御部５０は、駆動信号Ｇがオフ指令に切り替わるタイミング（ｔ２）から所定時間Ｔｄ経過するタイミング（ｔ３）において、第２，第３スイッチＴ２，Ｔ３を同期してオフ状態に切り替える。

第２，第３スイッチＴ２，Ｔ３がオフ状態に切り替えられると、第４スイッチＴ４のエミッタ電位は負電圧源４１の第１負電圧Ｖｎ１に維持される一方、第４スイッチＴ４のベース電位は、スイッチＳＷのソース電位（０）よりも基準電圧生成部Ｚ１の電圧降下量ＶＲ１（＞０）だけ低い電位となる。その結果、第４スイッチＴ４のベース電位が、第４スイッチＴ４のエミッタ電位よりも高くなる順バイアス状態とされ、第４スイッチＴ４がオン状態に切り替わる。第４スイッチＴ４がオン状態に切り替わると、スイッチＳＷのゲートに正電圧源４０から電荷が供給される。その結果、ゲートには、ゲート電圧Ｖｇが上昇して第２負電圧Ｖｎ２（＜０）に到達するまで電荷が供給され続ける。第２負電圧Ｖｎ２は、第１負電圧Ｖｎ１よりも高くてかつスイッチＳＷのソース電位よりも低い値である。第４スイッチＴ４のベース及びエミッタ間電圧をＶＦ（＞０）とする場合、「Ｖｎ２＝－ＶＲ１－ＶＦ」となる。スイッチＳＷのゲート電圧Ｖｇが第２負電圧Ｖｎ２に到達すると、第４スイッチＴ４はオフ状態に切り替わる。なお、時刻ｔ４において、駆動信号Ｇがオン指令に切り替えられる。

以上詳述した本実施形態によれば、上記特許文献１に記載の駆動回路とは異なり、第２スイッチＴ２、第３スイッチＴ３、負電圧源４１及び基準電圧生成部Ｚ１といった簡易な構成により、スイッチＳＷのゲートに供給する負電圧の大きさを切り替えることができる。このため、スイッチＳＷのゲートに供給する負電圧を変更するための構成部品を低減し、また、駆動制御部５０における処理を簡素にすることができる。

＜第１実施形態の変形例１＞
駆動制御部５０としては、具体的には例えば、図４に示す構成を用いることができる。図４において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動制御部５０は、第１ドライバ回路５１、第２ドライバ回路５２及びタイマ回路５３を備えている。第１ドライバ回路５１及びタイマ回路５３には、駆動信号Ｇが入力される。第２ドライバ回路５２には、タイマ回路５３の出力信号が入力される。第２ドライバ回路５２は、タイマ回路５３の出力信号の論理を反転させた信号を出力する。

第１ドライバ回路５１は、駆動信号Ｇとして論理Ｈのオン指令が入力されている場合、第１スイッチＴ１のゲートに論理Ｈの信号を出力する。これにより、第１スイッチＴ１がオン状態とされる。一方、第１ドライバ回路５１は、駆動信号Ｇとして論理Ｌのオフ指令が入力されている場合、第１スイッチＴ１のゲートに論理Ｌの信号を出力する。これにより、第１スイッチＴ１がオフ状態とされる。

タイマ回路５３は、駆動信号ＧがＨからＬに立ち下がったことをトリガにタイマをスタートさせる。タイマ回路５３は、タイマにより計時を開始してから所定時間Ｔｄ経過するまでは論理Ｌの信号を出力する。このため、第２ドライバ回路５２は、論理Ｈの信号を第２，第３スイッチＴ２，Ｔ３のゲートに出力する。これにより、タイマにより計時が開始されてから所定時間Ｔｄ経過するタイミングまでの期間において、第２，第３スイッチＴ２，Ｔ３がオン状態とされる。

タイマ回路５３は、タイマにより計時が開始されてから所定時間Ｔｄ経過するタイミングにおいて、出力信号の論理をＨに反転させる。このため、第２ドライバ回路５２は、出力信号の論理をＬに反転させる。これにより、タイマにより計時が開始されてから所定時間Ｔｄ経過するタイミングにおいて、第２，第３スイッチＴ２，Ｔ３がオフ状態に切り替えられる。

＜第１実施形態の変形例２＞
駆動制御部５０としては、具体的には例えば、図５に示す構成を用いることができる。図５において、先の図４に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動制御部５０は、第１ドライバ回路５１、第２ドライバ回路５２、コンパレータ５４、フィルタ５５及びＯＲ回路５６を備えている。

コンパレータ５４の反転入力端子には、スイッチＳＷのゲート電圧が入力される。コンパレータ５４の非反転入力端子には、参照電圧Ｖｒｅｆが入力されている。参照電圧Ｖｒｅｆは、第１負電圧Ｖｎ１よりも高くてかつ０よりも低い値である。

フィルタ５５には、コンパレータ５４の出力信号が入力される。フィルタ５５は、コンパレータ５４の出力信号の論理が反転しない状態がフィルタ時間Ｔｆ継続した場合、その論理の信号を出力する。フィルタ時間Ｔｆは、所定時間Ｔｄよりも短い期間に設定されている。フィルタ５５は、第２，第３スイッチＴ２，Ｔ３の誤作動を防止するためのものである。

ＯＲ回路５６には、駆動信号Ｇとフィルタ５５の出力信号とが入力される。ＯＲ回路５６の出力信号は、第２ドライバ回路５２に入力される。

図６を用いて、スイッチＳＷの駆動処理について説明する。図６（ａ）～図６（ｅ）は、先の図３（ａ）～図３（ｅ）に対応している。

時刻ｔ１において、駆動信号Ｇが論理Ｈのオン指令に切り替えられる。このため、ＯＲ回路５６の出力信号の論理がＨとなり、第２ドライバ回路５２の出力信号の論理がＬとなる。これにより、第２，第３スイッチＴ２，Ｔ３がオフ状態とされる。

時刻ｔ２において、駆動信号Ｇの論理Ｌのオフ指令に切り替えられる。その後、ゲート電圧Ｖｇが低下して参照電圧Ｖｒｅｆを下回ると、コンパレータ５４の出力信号の論理がＨに反転する。その出力信号の論理がＨとされる状態がフィルタ時間Ｔｆ継続すると、フィルタ５５の出力信号の論理がＬからＨに切り替わり、第２ドライバ回路５２の出力信号の論理がＬに反転する。これにより、フィルタ時間Ｔｆが経過した時刻ｔ３において、第２，第３スイッチＴ２，Ｔ３がオフ状態に切り替えられる。

以上説明した本実施形態では、フィルタ時間Ｔｆが所定時間Ｔｄよりも短い。このため、第１実施形態の変形例１よりも、スイッチＳＷのゲートに第１負電圧Ｖｎ１が供給される期間を短くできる。

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図７に示すように、駆動回路Ｄｒが保護ダイオード６０を備えている。図７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

保護ダイオード６０のアノードには、第４スイッチＴ４のエミッタが接続され、保護ダイオード６０のカソードには、第４スイッチＴ４のベースが接続されている。

この構成によれば、第１スイッチＴ１がオン状態とされてかつ第２スイッチＴ２がオフ状態とされている場合において、第４スイッチＴ４のベース電位に対してエミッタ電位が過度に高くなることを抑制できる。このため、第４スイッチＴ４を過電圧から保護することができる。

＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、駆動回路Ｄｒは、第４スイッチＴ４に代えて、ダイオード６１を備えている。図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

ダイオード６１のアノードには、第３スイッチＴ３のドレイン及び基準電圧生成部Ｚ１の第２接続端子が接続されている。ダイオード６１のカソードには、スイッチＳＷのゲートが接続されている。なお、本実施形態において、第１～第３スイッチＴ１～Ｔ３の駆動態様は、第１実施形態と同じである。

本実施形態によれば、第１スイッチＴ１がオン状態とされてかつ第２スイッチＴ２がオフ状態とされている場合において、正電圧源４０から第１スイッチＴ１及び基準電圧生成部Ｚ１を介してスイッチＳＷのソースへと流れようとする電流をダイオード６１で阻止することができる。また、本実施形態によれば、第４スイッチＴ４を備えない簡素な構成で２つの負電圧をゲートに供給できる。

なお、図８に示す構成では、第２，第３スイッチＴ２，Ｔ３がオフ状態に切り替えられた後、スイッチＳＷのゲートに供給される充電電荷は、スイッチＳＷのソース側から基準電圧生成部Ｚ１を介して供給される。

＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、基準電圧生成部Ｚ２の構成を変更する。図９において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

基準電圧生成部Ｚ２は、第１抵抗体６２ａ、第２抵抗体６２ｂ及びダイオード６３を備えている。第１抵抗体６２ａの第１端には、スイッチＳＷのソースが接続され、第１抵抗体６２ａの第２端には、第３スイッチＴ３のドレイン及びダイオード６３のアノードが接続されている。ダイオード６３のカソードには、第４スイッチＴ４のベース及び第２抵抗体６２ｂの第１端が接続され、第２抵抗体６２ｂの第２端には、スイッチＳＷのゲートが接続されている。

本実施形態によれば、第１スイッチＴ１がオン状態とされてかつ第２スイッチＴ２がオフ状態とされている場合において、正電圧源４０から第１スイッチＴ１、第２抵抗体６２ｂ及び第１抵抗体６２ａを介してスイッチＳＷのソースへと流れようとする電流をダイオード６３で阻止することができる。

また、本実施形態によれば、第１，第２抵抗体６２ａ，６２ｂの抵抗値Ｒ１，Ｒ２を調整することにより、第２負電圧Ｖｎ２の大きさを調整できる。第２負電圧Ｖｎ２は、第１負電圧Ｖｎ１よりも高くてかつ０よりも低い値であり、下式（ｅｑ１）で表される。下式（ｅｑ１）において、Ｖｄ（＞０）は、ダイオード６３の順方向電圧を示す。

上式（ｅｑ１）の導出方法について説明する。スイッチＳＷのゲート電圧Ｖｇは、スイッチＳＷのソース電位Ｖｓ（０）を基準として、下式（ｅｑ２）で表される。

上式（ｅｑ２）において、Ｖｂｅ（Ｔ４）は第４スイッチＴ４のエミッタ及びベース間電圧を示し、Ｉｓは第１抵抗体６２ａに流れる電流を示す。上式（ｅｑ２）を変形すると、下式（ｅｑ３）が導かれる。

ここで、Ｖｂｅ（Ｔ４）≒Ｖｄ、Ｉｓ＝Ｖｂｅ（Ｔ４）／Ｒ２の関係を上式（ｅｑ３）に代入すると、上式（ｅｑ１）が導かれる。

＜第５実施形態＞
以下、第５実施形態について、第４実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１０に示すように、基準電圧生成部Ｚ３の構成を変更する。図１０において、先の図９に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、第１抵抗体６２ａ、第２抵抗体６２ｂ及びツェナーダイオード６４を備えている。ツェナーダイオード６４のアノードには、第２抵抗体６２ｂの第１端及び第４スイッチＴ４のベースが接続されている。ツェナーダイオード６４のカソードには、第３スイッチＴ３のドレイン及び第１抵抗体６２ａの第２端が接続されている。本実施形態において、第２負電圧Ｖｎ２は、第１負電圧Ｖｎ１よりも高くてかつ０よりも低い値であり、下式（ｅｑ４）で表される。下式（ｅｑ４）において、ＶＺ（＞０）は、ツェナーダイオード６４のブレークダウン電圧を示す。

上式（ｅｑ４）の導出方法について説明する。スイッチＳＷのゲート電圧Ｖｇは、スイッチＳＷのソース電位Ｖｓを基準として、下式（ｅｑ５）で表される。

ブレークダウン電圧ＶＺは、Ｉｓに依存しないものとする。上式（ｅｑ５）を変形すると、下式（ｅｑ６）が導かれる。

ここで、Ｉｓ＝Ｖｂｅ（Ｔ４）／Ｒ２の関係を上式（ｅｑ６）に代入すると、上式（ｅｑ４）が導かれる。

続いて、本実施形態の効果について説明する。

第４スイッチＴ４のベース及びエミッタ間電圧Ｖｂｅ（Ｔ４）は、温度依存性を有している。詳しくは、第４スイッチＴ４の温度が高くなるほど、ベース及びエミッタ間電圧Ｖｂｅ（Ｔ４）が低くなる。一方、ツェナーダイオード６４のブレークダウン電圧ＶＺも温度依存性を有している。詳しくは、ツェナーダイオード６４の温度が高くなるほど、ブレークダウン電圧ＶＺが高くなる。ブレークダウン電圧ＶＺの温度依存性により、第４スイッチＴ４及びツェナーダイオード６４の温度変化に対する「ＶＺ＋Ｖｂｅ（Ｔ４）」の変化を抑制できる。これにより、第２負電圧Ｖｎ２の温度依存性を改善でき、第２負電圧Ｖｎ２の精度を高めることができる。

＜第６実施形態＞
以下、第６実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１１に示すように、基準電圧生成部Ｚ４の構成を変更する。図１１において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

基準電圧生成部Ｚ４は、抵抗体６５及び増幅器６６を備えている。抵抗体６５の第１端には、スイッチＳＷのソースが接続され、抵抗体６５の第２端には、第３スイッチＴ３のドレイン及び増幅器６６の非反転入力端子が接続されている。増幅器６６の反転入力端子には、第４スイッチＴ４のエミッタが接続されている。増幅器６６の出力端子には、第４スイッチＴ４のベースが接続されている。この構成によれば、増幅器６６の負帰還の作用により、第４スイッチＴ４のエミッタ電位が増幅器６６の非反転入力端子の電位と等しくなるように増幅器６６は動作する。これにより、第２負電圧Ｖｎ２から、第４スイッチＴ４のベース及びエミッタ間電圧の影響を取り除くことができる。その結果、第２負電圧Ｖｎ２（＜０）を０に近づけることができ、第２負電圧Ｖｎ２を第１実施形態の第２負電圧Ｖｎ２よりも高くできる。したがって、スイッチＳＷの劣化の進行を好適に抑制できる。

＜第７実施形態＞
以下、第７実施形態について、第６実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１２に示すように、基準電圧生成部Ｚ５の構成を変更する。この構成は、高い応答性が要求される第６実施形態の増幅器６６を採用することなく、より簡易な構成で第２負電圧Ｖｎ２を０に近づけるために用いられる。なお、図１２において、先の図１１に示した構成と同一の構成については、便宜上、同一の符号を付している。

基準電圧生成部Ｚ５は、第１ダイオード６７ａ、第２ダイオード６７ｂ、第１抵抗体６８ａ及び第２抵抗体６８ｂを備えている。第１ダイオード６７ａのカソードには、スイッチＳＷのソースが接続され、第１ダイオード６７ａのアノードには、第３スイッチＴ３のドレインと、第１，第２抵抗体６８ａ，６８ｂの第１端が接続されている。第１抵抗体６８ａの第２端には、第４スイッチＴ４のコレクタ及び正電圧源４０が接続されている。

第２抵抗体６８ｂの第２端には、第４スイッチＴ４のベース及び第２ダイオード６７ｂのアノードが接続され、第２ダイオード６７ｂのカソードには、スイッチＳＷのゲートが接続されている。

第２，第３スイッチＴ２，Ｔ３がオフ状態からオフ状態に切り替えられると、第１ダイオード６７ａのアノード電位はカソード電位よりも所定電位差だけ高くなる。一方、第２ダイオード６７ｂにより、第４スイッチＴ４のエミッタ電位は、第４スイッチＴ４のベース電位よりも上記所定電位差だけ低くなる。スイッチＳＷのソースから、第１ダイオード６７ａ、第２抵抗体６８ｂ及び第２ダイオード６７ｂを介してスイッチＳＷのゲートに至る経路において、第１ダイオード６７ａにおいて所定電位差だけ電圧が上昇し、第２ダイオード６７ｂにおいて所定電位差だけ電圧が下降する。これにより、簡易な構成で第２負電圧Ｖｎ２を０に近づけることができる。

＜第８実施形態＞
以下、第８実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１３に示すように、駆動回路Ｄｒはオフ保持回路を備えている。図１３において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、オフ保持ダイオード７０と、オフ保持スイッチＴｏｆｆとを備えている。本実施形態において、オフ保持スイッチＴｏｆｆはＮチャネルＭＯＳＦＥＴである。オフ保持スイッチＴｏｆｆは、駆動制御部５０により駆動される。

スイッチＳＷのゲートには、オフ保持ダイオード７０のアノードが接続され、オフ保持ダイオード７０のカソードには、オフ保持スイッチＴｏｆｆのドレインが接続されている。オフ保持スイッチＴｏｆｆのソースには、スイッチＳＷのソースが接続されている。

オフ保持ダイオード７０は、第１スイッチＴ１がオフ状態とされてかつ第２，第３スイッチＴ２，Ｔ３がオン状態とされている場合において、スイッチＳＷのソース側から、オフ保持スイッチＴｏｆｆのボディダイオード及び第２スイッチＴ２を介して負電圧源４１に電流が流れ込むのを防止するためのものである。

なお、オフ保持ダイオード７０とオフ保持スイッチＴｏｆｆとの設置位置が逆にされていてもよい。詳しくは、オフ保持ダイオード７０のカソードがスイッチＳＷのソースに接続され、アノードがオフ保持スイッチＴｏｆｆのソースに接続されている。オフ保持スイッチＴｏｆｆのドレインがスイッチＳＷのゲートに接続されている。

図１４を用いて、オフ保持スイッチＴｏｆｆの駆動態様について説明する。図１４（ｆ）は、オフ保持スイッチＴｏｆｆの駆動状態の推移を示す。図１４（ａ）～図１４（ｅ）は、先の図３（ａ）～図３（ｅ）に対応している。

第２，第３スイッチＴ２，Ｔ３がオフ状態に切り替えられる時刻ｔ３において、オフ保持スイッチＴｏｆｆがオン状態に切り替えられる。第１～第３スイッチＴ１～Ｔ３がオフ状態とされる期間ｔ３～ｔ４において、オフ保持スイッチＴｏｆｆがオン状態とされ、スイッチＳＷのゲート電圧がスイッチＳＷのソース電位に近いクランプ電圧に維持される。なお、クランプ電圧は、オフ保持スイッチＴｏｆｆの電圧降下量Ｖｏｎ（＞０）とオフ保持ダイオード７０の電圧降下量Ｖｆ（＞０）との加算値である。

以上説明した本実施形態によれば、第２，第３スイッチＴ２，Ｔ３がオフ状態に切り替えられる時刻ｔ３の後、何らかの要因でスイッチＳＷのゲートに電荷が供給されたとしても、図１４（ｂ）に破線にて示すように、ゲート電圧Ｖｇをクランプ電圧に維持できる。これにより、スイッチＳＷが意図せずオン状態に切り替えられることを抑制できる。

＜第８実施形態の変形例１＞
図１３に示したオフ保持ダイオード７０に代えて、図１５に示すオフ保持抵抗体７１が備えられていてもよい。なお、図１５において、先の図１３に示した構成と同一の構成については、便宜上、同一の符号を付している。

本実施形態では、クランプ電圧がオフ保持スイッチＴｏｆｆの電圧降下量Ｖｏｎとなる。このため、クランプ電圧を第８実施形態のクランプ電圧よりも低くでき、スイッチＳＷが意図せずオン状態に切り替えられることを好適に抑制できる。

＜第８実施形態の変形例２＞
先の図１４の時刻ｔ３～ｔ４の一部の期間において、オフ保持スイッチＴｏｆｆがオフ状態にされてもよい。

＜第９実施形態＞
以下、第９実施形態について、第８実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１６に示すように、はオフ保持回路の構成を変更する。図１６において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。なお、本実施形態では、基準電圧生成部Ｚ１を第１基準電圧生成部Ｚ１ａと称すこととする。

駆動回路Ｄｒは、第１オフ保持スイッチとしての第５スイッチＴ５と、第２オフ保持スイッチとしての第６スイッチＴ６とを備えている。本実施形態において、第５スイッチＴ５はＰチャネルＭＯＳＦＥＴであり、第６スイッチＴ６はＰＮＰトランジスタである。第５スイッチＴ５は、駆動制御部５０により第１スイッチＴ１と同期して駆動される。

第５スイッチＴ５のソースには、正電圧源４０が接続され、第５スイッチＴ５のドレインには、第２基準電圧生成部Ｚ１ｂの第２端と、第６スイッチＴ６のベースとが接続されている。第２基準電圧生成部Ｚ１ｂの第１端には、スイッチＳＷのソースが接続されている。第６スイッチＴ６のエミッタには、スイッチＳＷのゲートが接続され、第６スイッチＴ６のコレクタには、負電圧源４１が接続されている。第６スイッチＴ６は、第２基準電圧生成部Ｚ１ｂにより生成された電圧に基づいて、スイッチＳＷのゲート電圧をクランプする。

第２基準電圧生成部Ｚ１ｂは、スイッチＳＷのソース電位よりも高くてかつ閾値電圧Ｖｔｈよりも低い値を生成する。本実施形態において、第２基準電圧生成部Ｚ１ｂは、ダイオード又はツェナーダイオードである。この場合、ダイオードのカソードがスイッチＳＷのソースに接続され、アノードが第５スイッチＴ５のドレイン及び第６スイッチＴ６のベースに接続されている。

図１７を用いて、スイッチＳＷの駆動処理について説明する。図１７（ｃ）は、第１，第５スイッチＴ１，Ｔ５の駆動状態の推移を示し、図１７（ｆ）は、第６スイッチＴ６の駆動状態の推移を示す。図１７（ａ），（ｂ），（ｄ），（ｅ）は、先の図３（ａ），（ｂ），（ｄ），（ｅ）に対応している。

図１７（ｂ），（ｆ）には、破線にて、時刻ｔ４においてスイッチＳＷのゲートに意図せぬ電荷が供給され、第６スイッチＴ６がオン状態に切り替えられる例を示す。第６スイッチＴ６がオン状態にされると、スイッチＳＷのゲートには、クランプ電圧Ｖｃｌａｍｐが供給される。クランプ電圧Ｖｃｌａｍｐは、第２基準電圧生成部Ｚ１ｂの出力電圧と、第６スイッチのベース及びエミッタ間電圧との加算値である。

以上説明した本実施形態によれば、スイッチＳＷが意図せずオン状態に切り替えられることを好適に抑制できる。この際、第２基準電圧生成部Ｚ１ｂの出力電圧の調整により、クランプ電圧Ｖｃｌａｍｐを調整することもできる。

ちなみに、第４スイッチＴ４と第６スイッチＴ６とが同時にオン状態とならないように第１基準電圧生成部Ｚ１ａの第２接続端子の出力電圧Ｖ（Ｚ１）（＜０）と、第２基準電圧生成部Ｚ１ｂの出力電圧Ｖ（Ｚ２）とが設定されている。以下、この設定方法について説明する。

第２負電圧Ｖｎ２は、第３スイッチＴ３の電圧降下量Ｖｃを用いて下式（ｅｑ７）で表される。下式（ｅｑ７）において、ＶｇはスイッチＳＷのゲート電圧を示す。

第６スイッチＴ６がオン状態にならないとの条件は下式（ｅｑ８）で表される。下式（ｅｑ８）において、Ｖｂｅ（Ｔ６）は、第６スイッチＴ６のベース及びエミッタ間電圧を示し、Ｖｋは、第６スイッチＴ６がオン状態とされる場合のベース及びエミッタ間電圧を示す。

上式（ｅｑ７），（ｅｑ８）から下式（ｅｑ９）が導かれる。

一方、スイッチＳＷのゲートへの意図せぬ電荷の供給によりスイッチＳＷがオン状態に切り替えられてしまうことを防止するために、下式（ｅｑ１０）を満たす必要がある。下式（ｅｑ１０）において、ＶｔｈはスイッチＳＷの閾値電圧を示す。

上式（ｅｑ９），（ｅｑ１０）を満たすように第２基準電圧生成部Ｚ１ｂの出力電圧Ｖ（Ｚ２）が設定される。

＜第１０実施形態＞
以下、第１０実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１８に示すように、第４スイッチＴ４と第２スイッチＴ２とが同時にオン状態にならないような構成を備えている。図１８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、ディレイ生成部８０を備えている。ディレイ生成部８０は、第２スイッチＴ２及び第３スイッチＴ３それぞれのオン又はオフタイミングをずらすためのものである。

図１９を用いて、スイッチＳＷの駆動処理について説明する。図１９（ｆ）は、第４スイッチＴ４のベース電位Ｖｂ（Ｔ４）の推移を示し、図１９（ｇ）は、第４スイッチＴ４のエミッタ電位Ｔｅ（Ｔ４）の推移を示し、図１９（ｈ）は、第４スイッチＴ４のベース及びエミッタ間電圧Ｖｂｅ（Ｔ４）の推移を示す。図１９（ａ）～（ｅ）は、先の図３（ａ）～（ｅ）に対応している。なお、図１９の横軸にて示すタイムスケールは、図３の横軸にて示すタイムスケールよりも拡大されている。

時刻ｔ１において、駆動信号Ｇがオフ指令に切り替えられ、駆動制御部５０は、第１スイッチＴ１をオフ状態に切り替える。また、駆動制御部５０は、第３スイッチＴ３をオン状態に切り替える。ディレイ生成部８０は、時刻ｔ２において、第２スイッチＴ２をオン状態に切り替える。第３スイッチＴ３のオン状態への切り替え後に第２スイッチＴ２をオン状態に切り替えることにより、第４スイッチＴ４を逆バイアス状態とし、第２スイッチＴ２とともに第４スイッチＴ４がオン状態とされ、正電圧源４０から負電圧源４１へと貫通電流が流れることを防止できる。

その後、時刻ｔ３において、第２スイッチＴ２がオフ状態に切り替えられ、時刻ｔ４において、第３スイッチＴ３がオフ状態に切り替えられる。第２スイッチＴ２のオフ状態への切り替え後に第３スイッチＴ３をオフ状態に切り替えることにより、第２スイッチＴ２とともに第４スイッチＴ４がオン状態とされることを防止できる。なお、図１９（ｅ）には、時刻ｔ４～ｔ５において第４スイッチＴ４がオン状態とされることを示した。

以上説明した本実施形態によれば、第２スイッチＴ２とともに第４スイッチＴ４がオン状態とされることを防止できる。

＜第１１実施形態＞
以下、第１１実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２０に示すように、第４スイッチＴ４ａとして、バイポーラ素子に代えて、モノポーラ素子であるＮチャネルＭＯＳＦＥＴが用いられている。図２０において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

第４スイッチＴ４ａのソースには、正電圧源４０が接続され、ドレインには、スイッチＳＷのゲートが接続されている。第４スイッチＴ４ａのゲートには、基準電圧生成部Ｚ１の第２接続端子が接続されている。本実施形態において、第４スイッチＴ４ａのドレインが第１副端子に相当し、ソースが第２副端子に相当し、ゲートが副制御端子に相当する。

なお、本実施形態において、第１～第３スイッチＴ１～Ｔ３の駆動態様は、第１実施形態と同じである。

以上説明した本実施形態によれば、第１実施形態と同様の効果を得ることができる。

＜第１１実施形態の変形例＞
図２１に示すように、第４スイッチＴ４ａとして、モノポーラ素子であるＮチャネルＭＯＳＦＥＴが用いられてもよい。図２１において、先の図７に示した構成と同一の構成については、便宜上、同一の符号を付している。

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

・図２の構成において、基準電圧生成部Ｚ１として、例えば抵抗体が用いられてもよい。

・第９実施形態において、第４スイッチＴ４及び第６スイッチＴ６がモノポーラ素子であってもよい。この場合、例えば、第４スイッチＴ４として図２０に示したＮチャネルＭＯＳＦＥＴが用いられ、第６スイッチＴ６として、ソースがスイッチＳＷのゲートに接続されてかつドレインが負電圧源４１に接続されたＰチャネルＭＯＳＦＥＴが用いられればよい。

・スイッチとしては、ＮチャネルＭＯＳＦＥＴに限らず、例えば、ＩＧＢＴ等の他のスイッチであってもよい。スイッチとしてＩＧＢＴが用いられる場合、コレクタが第１主端子に相当し、エミッタが第２主端子に相当し、ゲートが主制御端子に相当する。

・スイッチＳＷを備える電力変換器としては、３相のものに限らない。

４１…負電圧源、Ｔ２…第２スイッチ、Ｔ３…第３スイッチ、Ｚ１…基準電圧生成部、ＳＷ…上，下アームスイッチ、Ｄｒ…駆動回路。

Claims (14)

1. 第１主端子、第２主端子及び主制御端子を有し、前記第２主端子に対する前記主制御端子の電位差が閾値電圧以上になることにより前記第１主端子及び前記第２主端子の間の電流の流通を許容するオン状態とされ、前記電位差が前記閾値電圧未満になることにより前記第１主端子及び前記第２主端子の間の電流の流通を阻止するオフ状態とされる駆動対象スイッチ（ＳＷ）に適用される駆動対象スイッチの駆動回路（Ｄｒ）において、
   前記第２主端子の電圧よりも低い出力電圧を有する負電圧源（４１）と、
   前記主制御端子と前記負電圧源との間を電気的に接続する放電用スイッチ（Ｔ２）と、
   前記第２主端子に電気的に接続され、前記第２主端子から供給される電圧に基づいて、前記負電圧源の出力電圧よりも高くてかつ前記第２主端子の電圧よりも低い電圧を生成する基準電圧生成部（Ｚ１～Ｚ５，Ｚ１ａ）と、
   前記負電圧源と前記基準電圧生成部との間を電気的に接続する制御スイッチ（Ｔ３）と、を備え、
   前記放電用スイッチ及び前記制御スイッチそれぞれがオン状態からオフ状態に切り替えられると、前記主制御端子に供給される電圧が、前記負電圧源の出力電圧から、前記負電圧源の出力電圧よりも高くてかつ前記第２主端子の電圧よりも低い電圧に変更可能に構成されている駆動対象スイッチの駆動回路。
2. 前記閾値電圧以上の出力電圧を有する正電圧源（４０）と、
   前記主制御端子と前記正電圧源との間を電気的に接続する充電用スイッチ（Ｔ１）と、
   コレクタである第１副端子が前記正電圧源に電気的に接続され、エミッタである第２副端子が前記主制御端子に電気的に接続され、ベースである副制御端子に前記基準電圧生成部により生成された電圧が供給されるＮＰＮ型バイポーラトランジスタである供給スイッチ（Ｔ４）と、を備える請求項１に記載の駆動対象スイッチの駆動回路。
3. 前記基準電圧生成部（Ｚ５）は、
   カソードが前記第２主端子に電気的に接続され、アノードが前記制御スイッチの両端のうち前記負電圧源とは反対側に電気的に接続されたダイオード（６７ａ）と、
   第１端が前記ダイオードのアノード及び前記副制御端子それぞれに電気的に接続され、第２端が前記正電圧源に電気的に接続された抵抗体（６８ａ）と、を有する請求項２に記載の駆動対象スイッチの駆動回路。
4. 前記閾値電圧以上の出力電圧を有する正電圧源（４０）と、
   前記主制御端子と前記正電圧源との間を電気的に接続する充電用スイッチ（Ｔ１）と、
   ドレインである第１副端子が前記正電圧源に電気的に接続され、ソースである第２副端子が前記主制御端子に電気的に接続され、ゲートである副制御端子に前記基準電圧生成部により生成された電圧が供給されるＮチャネルＭＯＳＦＥＴである供給スイッチ（Ｔ４ａ）と、を備える請求項１に記載の駆動対象スイッチの駆動回路。
5. 前記基準電圧生成部（Ｚ１）は、前記第２主端子に電気的に接続された第１接続端子と、第２接続端子と、を有し、前記負電圧源の出力電圧よりも高くてかつ前記第２主端子の電位よりも低い電圧を前記第２接続端子から出力し、
   前記制御スイッチは、前記負電圧源と前記第２接続端子との間を電気的に接続し、
   前記副制御端子に前記第２接続端子が電気的に接続されている請求項２又は４に記載の駆動対象スイッチの駆動回路。
6. 前記基準電圧生成部（Ｚ２）は、
   第１端が前記第２主端子に接続され、第２端が前記制御スイッチの両端のうち前記負電圧源とは反対側に接続された第１抵抗体（６２ａ）と、
   前記第１抵抗体の第２端にアノードが接続され、カソードが前記副制御端子に接続されたダイオード（６３）と、
   前記副制御端子及び前記第２副端子を電気的に接続する第２抵抗体（６２ｂ）と、を有する請求項２又は４に記載の駆動対象スイッチの駆動回路。
7. 前記基準電圧生成部（Ｚ３）は、
   第１端が前記第２主端子に接続され、第２端が前記制御スイッチの両端のうち前記負電圧源とは反対側に接続された第１抵抗体（６２ａ）と、
   前記第１抵抗体の第２端にカソードが接続され、アノードが前記副制御端子に接続されたツェナーダイオード（６４）と、
   前記副制御端子及び前記第２副端子を電気的に接続する第２抵抗体（６２ｂ）と、を有する請求項２又は４に記載の駆動対象スイッチの駆動回路。
8. 前記基準電圧生成部（Ｚ４）は、
   第１端が前記第２主端子に接続され、第２端が前記制御スイッチの両端のうち前記負電圧源とは反対側に接続された抵抗体（６５）と、
   前記抵抗体の第２端に非反転入力端子が接続され、前記第２副端子に反転入力端子が接続され、前記副制御端子に出力端子が接続された増幅器（６６）と、を有する請求項２又は４に記載の駆動対象スイッチの駆動回路。
9. 前記第２副端子にアノードが電気的に接続され、前記副制御端子にカソードが電気的に接続された保護ダイオード（６０）を備える請求項２、４～８のいずれか１項に記載の駆動対象スイッチの駆動回路。
10. 前記基準電圧生成部（Ｚ１）は、前記第２主端子に電気的に接続された第１接続端子と、第２接続端子と、を有し、前記負電圧源の出力電圧よりも高くてかつ前記第２主端子の電位よりも低い電圧を前記第２接続端子から出力し、
    前記制御スイッチは、前記負電圧源と前記第２接続端子との間を電気的に接続し、
    アノードが前記第２接続端子に接続され、カソードが前記主制御端子に接続されたダイオード（６１）を備える請求項１に記載の駆動対象スイッチの駆動回路。
11. 前記供給スイッチがオン状態に切り替えられた後に前記放電用スイッチがオン状態に切り替えられ、その後、前記放電用スイッチがオフ状態に切り替えられた後に前記供給スイッチがオフ状態に切り替えられる請求項２，４～９のいずれか１項に記載の駆動対象スイッチの駆動回路。
12. 前記駆動対象スイッチがオフ状態に切り替えられてから前記駆動対象スイッチがオン状態に切り替えられるまでの期間の少なくとも一部において、前記主制御端子及び前記第２主端子の間を電気的に接続するオフ保持回路（７０，７１，Ｔｏｆｆ）を備える請求項１～１１のいずれか１項に記載の駆動対象スイッチの駆動回路。
13. 前記オフ保持回路は、アノードが前記主制御端子側を向いてかつカソードが前記第２主端子側を向いたオフ保持ダイオード（７０）又はオフ保持抵抗体（７１）と、オフ保持スイッチ（Ｔｏｆｆ）との直列接続体を有する請求項１２に記載の駆動対象スイッチの駆動回路。
14. 前記基準電圧生成部を第１基準電圧生成部（Ｚ１ａ）とし、
    第１端が前記第２主端子に電気的に接続され、前記第２主端子から供給される電圧に基づいて、前記閾値電圧よりも低い電圧を生成する第２基準電圧生成部（Ｚ１ｂ）と、
    前記正電圧源と前記第２基準電圧生成部の第２端との間を電気的に接続する第１オフ保持スイッチ（Ｔ５）と、
    エミッタが前記主制御端子に電気的に接続され、コレクタが前記負電圧源に電気的に接続され、ベースが前記第２基準電圧生成部の第２端に電気的に接続されたＰＮＰ型バイポーラトランジスタである第２オフ保持スイッチ（Ｔ６）と、を備える請求項２～９のいずれか１項に記載の駆動対象スイッチの駆動回路。

Images