JP7287337B2 - スイッチの駆動回路 - Google Patents

Description

本発明は、スイッチの駆動回路に関する。

スイッチをオフ状態に切り替える場合に発生するスイッチング損失を低減するには、スイッチのゲート電荷の放電速度を高くし、スイッチのミラー期間を短縮することが要求される。しかし、ミラー期間の終了タイミングを跨いでゲート電荷の放電速度が高くされていると、スイッチに流れる電流の変化速度（ｄＩ／ｄｔ）が増加し、サージ電圧が増加してしまう。

そこで、特許文献１の図９及び図１０に記載されているように、スイッチをオフ状態に切り替える場合に発生するサージ電圧を抑制しつつ、スイッチング損失を低減する駆動回路が知られている。詳しくは、この駆動回路は、基準電圧を生成する基準電圧生成部と、スイッチのゲート電圧を基準電圧に制御する電圧バッファ部とを備えている。

基準電圧生成部は、スイッチのゲート電圧が低下し始めてからゲート電圧がミラー電圧になるまでの期間において、一定速度で漸減する基準電圧を生成する。その後、基準電圧生成部は、ミラー期間における基準電圧を、ミラー電圧よりも所定値低い一定電圧に維持する。その後、基準電圧生成部は、ミラー期間の終了タイミングから、一定速度で漸減する基準電圧を生成する。

特許文献１に記載の駆動回路によれば、ミラー期間においてゲート電荷の放電速度を高くしつつ、ミラー期間の終了後においてゲート電荷の放電速度を低くできる。これにより、スイッチをオフ状態に切り替える場合に発生するサージ電圧を抑制しつつ、スイッチング損失の低減を図っている。

特開２０１９－１８７０２４号公報

スイッチング損失の低減を図る上では、ミラー期間の終了タイミングでゲート電荷の放電速度を高速度から低速度に変更することが望ましい。ここで、高速度から低速度への変更が指示されたとしても、変更指示から低速度への変更が完了するまでに遅延が発生する。この場合、ミラー期間の終了タイミングを跨いで放電速度が高速度に維持され、サージ電圧を抑制することができなくなる。

本発明は、スイッチをオフ状態に切り替える場合に発生するスイッチング損失を低減しつつ、サージ電圧を的確に抑制できるスイッチの駆動回路を提供することを主たる目的とする。

本発明は、スイッチを駆動するスイッチの駆動回路において、
前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、前記スイッチのミラー期間の途中になったことを判定する判定部と、
前記判定部の判定結果に基づいて、前記ミラー期間の途中において前記ゲート電荷の放電速度を高速度から低速度に変更する変更部と、を備える。

本発明では、スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、スイッチング損失を低減するために、ゲート電荷の放電速度が高速度から低速度に変更される。ここで、スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、ミラー期間の途中になったことが判定部により判定される。そして、判定部の判定結果に基づいて、ミラー期間の途中においてゲート電荷の放電速度が高速度から低速度に変更される。このため、ミラー期間の終了タイミングよりも前に放電速度を低速度に変更することができ、サージ電圧を的確に抑制することができる。このように、本発明によれば、スイッチング損失を低減しつつ、サージ電圧を的確に抑制できる。

第１実施形態に係る制御システムの全体構成を示す図。 駆動回路を示す図。 放電処理を示すタイムチャート。 比較例に係る放電処理を示すタイムチャート。 第２実施形態に係る駆動回路を示す図。 放電処理を示すタイムチャート。 第３実施形態に係る駆動回路を示す図。 微分回路を示す図。 放電処理を示すタイムチャート。 第４実施形態に係る駆動回路を示す図。 電圧バッファ部を示す図。 放電処理を示すタイムチャート。 第４実施形態の変形例に係る放電処理を示すタイムチャート。 第４実施形態の変形例に係る電圧バッファ部を示す図。 第５実施形態に係る駆動回路を示す図。 放電処理を示すタイムチャート。

＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。

図１に示すように、制御システムは、回転電機１０と、インバータとを備えている。インバータは、スイッチングデバイス部２０と、回転電機１０を制御対象とする制御部３０とを備えている。本実施形態において、回転電機１０は、星形結線された３相の巻線１１を備えている。本実施形態の制御システムは、車両に搭載されている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。

回転電機１０は、スイッチングデバイス部２０を介して、直流電源２１に接続されている。本実施形態において、直流電源２１は２次電池である。なお、スイッチングデバイス部２０は、平滑コンデンサ２２を備えている。

スイッチングデバイス部２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチＳＷの直列接続体を備えている。本実施形態において、各スイッチＳＷはＩＧＢＴである。各スイッチＳＷには、フリーホイールダイオードが逆並列接続されている。本実施形態の各スイッチＳＷにおいて、高電位側端子がコレクタであり、低電位側端子がエミッタである。

各相において、上アームスイッチＳＷのエミッタと下アームスイッチＳＷのコレクタとの接続点には、巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。

制御部３０は、回転電機１０の制御量を指令値に制御すべく、スイッチングデバイス部２０の各スイッチＳＷを駆動する。制御量は、例えばトルクである。制御部３０は、デッドタイムを挟みつつ上，下アームスイッチＳＷを交互にオン状態とすべく、上，下アームスイッチＳＷに対応する駆動信号ＩＮを、上，下アームスイッチＳＷに対して個別に設けられた駆動回路Ｄｒに出力する。駆動信号ＩＮは、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。

続いて、図２を用いて、駆動回路Ｄｒについて説明する。本実施形態の上，下アームの各駆動回路Ｄｒは、基本的には同じ構成である。

駆動回路Ｄｒは、定電圧電源４０、充電スイッチ４１及び充電抵抗体４２を備えている。本実施形態の充電スイッチ４１はＰチャネルＭＯＳＦＥＴである。定電圧電源４０には、充電スイッチ４１及び充電抵抗体４２を介して、スイッチＳＷのゲートが接続されている。定電圧電源４０の出力電圧Ｖｃｃは、スイッチＳＷのゲートに供給される電源電圧となる。

駆動回路Ｄｒは、第１放電抵抗体４３Ａ、第１放電スイッチ４４Ａ、第２放電抵抗体４３Ｂ及び第２放電スイッチ４４Ｂを備えている。本実施形態の各放電スイッチ４４Ａ，４４ＢはＮチャネルＭＯＳＦＥＴである。スイッチＳＷのゲートには、第１放電抵抗体４３Ａ及び第１放電スイッチ４４Ａを介して、グランド部としてのスイッチＳＷのエミッタが接続されている。また、スイッチＳＷのゲートには、第２放電抵抗体４３Ｂ及び第２放電スイッチ４４Ｂを介して、スイッチＳＷのエミッタが接続されている。第２放電抵抗体４３Ｂの抵抗値ＲＨは、第１放電抵抗体４３Ａの抵抗値ＲＬよりも大きくされている。

駆動回路Ｄｒは、駆動部５０を備えている。駆動部５０は、制御部３０から出力された駆動信号ＩＮを取得する。駆動部５０は、取得した駆動信号ＩＮがオン指令である場合、充電処理を行う。充電処理は、充電スイッチ４１をオン状態にして、かつ、第１，第２放電スイッチ４４Ａ，４４Ｂをオフ状態にする処理である。充電処理によれば、スイッチＳＷのゲート電圧が閾値電圧Ｖｔｈ以上となり、スイッチＳＷがオン状態に切り替えられる。

駆動部５０は、取得した駆動信号ＩＮがオフ指令である場合、放電処理を行う。放電処理は、高速放電モードと、高速放電モードに続く低速放電モードとからなる。高速放電モードは、スイッチＳＷのゲート電荷の放電速度を高速度にするモードである。低速放電モードは、ゲート電荷の放電速度を高速放電モードよりも低速度にするモードである。高速放電モードでは、充電スイッチ４１及び第２放電スイッチ４４Ｂがオフ状態にされ、第１放電スイッチ４４Ａがオン状態にされる。低速放電モードでは、充電スイッチ４１及び第１放電スイッチ４４Ａがオフ状態にされ、第２放電スイッチ４４Ｂがオン状態にされる。放電処理によれば、スイッチＳＷのゲート電圧が閾値電圧Ｖｔｈ未満となり、スイッチＳＷがオフ状態に切り替えられる。

なお、駆動部５０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。

駆動回路Ｄｒは、タイマ５１を備えている。タイマ５１は、高速放電モードが開始されてからの経過時間をカウントし、カウントした経過時間を駆動部５０に通知する。本実施形態において、タイマ５１は、第１放電スイッチ４４Ａのゲート電圧に基づいて経過時間のカウントを開始し、例えば、第１放電スイッチ４４Ａのゲート電圧が閾値電圧以上になったタイミングからの経過時間をカウントする。なお、タイマ５１は、例えばデジタルタイマ又はアナログタイマ等、種々のものを用いることができる。

駆動部５０は、タイマ５１から通知された経過時間に基づいて、高速放電モードから低速放電モードに変更する。詳しくは、駆動部５０は、経過時間が所定時間ＴＬとなったタイミングにおいて、高速放電モードから低速放電モードに変更する。所定時間ＴＬは、低速放電モードへの変更タイミングがスイッチＳＷのミラー期間の途中になるように設定され、例えば実験結果や計算結果に基づいて予め定められた固定値である。つまり、駆動部５０は、経過時間が所定時間ＴＬになったことをもってミラー期間の途中であると判定し、低速放電モードに変更する。

なお、本実施形態において、第１，第２放電抵抗体４３Ａ，４３Ｂ、第１，第２放電スイッチ４４Ａ，４４Ｂ及び駆動部５０が「変更部」に相当する。また、駆動部５０及びタイマ５１が「判定部」に相当する。

図３を用いて、放電処理について説明する。図３（ａ）はスイッチＳＷのゲート電圧Ｖｇｅの推移を示し、図３（ｂ）は駆動信号ＩＮの推移を示し、図３（ｃ）は充電スイッチ４１の駆動状態の推移を示し、図３（ｄ），（ｅ）は第１，第２放電スイッチ４４Ａ，４４Ｂの駆動状態の推移を示す。

時刻ｔ１よりも前においては、駆動信号ＩＮがオン指令とされているため、充電スイッチ４１がオン状態とされ、第１，第２放電スイッチ４４Ａ，４４Ｂがオフ状態とされている。時刻ｔ１において、駆動信号ＩＮがオフ指令に切り替えられる。このため、充電スイッチ４１がオフ状態に切り替えられ、第１放電スイッチ４４Ａがオン状態に切り替えられる。このため、高速放電モードが開始され、ゲート電圧Ｖｇｅが低下し始める。

その後時刻ｔ２において、スイッチＳＷのゲート電圧Ｖｇｅがミラー電圧ＶＭに到達する。その後、タイマ５１によるカウントが開始されてから所定時間ＴＬ経過するタイミングであってかつミラー期間の途中の時刻ｔ３において、第１放電スイッチ４４Ａがオフ状態に切り替えられ、第２放電スイッチ４４Ｂがオン状態に切り替えられる。これにより、低速放電モードに変更される。なお、その後、ミラー期間が終了する時刻ｔ４から、ゲート電圧Ｖｇｅが再度低下し始める。

以上説明した本実施形態では、駆動信号ＩＮがオフ指令に切り替えられた後、スイッチング損失を低減するために、高速放電モードから低速放電モードに変更される。ここで、タイマ５１によりカウントされた経過時間が駆動部５０に通知され、駆動部５０は、通知された経過時間が所定時間ＴＬになったタイミングで高速放電モードから低速放電モードに変更する。所定時間ＴＬは、低速放電モードへの変更タイミングがミラー期間の途中になるように設定されている。このため、サージ電圧の大小を定めるミラー期間の終了タイミングよりも前に低速放電モードに変更することができ、スイッチング損失を低減しつつ、サージ電圧を的確に抑制することができる。

また、第１放電スイッチ４４Ａのゲート電圧に基づいてタイマ５１のカウントを開始する本実施形態によれば、簡素な構成で低速放電モードへの変更タイミングを把握できる。

これに対し、比較例では、サージ電圧を的確に抑制することができない。比較例は、背景技術の欄で説明した特許文献１に記載の駆動回路である。図４を用いて、比較例について説明する。図４（ａ）はスイッチＳＷのゲート電圧Ｖｇｅの推移を示し、図４（ｂ）はスイッチＳＷのゲートの放電電流Ｉｇの推移を示す。

時刻ｔ１において、駆動信号ＩＮがオフ指令に切り替えられ、ゲート電圧Ｖｇｅが低下し始める。その後、時刻ｔ２～ｔ３がミラー期間となる。ここで、ミラー期間が終了する時刻ｔ３において、高速放電モードに代えて低速放電モードの制御が開始されるものの、制御開始から、低速放電モードに応じた放電電流Ｉｇとなる時刻ｔ４までの遅延時間が発生する。その結果、ミラー期間の終了タイミングを跨いで大きな放電電流Ｉｇが流れ、サージ電圧を抑制することができなくなる。

＜第１実施形態の変形例＞
・定電圧制御に代えて、定電流制御の放電処理が行われてもよい。この放電処理は、駆動信号ＩＮがオフ指令にされている場合、スイッチＳＷのゲートの放電電流を一定の目標値に維持する処理である。この場合、高速放電モードの目標値が低速放電モードの目標値よりも大きく設定されればよい。

・図２に示す駆動回路Ｄｒから第２放電抵抗体４３Ｂ及び第２放電スイッチ４４Ｂを除去し、スイッチＳＷのエミッタ又はこのエミッタの電圧よりも低い電圧を出力する負電圧源と、第１放電スイッチ４４Ａのソースとを選択的に接続可能な選択スイッチを備えていてもよい。この場合、駆動部５０は、高速放電モードのときに負電圧源と第１放電スイッチ４４Ａのソースとを接続するように選択スイッチを駆動し、低速放電モードのときにエミッタと第１放電スイッチ４４Ａのソースとを接続するように選択スイッチを駆動すればよい。

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、低速放電モードへの変更タイミングの判定方法を変更する。

図５に、本実施形態に係る駆動回路Ｄｒを示す。なお、図５において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、ミラー移行判定部５２を備えている。ミラー移行判定部５２は、スイッチＳＷのゲート電圧Ｖｇｅを検出し、検出したゲート電圧Ｖｇｅに基づいて、ミラー期間に移行したか否かを判定する。ミラー移行判定部５２は、例えば、駆動信号ＩＮがオフ指令に切り替えられた後、検出したゲート電圧Ｖｇｅが一定電圧に維持されていると判定した場合にミラー期間に移行したと判定すればよい。ミラー移行判定部５２は、判定結果をタイマ５１に通知する。

タイマ５１は、ミラー移行判定部５２から通知された判定結果に基づいて、ミラー期間に移行されてからの経過時間をカウントし、カウントした経過時間を駆動部５０に通知する。

駆動部５０は、タイマ５１から通知された経過時間に基づいて、高速放電モードから低速放電モードに変更する。詳しくは、駆動部５０は、経過時間が判定時間ＴＳとなったタイミングにおいて、高速放電モードから低速放電モードに変更する。判定時間ＴＳは、低速放電モードへの変更タイミングがスイッチＳＷのミラー期間の途中になるように設定され、例えば実験結果や計算結果に基づいて予め定められた固定値である。つまり、駆動部５０は、経過時間が判定時間ＴＳになったことをもってミラー期間の途中であると判定し、低速放電モードに変更する。

なお、本実施形態において、第１，第２放電抵抗体４３Ａ，４３Ｂ、第１，第２放電スイッチ４４Ａ，４４Ｂ及び駆動部５０が「変更部」に相当する。また、駆動部５０、タイマ５１及びミラー移行判定部５２が「判定部」に相当する。

図６を用いて、本実施形態の放電処理について説明する。なお、図６（ａ）～（ｅ）は、先の図３（ａ）～（ｅ）に対応している。

時刻ｔ１において、駆動信号ＩＮがオフ指令に切り替えられ、高速放電モードが開始される。これにより、ゲート電圧Ｖｇｅが低下し始める。

その後、時刻ｔ２～ｔ４がミラー期間となる。ミラー期間の途中の時刻ｔ３において、タイマ５１によるカウントが開始されてから判定時間ＴＳが経過するため、低速放電モードに変更される。なお、その後、ミラー期間が終了する時刻ｔ４から、ゲート電圧Ｖｇｅが再度低下し始める。

以上説明した本実施形態によれば、スイッチＳＷの個体差に起因したスイッチ特性のばらつきが判定時間ＴＳの設定に及ぼす影響を抑制できる。スイッチ特性には、例えば、閾値電圧Ｖｔｈやゲート充電電荷量Ｑｇが含まれる。本実施形態によれば、ミラー期間に移行したことを的確に判定でき、ひいてはミラー期間の途中において高速放電モードから低速放電モードへと的確に変更できる。

＜第３実施形態＞
以下、第３実施形態について、第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、低速放電モードへの変更タイミングの判定方法を変更する。

図７に、本実施形態に係る駆動回路Ｄｒを示す。なお、図７において、先の図５に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、ミラー移行判定部５２及びタイマ５１に代えて、微分回路５３及び制御器５４を備えている。微分回路５３は、スイッチＳＷのゲート電圧を入力電圧Ｖｉｎとして検出し、検出した入力電圧Ｖｉｎの時間微分値を出力電圧Ｖｏｕｔとして制御器５４に出力する。微分回路５３は、例えば図８に示すように、オペアンプ５３ａ、コンデンサ５３ｂ、抵抗体５３ｃ及び基準電圧源５３ｄを備えるものを用いることができる。図８のＶｓは、基準電圧源５３ｄの出力電圧（以下、規定電圧）を示す。

駆動信号ＩＮがオフ指令に切り替えられた後、ゲート電圧Ｖｇｅがミラー電圧ＶＭになるまでは、微分回路５３の出力電圧Ｖｏｕｔが規定電圧Ｖｓよりも高くなる。その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭに維持される期間においては、出力電圧Ｖｏｕｔが規定電圧Ｖｓに維持される。

制御器５４は、駆動信号ＩＮがオフ指令に切り替えられた後、微分回路５３の出力電圧Ｖｏｕｔが規定電圧Ｖｓになるタイミングをミラー期間に移行したタイミングとして判定する。制御器５４は、ミラー期間の移行タイミングからの経過時間をカウントし、カウントした経過時間が判定時間ＴＳとなったタイミングを、高速放電モードから低速放電モードへの変更タイミングとして判定し、判定結果を駆動部５０に通知する。駆動部５０は、通知されたタイミングにおいて、高速放電モードから低速放電モードに変更する。なお、判定時間ＴＳは、例えば第２実施形態の判定時間ＴＳと同様に設定されればよい。

なお、本実施形態において、第１，第２放電抵抗体４３Ａ，４３Ｂ、第１，第２放電スイッチ４４Ａ，４４Ｂ及び駆動部５０が「変更部」に相当する。また、微分回路５３及び制御器５４が「判定部」に相当する。

図９を用いて、本実施形態の放電処理について説明する。図９（ｄ）は微分回路５３の出力電圧Ｖｏｕｔの推移を示し、図９（ｅ）は制御器５４の判定結果の推移を示し、図９（ｆ）は制御器５４によりカウントされた経過時間の推移を示す。図９（ａ）～（ｃ），（ｇ），（ｈ）は、先の図３（ａ）～（ｅ）に対応している。

時刻ｔ１よりも前においては、充電スイッチ４１がオン状態にされているため、微分回路５３の出力電圧Ｖｏｕｔが規定電圧Ｖｓに維持される。

時刻ｔ１において、駆動信号ＩＮがオフ指令に切り替えられ、高速放電モードが開始される。これにより、ゲート電圧Ｖｇｅが低下し始める。この場合、微分回路５３の出力電圧Ｖｏｕｔは、規定電圧Ｖｓよりも高い値に維持される。

その後、時刻ｔ２～ｔ４がミラー期間となる。ミラー期間になると、ゲート電圧Ｖｇｅが一定電圧に維持されるため、微分回路５３の出力電圧Ｖｏｕｔが規定電圧Ｖｓに維持される。このため、時刻ｔ２において、制御器５４によりミラー期間に移行したと判定され、この判定タイミングからの経過時間のカウントが開始される。そして、経過時間が判定時間ＴＳとなる時刻ｔ３において、低速放電モードに変更される。

以上説明本実施形態によれば、第２実施形態と同様の効果を奏することができる。

＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１０に示す駆動回路Ｄｒが用いられる。なお、図１０において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、基準電圧生成部６０を備えている。基準電圧生成部６０は、定電圧電源６１、充電スイッチ６２、充電抵抗体６３及びコンデンサ６６を備えている。本実施形態の充電スイッチ６２はＰチャネルＭＯＳＦＥＴである。図１０において、Ｖｃｃは定電圧電源６１の出力電圧を示し、Ｃｒｅｆはコンデンサ６６の静電容量を示す。定電圧電源６１には、充電スイッチ６２を介してコンデンサ６６の第１端が接続されている。コンデンサ６６の第２端には、スイッチＳＷのエミッタが接続されている。

基準電圧生成部６０は、第１放電抵抗体６４及び第１放電スイッチ６５を備えている。本実施形態の第１放電スイッチ６５はＮチャネルＭＯＳＦＥＴである。コンデンサ６６の第１端には、第１放電抵抗体６４及び第１放電スイッチ６５を介して、スイッチＳＷのエミッタが接続されている。基準電圧生成部６０は、コンデンサ６６の端子間電圧を基準電圧Ｖｒｅｆとして出力する。

駆動回路Ｄｒは、電圧バッファ部７０を備えている。電圧バッファ部７０は、基準電圧生成部６０からの基準電圧Ｖｒｅｆを電圧バッファリングする。本実施形態の電圧バッファ部７０は、図１１に示すようにオペアンプを備える回路である。

駆動回路Ｄｒは、検出用抵抗体７１、第２放電抵抗体７２及び第２放電スイッチ７３を備えている。本実施形態の第２放電スイッチ７３はＮチャネルＭＯＳＦＥＴである。電圧バッファ部７０の出力端子には、検出用抵抗体７１を介して第２放電抵抗体７２の第１端及びスイッチＳＷのゲートが接続されている。第２放電抵抗体７２の第２端には、第２放電スイッチ７３を介してスイッチＳＷのエミッタが接続されている。

本実施形態において、駆動部５０が行う充電処理は、充電スイッチ６２がオン状態にされ、かつ、第１，第２放電スイッチ６５，７３がオフ状態にされる処理である。また、本実施形態の放電処理は、充電スイッチ６２がオフ状態にされ、かつ、前半において第１放電スイッチ６５がオン状態にされ、後半において第２放電スイッチ７３がオン状態にされる処理である。第１放電スイッチ６５がオン状態にされる期間において、基準電圧Ｖｒｅｆは、定電圧電源６１の出力電圧Ｖｃｃから、第１放電抵抗体６４の抵抗値及びコンデンサ６６の静電容量Ｃｒｅｆにより定まる時定数τで単調減少する。

駆動回路Ｄｒは、差電圧検出部７４と、制御器７５とを備えている。差電圧検出部７４は、検出用抵抗体７１の端子間電圧ΔＶｄを検出し、検出した端子間電圧ΔＶｄを制御器７５に通知する。端子間電圧ΔＶｄは、基準電圧Ｖｒｅｆとゲート電圧Ｖｇｅとの差である。

第１放電スイッチ６５がオン状態に切り替えられた後、ゲート電圧Ｖｇｅがミラー電圧ＶＭになるまでは、電圧バッファ部７０によりゲート電圧Ｖｇｅが基準電圧Ｖｒｅｆに制御される。このため、差電圧検出部７４により検出される端子間電圧ΔＶｄは０に維持される。その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭに維持される期間においては、ゲート電圧Ｖｇｅに対する基準電圧Ｖｒｅｆの乖離が時間経過とともに大きくなる。その結果、差電圧検出部７４により検出される端子間電圧ΔＶｄは、時間経過とともに大きくなる。

制御器７５は、駆動信号ＩＮがオフ指令に切り替えられた後、差電圧検出部７４により検出された端子間電圧ΔＶｄが判定電圧Ｖαになるタイミングをミラー期間の移行タイミングとして判定する。制御器７５は、ミラー期間の移行タイミングからの経過時間をカウントし、カウントした経過時間が判定時間ＴＳとなったタイミングを、第１放電スイッチ６５をオフ状態に切り替えるとともに第２放電スイッチ７３をオン状態に切り替えるタイミングとして判定する。制御器７５は、判定結果を駆動部５０に通知する。駆動部５０は、通知された移行タイミングにおいて、第１放電スイッチ６５をオフ状態に切り替え、第２放電スイッチ７３をオン状態に切り替える。なお、判定時間ＴＳは、例えば第２実施形態の判定時間ＴＳと同様に設定されればよい。

また、制御器７５は、カウントした経過時間が判定時間ＴＳとなったタイミングにおいて、電圧バッファ部７０に対して動作の停止を指示する。これにより、電圧バッファ部７０によるゲート電圧の制御が実施されなくなる。

なお、本実施形態において、駆動部５０、基準電圧生成部６０及び電圧バッファ部７０が「変更部」に相当する。また、差電圧検出部７４及び制御器７５が「判定部」に相当する。

図１２を用いて、本実施形態の放電処理について説明する。図１２（ａ）はスイッチＳＷのゲート電圧Ｖｇｅ及び基準電圧Ｖｒｅｆの推移を示し、図１２（ｂ）はスイッチＳＷのゲートの放電電流Ｉｇの推移を示し、図１２（ｃ）は駆動信号ＩＮの推移を示す。図１２（ｄ）は差電圧検出部７４により検出された端子間電圧ΔＶｄの推移を示し、図１２（ｅ）は制御器７５の判定結果の推移を示し、図１２（ｆ）は制御器７５によりカウントされた経過時間の推移を示す。図１２（ｇ），（ｈ），（ｉ）は充電スイッチ６２，第１，第２放電スイッチ６５，７３の駆動状態の推移を示す。

時刻ｔ１よりも前においては、駆動信号ＩＮがオン指令とされ、充電スイッチ６２がオン状態にされてコンデンサ６６が満充電状態となっている。このため、「Ｖｒｅｆ＝Ｖｇｅ＝Ｖｃｃ」になっている。

時刻ｔ１において駆動信号ＩＮがオフ指令に切り替えられるため、充電スイッチ６２及び第２放電スイッチ７３がオフ状態にされ、第１放電スイッチ６５がオン状態にされる。これにより、基準電圧Ｖｒｅｆが上記時定数τで下降を開始する。なお、時刻ｔ１以降における基準電圧Ｖｒｅｆの低下速度は、一定速度になるとは限らない。しかし、図１２（ａ）には、便宜上、低下速度が一定速度となる基準電圧Ｖｒｅｆの推移を示している。

基準電圧Ｖｒｅｆは電圧バッファ部７０に入力され、電圧バッファ部７０の出力電圧が基準電圧Ｖｒｅｆと同等の電圧になる。このため、基準電圧Ｖｒｅｆの低下に伴いゲート電圧Ｖｇｅが低下する。ここで、ゲート電圧Ｖｇｅが低下し始める時刻ｔ１から、ゲート電圧Ｖｇｅがミラー電圧ＶＭになる時刻ｔ２までの期間において、スイッチＳＷのゲートの放電電流Ｉｇ１は、下式（ｅｑ１）で表される。下式（ｅｑ１）において、ＣｇｅはスイッチＳＷの帰還容量を示す。

その後、時刻ｔ２～ｔ５がミラー期間となる。ミラー期間に移行した後は、帰還容量Ｃｇｅからの放電によりゲート電圧Ｖｇｅが一定に維持されるのに対し、基準電圧Ｖｒｅｆは減少し続ける。その結果、差電圧検出部７４により検出される端子間電圧ΔＶｄが時間経過とともに大きくなる。ここで、この場合における放電電流Ｉｇ２は、下式（ｅｑ２）で表される。下式（ｅｑ２）において、Ｒｄは検出用抵抗体７１の抵抗値を示す。

上式（ｅｑ２）は、時間経過とともに放電電流Ｉｇ２が増加することを示している。以上から、ゲートからの放電電流が大きくなったことを検出することにより、ミラー期間が開始されたことを判定できる。ここで、ミラー期間に移行したことを検出するためには、「Ｉｇ２＞Ｉｇ１」に設定される必要がある。

時刻ｔ３において、差電圧検出部７４により検出された端子間電圧ΔＶｄが判定電圧Ｖαになったと判定される。このため、制御器７５による経過時間のカウントが開始される。そして、経過時間が判定時間ＴＳとなる時刻ｔ４において、電圧バッファ部７０の動作が停止されるとともに、第１放電スイッチ６５がオフ状態に切り替えられ、第２放電スイッチ７３がオン状態に切り替えられる。その結果、スイッチＳＷのゲート電荷の放電速度が低下する。

以上説明した本実施形態によれば、第２実施形態と同様に、スイッチＳＷの個体差に起因したスイッチ特性のばらつきが判定時間ＴＳの設定に及ぼす影響を抑制することができる。

＜第４実施形態の変形例＞
・制御器７５は、第１放電スイッチ６５をオフ状態に切り替えるとともに第２放電スイッチ７３をオン状態に切り替えるタイミングを、経過時間に代えて、図１３に示すように、差電圧検出部７４により検出された端子間電圧ΔＶｄに基づいて判定してもよい。ここで、図１３の説明では、判定電圧Ｖαを第１判定電圧Ｖαと称すこととする。

図１３において、Ｖβは第２判定電圧Ｖβ（＞Ｖα）を示す。制御器７５は、時刻ｔ３の後、検出された端子間電圧ΔＶｄが第２判定電圧Ｖβになったタイミングｔ４を、第１放電スイッチ６５をオフ状態に切り替えるとともに第２放電スイッチ７３をオン状態に切り替えるタイミングとして判定する。なお、第２判定電圧Ｖβは、ミラー期間の途中タイミングであることを判定できるように設定され、例えば実験結果や計算結果に基づいて予め設定されていればよい。

・電圧バッファ部は、図１４に示すものであってもよい。図１４に示す電圧バッファ部７６は、定電圧電源７６ａと、ＮＰＮ型バイポーラトランジスタの第１スイッチ７６ｂと、ＰＮＰ型バイポーラトランジスタの第２スイッチ７６ｃとを備えている。電圧バッファ部７６の入力端子に接続される第１，第２スイッチ７６ｂ，７６ｃのベースには、基準電圧Ｖｒｅｆが印加される。第１，第２スイッチ７６ｂ，７６ｃそれぞれのエミッタに接続される出力端子には、検出用抵抗体７１の第１端が接続されている。

充電処理が行われる期間のうち基準電圧Ｖｒｅｆが単調増加する期間においては、電圧バッファ部７６の出力電圧Ｖｏｕｔは、第１スイッチ７６ｂのベース及びエミッタ間電圧をＶｆ１とする場合、「Ｖｏｕｔ＝Ｖｒｅｆ－Ｖｆ１」となる。つまり、基準電圧Ｖｒｅｆが単調増加する期間においては、基準電圧Ｖｒｅｆに対してやや遅れを伴って出力電圧Ｖｏｕｔが増加する。

一方、放電処理が行われて基準電圧Ｖｒｅｆが単調減少する期間のうち、ゲート電圧Ｖｇｅがミラー電圧ＶＭになるまでの期間においては、電圧バッファ部７６の出力電圧Ｖｏｕｔは、第２スイッチ７６ｃのベース及びエミッタ間電圧をＶｆ２とする場合、「Ｖｏｕｔ＝Ｖｒｅｆ＋Ｖｆ２」となる。つまり、基準電圧Ｖｒｅｆが単調減少する期間においては、基準電圧Ｖｒｅｆに対してやや遅れを伴って出力電圧Ｖｏｕｔが減少する。

＜第５実施形態＞
以下、第５実施形態について、第４実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１５に示すように、駆動回路Ｄｒの構成が変更されている。なお、図１５において、先の図１０に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、基準電圧生成部８０を備えている。基準電圧生成部８０は、定電圧電源８１、第１定電流電源８２、充電スイッチ８３、第１放電スイッチ８４、第２定電流電源８５及びコンデンサ８６を備えている。充電スイッチ８３及び第１放電スイッチ８４は、駆動部５０により駆動される。第１定電流電源８２は、定電圧電源８１から給電されて第１基準電流Ｉｒｅｆ１を出力する。第１定電流電源８２には、充電スイッチ８３を介してコンデンサ８６の第１端が接続されている。コンデンサ８６の第２端には、スイッチＳＷのエミッタが接続されている。基準電圧生成部８０は、コンデンサ８６の端子間電圧を基準電圧Ｖｒｅｆとして出力する。

コンデンサ８６の第２端には、第１放電スイッチ８４及び第２定電流電源８５を介してスイッチＳＷのエミッタが接続されている。第２定電流電源８５は、第１放電スイッチ８４がオン状態にされる場合、コンデンサ８６からの放電電流を第２基準電流Ｉｒｅｆ２とするための構成である。

駆動回路Ｄｒは、電圧バッファ部９１を備えている。本実施形態の電圧バッファ部９１は、オペアンプを備える回路であり、基準電圧生成部８０からの基準電圧Ｖｒｅｆを電圧バッファリングする。駆動回路Ｄｒは、さらに、制限抵抗体９２、コンパレータ９３、基準電源９４、第１制御スイッチ９５及び第２制御スイッチ９６を備えている。本実施形態の各制御スイッチ９５，９６はＰＮＰトランジスタである。電圧バッファ部９１、制限抵抗体９２、コンパレータ９３及び基準電源９４を備える構成によれば、電圧バッファ部９１の出力電流の最大値を電流制限値Ｉｌｉｍで制限しつつ、基準電圧Ｖｒｅｆを電圧バッファリングする機能を実現できる。

電圧バッファ部９１の非反転入力端子には、コンデンサ８６の第１端が接続されている。電圧バッファ部９１の出力端子には、制限抵抗体９２の第１端が接続されている。制限抵抗体９２の第２端には、電圧バッファ部９１の反転入力端子と、基準電源９４の負極端子とが接続されている。基準電源９４の正極端子には、コンパレータ９３の非反転入力端子が接続されている。コンパレータ９３の反転入力端子には、制限抵抗体９２の第１端が接続されている。制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５は、ミラー期間中における基準電圧Ｖｒｅｆを、ミラー電圧ＶＭから基準電源９４の出力電圧（以下、オフセット値Ｖｈ）を差し引いた値に維持するための構成である。

コンパレータ９３の出力端子には、第１制御スイッチ９５及び第２制御スイッチ９６それぞれのベースが接続されている。第１制御スイッチ９５及び第２制御スイッチ９６それぞれのエミッタには、制限抵抗体９２の第２端が接続されている。第１制御スイッチ９５のコレクタには、コンデンサ８６の第１端が接続されている。第２制御スイッチ９６は、第１制御スイッチ９５に流れる電流に比例した電流を後述する検出用抵抗体１１０に供給するための構成である。

駆動回路Ｄｒは、放電抵抗体１００、第２放電スイッチ１０１及び検出用抵抗体１１０を備えている。放電抵抗体１００の第１端には、制限抵抗体９２の第２端と、スイッチＳＷのゲートとが接続されている。放電抵抗体１００の第２端には、第２放電スイッチ１０１を介してスイッチＳＷのエミッタが接続されている。本実施形態の第２放電スイッチ１０１はＮチャネルＭＯＳＦＥＴである。第２制御スイッチ９６のコレクタには、検出用抵抗体１１０の第１端が接続され、検出用抵抗体１１０の第２端には、スイッチＳＷのエミッタが接続されている。

本実施形態において、充電処理は、充電スイッチ８３がオン状態にされ、かつ、第１，第２放電スイッチ８４，１０１がオフ状態にされる処理である。また、本実施形態の放電処理は、充電スイッチ８３がオフ状態にされつつ、前半において第１放電スイッチ８４がオン状態にされ、後半において第２放電スイッチ１０１がオン状態にされる処理である。第１放電スイッチ８４がオン状態にされる期間において、基準電圧Ｖｒｅｆは、定電圧電源８１の出力電圧Ｖｃｃから一定速度（以下、放電側スルーレートＳＲＤ）で低下する。放電側スルーレートＳＲＤは、第２定電流電源８５の第２基準電流Ｉｒｅｆ２及びコンデンサ８６の静電容量Ｃｒｅｆにより定まる。

駆動回路Ｄｒは、判定器１１１及びタイマ１１２を備えている。判定器１１１は、検出用抵抗体１１０の端子間電圧を検出し、検出した端子間電圧に基づいて、カウント開始タイミングをタイマ１１２に通知する。タイマ１１２は、通知された開始タイミングからの経過時間をカウントし、カウントした経過時間が判定時間ＴＳになったタイミングにおいて、第２放電スイッチ１０１をオフ状態に切り替えるとともに、イネーブル信号によって電圧バッファ部９１に対して動作の停止を指示する。

第１放電スイッチ８４がオン状態に切り替えられると、スイッチＳＷのゲート電圧Ｖｇｅは、定電圧電源８１の出力電圧Ｖｃｃから放電側スルーレートＳＲＤで低下し始める。その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭになるまでは、電圧バッファ部９１によりゲート電圧Ｖｇｅが基準電圧Ｖｒｅｆに制御される。この場合、第１制御スイッチ９５及び第２制御スイッチ９６がオフ状態にされ、検出用抵抗体１１０に電流は流れない。このため、判定器１１１により検出される検出用抵抗体１１０の端子間電圧は０に維持される。

その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭに維持される期間においては、制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５により、基準電圧Ｖｒｅｆが、ミラー電圧ＶＭからオフセット値Ｖｈを差し引いた値に維持されるように、第１制御スイッチ９５を介してコンデンサ８６に電流が流れる。この際、第１制御スイッチ９５に流れる電流に比例した電流が第２制御スイッチ９６に流れる。その結果、判定器１１１により検出される検出用抵抗体１１０の端子間電圧が０よりも大きくなる。このため、この端子間電圧に基づいて、ミラー期間に移行したか否かを判定することができる。具体的には、判定器１１１は、検出した端子間電圧が０から上昇して所定電圧（＞０）になったタイミングを、ミラー期間に移行したタイミングとして判定する。

なお、本実施形態において、駆動部５０、基準電圧生成部８０及び電圧バッファ部９１が「変更部」に相当し、制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５が「オフセット部」に相当する。また、判定器１１１及びタイマ１１２が「判定部」に相当する。

図１６を用いて、本実施形態の放電処理について説明する。図１６（ａ）～（ｃ）は、先の図１２（ａ）～（ｃ）に対応している。図１６（ｄ）は判定器１１１の判定結果の推移を示し、図１６（ｅ）はタイマ１１２によりカウントされた経過時間の推移を示す。図１６（ｆ），（ｇ），（ｈ）は充電スイッチ８３，第１，第２放電スイッチ８４，１０１の駆動状態の推移を示す。

時刻ｔ１よりも前においては、充電スイッチ８３がオン状態にされ、コンデンサ８６が満充電状態となっている。このため、「Ｖｒｅｆ＝Ｖｇｅ＝Ｖｃｃ」になっている。

時刻ｔ１において駆動信号ＩＮがオフ指令に切り替えられるため、充電スイッチ８３及び第２放電スイッチ１０１がオフ状態にされ、第１放電スイッチ８４がオン状態にされる。これにより、基準電圧Ｖｒｅｆが一定の放電側スルーレートＳＲＤで下降し始める。

基準電圧Ｖｒｅｆは電圧バッファ部９１に入力され、電圧バッファ部９１の出力電圧が基準電圧Ｖｒｅｆと同等の電圧になる。このため、基準電圧Ｖｒｅｆの低下に伴いゲート電圧Ｖｇｅも放電側スルーレートＳＲＤで低下する。ここで、ゲート電圧Ｖｇｅが低下し始める時刻ｔ１から、ゲート電圧Ｖｇｅがミラー電圧ＶＭになる時刻ｔ２までの期間において、スイッチＳＷのゲートの放電電流Ｉｇ１は、下式（ｅｑ３）で表される。帰還容量Ｃｇｅ、静電容量Ｃｒｅｆ及び第１基準電流Ｉｒｅｆ１が一定値であるため、放電電流Ｉｇ１は定電流となる。

その後、時刻ｔ２～ｔ４がミラー期間となる。ミラー期間に移行した後は、帰還容量Ｃｇｅからの放電によりゲート電圧Ｖｇｅが一定に維持されるのに対し、基準電圧Ｖｒｅｆは「ＶＭ－Ｖｈ」に維持される。この場合、第２制御スイッチ９６を介して検出用抵抗体１１０に電流が流れるため、判定器１１１は、検出した端子間電圧が所定電圧になったと判定し、ミラー期間に移行したと判定する。判定器１１１は、判定結果をタイマ１１２に通知する。ミラー期間における放電電流Ｉｇ２は、下式（ｅｑ４）で表される。下式（ｅｑ４）において、Ｒｌｉｍは制限抵抗体９２の抵抗値を示す。抵抗値Ｒｌｉｍ及びオフセット値Ｖｈが一定値であるため、放電電流Ｉｇ２は定電流となる。ここで、ミラー期間に移行したことを検出するためには、「Ｉｇ２＞Ｉｇ１」に設定される必要がある。

タイマ１１２によってカウントされた経過時間が判定時間ＴＳになる時刻ｔ３において、駆動部５０により第１放電スイッチ８４がオフ状態に切り替えられ、タイマ１１２により第２放電スイッチ１０１がオン状態に切り替えられる。また、タイマ１１２により、電圧バッファ部９１の動作が停止される。

なお、ミラー期間Δｔは、下式（ｅｑ５）で表される。下式（ｅｑ５）において、ＶＨは平滑コンデンサ２２の端子間電圧を示す。このため、判定時間ＴＳは、下式（ｅｑ５）で表されるミラー期間Δｔよりも短い期間に設定される。この場合、判定時間ＴＳは、固定値であってもよいし、平滑コンデンサ２２の端子間電圧ＶＨを検出する電圧センサの検出値に基づいて可変とされてもよい。この場合、検出した端子間電圧ＶＨが高いほど、判定時間ＴＳを長くしてもよい。

以上説明した本実施形態によれば、第２実施形態と同様に、スイッチＳＷの個体差に起因したスイッチ特性のばらつきが判定時間ＴＳの設定に及ぼす影響を抑制することができる。

また、本実施形態では、ミラー期間中において基準電圧Ｖｒｅｆを「ＶＭ－Ｖｈ」に維持するために第１制御スイッチ９５を介してコンデンサ８６に供給される電流の相関値（つまり、検出用抵抗体１１０の端子間電圧）が判定器１１１により検出される。そして、その検出値に基づいてミラー期間に移行したことが判定される。この構成によれば、基準電圧Ｖｒｅｆを「ＶＭ－Ｖｈ」に維持するために供給される電流を利用して、ミラー期間に移行したことを判定できる。このため、例えば、駆動回路Ｄｒの部品数の増加を抑制することができる。

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

・第５実施形態の図１５に示す駆動回路Ｄｒにおいて、第２制御スイッチ９６及び検出用抵抗体１１０が設けられていなくてもよい。この場合、判定器１１１は、例えば、第２制御スイッチ９６のコレクタ及びエミッタ間電圧を検出し、その検出値に基づいてミラー期間に移行したか否かを判定すればよい。

・第５実施形態の図１５に示す駆動回路Ｄｒにおいて、放電抵抗体１００及び第２放電スイッチ１０１が設けられていなくてもよい。この場合、オフセット値Ｖｈを可変とする基準電源９４を採用し、先の図１６の時刻ｔ３において、タイマ１１２は、時刻ｔ３の前よりもオフセット値Ｖｈを低下させるように基準電圧Ｖｒｅｆを制御してもよい。

・第５実施形態の図１５に示す駆動回路Ｄｒにおいて、電圧バッファ部９１、制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５を備える構成に代えて、この構成と同様の機能を有する他の構成が設けられていてもよい。

・スイッチングデバイス部を構成するスイッチとしては、ＩＧＢＴに限らず、例えばボディダイオードを内蔵するＮチャネルＭＯＳＦＥＴであってもよい。

・スイッチを備える電力変換器としては、インバータに限らず、例えば、入力電圧を変圧して出力するＤＣＤＣコンバータであってもよい。具体的には、ＤＣＤＣコンバータは、入力電圧を降圧して出力する降圧機能及び入力電圧を昇圧して出力する機能のうち、少なくとも一方を備えている。

・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

５０…駆動部、５１…タイマ、５２…ミラー移行判定部、ＳＷ…スイッチ、Ｄｒ…駆動回路。

Claims (7)

1. スイッチ（ＳＷ）を駆動するスイッチの駆動回路（Ｄｒ）において、
   前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、前記スイッチのミラー期間の途中になったことを判定する判定部（５０～５４，７４，７５，１１１，１１２）と、
   前記判定部の判定結果に基づいて、前記ミラー期間の途中において前記ゲート電荷の放電速度を高速度から低速度に変更する変更部（４３Ａ，４４Ａ，４３Ｂ，４４Ｂ，５０，６０，７０，７６，８０，９１）と、を備え、
   前記判定部は、
   前記スイッチのゲート電圧又は前記スイッチのゲートの放電電流に基づいて、前記ミラー期間に移行したことを判定し、
   前記ミラー期間に移行したと判定してからの経過時間をカウントし、カウントした経過時間に基づいて前記ミラー期間の途中になったことを判定するスイッチの駆動回路。
2. 前記判定部（５０～５４）は、前記スイッチのゲート電圧を検出し、検出したゲート電圧に基づいて、前記ミラー期間に移行したことを判定する請求項１に記載のスイッチの駆動回路。
3. 前記判定部（５３，５４）は、検出したゲート電圧の時間微分値を算出し、算出した時間微分値に基づいて、前記ミラー期間に移行したことを判定する請求項２に記載のスイッチの駆動回路。
4. 前記変更部は、
   前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、単調減少する基準電圧（Ｖｒｅｆ）を出力する基準電圧生成部（６０）と、
   前記スイッチのゲート電圧を前記基準電圧に制御する電圧バッファ部（７０）と、を有し、
   前記判定部（７４，７５）は、前記スイッチのゲート電圧と前記基準電圧との電位差（ΔＶｄ）を検出し、検出した電位差に基づいて、前記ミラー期間に移行したことを判定する請求項１に記載のスイッチの駆動回路。
5. スイッチ（ＳＷ）を駆動するスイッチの駆動回路（Ｄｒ）において、
   前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、前記スイッチのミラー期間の途中になったことを判定する判定部（５０～５４，７４，７５，１１１，１１２）と、
   前記判定部の判定結果に基づいて、前記ミラー期間の途中において前記ゲート電荷の放電速度を高速度から低速度に変更する変更部（４３Ａ，４４Ａ，４３Ｂ，４４Ｂ，５０，６０，７０，７６，８０，９１）と、を備え、
   前記変更部は、
   前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、単調減少する基準電圧（Ｖｒｅｆ）を出力する基準電圧生成部（６０）と、
   前記スイッチのゲート電圧を前記基準電圧に制御する電圧バッファ部（７０）と、を有し、
   前記判定部（７４，７５）は、前記スイッチのゲート電圧と前記基準電圧との電位差（ΔＶｄ）を検出し、検出した電位差に基づいて、前記ミラー期間の途中になったことを判定するスイッチの駆動回路。
6. 前記変更部は、
   基準電圧（Ｖｒｅｆ）を出力する基準電圧生成部（８０）と、
   前記スイッチのゲート電圧を前記基準電圧に制御する電圧バッファ部（９１）と、を有し、
   前記ミラー期間の開始後、前記電圧バッファ部により前記ゲート電圧が前記基準電圧に制御される場合における前記ゲートの放電電流を前記基準電圧生成部に供給することにより、前記ミラー期間の開始後の前記基準電圧を前記ゲート電圧に対して所定のオフセット値（Ｖｈ）だけ低い値に維持するオフセット部（９２～９５）を備え、
   前記判定部（１１１，１１２）は、前記オフセット部によって前記基準電圧生成部に供給される放電電流又はその相関値を検出し、その検出値に基づいて、前記ミラー期間に移行したことを判定する請求項１に記載のスイッチの駆動回路。
7. スイッチ（ＳＷ）を駆動するスイッチの駆動回路（Ｄｒ）において、
   前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始された後、前記スイッチのミラー期間の途中になったことを判定する判定部（５０～５４，７４，７５，１１１，１１２）と、
   前記判定部の判定結果に基づいて、前記ミラー期間の途中において前記ゲート電荷の放電速度を高速度から低速度に変更する変更部（４３Ａ，４４Ａ，４３Ｂ，４４Ｂ，５０，６０，７０，７６，８０，９１）と、を備え、
   前記判定部（５０，５１）は、前記スイッチをオフ状態に切り替えるためのゲート電荷の放電が開始されてからの経過時間をカウントし、カウントした経過時間に基づいて前記ミラー期間の途中になったことを判定するスイッチの駆動回路。

Images