JP5217849B2 - 電気回路のスイッチング装置 - Google Patents
電気回路のスイッチング装置 Download PDFInfo
- Publication number
- JP5217849B2 JP5217849B2 JP2008250501A JP2008250501A JP5217849B2 JP 5217849 B2 JP5217849 B2 JP 5217849B2 JP 2008250501 A JP2008250501 A JP 2008250501A JP 2008250501 A JP2008250501 A JP 2008250501A JP 5217849 B2 JP5217849 B2 JP 5217849B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- effect transistor
- field effect
- region
- gate field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000000746 body region Anatomy 0.000 claims description 110
- 230000005669 field effect Effects 0.000 claims description 80
- 230000001681 protective effect Effects 0.000 claims description 69
- 239000004020 conductor Substances 0.000 claims description 61
- 230000000903 blocking effect Effects 0.000 claims description 22
- 230000002265 prevention Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 description 52
- 239000000758 substrate Substances 0.000 description 38
- 239000012535 impurity Substances 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 26
- 230000003071 parasitic effect Effects 0.000 description 20
- 238000001514 detection method Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910004337 Ti-Ni Inorganic materials 0.000 description 1
- 229910011209 Ti—Ni Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
IGFET11のドレイン電極Dは第1の接続導体16と負荷30と一方の電源接続導体19を介して直流電源31の正側端子31aに接続され、ソース電極Sは第2の接続導体17と他方の電源接続導体20を介して直流電源31の負側端子即ちグランド側端子31bに接続されている。
IGFET11のゲート電極Gはゲート抵抗14を介してゲート制御回路32に接続されている。また、ゲート電極Gとソース電極Sとの間にバイアス抵抗15が接続されている。原理的に示されているゲート制御回路32は、スイッチ34と抵抗35とを備えている。スイッチ34は制御可能な電子スイッチ(例えばトランジスタ)からなり、この一端は出力導体18及びゲート抵抗14を介してIGFET11のゲート電極Gに接続され、この他端はIGFET11のソース電極Sに接続されている。スイッチ34の制御端子は制御信号入力端子36に接続され、IGFET11をオンにする時にオフ、逆にIGFET11をオフにする時にオンになる。抵抗35はバイアス電源端子37とスイッチ34の一端との間に接続されている。バイアス電源端子37に接続されているバイアス電源回路33は、直流バイアス電源38と逆流阻止ダイオード39とから成り、IGFET11をオン駆動することができるバイアス電圧を抵抗35とゲート抵抗14とを介してIGFET11のゲート電極Gに印加する。
しかし、ソース電極Sが正、ドレイン電極Dが負の逆方向電圧がソース電極Sとドレイン電極Dとの間に印加されると、バイアス抵抗15を介してゲート電極Gに電圧が印加され、ゲート電極Gの電位がボデイ領域49の電位よりも高くなり、ボデイ領域49とソース領域52との間のPN接合に基づいて形成される空乏層のゲート電極Gに近い部分(PN接合の露出部分)の厚みが小さくなり、第2のPN接合ダイオードD2の耐圧が低くなる。もし、ソース電極Sとドレイン電極Dとの間に高い電圧が印加された場合には、この高い電圧に比べて第2のPN接合ダイオードD2の耐圧が極めて低くなり、第2のPN接合ダイオードD2が実質的に機能しなくなり、第2のPN接合ダイオードD2を通って逆方向電流が流れ、ショットキーバリアダイオードD3を設けることによる利益が得られなくなる。なお、バイアス抵抗15を設けない場合であっても、ソース電極Sとゲート電極Gとの間、ドレイン電極Dとゲート電極Gとの間に寄生容量があるので、ゲート電極Gの電位がボデイ領域49の電位よりも高くなり、第2のPN接合ダイオードD2の耐圧低下が生じ、第2のPN接合ダイオードD2は実質的に機能しなくなる。
第1導電型のドレイン領域と、前記ドレイン領域上に配置され且つ露出面を有している第2導電型のボデイ領域と、前記ボデイ領域の中に形成され且つ露出面を有している第1導電型のソース領域と、前記ドレイン領域にオーミック接触しているドレイン電極と、前記ソース領域にオーミック接触し且つ前記ボデイ領域にショットキー接触しているソース電極と、前記ソース領域と前記ドレイン領域との間における前記ボデイ領域の露出面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボデイ領域の露出面に対向しているゲート電極とを備えている主絶縁ゲート型電界効果トランジスタと、
前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極と前記ゲート電極との間を選択的に短絡するためのものであって、前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続された一端と前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続された他端と制御端子とを有している保護スイッチ手段と、
前記保護スイッチ手段の前記制御端子に接続され且つ前記主絶縁ゲート型電界効果トランジスタの前記ショットキー接触が逆バイアスされる向きの電圧が前記ドレイン電極と前記ソース電極との間に印加された時に前記保護スイッチ手段をオン状態にする機能を有している保護スイッチ制御手段と
を備え、前記保護スイッチ手段は、ドレイン電極、ソース電極、ゲート電極及びボディダイオードを有し且つ前記ソース電極が前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続されている第1の保護用絶縁ゲート型電界効果トランジスタと、前記第1の保護用絶縁ゲート型電界効果トランジスタのドレイン電極に接続されたドレイン電極、前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続されたソース電極、ゲート電極及びボディダイオードを有している第2の保護用絶縁ゲート型電界効果トランジスタとを備えていることを特徴とする電気回路のスイッチング装置に係わるものである。
また、スイッチング装置は、更に、前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極と前記ソース電極との間に接続された抵抗を有していることが望ましい。
また、前記保護スイッチ制御手段は、前記第1の保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された抵抗と、前記第1の保護用絶縁ゲート型電界効果トランジスタのゲート電極と前記第2の保護用絶縁ゲート型電界効果トランジスタのゲート電極との間に接続された逆流阻止ダイオードと、前記第2の保護用絶縁ゲート型電界効果トランジスタのゲート電極を直接に又は電流制限抵抗を介して電源共通導体に接続する導体とを備えていることが望ましい。
また、前記保護スイッチ手段を、ドレイン電極、ソース電極、ゲート電極及びボディダイオードを有し且つ前記ソース電極が前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続されている保護用絶縁ゲート型電界効果トランジスタと、前記保護用絶縁ゲート型電界効果トランジスタのドレイン電極と前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極との間に接続された逆流阻止ダイオードとで構成することもできる。
また、前記保護スイッチ手段を、前記主絶縁ゲート型電界効果トランジスタの前記ソース電極と前記ゲート電極との間に接続された接合型トランジスタで構成することもできる。
また、前記保護スイッチ制御手段を、前記主絶縁ゲート型電界効果トランジスタの前記ショットキー接触が逆バイアスされる向きの逆電圧が前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極と前記ソース電極との間に印加されているか否かを検出する逆電圧検出手段と、前記逆電圧検出手段から得られた逆電圧を示す信号に応答して前記保護スイッチ手段をオン駆動する駆動手段とで構成することもできる。
本発明の好ましい実施形態によれば、保護スイッチ手段が第1及び第2の保護用絶縁ゲート型電界効果トランジスタの直列回路で構成されている。第2の保護用絶縁ゲート型電界効果トランジスタの周知の内蔵ダイオードは、主IGFETに対して正方向電圧が印加された時の逆流阻止の機能を有し、且つ主IGFETに対して逆方向電圧が印加された時の主IGFETのドレイン電極とゲート電極との短絡回路の形成機能を有する。従って、図5の実施例のように第2の保護用絶縁ゲート型電界効果トランジスタを個別の逆流阻止ダイオードに置き換えることができる。しかし、個別の逆流阻止ダイオードの内部抵抗は絶縁ゲート型電界効果トランジスタの内部抵抗よりも高い。図2に示す本発明の好ましい実施形態では、第1の保護用絶縁ゲート型電界効果トランジスタに対して直列に第2の保護用絶縁ゲート型電界効果トランジスタが接続され、主IGFETに対して逆方向電圧が印加された時、第2の保護用絶縁ゲート型電界効果トランジスタがオン駆動される。これにより、第2の保護用絶縁ゲート型電界効果トランジスタのFETスイッチと内蔵ダイオードとの両方が導通し、第2の保護用絶縁ゲート型電界効果トランジスタのオン抵抗(オン時の内部抵抗)が個別の逆流阻止ダイオードに比べて小さくなる。
また、本発明の好ましい実施形態によれば、第1及び第2の保護用絶縁ゲート型電界効果トランジスタのゲート電極が逆流阻止ダイオードを介して相互に接続され、第2の保護用絶縁ゲート型電界効果トランジスタのゲート電極は直接又は抵抗を介して電源共通導体(グランド側導体)に接続されている。これにより、主IGFETに対して逆方向電圧が印加された時、第1及び第2の保護用絶縁ゲート型電界効果トランジスタの両方を同時且つ自動的にオン駆動することができる。
また、第1及び第2の保護用絶縁ゲート型電界効果トランジスタを有する本発明の好ましい実施形態において、第1の保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に定電圧ダイオードが接続されているので、第1の保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間を過電圧から保護できる。
本発明の別の好ましい実施形態における保護スイッチ手段は、接合型トランジスタから成る。接合型トランジスタは逆流阻止機能を有するので、主絶縁ゲート電界効果トランジスタに正方向電圧が印加された時に保護スイッチ手段に電流(逆流)が流れることを阻止するための個別の素子を接合型トランジスタに直列に接続することが不要になる。これにより、逆方向電圧印加時に主IGFETのドレイン電極とゲート電極とを短絡する保護スイッチ手段のオン抵抗を低減できる。
本発明の更に別の好ましい実施形態における保護スイッチ制御手段は、主IGFETのドレイン電極とソース電極との間に逆電圧が印加されているか否かを検出する逆電圧検出手段を有し、この逆電圧検出手段から得られた逆電圧を示す信号に応答して保護スイッチ手段をオン駆動するので、逆電圧が印加された時に直ちに保護スイッチ手段をオン駆動して、主IGFETを保護することができる。
主IGFET11、保護スイッチ手段12及び保護スイッチ制御手段13の動作の詳細は追って説明する。
この実施例では、N-型の半導体基板を用意し、この一方の主面にN型不純物を拡散することによってN+型(第1導電型)の第1のドレイン領域47が形成されている。しかし、N+型の半導体基板にN-型半導体をエピタキシャル成長させることによってN-型(第1導電型)の第2のドレイン領域48を得ることもできる。なお、N-型の第2のドレイン領域48は、N-型の半導体基板に各領域47、49,52を形成した後の残存部分に相当する。
次に、図2のスイッチング装置10を伴った電気回路の動作を説明する。
図2において実線で示すように電池等の直流電源31の正端子31aが負荷30を介して主IGFET11のドレイン電極Dに接続され、その負端子31bが主IGFET11のソース電極Sに接続されている正常接続状態において、ゲート制御回路32の制御信号入力端子36にスイッチ34をオフにする制御信号が入力している時には、主IGFET11がオン状態になる。即ち、ゲート制御回路32のスイッチ34がオフの時には、バイアス電源端子37のバイアス電圧が抵抗35及びゲート抵抗14を介して主IGFET11のゲート電極Gに印加される。更に詳細には、バイアス電源端子37のバイアス電圧が、抵抗35とゲート抵抗14とバイアス抵抗15とで分圧され、バイアス抵抗15の端子間電圧が主IGFET11のゲート電極Gとソース電極Sとの間にゲート電圧として印加され、主IGFET11がオン状態(導通状態)になる。即ち、主IGFET11のゲート電極Gとソース電極Sとの間に閾値(Vth)以上のゲート制御電圧が印加されると、ボデイ領域49のトレンチ43に露出する面の近傍にチャネル56が形成され、ドレイン電極D、ドレイン領域46、チャネル56、ソース領域52及びソース電極Sの経路にドレイン電流が流れる。なお、ドレイン領域46とボデイ領域49との間のPN接合55に相当する図2に示す第1のPN接合ダイオードD1は逆バイアスされ、オフである。従って、この時に第2のPN接合ダイオードD2及びショットキーバリアダイオードD3を通って電流は流れない。
なお、バイアス抵抗15を省略することができる。この場合には、バイアス電源端子37のバイアス電圧が主IGFET11のゲート電極Gとソース電極Sとの間に印加される。
主IGFET11の正常オン動作期間においては、第1の保護用IGFET21のゲート電極Gの電位がソース電極Sの電位と等しいために、第1の保護用IGFET21はオフ状態に保たれる。また、正常オン動作期間においては、逆流阻止ダイオード24がオフであるので、第2の保護用IGFET22のゲート電極Gの電位がグランド電位であり、第2の保護用IGFET22のソース電極Sの電位よりも低いために、第2の保護用IGFET22はオフ状態に保たれる。従って、第1及び第2の保護用IGFET21,22は主IGFET11のオン動作を妨害しない。
図2において実線で示すように電池等の直流電源31の正端子31aが負荷30を介して主IGFET11のドレイン電極Dに接続され、その負端子31bが主IGFET11のソース電極Sに接続されている正常接続状態において、ゲート制御回路32の制御信号入力端子36にスイッチ34をオンにする制御信号が入力している時には、主IGFET11がオフ状態になる。即ち、ゲート制御回路32のスイッチ34がオンの時には、ゲート制御回路32の出力導体18がグランド電位になり、主IGFET11のゲート電極Gの電位もグランド電位になり、主IGFET11のゲート電極Gとソース電極Sとの間に主IGFET11をオンにすることができる電圧が印加されず、主IGFET11はオフ状態(非導通状態)になる。
この主IGFET11の正常オフ動作期間において、第1及び第2の保護用IGFET21,22は主IGFET11の正常オン動作期間と同様にオフ状態(非導通状態)に保たれ、主IGFET11の正常オフ動作を妨害しない。
図2において点線で示すように電池等の直流電源31の正端子31aが他方の接続導体20を介して主IGFET11のソース電極Sに接続され、その負端子31bが一方の接続導体19と負荷30を介して主IGFET11のドレイン電極Dに接続されている異常接続状態即ち逆接続状態においては、逆流阻止ダイオード24が順バイアス状態になり、導通する。これにより、第1の保護用IGFET21のゲート電極Gの電位が第1の保護用IGFET21のソース電極Sの電位よりも高くなるので、第1の保護用IGFET21はオン状態になる。また、第2の保護用IGFET22のボディダイオードD12が順バイアス状態になり、導通する。また、第2の保護用IGFET22のゲート電極Gの電位が第2の保護用IGFET22のドレイン電極Dの電位よりも高くなるので、第2の保護用IGFET22のEFTスイッチQ12もオン状態になる。この結果、主IGFET11のドレイン電極Dとゲート電極Gとの間が第1及び第2の保護用IGFET21,22から成る保護スイッチ手段12によって短絡される。これにより、主IGFET11のゲート電極Gの電位がドレイン電極Dの電位と同一又はほぼ同一になり、主IGFET11のゲート電極Gの電位が第2のボデイ領域51の電位よりも高くなることが阻止又は抑制され、第2のボデイ領域51と第1のソース領域53との間のPN接合に基づいて形成される第2のPN接合ダイオード(寄生ダイオード)D2の耐圧の低下を阻止又は抑制することができる。このため、主IGFET11に逆方向電圧が印加された時に第2のPN接合ダイオード(寄生ダイオード)D2を通る逆方向電流が抑制され、主IGFET11又は負荷30を逆方向電流から保護することができる。
(1)主IGFET11は、図2に等価的に示す第1のPN接合ダイオードD1のみでなくショットキーバリアダイオードD3及び第2のPN接合ダイオード(寄生ダイオード)D2を内蔵している。もし、保護スイッチ手段12を設けない場合には、ショットキーバリアダイオードD3及び第2のPN接合ダイオードD2を逆バイアスする向きの逆方向電圧がソース電極Sとドレイン電極Dとの間に印加された時に、第2のPN接合ダイオードD2の耐圧が低下し、この第2のPN接合ダイオードD2が逆流阻止機能を失うことがある。これに対し、本発明に従う保護スイッチ手段12を設けた場合には、ドレイン電極Dとソース電極Sとの間に逆方向電圧が印加された時に、保護スイッチ手段12がオン状態になり、主IGFET11のゲート電極Gの電位が、ドレイン電極Dの電位と同一又はほぼ同一になり、第2のボデイ領域51の電位よりも高くなることが阻止又は抑制され、第2のボデイ領域51と第1のソース領域53との間のPN接合に基づいて形成される第2のPN接合ダイオードD2の耐圧の低下を阻止又は抑制することができる。この結果、主IGFET11に逆方向電圧が印加された時の第2のPN接合ダイオードD2を通る逆方向電流が抑制され、主IGFET11又は負荷30を逆方向電流から保護することができる。
(2)保護スイッチ手段12が第1及び第2の保護用IGFET21,22の直列回路で構成されている。第2の保護用IGFET22の周知の内蔵ダイオードD12は、主IGFET11に対して正方向電圧が印加された時に保護スイッチ手段12に電流が流れることを阻止する機能(逆流阻止機能)を有し、且つ主IGFET11に対して逆方向電圧が印加された時の主IGFET11のドレイン電極Dとゲート電極Gとの間の短絡回路を形成する機能を有する。従って、第2の保護用IGFET22を個別の逆流阻止ダイオードに置き換えることができる。しかし、個別の逆流阻止ダイオードの内部抵抗はIGFETの内部抵抗よりも高い。これに対し、図2に示す本実施例においては、主IGFET11に対して逆方向電圧が印加された時、第2の保護用IGFET22の内蔵ダイオードD12が導通すると同時に第2の保護用IGFET22のFETスイッチがオン駆動される。この結果、第2の保護用IGFET22のオン抵抗(オン時の内部抵抗)が個別の逆流阻止ダイオードに比べて小さくなる。
(3)第1及び第2の保護用IGFET21、22のゲート電極Gの相互間が逆流阻止ダイオード24を介して接続され、第2の保護用IGFET22のゲート電極Gは抵抗25を介して電源共通導体(グランド側導体)としての他方の接続導体17に接続されている。これにより、主IGFET11に対して逆方向電圧が印加された時、第1及び第2の保護用IGFET21,22の両方を同時且つ自動的にオン駆動することができる。
(4)第1の保護用IGFET21のソース電極Sとゲート電極Gとの間に定電圧ダイオード23が接続されているので、第1の保護用IGFET21のソース電極Sとゲート電極Gとの間を過電圧から保護できる。
(5)ゲート抵抗14及びバイアス抵抗15を有するので、主IGFET11に対して逆方向電圧が印加された時、保護スイッチ手段12を流れる電流を制限することができる。
(6)保護スイッチ制御手段13の逆流阻止ダイオード24は、主IGFET11に対して正方向電圧が印加された時に保護スイッチ制御手段13に流れる電流を阻止又は制限する。これにより、損失の小さいスイッチ装置10を提供できる。
なお、図5において負荷30の接続箇所を図4と同様に主IGFET11のソース電極Sとグランド接続導体20との間に移し、抵抗25の下端をグランド接続導体20に接続することもできる。
比較的不純物濃度の高い第2の部分50b,51bが形成された主IGFET11aは、第2の部分50b,51bを形成しない例えば図3の主IGFET11よりも約1V高いのスレッショルド電圧Vthを有する。なお、第2の部分50b,51bは、限定的に形成されているので、主IGFET11aの耐圧及びオン抵抗にほとんど影響を与えない。
実施例5は、上述した主IGFET11aのスレッショルド電圧Vthの上昇効果と、ライフタイム短縮の効果の他に、実施例1と同一の効果も有する。
(1)図2のスイッチング装置10をモノリシックICで構成する代わりに、ハイブリッドIC又は個別部品で図2と同一の回路に構成することもできる。
(2)ゲート抵抗14を半導体基体内の拡散領域で構成する代わりに、半導体基体上の絶縁層の上に多結晶シリコン層等の抵抗層を形成し、この抵抗層をゲート抵抗とすることができる。
11、11a、11b、11c、1d 主IGFET
12,12a、12b、12c 保護スイッチ手段
13、13a、13b 保護スイッチ制御手段
Claims (10)
- 第1導電型のドレイン領域と、前記ドレイン領域上に配置され且つ露出面を有している第2導電型のボデイ領域と、前記ボデイ領域の中に形成され且つ露出面を有している第1導電型のソース領域と、前記ドレイン領域にオーミック接触しているドレイン電極と、前記ソース領域にオーミック接触し且つ前記ボデイ領域にショットキー接触しているソース電極と、前記ソース領域と前記ドレイン領域との間における前記ボデイ領域の露出面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボデイ領域の露出面に対向しているゲート電極とを備えている主絶縁ゲート型電界効果トランジスタと、
前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極と前記ゲート電極との間を選択的に短絡するためのものであって、前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続された一端と前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続された他端と制御端子とを有している保護スイッチ手段と、
前記保護スイッチ手段の前記制御端子に接続され且つ前記主絶縁ゲート型電界効果トランジスタの前記ショットキー接触が逆バイアスされる向きの電圧が前記ドレイン電極と前記ソース電極との間に印加された時に前記保護スイッチ手段をオン状態にする機能を有している保護スイッチ制御手段と
を備え、前記保護スイッチ手段は、ドレイン電極、ソース電極、ゲート電極及びボディダイオードを有し且つ前記ソース電極が前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続されている第1の保護用絶縁ゲート型電界効果トランジスタと、前記第1の保護用絶縁ゲート型電界効果トランジスタのドレイン電極に接続されたドレイン電極、前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続されたソース電極、ゲート電極及びボディダイオードを有している第2の保護用絶縁ゲート型電界効果トランジスタとを備えていることを特徴とする電気回路のスイッチング装置。 - 前記保護スイッチ制御手段は、前記第1の保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された抵抗と、前記第1の保護用絶縁ゲート型電界効果トランジスタのゲート電極と前記第2の保護用絶縁ゲート型電界効果トランジスタのゲート電極との間に接続された逆流阻止ダイオードと、前記第2の保護用絶縁ゲート型電界効果トランジスタのゲート電極を直接に又は電流制限抵抗を介して電源共通導体に接続する導体とを備えていることを特徴とする請求項1記載の電気回路のスイッチング装置。
- 前記保護スイッチ制御手段は、更に、前記第1の保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された定電圧ダイオードを有していることを特徴とする請求項2記載の電気回路のスイッチング装置。
- 第1導電型のドレイン領域と、前記ドレイン領域上に配置され且つ露出面を有している第2導電型のボデイ領域と、前記ボデイ領域の中に形成され且つ露出面を有している第1導電型のソース領域と、前記ドレイン領域にオーミック接触しているドレイン電極と、前記ソース領域にオーミック接触し且つ前記ボデイ領域にショットキー接触しているソース電極と、前記ソース領域と前記ドレイン領域との間における前記ボデイ領域の露出面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボデイ領域の露出面に対向しているゲート電極とを備えている主絶縁ゲート型電界効果トランジスタと、
前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極と前記ゲート電極との間を選択的に短絡するためのものであって、前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続された一端と前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続された他端と制御端子とを有している保護スイッチ手段と、
前記保護スイッチ手段の前記制御端子に接続され且つ前記主絶縁ゲート型電界効果トランジスタの前記ショットキー接触が逆バイアスされる向きの電圧が前記ドレイン電極と前記ソース電極との間に印加された時に前記保護スイッチ手段をオン状態にする機能を有している保護スイッチ制御手段と
を備え、前記保護スイッチ手段は、ドレイン電極、ソース電極、ゲート電極及びボディダイオードを有し且つ前記ソース電極が前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続されている保護用絶縁ゲート型電界効果トランジスタと、前記保護用絶縁ゲート型電界効果トランジスタのドレイン電極と前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極との間に接続された逆流阻止ダイオードとを備えていることを特徴とする電気回路のスイッチング装置。 - 前記保護スイッチ制御手段は、前記保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された抵抗と、前記保護用絶縁ゲート型電界効果トランジスタのゲート電極と電源共通導体との間に接続された逆流阻止ダイオードとを備えていることを特徴とする請求項4記載の電気回路のスイッチング装置。
- 前記保護スイッチ制御手段は、更に、前記第1の保護用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された定電圧ダイオードを有していることを特徴とする請求項5記載の電気回路のスイッチング装置。
- 第1導電型のドレイン領域と、前記ドレイン領域上に配置され且つ露出面を有している第2導電型のボデイ領域と、前記ボデイ領域の中に形成され且つ露出面を有している第1導電型のソース領域と、前記ドレイン領域にオーミック接触しているドレイン電極と、前記ソース領域にオーミック接触し且つ前記ボデイ領域にショットキー接触しているソース電極と、前記ソース領域と前記ドレイン領域との間における前記ボデイ領域の露出面に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボデイ領域の露出面に対向しているゲート電極とを備えている主絶縁ゲート型電界効果トランジスタと、
前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極と前記ゲート電極との間を選択的に短絡するためのものであって、前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続された一端と前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続された他端と制御端子とを有している保護スイッチ手段と、
前記保護スイッチ手段の前記制御端子に接続され且つ前記主絶縁ゲート型電界効果トランジスタの前記ショットキー接触が逆バイアスされる向きの電圧が前記ドレイン電極と前記ソース電極との間に印加された時に前記保護スイッチ手段をオン状態にする機能を有している保護スイッチ制御手段と
を備え、
前記保護スイッチ手段は、前記主絶縁ゲート型電界効果トランジスタの前記ソース電極と前記ゲート電極との間に接続された接合型トランジスタを備え、
前記保護スイッチ制御手段は、前記主絶縁ゲート型電界効果トランジスタの前記ショットキー接触が逆バイアスされる向きの電圧が前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極と前記ソース電極との間に印加された時に、前記接合型トランジスタをオン状態にするためのベース電流を供給するために前記接合型トランジスタのベースに接続されたベース電流供給回路から成ることを特徴とする電気回路のスイッチング装置。 - 前記接合型トランジスタのコレクタは前記主絶縁ゲート型電界効果トランジスタの前記ドレイン電極に接続され、前記接合型トランジスタのエミッタは前記主絶縁ゲート型電界効果トランジスタの前記ゲート電極に接続されていること特徴とする請求項7記載の電気回路のスイッチング装置。
- 前記ベース電流供給回路は、前記接合型トランジスタの前記コレクタに接続されたソース電極、前記接合型トランジスタの前記ベースに接続されたドレイン電極、ゲート電極及びボディダイオードを有するトランジスタ制御用絶縁ゲート型電界効果トランジスタと、前記トランジスタ制御用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された抵抗と、前記トランジスタ制御用絶縁ゲート型電界効果トランジスタのゲート電極と電源共通導体との間に接続された逆流阻止ダイオードと備えていることを特徴とする請求項8記載の電気回路のスイッチング装置。
- 前記ベース電流供給回路は、更に、前記トランジスタ制御用絶縁ゲート型電界効果トランジスタのソース電極とゲート電極との間に接続された定電圧ダイオードを有していることを特徴とする請求項9記載の電気回路のスイッチング装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250501A JP5217849B2 (ja) | 2008-09-29 | 2008-09-29 | 電気回路のスイッチング装置 |
PCT/JP2009/066125 WO2010035667A1 (ja) | 2008-09-29 | 2009-09-16 | 電気回路のスイッチング装置 |
EP09816082.3A EP2346170B1 (en) | 2008-09-29 | 2009-09-16 | Electric circuit switching device |
CN2009801382674A CN102165693B (zh) | 2008-09-29 | 2009-09-16 | 电气电路的开关装置 |
US13/074,654 US8415989B2 (en) | 2008-09-29 | 2011-03-29 | Switching device for electric circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250501A JP5217849B2 (ja) | 2008-09-29 | 2008-09-29 | 電気回路のスイッチング装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010081536A JP2010081536A (ja) | 2010-04-08 |
JP2010081536A5 JP2010081536A5 (ja) | 2011-02-17 |
JP5217849B2 true JP5217849B2 (ja) | 2013-06-19 |
Family
ID=42059668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008250501A Active JP5217849B2 (ja) | 2008-09-29 | 2008-09-29 | 電気回路のスイッチング装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8415989B2 (ja) |
EP (1) | EP2346170B1 (ja) |
JP (1) | JP5217849B2 (ja) |
CN (1) | CN102165693B (ja) |
WO (1) | WO2010035667A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10622987B2 (en) | 2018-09-07 | 2020-04-14 | Kabushiki Kaisha Toshiba | Semiconductor device and apparatus |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5674687B2 (ja) * | 2012-01-17 | 2015-02-25 | 株式会社東芝 | スイッチ回路、および電力供給装置 |
WO2013145854A1 (ja) | 2012-03-30 | 2013-10-03 | 富士電機株式会社 | 電力変換装置 |
US20130264654A1 (en) * | 2012-04-06 | 2013-10-10 | Infineon Technologies Dresden Gmbh | Integrated Switching Device with Parallel Rectifier Element |
US9070562B2 (en) * | 2013-03-11 | 2015-06-30 | Semiconductor Components Industries, Llc | Circuit including a switching element, a rectifying element, and a charge storage element |
FR3012699A1 (fr) * | 2013-10-31 | 2015-05-01 | St Microelectronics Tours Sas | Circuit de commande pour diodes en demi-pont |
WO2016002083A1 (ja) * | 2014-07-04 | 2016-01-07 | 株式会社日立製作所 | 半導体装置、パワーモジュールおよび電力変換装置 |
US9601916B2 (en) * | 2014-09-11 | 2017-03-21 | Intel Corporation | Back power protection circuit |
JP2016225333A (ja) * | 2015-05-27 | 2016-12-28 | トヨタ自動車株式会社 | Sbd |
US10186859B2 (en) * | 2016-03-02 | 2019-01-22 | Infineon Technologies Ag | Reverse current protection for a switching unit |
JP6668897B2 (ja) * | 2016-04-05 | 2020-03-18 | 株式会社オートネットワーク技術研究所 | 給電制御装置 |
JP6711251B2 (ja) * | 2016-12-01 | 2020-06-17 | 株式会社デンソー | 駆動装置 |
JP6653285B2 (ja) * | 2017-03-21 | 2020-02-26 | 矢崎総業株式会社 | スイッチング制御装置 |
JP2019216519A (ja) * | 2018-06-12 | 2019-12-19 | 日立オートモティブシステムズ株式会社 | 電磁コイル駆動装置および半導体集積回路装置 |
DE112019002288T5 (de) * | 2018-12-19 | 2021-02-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
DE112020004094T5 (de) * | 2019-08-26 | 2022-06-09 | Rohm Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen von dieser |
JP7438021B2 (ja) * | 2020-05-19 | 2024-02-26 | 三菱電機株式会社 | 半導体装置 |
CN112821504B (zh) * | 2021-02-01 | 2021-09-14 | 深圳市南霸科技有限公司 | 一种应急启动电源 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2870558B2 (ja) * | 1991-04-19 | 1999-03-17 | 富士電機株式会社 | 自動車用パワー集積回路 |
JPH0715009A (ja) * | 1993-01-14 | 1995-01-17 | Toyota Autom Loom Works Ltd | 縦型mos電界効果トランジスタ |
DE4432957C1 (de) * | 1994-09-16 | 1996-04-04 | Bosch Gmbh Robert | Schaltmittel |
EP0766394B1 (de) * | 1995-09-27 | 2002-03-20 | Infineon Technologies AG | Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET |
JP3814958B2 (ja) * | 1997-07-09 | 2006-08-30 | 日産自動車株式会社 | 半導体集積回路 |
JP4401183B2 (ja) * | 2004-02-03 | 2010-01-20 | Necエレクトロニクス株式会社 | 半導体集積回路 |
JP2007019812A (ja) * | 2005-07-07 | 2007-01-25 | Yazaki Corp | 電源の逆接続保護機能を備えた負荷駆動装置 |
JP4292427B2 (ja) * | 2006-12-04 | 2009-07-08 | サンケン電気株式会社 | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
JP5067786B2 (ja) * | 2007-01-12 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 電力用半導体装置 |
US7504868B2 (en) * | 2007-03-15 | 2009-03-17 | Infineon Technologies Ag | High-side switch with a zero-crossing detector |
JP5341780B2 (ja) * | 2010-01-04 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
-
2008
- 2008-09-29 JP JP2008250501A patent/JP5217849B2/ja active Active
-
2009
- 2009-09-16 EP EP09816082.3A patent/EP2346170B1/en active Active
- 2009-09-16 CN CN2009801382674A patent/CN102165693B/zh active Active
- 2009-09-16 WO PCT/JP2009/066125 patent/WO2010035667A1/ja active Application Filing
-
2011
- 2011-03-29 US US13/074,654 patent/US8415989B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10622987B2 (en) | 2018-09-07 | 2020-04-14 | Kabushiki Kaisha Toshiba | Semiconductor device and apparatus |
Also Published As
Publication number | Publication date |
---|---|
EP2346170A4 (en) | 2012-09-05 |
EP2346170A1 (en) | 2011-07-20 |
EP2346170B1 (en) | 2013-08-21 |
WO2010035667A1 (ja) | 2010-04-01 |
JP2010081536A (ja) | 2010-04-08 |
US8415989B2 (en) | 2013-04-09 |
CN102165693B (zh) | 2013-11-06 |
CN102165693A (zh) | 2011-08-24 |
US20110227630A1 (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217849B2 (ja) | 電気回路のスイッチング装置 | |
JP4930904B2 (ja) | 電気回路のスイッチング装置 | |
JP3911566B2 (ja) | Mos型半導体装置 | |
JP4357127B2 (ja) | 半導体装置 | |
JP5589052B2 (ja) | 半導体装置 | |
US9478543B2 (en) | Semiconductor integrated circuit | |
US7863678B2 (en) | Insulated-gate field-effect transistor | |
JP5526496B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP2014011453A (ja) | 抵抗回路を通じて相互接続される電流搬送領域および分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法 | |
JPWO2011093472A1 (ja) | 半導体装置 | |
JP6156841B2 (ja) | 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法 | |
JP2009295641A5 (ja) | ||
US9613945B1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4431761B2 (ja) | Mos型半導体装置 | |
TWI251346B (en) | Semiconductor device and driving circuit for semiconductor device | |
US11508723B2 (en) | Power semiconductor device with a temperature sensor | |
JP5214704B2 (ja) | 半導体装置 | |
US10644145B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US11552073B2 (en) | Semiconductor device | |
US11710734B2 (en) | Cascode-connected JFET-MOSFET semiconductor device | |
JP2014167978A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5217849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |