CN102165693B - 电气电路的开关装置 - Google Patents

电气电路的开关装置 Download PDF

Info

Publication number
CN102165693B
CN102165693B CN2009801382674A CN200980138267A CN102165693B CN 102165693 B CN102165693 B CN 102165693B CN 2009801382674 A CN2009801382674 A CN 2009801382674A CN 200980138267 A CN200980138267 A CN 200980138267A CN 102165693 B CN102165693 B CN 102165693B
Authority
CN
China
Prior art keywords
field effect
effect transistor
electrode
gate
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801382674A
Other languages
English (en)
Other versions
CN102165693A (zh
Inventor
筱田祥宏
原雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN102165693A publication Critical patent/CN102165693A/zh
Application granted granted Critical
Publication of CN102165693B publication Critical patent/CN102165693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

开关装置(10)具有内置了阻止反向电流的肖特基势垒二极管D3的主IGFET(11)、保护开关单元(12)以及保护开关控制单元(13)。保护开关单元(12)连接在主IGFET(11)的漏电极D和栅电极G之间。保护开关控制单元(13)在对主IGFET(11)施加了反向电压时接通保护开关单元(12)。由此，从反向电压来保护主IGFET(11)。

Description

电气电路的开关装置
技术领域
本发明涉及电气电路的开关装置，更详细地讲是涉及包含绝缘栅场效应晶体管(以下称为IGFET或FET)和用于保护该绝缘栅场效应晶体管的保护开关单元的开关装置。
背景技术
典型的IGFET具有：漏极区、体区(body region)(基极区)、源极区、与漏极区连接的漏电极、与源极区及体区连接的源电极、对在漏极区以及源极区之间暴露的体区的表面进行覆盖的栅极绝缘膜、以及配置在栅极绝缘膜上的栅电极。漏电极与源极区欧姆接触，并且也与体区欧姆接触。因此，在漏电极在漏电极和基极之间除了经过体区的沟道的电流通路以外，还生成经过基于漏极区和体区之间的PN结的寄生二极管(体二极管或内置二极管)的电流通路。在IGFET是N沟道型时，漏电极的电位比源电极的电位高时，上述寄生二极管成为反向偏置状态，不形成经过此处的电流通路。但是，存在基于使用IGFET的电气电路的动作、或者电源(例如电池)和电气电路之间的误连接而导致漏电极的电位比源电极的电位低的情形。此时，寄生二极管成为正向偏置状态，电流流过该寄生二极管。当电流经由寄生二极管流过时，无法通过栅极-源极之间的控制电压来控制漏极-源极之间的电流。此外，当较大的电流经由寄生二极管在漏极-源极间流过时，有可能损坏IGFET或电气电路。
已知为了阻止经过IGFET的寄生二极管的电流，在IGFET上串联连接具有与寄生二极管的极性(方向)相反的极性(方向)的外部二极管(逆流阻止二极管)。但是，在外部二极管中流过与IGFET相同的电流，所以在外部二极管中发生较大的功耗。此外，当在IGFET上串联连接外部二极管时，当漏电极的电位比源电极的电位低时，即在IGFET上施加了反向电压时无法通过栅极电压来控制IGFET的电流。
在日本特开平7-15009号公报(专利文献1)中公开了一种为了解决由外部二极管产生的问题，使源电极与体区肖特基接触的平面结构的IGFET。此外，由本申请的申请人提出的WO2008/069145(专利文献2)中记载了在沟道结构的IGFET中使源电极与体区肖特基接触的技术。当如上述那样使源电极与体区肖特基接触时，由源电极和体区形成肖特基二极管，该肖特基二极管阻止反向电流。
内置了上述专利文献2的肖特基二极管的IGFET11具有如图3所示的结构，等价地具有图1中所示的FET开关Q1；第一以及第二PN结二极管D1、D2；以及肖特基势垒二极管D3。第一PN结二极管D1具有在漏电极D的电位比源电极S的电位高时反向偏置的极性，与FET开关Q1反并联连接。肖特基势垒二极管D3具有与第一PN结二极管D1相反的极性，与第一PN结二极管D1串联连接，与第二PN结二极管D2并联连接。
IGFET11的漏电极D经由第一连接导体16和负载30中的一方的电源连接导体19与直流电源31的正极端子31a连接，源电极S经由第二连接导体17和另一方的第二电源连接导体20与直流电源31的负极端子即接地侧端子31b连接。
IGFET11的栅电极G经由栅极电阻14与栅极控制电路32连接。此外，在栅电极G与源电极S之间连接有偏置电阻15。理论上表示的栅极控制电路32具有开关34以及电阻35。开关34由可控制的电子开关(例如晶体管)构成，其一端经由输出导体18以及栅极电阻14与IGFET11的栅电极G连接，其另一端与IGFET11的源电极S连接。开关34的控制端子与控制信号输入端子36连接，在接通IGFET11时关断，相反地在关断IGFET11时接通。在偏置电源端子37和开关34的一端之间连接电阻35。与偏置电源端子37连接的偏置电源电路33由直流偏置电源38和逆流阻止二极管39构成，将能够接通驱动IGFET11的偏置电压经由电阻35和栅极电阻14施加到IGFET11的栅电极G。
但是，如在图1中虚线所示，当将直流电源31的正极端子31a与另一方的电源连接导体20连接，在源电极S和漏电极D之间施加源电极S为正，漏电极D为负的反向电压时，电压经由偏置电阻15施加到栅电极G，栅电极G的电位变得比体区49的电位高，基于体区49和源极区50之间的PN结形成的耗尽层的接近栅电极G的部分(PN结合的暴露部分)的厚度变薄，第二PN结二极管D2的耐压变低。结果，第二PN结二极管D2实质上不工作，容易经过第二PN结二极管D2流过反向电流，不能通过设置肖特基势垒二极管D3来得到利益。另外，即使不设置偏置电阻15，在源电极S和栅电极G之间、漏电极D和栅电极G之间也存在寄生容量，所以栅电极G地电位变得比体区49的电位高，第二PN结二极管D2的耐压降低，第二PN结二极管D2实质上不工作。
专利文献1：日本特开平7-15009号公报
专利文献2：WO2008/069145
发明内容
本发明的目的是实现在开关装置中所包含的肖特基二极管内置型绝缘栅场效应晶体管的电气保护。
所述主绝缘栅场效应晶体管具有：第一导电型漏极区、配置在所述漏极区上且具有暴露面的第二导电型体区、形成在所述体区中且具有暴露面的第一导电型源极区、与所述漏极区欧姆接触的漏电极、与所述源极区欧姆接触且与所述体区肖特基接触的源电极、形成在所述源极区和所述漏极区之间的所述体区的暴露面上的栅极绝缘膜、以及隔着所述栅极绝缘膜与所述体区的暴露面对置的栅电极；
所述保护开关单元有选择性地使所述主绝缘栅场效应晶体管的所述漏电极和所述栅电极之间短路，该保护开关单元具有与所述主绝缘栅场效应晶体管的所述漏电极连接的一端、与所述主绝缘栅场效应晶体管的所述栅电极连接的另一端、以及用于控制所述一端与所述另一端之间成为接通状态的控制端子。
保护开关控制单元与所述保护开关单元的所述控制端子连接，且具有如下功能：当在所述漏电极和所述源电极之间施加使所述主绝缘栅场效应晶体管的所述肖特基接触反向偏置的方向的电压时，使所述保护开关单元成为接通状态。
另外，优选所述开关装置还具有用于输入接通、关断控制所述主绝缘栅场效应晶体管的控制信号的控制信号输入导体；以及连接在该控制信号输入导体和所述主绝缘栅场效应晶体管的所述栅电极之间的电阻。
此外，优选所述开关装置还具有连接在所述主绝缘栅场效应晶体管的所述栅电极和所述源电极之间的电阻。
另外，优选所述保护开关单元具备：第一保护用绝缘栅场效应晶体管，其具有漏电极、源电极、栅电极以及体二极管、且所述源电极与所述主绝缘栅场效应晶体管的所述漏电极连接；以及第二保护用绝缘栅场效应晶体管，其具有与所述第一保护用绝缘栅场效应晶体管的漏电极连接的漏电极、与所述主绝缘栅场效应晶体管的所述栅电极连接的源电极、栅电极以及体二极管。
另外，优选所述开关装置还具有：直流电源，其具有一端以及另一端；第一电源连接导体，其将所述主绝缘栅场效应晶体管的所述漏电极与所述直流电源的所述一端连接；以及第二电源连接导体，其将所述主绝缘栅场效应晶体管的所述源电极与所述直流电源的所述另一端连接，
另外，优选所述保护开关控制单元具有：电阻，其连接在所述第一保护用绝缘栅场效应晶体管的源电极和栅电极之间；逆流阻止二极管，其连接在所述第一保护用绝缘栅场效应晶体管的栅电极和所述第二保护用绝缘栅场效应晶体管的栅电极之间；以及导体，其将所述第二保护用绝缘栅场效应晶体管的栅电极直接或者经由电流限制电阻与所述第二电源连接导体连接。
另外，可以将所述保护开关单元中的所述第二保护用绝缘栅场效应晶体管置换为逆流阻止二极管。
另外，所述保护开关单元还能够通过在所述主绝缘栅场效应晶体管的所述漏电极和所述栅电极之间连接的面结型晶体管构成。
另外，可以通过反向电压检测单元和驱动单元构成所述保护开关控制单元，该反向电压检测单元检测是否在所述主绝缘栅场效应晶体管的所述漏电极和所述源电极之间施加了使所述主绝缘栅场效应晶体管的所述肖特基接触反向偏置的方向的反向电压，该驱动单元应答从所述方向电压检测单元获得的表示方向电压的信号，接通驱动所述保护开关单元。
通过设置根据本发明的保护开关单元，能够抑制在主IGFET上施加反向电压时通过第二PN结二极管(寄生二极管)D2的反向电流，通过反向电流保护主IGFET或负载。
附图说明
图1是等价地表示包含现有的开关装置的电气电路的电路图。
图2是等价地表示包含本发明的实施例1的开关装置的电气电路的电路图。
图3是表示图2的主IGFET的剖视图。
图4是等价地表示包含本发明的实施例2的开关装置的电气电路的电路图。
图5是等价地表示包含本发明的实施例3的开关装置的电气电路的电路图。
图6是等价地表示包含本发明的实施例4的开关装置的电气电路的电路图。
图7是与图3相同地表示在实施例5的开关装置中使用的主IGFET的剖视图。
图8是与图3相同地表示在实施例6的开关装置中使用的主IGFET的剖视图。
图9是表示构成在实施例7的开关装置中使用的主IGFET的半导体基体的一部分的平面图。
图10是表示构成在实施例8的开关装置中使用的主IGFET的半导体基体的一部分的平面图。
图11是与图3相同地表示在实施例9的开关装置中使用的主IGFET的剖视图。
图12是与图3相同地表示在实施例10的开关装置中使用的主IGFET的剖视图。
图13是等价地表示包含本发明实施例11的开关装置的电气电路的电路图。
具体实施方式
以下，参照图2～图13说明伴随本发明的实施方式的电气电路。
图2表示了伴随本发明的实施例1的开关装置10的电气电路。该电气电路除开关装置10之外，与图1相同地具有负载30、用于对负载30供给直流电力的电池等直流电源31、用于对开关装置10进行接通、关断控制的栅极控制电路32以及偏置电源电路33。另外，也可以将直流电源31、栅极控制电路32以及偏置电源电路33看作开关装置的一部分。
以下详细说明图1的各部分。
开关装置10由如下的半导体集成电路构成，该半导体集成电路大致具有：内置了在专利文献2(WO2008/069145)中公开的肖特基势垒二极管的IGFET或具有与该IGFET类似的结构的主绝缘栅极型场效应二极管即主IGFET11、用于选择性地使主IGFET11的漏电极D和栅电极G之间短路的保护开关单元12、用于在漏电极D和栅电极G之间施加使主IGFET11的肖特基接触反向偏置的电压时接通保护开关单元12的保护开关控制单元13、栅极电阻14、以及偏置电阻15。下面详细说明开关装置10的各部分。
图2主IGFET11具有图3中所示的结构。说明主IGFET11的结构之前，根据图2来说明主IGFET11的等价电路以及电气连接。如实线所示那样在正常连接了直流电源31的情况下，主IGFET11的漏电极D经由第一连接导体16、负载30和第一电源连接导体19与直流电源31的正极端子(一端)31a连接，源电极S经由第二连接导体17和第二电源连接导体20与直流电源31的负极端子即接地侧端子(另一端)31b连接。第二连接导体17以及第二电源连接导体20接地，作为接地导体来工作。
主IGFET11包含连接在其漏电极D和源电极S之间的n沟道型FET开关Q1、第一以及第二PN结二极管(寄生二极管)D1、D2以及肖特基势垒二极管D3。第一PN结二极管D1可以称为基极二极管，其阴极与漏电极D连接，其阳极与第二PN结二极管D2以及肖特基势垒二极管D3的各阳极连接。第二PN结二极管D2以及肖特基势垒二极管D3的各阴极与源电极S连接。从而，第二PN结二极管D2具有与第一PN结二极管D1相反的方向性，与第一PN结二极管D1串连连接，肖特基势垒二极管D3也具有与第一PN结二极管D1相反的方向性，与第一PN结二极管D1串联连接。主IGFET11的栅电极G经由栅极电阻14与栅极控制电路32的输出导体18连接。另外，也可以将输出导体18称为栅极控制输入导体或端子。在后面详细说明主IGFET11的结构。
栅极控制电路32具有开关34以及电阻35。开关34由可控制的电子开关(例如晶体管)构成，该开关34的一端经由输出导体18以及栅极电阻14与主IGFET11的栅电极G连接，该开关34的另一端与主IGFET11的源电极S连接。开关34的控制端子与控制信号输入端子36连接。电阻35连接在偏置电源端子37和开关34的一端之间。
与偏置电源端子37连接的偏置电源电路33由直流偏置电源38和逆流阻止二极管39构成，将能够接通驱动主IGFET11的偏置电压经由电阻35和栅极电阻14施加到主IGFET11的栅电极G。
在图2中概略表示了栅极控制电路32以及偏置电源电路33，但可以将栅极控制电路32置换为具有与图2的电路相同的功能的其它电路。例如，可以在栅极控制电路32的控制信号输入端子36和开关34的控制端子之间连接放大器或反相放大器等。此外，可以在栅极控制电路32中包含栅极电阻14和偏置电阻15中的一方或双方并表示。此外，可以把蓄电池或电容作为偏置电源电路33的直流偏置电源38，如在图2中用虚线38a表示那样，能够在第一连接导体16和直流偏置电源38之间附加充电电路38a。此外，可以把周知的增压器(booster)电路等升压电路作为偏置电源电路33。
用于选择性地使主IGFET11的漏电极D和栅电极G之间短路的保护开关单元12由第一以及第二保护用绝缘栅场效应晶体管(以下称为第一以及第二保护用IGFET)21、22构成。第一以及第二保护用IGFET21、22是周知的结构的IGFET，分别具有漏电极D、源电极S、栅电极G。即、第一以及第二保护用IGFET21、22具有从图3中所示的主IGFET11中省去了P型不纯物浓度低的第二体区51和N型不纯物浓度低的第一源极区53的结构。图2中等价地用p沟道型FET开关Q11以及周知的体二极管(寄生二极管)D11表示第一保护用IGFET21，等价地用n沟道型FET开关Q12以及周知的体二极管(寄生二极管)D12表示第二保护用IGFET22。体二极管D11的阳极与FET开关Q11的源极连接，体二极管D11的阴极与FET开关Q11的漏极连接。体二极管D12的阳极与FET开关Q12的源极连接，体二极管D12的阴极与FET开关Q12的漏极连接。第一保护用IGFET21的源电极S是保护开关单元12的一端、与主IGFET11的漏电极D连接，第一保护用IGFET21的漏电极D与第二保护用IGFET22的漏电极D连接。第二保护用IGFET22的源电极S是保护开关单元12的另一端，与主IGFET11的栅电极G连接。
保护开关控制单元13在把使主IGFET11的肖特基接触反向偏置的电压施加在主IGFET11的漏电极D和源电极S之间时，即、如在图2中用虚线所示那样将直流电源31错误地反接时，使保护开关单元12成为接通状态，该保护用开关控制单元13由在第一保护用IGFET21的源电极S和栅电极G之间经由导体81连接的稳压二极管(例如齐纳二极管)23、在第一保护用IGFET21的栅电极G和第二保护用IGFET22的栅电极G之间经由导体81以及82连接的逆流阻止二极管24、在第二保护用IGFET22的栅电极G和主IGFET11的源电极S之间经由导体82以及25a连接的电流限制电阻25、以及与稳压二极管23并联连接的偏置电阻26构成。另外，第一以及第二保护用IGFET21、22的栅电极G作为保护开关单元12的控制端子来工作。
下面详细说明主IGFET11、保护开关单元12以及保护开关控制单元13的动作。
图3是详细表示在图2中所示的主IGFET11的剖视图。该主IGFET11是沟道结构的IGFET。从而，构成主IGFET11的、也被称为半导体衬底的硅半导体基体40具有从其第一主面41向第二主面42延伸的沟道(沟)43。将源电极S配置在半导体基体40的第一主面41上，将漏电极D配置在半导体基体40的第二主面42上，将栅电极G配置在沟道43中，隔着栅极绝缘膜44与沟道43的腹板对置。栅电极G通过配置在沟道43上的绝缘层45与源电极S电分离，并与在图3中未图示的配线导体连接。
半导体基体40大致由漏极区46、体区49以及源极区52构成。漏极区46具有由N+型半导体构成的高不纯物浓度的第一漏极区47、和具有比第一漏极区48低的不纯物浓度的、由N-型半导体构成的第二漏极区48。体区49具有由P型半导体构成的第一体区(基极区)50、和具有比第一体区(基极区)50低的不纯物浓度的、由P-型半导体构成的第二体区51。源极区52具有由N型半导体构成的低不纯物浓度的第一源极区53、和具有比第一源极区53高的不纯物浓度的、由N+型半导体构成的第二源极区54。然后详细说明半导体基体40的各区域。
n+型(第一导电性)的第一漏极区47具有暴露在半导体基体40的第二主面42上的面，而且具有较高的N型不纯物浓度(例如1×1019cm-3～1×1020cm-3)。N-型第二漏极区48是也可以称为漂移区的部分，与第一漏极区47相邻配置、且具有比第一漏极区47低的不纯物浓度(例如1×1015cm-3～1×1017cm-3)。该第二漏极区48有助于IGFET的高耐压。不纯物浓度低的第二漏极区48中的载流子由电场加速。从而，不纯物浓度低的第二漏极区48与双极型晶体管的高电阻集电区起同样作用。
在该实施例中准备了N-型半导体衬底，通过在其一方的主面扩散N型不纯物来形成N+型(第一导电型)的第一漏极区47。但是，也可以通过在N+型半导体衬底外延成长N-型半导体来得到N-型(第一导电型)的第二漏极区48。另外，N-型的第二漏极区48相当于在N+型的半导体衬底上形成各区域47、49、52后的残存部分。
沟道43从半导体基体40的第一主面41向第二主面42延伸，少量地侵蚀N-型的第二漏极区48。将该沟道43的深度设定成从第一主面41到N-型的第二漏极区48，或者从第一主面41到N-型的第二漏极区48和N+型的第一漏极区47之间。另外，沟道43相对于相互平行的第一以及第二主面41、42垂直延伸。在该实施例中，半导体基体40具有多个IGEFT单元(微小IGFET)，设置多个沟道43以区分多个IGFET单元。在图3中详细表示了两个沟道43和其之间的一个IGFET单元。在该实施例中，在N-型的半导体衬底上形成了N+型(第一导电型)的第一漏极区47和P型(第二导电型)的第一体区50，之后在半导体衬底上进行周知的异向刻蚀，由此形成沟道43，但可以任意变更沟道43的形成时刻。
P型的第一体区50也可以被称为第一基极区，与N-型的第二漏极区48相邻配置、且也与沟道43邻接。第一体区50和第二漏极区48之间的PN结55相对于-半导体基体40的第一以及第二主面41、42平行延伸。通过该PN结55形成图2中所示的第一PN结二极管D1。在本实施例中，通过从半导体基体40的第一主面41扩散P型不纯物，形成了第一体区50，所以第一体区50的不纯物浓度从第一主面41侧开始向第二主面42侧逐渐变低。该P型的第一体区体区50具有比N-型的第二漏极区48高的平均不纯物浓度(例如1×1016cm-3～1×1017cm-3)。另外，第一体区50的P型不纯物的平均浓度由在栅电极G上施加栅极电压时，能够产生用虚线表示的53N型信道56的值来决定。代替通过扩散来形成该P型的第一体区50，也可以通过在N-型的第二漏极区48上外延成长P型半导体来形成该P型的第一体区50。
P-型的第二体区51也可以被称为第二基极区，与第一体区50邻接，并且也与沟道43邻接、且具有暴露在半导体基体40的第一主面41上的面。源电极S与P-型的第二体区51的暴露面肖特基接触。从而，通过两者形成图2中所示的肖特基势垒二极管(SBD)D3。为了使该肖特基势垒二极管D3的反向耐压成为10V，将第二体区51的表面不纯物浓度设定成比第一体区50低的值(例如1×1016cm-3)。另外在该实施例中，通过在P型的第一体区50上以比P型不纯物浓度低的浓度扩散N型不纯物，以N型不纯物来补偿(相抵)P型不纯物的一部分来形成P-型的第二体区51。
N型的第一源极区53与P-型的第二体区51邻接、且也与沟道43邻接，并且具有暴露在-半导体基体40的第一主面41上的面。第一源极区53是通过在P-型的51中选择性地扩散N型不纯物来形成的区域，随着扩散的深度，N型不纯物浓度降低。在该N型的第一源极区53和P-型的第二体区51之间形成了PN结57。该PN结57提供如图2所示的第二PN结二极管D2。理想的是第二PN结二极管D2具有与肖特基势垒二极管D1相同或者其以上的反向耐压。因此，N型的第一源极区53的N型不纯物浓度可以设定成能够得到向第二PN结二极管D2要求的反向耐压的值(例如1×1016cm-3～1×1018cm-3)。
N+型的第二源极区54与第一源极区53邻接、且也与沟道43邻接、并且具有暴露在半导体基体40的第一主面41上的面。将第二源极区54的N型不纯物浓度设定成比第一源极区53高的值(例如1×1018cm-3～1×1020cm-3)。通过在第一源极区53中选择扩散N型不纯物来形成N+型的第二源极区54。
将主IGFET14的源电极S配置在半导体基体40的第一主面41上，与第一以及第二源极区53、54欧姆接触，与P-型的第二体区51肖特基接触。该源电极S由例如Al或Ti等金属、或者硅化物来形成。通过源电极S和P-型的第二体区51的肖特基接触来形成图2的肖特基势垒二极管D3。在该实施例中，源电极S的一部分作为肖特基势垒二极管D3的阴极来工作。P-型的第二体区51的P型不纯物浓度比P型的第一体区50低，所以通过源电极S和P-型的第二体区51来良好地形成肖特基势垒二极管D3。将P-型的第二体区51暴露在半导体基体40的第一主面41上的部分、即形成了肖特基势垒二极管D3的部分大致配置在两个沟道43的中间，以源极区52为基准配置在通道56的反对侧。
漏电极D例如由Al或Ti-Ni等金属构成，在半导体基体40的第二主面42上与N+型的第一漏极区47欧姆接触。
栅极绝缘膜44由氧化硅薄膜构成，形成在沟道43的腹板上。栅电极G由充填在沟道43中的不纯物掺杂(dope)的多结晶硅形成。掺杂了不纯物的多结晶硅具有导电性，与金属同样地作为栅电极G来工作。当然也可以通过金属来形成栅电极G。
(正常时接通动作)
接着，说明图2的伴随开关装置10的电气电路的动作。
在对直流电流31正常连接了开关装置10时，如在图2中用实线所示那样连接将电池等直流电源31的正端子31a经由第一电源连接导体19、负载30和第一连接导体16与主IGFET11的漏电极D连接，其负端子31b经由第二电源连接导体20和第二连接导体17与主IGFET11的源电极S连接。在该正常连接状态下，对栅极控制电路32的控制信号输入端子36输入接通开关34的控制信号时，主IGFET11成为接通状态。即、栅极控制电路32的开关34关断时，偏置电源端子37的偏置电压经由电阻35以及栅极电阻14施加在主IGFET11的栅电极G上。更详细地，偏置电源端子37的偏置电压通过电阻35、栅极电阻14和偏置电阻15被分压，偏置电阻15的端子间电压作为栅极电压来施加在主IGFET11的栅电极G和源电极S之间，主IGFET11成为接通状态(导通状态)。即、当在主IGFET11的栅电极G和源电极S之间施加阈值(Vth)以上的栅极控制电压时，在图3的暴露在体区49的沟道43上的面的附近形成沟道56，在漏电极D、漏极区46、沟道56、源极区52以及源电极S的路径中流过漏极电流。另外，相当于漏极区46和体区49之间的PN结55的图2中所示的第一PN结二极管D1被反向偏置，关断。因此，此时电流不流过第二PN结二极管D2以及肖特基势垒二极管D3。
另外，可以省略偏置电阻15。此时，偏置电源端子37的偏置电压被施加在主IGFET11的栅电极G和源电极S之间。
由于在主IGFET11的正常接通动作期间里，第一保护用IGFET21的栅电极G的电位与其源电极S的电位相等，所以第一保护用IGFET21保持关断状态。此外，在主IGFET11的正常接通动作期间里逆流阻止二极管24关断，所以第二保护用IGFET22的栅电极G的电位是接地电位，比第二保护用IGFET22的源电极S的电位低，所以第二保护用IGFET22保持关断状态。因此，第一以及第二保护用IGFET21、22不妨碍主IGFET11的接通动作。
(正常时关断动作)
如在图2中用实线表示那样，在电池等直流电源31的正端子31a经由第一电源连接导体19、负载30和第一连接导体16与主IGFET11的漏电极D连接，其负端子31b经由第二电源连接导体20和第二连接导体17与主IGFET11的源电极S连接的正常连接状态下，在栅极控制电路32的控制信号输入端子36中输入了接通开关34的控制信号时，主IGFET11成为关断状态。即、在栅极控制电路32的开关34接通时，栅极控制电路32的输出导体18成为接地电位，主IGFET11的栅电极G的电位也成为接地电位，在主IGFET11的栅电极G和源电极S之间不施加能够接通主IGFET11的电压，主IGFET11成为关断状态(非导通状态)。
在该主IGFET11的正常关断动作期间里，第一以及第二保护用IGFET21、22与主IGFET11的正常接通动作期间相同地保持关断状态(非导通状态)，不妨碍主IGFET11的正常关断动作。
(异常时动作)
如在图2中用虚线表示那样电池等直流电源31的正端子31a经由第二电源连接导体20、第二连接导体17与主IGFET11的源电极S连接，在其负端子31b经由第一电源连接导体19、负载30和第一连接导体16与主IGFET11的漏电极D连接的异常连接状态、即反向连接状态下，逆流阻止二极管24依次成为正向偏置状态而导通。由此第一保护用IGFET21的栅电极G的电位变得比第一保护用IGFET21的源电极S的电位高，所以第一保护用IGFET21成为接通状态。此外，第二保护用IGFET22的体二极管D12成为正向偏置状态，导通。此外，由于第二保护用IGFET22的栅电极G的电位比第二保护用IGFET22的漏电极D的电位高，所以第二保护用IGFET22的EFT开关Q12也成为接通状态。结果通过由主IGFET111的漏电极D和栅电极G之间的第一以及第二保护用IGFET21、22构成的保护开关元件12短路。由此，主IGFET11的栅电极G的电位成为与漏电极D的电位相同或大致相同，阻止或者抑制主IGFET11的栅电极G的电位变得比第二体区51的电位高，能够防止或者阻止基于第二体区51和第一源极区53之间的PN结形成的第二PN结二极管(寄生二极管)D2的耐压降低。因此，能够在主IGFET11上施加了反向电压时抑制流过第二PN结二极管(寄生二极管)D2的反向电流，从反向电流保护主IGFET11或负载30。
在异常时(电源异常连接时)进行的动作中，在栅极控制电路32的开关34接通的情况下流过通过开关34、栅极电阻14、保护开关单元12的电流、流过通过偏置电阻15和保护开关单元12的电流。但是，能够通过将栅极电阻14以及偏置电阻15的值设定成较高的值，抑制通过保护开关单元12的电流。为了良好地限制在施加反向电压时通过保护开关单元12的电流，理想的是将栅极电阻14设定成10Ω～30kΩ。
实施例1具有以下的效果。
(1)主IGFET11不仅内置了图2中等价地表示的第一PN结二极管D1，还内置了肖特基势垒二极管D3以及第二PN结二极管(寄生二极管)D2。如果不设置保护开关单元12，则在源电极S和D之间施加了使肖特基势垒二极管D3以及第二PN结二极管D2反向偏置的反向电压时，第二PN结二极管D2的耐压下降，存在该第二PN结二极管D2失去逆流阻止功能的情形。与此相对，在设置了本发明的保护开关单元12的情况下，例如，为了直流电源31的反向连接，在漏电极D和源电极S之间施加了反向电压时，保护开关单元12成为接通状态，主IGFET11的栅电极G的电位与漏电极D的电位相同或大致相同，能够阻止或抑制了栅电极G的电位变得比第二体区51的电位高，阻止或抑制由第二体区51和第一源极区53之间的PN结形成的第二PN结二极管D2的耐压的下降。结果，抑制了在主IGFET11上施加了反向电压时通过第二PN结二极管D2的反向电流，能够从反向电流中保护主IGFET11或负载30。
(2)由第一以及第二保护用IGFET21、22的串联电路构成保护开关单元12。第二保护用IGFET22的周知的内置二极管D12具有在对主IGFET11施加了正向电压时阻止流过保护开关单元12电流的功能(逆流阻止功能)，且具有对于主IGFET11施加了反向电压时形成主IGFET11的漏电极D和栅电极G之间的短路电路的功能。从而，能够将第二保护用IGFET22置换成个别的逆流阻止二极管。但是，个别的逆流阻止二极管的内部电阻高于IGFET的内部电阻。与此相对，在图2所示的本实施例中，在对主IGFET11施加了反向电压时，能够在第二保护用IGFET22的内置二极管D12导通的同时，接通驱动第二保护用IGFET22的FET开关。结果，第二保护用IGFET22的接通电阻(接通时的内部电阻)比个别的逆流阻止二极管小。
(3)第一以及第二保护用IGFET21、22的栅电极G相互间经由逆流阻止二极管24连接，第二保护用IGFET22的栅电极G经由电阻25和导体25a与作为接地侧导体的第二连接导体17以及第二电源连接导体20连接。由此，在对主IGFET11施加了反向电压时，能够同时且自动地接通驱动第一以及第二保护用IGFET21、22的双方。
(4)由于在第一保护用IGFET21的源电极S和栅电极G之间连接了稳压二极管23，所以能够从过电压中保护第一保护用IGFET21的源电极S和栅电极G之间。
(5)由于具有栅极电阻14以及偏置电阻15，所以在对主IGFET11施加了反向电压时，能够限制流过保护开关单元12的电流。
(6)保护开关控制单元13的逆流阻止二极管24阻止或者限制在对主IGFET11施加了正向电压时流过保护开关控制单元13的电流。由此，能够提供损失小的开关装置10。
实施例2
接着，参照图4说明具有实施例2的开关装置的电气电路。但是，在图4以及后述的图5～图13中，对于实质上与图2～图3相同的部分赋予相同的参照符号，省略其说明。
图4中所示的具有实施例2的开关装置10的电气电路除了在主IGFET11的源电极S和第二电源连接导体(接地导体)20之间连接负载30、且将保护开关控制单元13的电阻25的下端与第二电源连接导体20连接的这一点，被形成为与图2相同。即、负载30的一端经由第二连接导体17与主IGFET11的源电极S连接，另一端与第二电源连接导体(接地导体)20连接。另外，第二电源连接导体(接地导体)20在正常连接时与直流电源31的负端子31b连接。
即使如图4所示改变了负载30的连接部位，也能够得到与具备实施例2的开关装置10的电气电路相同的效果。
实施例3
具有图5中所示的实施例3的开关装置10a的电气电路除了设置了变形的保护开关单元12a以及变形的保护开关控制单元13a的这一点上，被形成为与图2相同。变形的保护开关单元12a除了代替图2的第二保护用IGFET22具有逆流阻止二极管22a以外，被构成为与图2的保护开关单元12相同。将逆流阻止二极管22a连接在保护用IGFET21的漏电极D和主IGFET11的栅电极G之间，与图2的第二保护用IGFET22的内置二极管D12同样地工作。逆流阻止二极管22a的阳极作为保护开关单元12a的另一端来工作，与主IGFET11的栅电极G连接。图5中所示的实施例3的保护开关控制单元13a除了不具有相当于图2的导体82的元件之外，被构成为与图2的保护开关控制单元13相同。
图5中所示的实施例3在保护开关单元12a的内部电阻比图2的保护开关单元12的内部电阻高的这一点上比实施例1不利，但在线路结构比图2的保护开关单元12简单的这一点上比实施例1有利。在该图5中所示的实施例3具有与图2的实施例1相同的效果。
另外，也可以在图5中将负载30的连接部位与图4相同地移动到主IGFET11的源电极S和第二电源连接导体20之间，将电阻25的下端25与第二电源连接导体20连接。
实施例4
具有图6中所示的实施例4的开关装置10b的电气电路除了设置了变形的保护开关单元12b以及变形的保护开关控制单元13b的这一点，被形成为与图2相同。变形的保护开关单元12b由代替图2的第一以及第二保护用IGFET21、22连接的作为面结型晶体管的一种的pnp晶体管Q13构成。该pnp晶体管Q13的集电极C与主IGFET11的漏电极D连接，该发射极E与主IGFET11的栅电极G连接，该基电极B经由变形的保护开关控制单元13b的IGFET27与第一连接导体16连接。pnp晶体管Q13的集电极C作为保护开关单元12b的一端、其发射极E作为保护开关单元保护开关单元12b的另一端、其基极作为保护开关单元12b的控制端子来工作。由该pnp晶体管Q13构成的保护开关单元12b如与图2相同地、当用虚线表示那样反极性连接直流电源31时接通。
图6中所示的变形的保护开关控制单元13b在图2的保护开关控制单元13上追加IGFET27，其他部分被构成为与图2相同。将图6的保护开关控制单元13b的IGFET27构成为与图2的保护开关单元12的第一保护用IGFET21相同。即、图6的IGFET27是周知的结构的IGFET，具有n沟道型FET开关Q14以及周知的体二极管(寄生二极管)D14，该FET开关Q14具有漏电极D、源电极S、栅电极G。体二极管D14的阳极与FET开关Q14的源电极S连接，阴极与漏电极D连接。IGFET27的源电极S与pnp晶体管Q13的集电极C以及第一连接导体16连接，漏电极D经由导体81a与pnp晶体管Q13的基极B连接，栅电极G经由逆流阻止二极管24和电阻25与接地侧的第二电源连接导体20连接。
图6中所示的实施例4的开关装置10b的变形的保护开关单元12b与图2的保护开关单元12同样地动作。即、在如用实线所示那样正常连接了直流电源31时，被控制成关断，或者在用虚线所示那样反向连接了直流电源31时，被控制成接通。更详细地说明的话，如用实线所示那样正常连接了直流电源31时，保护开关控制单元13b的IGFET27的体二极管D14成为导通状态，保护开关单元12b的pnp晶体管Q13的基极B的电位变得比发射极E的电位高，pnp晶体管Q13保持关断。此外，如虚线表示那样反向连接了直流电源31时，逆流阻止二极管24成为导通状态，IGFET27的栅电极G的电位比源电极S的电位高，IGFET27成为接通状态。由此，pnp晶体管Q13的基极电流流过IGFET27，pnp晶体管Q13成为接通状态。结果，图6中所示的实施例4的主IGFET11与图2的相同符号表示的主IGFET11相同地成为关断状态，通过主IGFET11的反向电流变成零或微小。因此通过图6中所示的实施例4，也能够得到与图2中所示的实施例1相同的效果。
另外，在图6中能够与图4相同地将负载30的连接部位移动到主IGFET11的源电极S和接地侧的第二电源连接导体20之间，将电阻25的下端与第二电源连接导体20连接。
实施例5
图7中表示了用于代替图2中所示的实施例1的主IGFET11的变形的主IGFET11。图7的主IGFET11a在通过沿着沟道43注入P型不纯物设置了环绕第一体区50的中央的第一部分50a的具有较高的不纯物浓度的第二部分50b、且设置了环绕第二体区51的第一部分51a的较高的不纯物浓度的第二部分51b的这一点、以及对由至少第一以及第二体区50、51构成的体区49a进行了电子束照射处理的这一点上与图3中所示的实施例1的主IGFET11不同，其他部分被形成为与图3相同。
主IGFET11a的第一以及第二体区50、51中的通过注入P型不纯物而形成的第二部分50b、51b用于提高主IGFET11a的阈值(临界值电压Vth)，其形成在由第一体区50、51的中央部分形成的第一部分50a、51a的外侧、即沿着第一体区50、51的沟道43的形成了通道56的部分，并且具有比第一部分50a、51a高的不纯物浓度。在图7中，与第一体区50中的通道56的总长度相对应地形成了第二部分50b，但也能够代替该第二部分50b在第一体区50的上侧的一部分(通道56的一部分)形成第二部分50b。此外，在图7中，与第二体区51的通道56的总长度相对应地形成了第二部分51b，但代替该第二部分51b，可以在第二体区51的通道56延伸的方向的一部分形成第二部分51b，或者也可以不在第二体区51中形成第二部分51b。
形成了不纯物浓度较高的第二部分50b、51b的主IGFET11a具有不形成第二部分50b、51b的例如比图3的主IGFET11约高1V的临界值电压Vth。另外，第二部分50b、51b被限定地形成，所以对主IGFET11的耐压以及接通电阻几乎不产生影响。
对图7中所示的实施例5的主IGFET11a的半导体基体40a，如在图7中箭头60所示那样，经由源电极S1例如按照预定时间照射了2MeV的电子束，之后氢气环境中执行300℃以上的热处理。热处理是用于恢复通过电子束照射在Si(硅)和SiO2(氧化硅)的界面产生的损坏。当照射电子束时，第一以及第二体区50、51中的少数载流子的作用期限变短。这样当作用期限变短时，在正在对主IGFET11a施加反向电压时，从N-型的第二漏极区48注入到第一以及第二体区50、51的电子(少数载波子)与空穴迅速结合，抑制电子(少数载流子)流入到N型的第一源极区53。由此，主IGFET11a的漏电流变小，主IGFET11a的耐压提高。例如，当主IGFET11a的第一及第二体区50、51中的少数载流子的作用期限变成现有的IGFET的1/10时，主IGFET11a的耐压变成比现有的IGFET的耐压(15V)高的21V。
另外，在实施例5中，对整个半导体基体40a照射电子束，但也可以对局部照射。此外，可以使金等作用期限限制器分布在第一以及第二体区50、51中。
实施例5除了上述的主IGFET11a的临界值电压Vth的上升效果以及作用期限缩短的效果以外，具有与实施例1相同的效果。
实施例6
图8中表示了用于代替图2中所示的实施例1的主IGFET11的变形的主IGFET11b。图8中所示的实施例6的变形的主IGFET11b除了配置了P-型的第二体区51′以外，被形成为与图3的主IGFET11相同。在图8中，P-型的第二体区51′仅设置在半导体基体40b的第一主面41附近，不邻接沟道43。P-型的第二体区51′与源电极S1一起形成肖特基势垒二极管。从而，即使是如图8所示那样在成对的沟道43之间限定地形成P-型的第二体区51′的主IGFET11b，也具有与图3的主IGFET11相同的效果。另外，也在图8的实施例6的主IGFET11b的第一体区50中也设置相当于图7中所示的第二部分50b，并对半导体基体40b照射电子束，能够缩短第一以及第二体区50、51′中的少数载流子的作用期限。
实施例7
图9中表示了构成用于代替图2的实施例1的主IGFET11的变形的主IGFET11的半导体基体40c的表面。在图9中所示的半导体基体40c中，将沟道43配置成格子状，在该格子状的沟道43中配置有P-型的第二体区51、N型的第一源极区53以及N+型的第二源极区54。具有如图9所示那样变形的半导体基体40c的主IGFET与图3中所示的实施例1的主IGFET11同样地动作。
实施例8
图10中表示了构成用于代替图2所示的实施例1的主IGFET11的变形的主IGFET的半导体基体40d的表面。在图10中所示的半导体基体40d中，柱状地形成沟道43，环绕该沟道43配置了N+型的第二源极区54、N型的第一源极区53以及P-型的第二体区51。具有如图10所示那样变形的半导体基体40d的主IGFET与图3中所示的实施例1的主IGFET11同样地动作。
实施例9
图11中表示了用于代替图2中所示的实施例1的主IGFET11的变形的主IGFET11c。该主IGFET11具有平面结构，栅极绝缘膜44以及栅电极G形成在半导体基体40e的第一主面41上。此外，漏极区46a以及体区49c暴露在半导体基体40e的第一主面41上。漏极区46a与图3的实施例1相同地、具有由N+型半导体构成的第一漏极区47和由N-型半导体构成的第二漏极区48，只有第二漏极区48暴露在半导体基体40e的第一主面41上。体区49c由第一体区50和第二体区51构成，该第一体区50由在第二漏极区48中形成为岛状的P型半导体构成，该第二体区51由P-型半导体构成。源极区52a在第二体区51中形成为岛状。将栅极绝缘膜44以至少被覆体区49c的暴露面那样地形成在半导体基体40e的第一主面41上。栅电极G隔着栅极绝缘膜44与体区49a的暴露面对置。源电极S与源极区52a肖特基接触，与第二体区51肖特基接触。从而，能够与图2的主IGFET11相同地表示图11的实施例9的主IGFET11c的等价电路。在该图11中使用实施例9的主IGFET14e构成图2中所示的开关装置，也能够得到与实施例1相同的效果。
实施例10
在图12中表示了用于代替图2中所示的实施例1的主IGFET11的变形的主IGFET11d的一部分。该主IGFET11d除了具有变形的源电极S′以外，被构成为与图3的主IGFET11相同。变形的源电极S′由第一金属层71和第二金属层72构成，该第一金属层71与第二体区51肖特基接触，该第二金属层与第一以及第二源极区53、54肖特基接触。第一金属层71与第二金属层72电连接。这样第一以及第二金属层71、72组合而构成源电极S′时，也能够得到与图3的实施例1相同的效果。
实施例11
图13中等价地表示了包含本发明的实施例11的开关装置10c的电气电路。图13的电气电路除了开关装置10c被构成为与图2相同。在图13中原理性地表示了开关装置10c的保护开关单元12c被连接在主IGFET11的漏电极D和栅电极G之间，在对主IGFET11施加了反向电压时被控制成接通。即、保护开关单元12c的一端与主IGFET11的漏电极D连接，另一端与主IGFET11的栅电极G连接，控制端子91与保护开关控制单元13c连接。
原理性地表示的保护开关单元12c能够被构成为与图2、图5、图6的保护开关单元12、12a、12b相同。
图13的保护开关控制单元13c由作为检测施加在主IGFET11上的电压的单元的第一以及第二电压检测导体61、62、用于检测是否在主IGFET11上施加了反向电压的反向电压检测单元63、以及作为用于通过反向电压检测单元63的输出来驱动保护开关单元12c的驱动单元的输出导体64构成。通过电压比较器构成的反向电压检测单元63的一方的输入端子经由第一电压检测导体61与主IGFET11的漏电极D连接，反向电压检测单元63的另一方的输入端子经由第二电压检测导体62与主IGFET11的源电极S连接，输出导体64与保护开关单元12c的控制端子连接。在图13中，反向电压检测单元63的输出导体64直接与保护开关单元12c的控制端子91连接，但也可以在反向电压检测单元63和保护开关单元12c之间连接用于驱动保护开关单元12c的驱动电路。
在直流电源31与主IGFET11正常连接时，向主IGFET11施加正向电压，且反向电压检测单元63输出表示没有检测反向电压的信号(正向电压检测信号)，保护开关单元12c保持关断。直流电源31与主IGFET11异常连接时，对主IGFET11施加反向电压，而且反向电压检测单元63输出表示反向电压的信号(反向电压检测信号)。由此，控制保护开关单元12c接通。结果，通过图13的实施例11也能够得到与图2的实施例1相同的效果。
另外，在图13中也可以与图4相同地、把负载30的连接部位移动到主IGFET11的源电极S和接地侧的第二电源连接导体20之间，把第二电压检测62与第二电源连接导体20连接。
本发明并不限于上述实施例，例如可以进行以下的变形。
(1)也可以代替通过单片IC来构成图2的开关装置10，通过混合IC或个别部件来构成与图2相同的电路。
(2)也可以代替在半导体基体内的扩散区域构成栅极电阻14，在半导体基体上的绝缘层上形成多结晶硅层的电阻层，并将该电阻层作为栅极电阻。
产业上的利用可能性
本发明可以利用在基于内置了用于阻止逆电流的肖特基二极管的主IGFET构成的开关装置。

Claims (10)

1.一种电气电路的开关装置，其具备：
主绝缘栅场效应晶体管，其具有：第一导电型漏极区、配置在所述漏极区上且具有暴露面的第二导电型体区、形成在所述体区中且具有暴露面的第一导电型源极区、与所述漏极区欧姆接触的漏电极、与所述源极区欧姆接触且与所述体区肖特基接触的源电极、形成在所述源极区和所述漏极区之间的所述体区的暴露面上的栅极绝缘膜、以及隔着所述栅极绝缘膜与所述体区的暴露面对置的栅电极；
保护开关单元，其具有与所述主绝缘栅场效应晶体管的所述漏电极连接的一端、与所述主绝缘栅场效应晶体管的所述栅电极连接的另一端以及控制端子；以及
保护开关控制单元，其与所述保护开关单元的所述控制端子连接，且具有如下功能：当在所述漏电极和所述源电极之间施加使所述主绝缘栅场效应晶体管的所述肖特基接触反向偏置的方向的电压时，使所述保护开关单元成为接通状态，
该电气电路的开关装置的特征在于，
所述保护开关单元具备：
第一保护用绝缘栅场效应晶体管，其具有漏电极、源电极、栅电极以及体二极管、且所述源电极与所述主绝缘栅场效应晶体管的所述漏电极连接；以及
第二保护用绝缘栅场效应晶体管，其具有与所述第一保护用绝缘栅场效应晶体管的漏电极连接的漏电极、与所述主绝缘栅场效应晶体管的所述栅电极连接的源电极、栅电极以及体二极管，
所述保护开关单元的所述一端是所述第一保护用绝缘栅场效应晶体管的所述源电极，
所述保护开关单元的所述另一端是所述第二保护用绝缘栅场效应晶体管的所述源电极，
所述保护开关单元的所述控制端子是所述第一保护用绝缘栅场效应晶体管的所述栅电极和所述第二保护用绝缘栅场效应晶体管的所述栅电极，
所述开关装置还具有：
直流电源，其具有一端以及另一端；
第一电源连接导体，其将所述主绝缘栅场效应晶体管的所述漏电极与所述直流电源的所述一端连接；以及
第二电源连接导体，其将所述主绝缘栅场效应晶体管的所述源电极与所述直流电源的所述另一端连接，
所述保护开关控制单元具有：
电阻，其连接在所述第一保护用绝缘栅场效应晶体管的源电极和栅电极之间；
逆流阻止二极管，其连接在所述第一保护用绝缘栅场效应晶体管的栅电极和所述第二保护用绝缘栅场效应晶体管的栅电极之间；以及
导体，其将所述第二保护用绝缘栅场效应晶体管的栅电极与所述第二电源连接导体连接。
2.根据权利要求1所述的电气电路的开关装置，其特征在于，
所述开关装置还具有：
控制信号输入导体，其输入用于接通、关断控制所述主绝缘栅场效应晶体管的控制信号；以及
电阻，其连接在该控制信号输入导体和所述主绝缘栅场效应晶体管的所述栅电极之间。
3.根据权利要求1所述的电气电路的开关装置，其特征在于，
所述开关装置还具有连接在所述主绝缘栅场效应晶体管的所述栅电极和所述源电极之间的电阻。
4.根据权利要求1所述的电气电路的开关装置，其特征在于，
所述保护开关控制单元还具有，连接在所述第一保护用绝缘栅场效应晶体管的源电极和栅电极之间的稳压二极管。
5.一种电气电路的开关装置，其具备：
主绝缘栅场效应晶体管，其具有：第一导电型漏极区、配置在所述漏极区上且具有暴露面的第二导电型体区、形成在所述体区中且具有暴露面的第一导电型源极区、与所述漏极区欧姆接触的漏电极、与所述源极区欧姆接触且与所述体区肖特基接触的源电极、形成在所述源极区和所述漏极区之间的所述体区的暴露面上的栅极绝缘膜、以及隔着所述栅极绝缘膜与所述体区的暴露面对置的栅电极；
保护开关单元，其具有与所述主绝缘栅场效应晶体管的所述漏电极连接的一端、与所述主绝缘栅场效应晶体管的所述栅电极连接的另一端以及控制端子；
保护开关控制单元，其与所述保护开关单元的所述控制端子连接，且具有如下功能：当在所述漏电极和所述源电极之间施加使所述主绝缘栅场效应晶体管的所述肖特基接触反向偏置的方向的电压时，使所述保护开关单元成为接通状态；
电阻，其连接在所述主绝缘栅场效应晶体管的所述栅电极和所述源电极之间；
直流电源，其具有一端以及另一端；
第一电源连接导体，其将所述主绝缘栅场效应晶体管的所述漏电极与所述直流电源的所述一端连接；以及
第二电源连接导体，其将所述主绝缘栅场效应晶体管的所述源电极与所述直流电源的所述另一端连接，
该电气电路开关装置的特征在于，所述保护开关单元具有：
保护用绝缘栅场效应晶体管，其具有漏电极、源电极、栅电极以及体二极管、且所述源电极与所述主绝缘栅场效应晶体管的所述漏电极连接；以及
逆流阻止二极管，其连接在所述保护用绝缘栅场效应晶体管的漏电极和所述主绝缘栅场效应晶体管的所述栅电极之间，
所述保护开关单元的所述一端是所述保护用绝缘栅场效应晶体管的所述源电极，
所述保护开关单元的所述另一端是所述逆流阻止二极管的与所述主绝缘栅场效应晶体管的所述栅电极连接的端子，
所述保护开关单元的所述控制端子是所述保护用绝缘栅场效应晶体管的所述栅电极，
所述保护开关控制单元具有：
电阻，其连接在所述保护用绝缘栅场效应晶体管的源电极和栅电极之间；以及
逆流阻止二极管，其连接在所述保护用绝缘栅场效应晶体管的栅电极和所述第二电源连接导体之间。
6.根据权利要求5所述的电气电路的开关装置，其特征在于，
所述开关装置还具有：
控制信号输入导体，其输入用于接通、关断控制所述主绝缘栅场效应晶体管的控制信号；以及
电阻，其连接在该控制信号输入导体和所述主绝缘栅场效应晶体管的所述栅电极之间。
7.根据权利要求5所述的电气电路的开关装置，其特征在于，
所述保护开关控制单元还具有连接在所述保护用绝缘栅场效应晶体管的源电极和栅电极之间的稳压二极管。
8.一种电气电路的开关装置，其具备：
主绝缘栅场效应晶体管，其具有：第一导电型漏极区、配置在所述漏极区上且具有暴露面的第二导电型体区、形成在所述体区中且具有暴露面的第一导电型源极区、与所述漏极区欧姆接触的漏电极、与所述源极区欧姆接触且与所述体区肖特基接触的源电极、形成在所述源极区和所述漏极区之间的所述体区的暴露面上的栅极绝缘膜、以及隔着所述栅极绝缘膜与所述体区的暴露面对置的栅电极；
保护开关单元，其具有与所述主绝缘栅场效应晶体管的所述漏电极连接的一端、与所述主绝缘栅场效应晶体管的所述栅电极连接的另一端以及控制端子；以及
保护开关控制单元，其与所述保护开关单元的所述控制端子连接，且具有如下功能：当在所述漏电极和所述源电极之间施加使所述主绝缘栅场效应晶体管的所述肖特基接触反向偏置的方向的电压时，使所述保护开关单元成为接通状态，
该电气电路的开发装置的特征在于，所述开关装置还具有：
直流电源，其具有一端以及另一端；
第一电源连接导体，其将所述主绝缘栅场效应晶体管的所述漏电极与所述直流电源的所述一端连接；以及
第二电源连接导体，其将所述主绝缘栅场效应晶体管的所述源电极与所述直流电源的所述另一端连接，
所述保护开关单元具有连接在所述主绝缘栅场效应晶体管的所述漏电极和所述栅电极之间的面结型晶体管，
所述保护开关控制单元由基极电流供给电路构成，该基极电流供给电路在所述主绝缘栅场效应晶体管的所述漏电极和所述源电极之间施加使所述主绝缘栅场效应晶体管的所述肖特基接触反向偏置的方向的电压时，为了供给使所述面结型晶体管成为接通状态的基极电流而与所述面结型晶体管的基极连接，
所述面结型晶体管具有：
集电极，其与所述主绝缘栅场效应晶体管的所述漏电极连接；
发射极，其与所述主绝缘栅场效应晶体管的所述栅电极连接，
所述基极电流供给电路具有：
晶体管控制用绝缘栅场效应晶体管，其具有与所述面结型晶体管的所述集电极连接的源电极、与所述面结型晶体管的所述基极连接的漏电极、栅电极以及体二极管；
电阻，其连接在所述晶体管控制用绝缘栅场效应晶体管的源电极和栅电极之间；以及
逆流阻止二极管，其连接在所述晶体管控制用绝缘栅场效应晶体管的栅电极以及所述第二电源连接导体之间。
9.根据权利要求8所述的电气电路的开关装置，其特征在于，
所述基极电流供给电路还具备与所述逆流阻止二极管串联连接的第二电阻。
10.根据权利要求8所述的电气电路的开关装置，其特征在于，
所述基极电流供给电路还具有连接在所述晶体管控制用绝缘栅场效应晶体管的源电极和栅电极之间的稳压二极管。
CN2009801382674A 2008-09-29 2009-09-16 电气电路的开关装置 Active CN102165693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008250501A JP5217849B2 (ja) 2008-09-29 2008-09-29 電気回路のスイッチング装置
JP2008-250501 2008-09-29
PCT/JP2009/066125 WO2010035667A1 (ja) 2008-09-29 2009-09-16 電気回路のスイッチング装置

Publications (2)

Publication Number Publication Date
CN102165693A CN102165693A (zh) 2011-08-24
CN102165693B true CN102165693B (zh) 2013-11-06

Family

ID=42059668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801382674A Active CN102165693B (zh) 2008-09-29 2009-09-16 电气电路的开关装置

Country Status (5)

Country Link
US (1) US8415989B2 (zh)
EP (1) EP2346170B1 (zh)
JP (1) JP5217849B2 (zh)
CN (1) CN102165693B (zh)
WO (1) WO2010035667A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5674687B2 (ja) * 2012-01-17 2015-02-25 株式会社東芝 スイッチ回路、および電力供給装置
CN104054253A (zh) 2012-03-30 2014-09-17 富士电机株式会社 电力变换装置
US20130264654A1 (en) * 2012-04-06 2013-10-10 Infineon Technologies Dresden Gmbh Integrated Switching Device with Parallel Rectifier Element
US9070562B2 (en) * 2013-03-11 2015-06-30 Semiconductor Components Industries, Llc Circuit including a switching element, a rectifying element, and a charge storage element
FR3012699A1 (fr) * 2013-10-31 2015-05-01 St Microelectronics Tours Sas Circuit de commande pour diodes en demi-pont
WO2016002083A1 (ja) * 2014-07-04 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュールおよび電力変換装置
US9601916B2 (en) * 2014-09-11 2017-03-21 Intel Corporation Back power protection circuit
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Ｓｂｄ
US10186859B2 (en) * 2016-03-02 2019-01-22 Infineon Technologies Ag Reverse current protection for a switching unit
JP6668897B2 (ja) * 2016-04-05 2020-03-18 株式会社オートネットワーク技術研究所 給電制御装置
JP6711251B2 (ja) * 2016-12-01 2020-06-17 株式会社デンソー 駆動装置
JP6653285B2 (ja) * 2017-03-21 2020-02-26 矢崎総業株式会社 スイッチング制御装置
JP2019216519A (ja) * 2018-06-12 2019-12-19 日立オートモティブシステムズ株式会社 電磁コイル駆動装置および半導体集積回路装置
JP6971941B2 (ja) 2018-09-07 2021-11-24 株式会社東芝 半導体装置
DE112019002288T5 (de) * 2018-12-19 2021-02-04 Fuji Electric Co., Ltd. Halbleitervorrichtung
JPWO2021039348A1 (zh) * 2019-08-26 2021-03-04
JP7438021B2 (ja) * 2020-05-19 2024-02-26 三菱電機株式会社 半導体装置
CN112821504B (zh) * 2021-02-01 2021-09-14 深圳市南霸科技有限公司 一种应急启动电源

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870558B2 (ja) * 1991-04-19 1999-03-17 富士電機株式会社 自動車用パワー集積回路
JPH0715009A (ja) * 1993-01-14 1995-01-17 Toyota Autom Loom Works Ltd 縦型ｍｏｓ電界効果トランジスタ
DE4432957C1 (de) * 1994-09-16 1996-04-04 Bosch Gmbh Robert Schaltmittel
DE59608908D1 (de) * 1995-09-27 2002-04-25 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET
JP3814958B2 (ja) * 1997-07-09 2006-08-30 日産自動車株式会社 半導体集積回路
JP4401183B2 (ja) * 2004-02-03 2010-01-20 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
JP2007019812A (ja) * 2005-07-07 2007-01-25 Yazaki Corp 電源の逆接続保護機能を備えた負荷駆動装置
JP4292427B2 (ja) * 2006-12-04 2009-07-08 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP5067786B2 (ja) * 2007-01-12 2012-11-07 ルネサスエレクトロニクス株式会社 電力用半導体装置
US7504868B2 (en) * 2007-03-15 2009-03-17 Infineon Technologies Ag High-side switch with a zero-crossing detector
JP5341780B2 (ja) * 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路

Also Published As

Publication number Publication date
CN102165693A (zh) 2011-08-24
WO2010035667A1 (ja) 2010-04-01
US8415989B2 (en) 2013-04-09
US20110227630A1 (en) 2011-09-22
EP2346170A4 (en) 2012-09-05
JP5217849B2 (ja) 2013-06-19
EP2346170A1 (en) 2011-07-20
EP2346170B1 (en) 2013-08-21
JP2010081536A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
CN102165693B (zh) 电气电路的开关装置
CN101809742B (zh) 电气电路的开关装置
US6329692B1 (en) Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges
US6462382B2 (en) MOS type semiconductor apparatus
JP3816935B2 (ja) バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム
CN103872046B (zh) 形成esd器件及其结构的方法
US8598620B2 (en) MOSFET with integrated field effect rectifier
CN104157644A (zh) 一种功率晶体管、功率晶体管电路以及其操作方法
US7986005B2 (en) Short circuit limiting in power semiconductor devices
US20120307407A1 (en) Semiconductor device
US20040141268A1 (en) Electrostatic discharge circuit and method therefor
US7741695B2 (en) Semiconductor device
JP7038531B2 (ja) 電源逆接続保護機能を備えた負荷駆動回路
EP0580242B1 (en) A semiconductor component including protection means
TWI251346B (en) Semiconductor device and driving circuit for semiconductor device
KR20050094873A (ko) 정전기 방전 회로 및 그 방법
CN104934473A (zh) 半导体装置
US4437135A (en) Semiconductor integrated circuit device
US8384124B2 (en) Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device
KR20060124561A (ko) 반도체 집적회로 장치
CN114678853B (zh) Cdm esd保护电路
US6603186B2 (en) Bipolar transistor with base drive circuit protection
CN116093137A (zh) 一种抗单粒子辐照的高压ldmos器件结构
KR970011377B1 (ko) 바이폴라 트랜지스터
JP3115716B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant