KR970011377B1 - 바이폴라 트랜지스터 - Google Patents

Abstract

없음.

Description

바이폴라 트랜지스터

제1도는 본 발명에 따라서 정전기 보호 수단이 강구된 바이폴라 트랜지스터의 단면 구조도.

제2도는 본 발명의 일예에 따른 장치의 레이아웃도이며 상기 제1도는 제2도의 A-A´라인을 따라 취해진 단면.

제3도는 본 발명 장치에 대한 등가 회로도.

본 발명은 정전기 보호기능을 갖는 반도체 장치에 관한 것으로, 특히 정전기 방전 뿐만 아니라 회로의 저기적인 특성상 발생되는 과전류 또한 처리하여 내부 시스템을 보호하도록 하는 정전기 보호 수단을 갖는 입출력 단자에 연결되는 바이폴라 트랜지스터에 관한 것이다.

정전기가 과전압은 집적회로에 인가되었을때 내부 구성을 파괴시킬 수 있기 때문에 입, 출력 단자와 전원, 접지간에 정전기를 방전시킬 수 있는 정전기 보호수단을 구성시켜야 한다.

종래 바이폴라 공정을 이용한 정전기 보호 수단으로서 보호 다이오드는 입출력 단자 또는 핀에 인가되는 양(+) 펄스와 음(-) 펄스에 대하여 각각 전원과 접지(Gnd) 측으로 전류 흐름도가 형성될 수 있는 두개의 보호 다이오드를 사용하여 정전기 보호 기능을 갖게 하고 있다.

그런데, 예를 들면 LCD 드라이버와 같은 경웨 입출력용 다비이스에 전원 공급 레벨 보다 높은 신호 레벨을 갖는 입출력 핀이 구성되는 경우가 있는데 이 경우 입출력 단자와 전원공급 단자간에 설치된 보호 다이오드는 순방행 극성을 갖게 되어 실제 기능을 발휘하지 못하므로 사용할 수 없다. 왜냐하면 시스템에 사용할 신호를 바이패스 시키므로 사용될 수 없는 것이다.

즉, 종래의 바이폴라 디자이스 또는 다른 소자에 장치된 보호 다이오드는 다이오드의 기본 특성인 순방향으 턴-온 특성을 이용하여 정전기에 대한 충격을 흡수하나 경우에 따라서는 정전기에는 관계없이 회로의 전기적인 특성으로 신호레벨에 의한 전류 경로 형성으로 보호 다이오드를 사용치 못하는 경우가 있는 것이다.

따라서 본 발명의 목적은 상기 문제를 해결하는 것으로, 입출력단의 신호 크기에는 관계없이 보호용 다이오드를 사용할 수 있게 하고, 입출력 단자와 전원단자. 입출력 단자와 접지단 간의 양쪽 방향 모두를 단일의 셀로 동시에 정전기에 대하여 보호하게 하는 수단을 제공하는 것이다.

본 발명의 목적에 따른 장치의 구성은 제1도전형의 반도체 기판내에 형성된 제2도전형의 콜렉터 영역과, 이 위에 라운드 형상으로 형성한 베이스층 및 에미터층과, 상기 에미터층과 외부 입출력 단자를 연결하며 상기 에미터, 베이스 영역으로 포위된 콜렉터 영역의 접촉영역을 전원공급 단자에 연결하는 도전층과, 상기 외부와의 연결을 위한 도전층과 기판간에 형성한 절연층으로 구성되며, 상기 에미터 영역과 콜렉터 접촉 영역은 소오스 또는 드레인, 상기 절연층은 게이트 절연층, 그 위의 도전층은 게이트 전극으로 하여 입출력 단자의 양(+) 정전기를 방전하며, 음(-) 정전기는 에미터와 베이스간 다이오드 구성으로 기판을 통해 방전되게 하는 정전기를 보호 수단을 구비한 것을 특징으로 한다.

상기 구성에서도 볼 수 있듯이 기판 몸체의 접지와 입출력 영역간 정전기 통로는 에미터와 베이스 영역간의 PN 접합에 의한 다이오드 구성으로 형성되고, 입출력 영역과 전원공급(Vcc) 간의 방전통로는 에미터와 콜렉터의 전원 연결 접촉영역을 소오스 드레인 영역으로 하고 또 사이를 채널영역으로 하기생적 MOS 소자 형성에 의해서 입출력 영역인 에미터에 인가된 정전기는 기생 MOS 소자 채널 영역을 통해 흐르고 전원측으로 연결되어 소자를 보호하게 한다.

제1도는 본 발명의 원리가 적용된 바이폴라 트랜지스터의 단면도로서, 이는 제2도의 A-A' 라인을 따라 취해진 것이며, 제1도에는 대칭형의 2개의 트랜지스터인 것으로 도시되었으나, 제2도를 참조하여 하나의 트랜지스터임에 유의한다.

제2도와 같이 본 실시예에서는 원형의 외인성 및 내인성 베이스영역(5),(6)이 형성되고 내인성 베이스 영역(5)에는 베이스와 수직형으로 상측에 원형의 에미터 영역(1)이 형성되며 중심부의 영역(3)은 상기 베이스 영역 아래에 위한 콜렉터로서 '2'는 외부와의 접촉을 위한 고농도 불순물영역이다. 현 레이아웃은 원형의 형태이나, 대략 둥근 라운드 형태일 수도 있고 정방형, 직방형등 그 형태는 다양하게할 수 있다. 그러나 중요한 것은 에미터 영역과 콜렉터 접촉 영역(2) 간에 채널층이 형성될 수 있는 구조라는 것이다.

제1도에서 바이폴라 트랜지스터는 다결정 실리콘을 이용한 자기-정렬 기법으로 형성되는 장치의 예를 들고 있으며 제1도전형의 기판(1)과 동일 도전형으로 된 P소자 분리영역(7)내에서 기판(1)과 반대 도전형의 n매립층(4) 상에 형성된 제2도전형의 n-에피영역(8)과 n싱크영역(3)을 갖는 콜렉터 영역을 가지며, 콜렉터 n싱크(SINK) 영역(3)의 상부에는 전원을 받도록 n불순물 농도를 갖는 콜렉터 접촉 영역(2)를 갖는다. 또한 콜렉터의 n^-에피영역(8) 상측에서는 고농도의 P외인성 베이스 영역(6)과 저농도의 P-내인성 베이스 영역(5)을 라운드 형태로 하여 이온 주입등의 방법으로 형성한다.

내인성 베이스영역 위에는 도시된 바와 같이 n에미터 영역(1)이 형성되는데, 에미터 영역과 내인성 베이스 영역 그리고 콜렉터는 소위 수직형 트랜지스터 구조를 취하게 된다. 에미터 영역(1)은 접촉창과 이를 통해 형성된 도전층으로서의 폴리실리콘층(10)을 통해 외부 입력신호를 받거나 출력하는 핀에 연결된다. 연결패드는 반도체층과 전기적으로 격리되도록 층간 절연층(11)이 또한 형성된다.

상기 도전층은 As불순물이 도핑된 것이며 n에미터층(1) 형성시 사용되는 것을 그대로 사용한다.

이러한 구조에서 입출력 핀에 정전기에 의한 펄스가 인가되었을 때 그 펄스의 극성이 음(-)일 경우에는 에미터 영역(1)과 내인성 베이스 영역(5)간의 np 접합 다이오드 구성에 의해서 접지(Gnd) 로 방전하며, 인가된 펄스의 극성이 양(+)일 경우에는 에미터 영역(1)과 콜렉터 접촉 영역(2)를 소오스, 드레인 영역으로 하고 그 사이가 채널층이 되며, 게이트 절연층(11)과 그위의 폴리실리콘이 게이트 전극으로 되어 에미터의 야얼스는 채널을 통해 전원(Vcc)으로 방전된다. 이때 전류량은 소자의 면적 크기로 조절할 수 있으며 이점을 고려하여 바람직하게 본 발명은 소자의 구조를 원형으로 하고 있는 것이다.

MOS 트랜지스터의 형성에 있어서는 문턱전압(Vth) 제어가 필요한데 특히 절연층인 산화막(11)의 두께를 조절할 수 있고 체널 형성 영역에는 엷은 농도의 n^-형 불순물을 주입할 수 있다.

게이트 산화막의 두께는 250Å로 하여 Vht 가 0.8V가 되게 하였다.

즉 이온주입조건과 영역의 불순물 농도 조건을 예시하면 P분리영역(7)은 B이온, 5×10¹⁵ions/㎠(이하 단위생략), n싱크영역(3)은 P이온, 3×10¹⁵, P외인성 베이스 여역(6)은 B이온, 2.2×10¹⁵, P-내인성 베이스영역(5)은 B이온, 3.2×10¹², n에피영역(8)은1×10¹⁵~ 1×10¹⁶ions/㎠, P형 기판은 1×10¹⁴ions/㎠농도를 갖는다.

n에미터와 P^-베이스 접합 다이오드의 역방향 항복전압은 12V 정도로 입출력된 신호레벨이 Vcc보다 높더라도 접지(Gnd)를 기준으로 12V 이하의 조건에서는 어떠한 공정이던지 사용 가능하다.

제3도는 본 발명 구조에 대한 등가 회로도로서 양(+) 펄스 방전 경로와, 음(-) 펄스 방전경로를 나타내고 있다.

본 발명에 따라서 입출력핀의 신호크기가 Vcc보다 클 경우에는 입출력-Vcc간에 보호 다이오드를 사용할 수가 있어 보호 다이오드를 사용 못했던 기존의 회로의 치명적인 정전기 수준을 향상시킨다.

특히, 입출력 핀에 인가되는 양쪽 극성 모두를 본 구조와 같이 단일의 소자 구성으로 해결되므로 면적 절감 효과가 있다.

Claims (4)

1. 제1도전형의 반도체 기판내에 형성된 제2도전형의 콜렉터 영역과, 이 위에 라운드 형상으로 형성한 베이스층 및 에미터층과, 상기 에미터층과 외부 입출력 단자를 연결하며 상기 에미터, 베이스 영역으로 포위된 콜렉터 영역의 접촉영역을 전원공급 단자에 연결하는 도전층과, 상기 외부와의 연결을 위한 도전층과 기판간에 형성한 절연층으로 구성되며, 상기 에미터 영역과 콜렉터 접촉 영역은 소오스 또는 드레인, 상기 절연층은 게이트 절연층, 그 위의 도전층은 게이트 전극으로 하여 입출력 단자의 양(+) 정전기를 방전하며, 음(-) 정전기는 에미터와 베이스간 다이오드 구성으로 기판을 통해 방전되게 하는 정전기 보호 수단을 구비한 것을 특징으로 하는 바이폴라 트랜지스터.
2. 제1항에 있어서, 상기 절연층의 두께는 240Å인 것을 특징으로 하는 바이폴라 트랜지스터.
3. 제1항에 있어서, 상기 콜렉터 영역 위에 라운드 형상의 베이스 영역과 이 베이스 영역의 안쪽으로 에미터 영역이 형성되며, 상기 에미터 영역 안쪽에는 상기 외부와 접촉을 위한 접촉영역을 갖는 콜렉터 영역으로 형성되는 것을 특징으로 하는 바이폴라 트랜지스터.
4. 제3항에 있어서, 상기 콜렉터, 에미터, 베이스 영역은 직방형 내지는 원형의 레이아웃구조인 것을 특징으로 하는 바이폴라 트랜지스터.