JP2004335656A - アクチュエータ駆動回路 - Google Patents
アクチュエータ駆動回路 Download PDFInfo
- Publication number
- JP2004335656A JP2004335656A JP2003128156A JP2003128156A JP2004335656A JP 2004335656 A JP2004335656 A JP 2004335656A JP 2003128156 A JP2003128156 A JP 2003128156A JP 2003128156 A JP2003128156 A JP 2003128156A JP 2004335656 A JP2004335656 A JP 2004335656A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- solenoid
- excitation
- actuator
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000145845 chattering Species 0.000 claims abstract description 26
- 230000008030 elimination Effects 0.000 claims description 8
- 238000003379 elimination reaction Methods 0.000 claims description 8
- 230000004069 differentiation Effects 0.000 claims description 4
- 230000005284 excitation Effects 0.000 abstract description 116
- 230000008859 change Effects 0.000 abstract description 2
- 230000005281 excited state Effects 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Motor And Converter Starters (AREA)
Abstract
【課題】ソレノイドを強励磁状態から弱励磁状態に自動的に遷移することによって、ソレノイドの強励磁/弱励磁/非励磁の切り替え制御を自動的に行うことができ、さらに、当該切り替えを正確かつ任意に行うことが可能であって、チャタリングに起因したノイズの発生をも抑制し得るアクチュエータ駆動回路を提供する。
【解決手段】アクチュエータ11に対して、互いに並列に接続された第1のスイッチング素子Tr1と第2のスイッチング素子Tr2とを備えるアクチュエータ駆動回路において、第1のスイッチング素子Tr1の制御端(ベース)には、この第1のスイッチング素子Tr1のオン・オフを自動的に制御することが可能な制御回路10が設けられていることを特徴とする。
【選択図】 図1
【解決手段】アクチュエータ11に対して、互いに並列に接続された第1のスイッチング素子Tr1と第2のスイッチング素子Tr2とを備えるアクチュエータ駆動回路において、第1のスイッチング素子Tr1の制御端(ベース)には、この第1のスイッチング素子Tr1のオン・オフを自動的に制御することが可能な制御回路10が設けられていることを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、起動→定常→停止をするソレノイドやモータ等のアクチュエータを駆動する駆動回路に関するものであって、特に、ソレノイドやモータ等の励磁強度を自動的に切り替えることが可能なアクチュエータ駆動回路に関するものである。
【0002】
【従来の技術】
従来より、電流を流すことによって内部に磁界を発生させる円筒状のコイル、いわゆるソレノイドを主要構成要素とし、例えば、ソレノイド内部でその中心軸に沿って往復運動を行うプランジャを設けることによって様々な機械制御を行う電磁アクチュエータや、円筒形状の鉄心に設けられたスロットの中にコイルが巻かれた回転子を設けることによって様々な機械制御を行う電磁アクチュエータが多数存在する。
【0003】
かかる電磁アクチュエータは、ソレノイドを流れる電流(以下、ソレノイド電流という)を流すことを契機として、ソレノイドを励磁状態にせしめる一方で、ソレノイド電流を遮断することを契機として、ソレノイドを非励磁状態にせしめている。また、一般的な電磁アクチュエータは、励磁状態を複数の状態に分割して、すなわち、複数の励磁状態を適宜切り替えて強励磁、弱励磁とすることによって、消費電力の削減などの様々な利益を享受することのできる機械制御を実行している(例えば特許文献1参照)。
【0004】
図7は、特許文献1に開示された発明に係るプランジャ駆動(励磁)回路を示す回路図であり、上述のとおり、励磁状態を2つの状態に分割することで、無駄な消費電力削減の効果を奏するものとなっている。
【0005】
図7において、プランジャ71の一端には電源電圧Vccが接続されており、他端には2個のNPNトランジスタ72,73がそれぞれのコレクタに接続されている。また、トランジスタ72のエミッタはアースに接続され、トランジスタ72のベースはバイアス電圧源74の正極側に接続されている。さらに、このバイアス電圧源74の負極側はスイッチ75を介してアースに接続されている。一方で、トランジスタ73のエミッタはエミッタ抵抗76を介してアースに接続され、トランジスタ73のベースはバイアス電圧源77の正極側に接続されている。また、このバイアス電圧源77の負極側はスイッチ78を介してアースに接続されている。
【0006】
かかる構成において、スイッチ75が閉じられることを契機として、トランジスタ72が導通し、プランジャ71内のソレノイドを強励磁状態にせしめ、プランジャ71の吸引動作が実現する。そして、この吸引動作が所定期間継続した後、スイッチ75が開かれ、かつ、スイッチ78が閉じられることを契機として、トランジスタ73が導通し、プランジャ71内のソレノイドを弱励磁状態にせしめ、プランジャ71の保持動作が実現する。
【0007】
ここで、エミッタ抵抗76の値をR、バイアス電圧源77の値をVb、トランジスタ73のベース・エミッタ間の電圧をVbeとすれば、ソレノイドの弱励磁状態におけるソレノイド電流の値は(Vb―Vbe)/Rで与えられることから、プランジャ71の保持動作の実現に必要かつ最小限のソレノイド電流が流れるように、RとVbを適当な値に設定することによって、保持動作時の無駄な消費電力を削減することが可能となる。
【0008】
このように、スイッチ78を開いた状態でスイッチ75を閉じることによって、プランジャ71内のソレノイドに吸引動作に必要なソレノイド電流を与えて、ソレノイドを強励磁状態にする一方で、スイッチ75を開いた状態でスイッチ78を閉じることによって、プランジャ71内のソレノイドに保持動作に必要なソレノイド電流を与えて、ソレノイドを弱励磁状態にしており、ソレノイドを強励磁状態から弱励磁状態に遷移せしめる際に行われるスイッチ75,78の切り替えを人為的操作によって行っていた。
【0009】
【特許文献1】
特開昭62−260307号公報(第1図)
【0010】
【発明が解決しようとする課題】
しかしながら、特許文献1に開示された発明は、2個のトランジスタ72,73をオン・オフ動作する手段として、人為的操作が必要なスイッチ75,78を採用しているため、プランジャ71の励磁と非励磁の切り替えにおいて人間の介在が不可避となる。従って、この特許文献1に開示された技術的思想は、自動機にそのまま適用することができないといった問題点がある。
【0011】
また、人為的操作を必要とする特許文献1に開示された発明において、人間の介在によってスイッチを数百ミリ秒という微小時間単位で連続的かつ正確に切り替えを行うことは困難である。加えて、CPUや発信回路等の情報処理ユニットを活用することによって、このようなスイッチの切り替えを自動的に行うことも考えられるが、このような情報処理ユニットを活用することは、回路を複雑化させ、製造コストの増大を招来するといった問題点がある。
【0012】
さらに、より根本的な解決課題として、上記特許文献1に開示された発明は、スイッチ75,78を用いることによってトランジスタ72,73のオン・オフ制御を行うものであることから、スイッチ75,78の機械接点がオン状態からオフ状態へ、または、オフ状態からオン状態へ移行する際に生じるチャタリングに起因したノイズを発生させ、その結果、電子機器の誤動作を引き起こす問題点を内包している。かかる問題点は、微小時間でトランジスタ72,73のオン・オフ動作を繰り返すチョッピング方式を採用した場合に、すなわち、プランジャ駆動回路を高周波帯域で使用した場合に如実に表出する。
【0013】
本発明は、このような点に鑑みてなされたものであり、その目的は、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移することによって、ソレノイドの強励磁/弱励磁/非励磁の切り替え制御を自動的に行うことができ、さらに、当該切り替えを正確かつ任意に行うことが可能であって、チャタリングに起因したノイズの発生をも抑制し得るアクチュエータ駆動回路を提供することにある。
【0014】
【課題を解決するための手段】
以上のような課題を解決するために、本発明は、互いに並列に接続された2つのスイッチング素子を備えたアクチュエータ駆動回路において、一方のスイッチング素子の制御端に、このスイッチング素子のオン・オフ動作を自動的に制御することが可能な制御回路が設けられていることを特徴とする。
【0015】
より具体的には、本発明は、以下のものを提供する。
【0016】
(1) 互いに並列に接続された第1のスイッチング素子と第2のスイッチング素子とを備え、前記第1のスイッチング素子をオン・オフ動作してアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、前記第1のスイッチング素子の制御端には、当該第1のスイッチング素子のオン・オフを自動的に制御する制御回路が設けられていることを特徴とするアクチュエータ駆動回路。
【0017】
本発明によれば、アクチュエータに対して、互いに並列となるように接続された第1のスイッチング素子と第2のスイッチング素子とを備え、第1のスイッチング素子のオン・オフ動作を切り替えることによってアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、第1のスイッチング素子の制御端(例えば、NPNトランジスタにあってはベース端子)には、この素子のオン・オフ動作を自動的に切り替えることが可能な制御回路が設けられている、という構成にしたから、第1のスイッチング素子を一定時間オン動作させ、一定時間経過後に自動的にオフ動作に切り替えることができる。
【0018】
従って、並列に接続された第1のスイッチング素子と第2のスイッチング素子のそれぞれを流れる電流の和をソレノイド電流としてアクチュエータを駆動する場合において、第1のスイッチング素子がオン動作のときには、アクチュエータにその動作のための必要量の電流が流れる一方、第1のスイッチング素子がオフとなって第2のスイッチング素子のみがオンとなっているときには、その第1のスイッチング素子の駆動電流よりも低い駆動電流が流れることとなるので、第1のスイッチング素子が自動的にオフ動作に切り替わったとき、ソレノイド電流は第2のスイッチング素子を流れる電流のみとなる結果、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移せしめることができることとなる。
【0019】
また、第1のスイッチング素子と第2のスイッチング素子とでスイッチを切り替えてオン・オフする等の人為的操作や機械的操作ではなく、第2のスイッチング素子をオン動作させつつ、第1のスイッチング素子の自動的なオフ動作を契機として、必然的かつ瞬時にソレノイドの励磁状態が変化することから、ソレノイドの励磁が一瞬遮断されたり、そのことに起因した異常電流が流れることはない。
【0020】
また、アクチュエータ駆動回路の機構・寸法設計上、第1のスイッチング素子が動作している際の励磁電圧が定格電圧の範囲内におさまらない場合があるが、かかる場合であっても、第1のスイッチング素子を所定期間経過後に自動的にオフし、第2のスイッチング素子が動作している際の励磁電圧を定格電圧内に抑えることによって、ソレノイドを破壊することなくアクチュエータを駆動することができるようになる。
【0021】
さらに、第1のスイッチング素子のオン・オフ動作を自動的に切り替える制御回路のパラメータを適正に設定することによって、ソレノイドの強励磁状態が継続する時間を、正確かつ任意に設定することができる。
【0022】
このような制御回路の回路構成としては、CPUやMPU等の中央処理制御装置を採用することも考えられるが、この他に、抵抗、コイル、コンデンサ等の受動素子のみを採用することによって、本発明を具現化するにあたって部品点数の少ないアクチュエータ駆動回路を構成することができ、ひいては、製造コストの削減にも繋がることとなる。
【0023】
ここで、「所定の駆動電流」とは、アクチュエータを駆動するのに必要な電流を意味し、より具体的には、上述のとおり、第1のスイッチング素子と第2のスイッチング素子を流れる電流の和を意味する。例えば、スイッチング素子として2つのNPNトランジスタを採用した場合には、それぞれのNPNトランジスタのコレクタ電流の和が所定の駆動電流に相当し、第1のスイッチング素子と第2のスイッチング素子が共にオン状態のときには、それぞれのスイッチング素子(NPNトランジスタ)を流れる電流の和となり、第1のスイッチング素子がオフ状態のときには、第2のスイッチング素子を流れる電流となる(第1のスイッチング素子を流れる電流は0である)。
【0024】
また、「スイッチング素子の制御端」とは、スイッチング素子をオン動作させるトリガとなる電圧・電流を供給する端子を意味し、例えば、スイッチング素子としてNPNトランジスタを採用した場合には、ベース端子に相当する。
【0025】
さらに、「スイッチング素子のオン・オフ」とは、スイッチング素子が機能しているオン状態と、スイッチング素子が機能していないオフ状態と、の双方の動作状態を意味する。
【0026】
(2) 互いに並列に接続された前記第1のスイッチング素子と前記第2のスイッチング素子とは、当該第1のスイッチング素子及び当該第2のスイッチング素子を制御する一の入力信号供給手段に接続されていることを特徴とする(1)記載のアクチュエータ駆動回路。
【0027】
本発明によれば、アクチュエータに対して、互いに並列となるように接続された第1のスイッチング素子と第2のスイッチング素子は、これらのスイッチング素子を制御する入力信号を供給する一の入力信号供給手段に接続されている、という構成にしたから、入力信号供給手段から出力された入力信号は、第1のスイッチング素子と第2のスイッチング素子の双方に同時に又は同期して供給されることとなる。
【0028】
従って、アクチュエータ駆動回路において、第1のスイッチング素子と第2のスイッチング素子は、この入力信号供給手段からの同期信号によって動作することから、例えば、アクチュエータ駆動回路に内蔵されたCPU又は信号切り替え手段からの1本のオン・オフ信号のみでソレノイドの励磁状態を制御することが可能となる。その結果、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズの抑制に貢献し得ることとなる。
【0029】
ここで、「入力信号供給手段」とは、スイッチング素子をオン動作させる信号を供給するものであって、例えば、CPUや発振回路が挙げられる。また、本発明でいう「入力信号供給手段」は、単一のものである必要はなく、例えば、交流電源、ソリッドステートリレー、又はアクチュエータ用AC/DCコンバータ等の複数の機器からなる入力信号供給ユニットを含むものである。
【0030】
(3) 前記第1のスイッチング素子と前記制御回路との間には、チャタリングを除去し、チャタリングを除去した信号で前記第1のスイッチング素子を制御するチャタリング除去回路が設けられていることを特徴とする(1)又は(2)記載のアクチュエータ駆動回路。
【0031】
本発明によれば、第1のスイッチング素子と、この第1のスイッチング素子のオン・オフ動作を切り替える制御回路との間に、チャタリングを除去し、チャタリングを除去した信号によって第1のスイッチング素子を制御することが可能なチャタリング除去回路が設けられている、という構成にしたから、第1のスイッチング素子は、チャタリングが除去された入力信号によって動作することとなる。
【0032】
従って、第1のスイッチング素子の誤動作を防止できるのみならず、他の電子機器への影響を及ぼしかねない電磁ノイズの発生を抑制することができる。
【0033】
ここで、「チャタリング」とは、機械接点がオフからオンへ、又はオンからオフへ移行する際に、単純に移行するのではなく、オン・オフを数回繰り返した後に状態が安定する現象のことをいい、これを除去する手段としては、タイマー割り込み等によるサンプリング処理、接点状態の監視等によるディレイ処理、CRフィルタによる平滑化、シュミットトリガバッファの活用等が挙げられるが、本発明は、これらの如何なる手段を用いるものであっても構わない。
【0034】
(4) 前記制御回路は、前記第1のスイッチング素子を一定時間オンする微分回路であることを特徴とする(1)から(3)のいずれか記載のアクチュエータ駆動回路。
【0035】
本発明によれば、第1のスイッチング素子のオン・オフ動作を切り替える制御回路として、この素子を一定時間オンさせておくことが可能であって、現在汎用されている微分回路を採用することとしたから、ソレノイドの励磁状態を自動的に変更し得るアクチュエータ駆動回路を容易に構成することができ、ひいては、製造に必要な部品点数を減らし、製造コストの削減を図ることが可能となる。
【0036】
ここで、「微分回路」とは、一般に、抵抗及びコンデンサによって構成される高域通過回路を意味し、時定数を定める微分回路を意味するが、本明細書においては、抵抗及びコンデンサによって構成されるものに限定されることなく、高周波信号のみを通過させ得る回路すべてを含むものとする。
【0037】
(5) 前記アクチュエータは、ソレノイドのプランジャであることを特徴とする(1)から(4)のいずれか記載のアクチュエータ駆動回路。
【0038】
本発明によれば、アクチュエータとしてソレノイドのプランジャを用いることによって、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移せしめることができるので、製品に見合ったソレノイドの駆動が可能となり、省電力かつ低発熱の装置を提供することができる。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。
【0040】
[回路構成]
図1は、本発明の実施の形態に係るアクチュエータ駆動回路の回路図である。
【0041】
図1において、電磁アクチュエータ11であるソレノイドの一端には、ソレノイド励磁用電圧源VDDが接続されており、他端には、強励磁用スイッチングトランジスタTr1のコレクタと、弱励磁電流設定用抵抗R5を介して弱励磁用スイッチングトランジスタTr2のコレクタと、が接続されている。また、強励磁用スイッチングトランジスタTr1と、弱励磁用スイッチングトランジスタTr2とは、それぞれのエミッタがアースに接続されている。なお、強励磁用スイッチングトランジスタTr1と、強励磁用スイッチングトランジスタTr2と、のエミッタ端子に接続するエミッタ抵抗(図示せず)は、電圧利得を向上させる観点から、小さくする又は除去することが好ましい。
【0042】
次に、強励磁用スイッチングトランジスタTr1のベース端子は、直列抵抗R3を介してチャタリング除去用シュミットトリガバッファIC1の出力端子に接続されている。また、チャタリング除去用シュミットトリガバッファIC1の入力端子は、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10と、直列抵抗R1を介して、アクチュエータ駆動回路の入力信号供給手段(例えば、CPU200)に接続されている。
【0043】
一方で、弱励磁用スイッチングトランジスタTr2のベース端子は、直列抵抗R4を介して、アクチュエータ駆動回路の入力供給手段(CPU200)に接続されている。
【0044】
なお、本発明の実施の形態に係るアクチュエータ駆動回路においては、その回路構成中に直列抵抗R1、R3、R4が設けられている。これらの直列抵抗は、トランジスタのベース電流を制限するための抵抗や、トランジスタのオン・オフ動作を適切に制御するための抵抗であって、設計仕様上任意に設定することができる。
【0045】
このような回路構成を有するアクチュエータ駆動回路において、チャタリング除去用シュミットトリガバッファIC1は、一般に、コンパレータ等の比較回路の出力電圧を正帰還することによってヒステリシス特性をもたせた回路を用いて構成する。かかるチャタリング除去用シュミットトリガバッファIC1の機能については、図2を用いて後述する。
【0046】
また、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10の周波数特性及びステップ応答については、図3及び図4を用いて後述する。
【0047】
なお、本発明の実施の形態に係るアクチュエータ駆動回路においては、強励磁用スイッチングトランジスタTr1、弱励磁用スイッチングトランジスタTr2として、NPNトランジスタを採用したが、本発明はこれに限られず、PNPトランジスタや電界効果トランジスタ(FET)、リレーを採用することも可能である。例えば、スイッチング素子としてFETを採用した場合には、このFETのオン・オフ動作を制御するための制御端はゲートとなり、ドレイン電流の大小によって、アクチュエータ11内のソレノイド電流を変化させることができる。なお、アクチュエータ11内のソレノイド電流を大きくする必要がある場合(例えば、数百ミリアンペア以上)には、スーパーβトランジスタ(トランジスタの電流増幅率hfeが非常に大きいトランジスタ(hfe=600〜3600)を使用したり、トランジスタ2個をダーリントン接続したりすることができる。
【0048】
また、本発明の実施の形態に係るアクチュエータ駆動回路においては、強励磁用スイッチングトランジスタTr1、弱励磁用スイッチングトランジスタTr2がオフ動作した時点でソレノイド11に発生するサージ電圧(逆起電力)を吸収することができるダイオードや、定常状態から停止状態に遷移するに際してソレノイド11に消磁電流を供給する消磁回路などは設けていないが(図1参照)、本発明の効果の妨げとならない範囲でこれらを設けることは勿論可能である。特に、スイッチング素子としてリレーを用いる場合に、上記のダイオード(フライホイールダイオード)や消磁回路を設けることができる。
【0049】
一方で、電磁アクチュエータとして、本実施例においてはソレノイドを採用したが、本発明はこれに限られず、起動状態(高電流状態)、定常状態(低電流状態)、停止状態(電流遮断状態)と遷移していく直流モータ等の電磁アクチュエータにも適用可能である。
【0050】
また、接地方式として、本実施例においてはエミッタ接地方式を採用したが、本発明の効果の妨げとならない範囲で、ベース接地方式、コレクタ接地方式等、トランジスタのどの端子を接地(共通)端子にしても構わない。
【0051】
さらに、入力供給手段(CPUその他の信号切換え手段)は、アクチュエータ駆動回路を持つ自製品が内蔵しているものでも、この自製品を制御する上位の装置が内蔵しているものであってもよい。
【0052】
[チャタリング除去機能]
図2は、チャタリング除去用シュミットトリガバッファIC1の一態様であるシュミットトリガ回路を示す回路図である。
【0053】
図2において、シュミットトリガ回路は、一般的な波形操作に用いられる汎用増幅器、すなわちオペアンプOPと、電圧を比較する際の基準となる基準電圧VSと、ヒステリシス特性を決定付ける直列抵抗R6及び直列抵抗R7と、からなる。
【0054】
オペアンプOPの基本動作は、入力信号が基準電圧Vsよりも大きいか小さいかを判別し、入力信号をパルス状に反転増幅させるものである。従って、出力電圧をVOとすれば、シュミットトリガ回路の入力部にチャタリングを含む入力電圧Viが印加された場合、プラス端子の電圧は基準電圧VSから出力電圧VOのR7/(R6+R7)倍の電圧だけずれるため、すなわち、シュミットトリガ回路はヒステリシス特性を有しているため、チャタリングを除去することが可能となる。
【0055】
[微分回路の周波数特性]
図3は、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10の周波数特性の概略を示す図である。
【0056】
図3において、横軸は周波数、縦軸は電圧利得(電流利得)を示す。ここで、図1に示す微分回路10の入力電圧をVi、出力電圧をVO、低域遮断周波数ω0を1/C1R2とすれば、以下の入出力特性を示す式が得られる。
【0057】
【数1】
【0058】
従って、高周波領域(ω→∞)においては電圧利得が1となり、低周波領域(ω→ω0)である低域遮断周波数ω0付近においては電圧利得が3デシベル(dB)下がり、低周波領域においては電圧利得が極めて小さくなる結果、図3のような周波数特性を示すようになる。かかる周波数特性を有する微分回路10に、矩形波が入力された場合には、図4に示すステップ応答が得られることとなる。
【0059】
[微分回路のステップ応答]
図4は、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10(図1参照)のステップ応答の概略を示す図である。
【0060】
図4において、横軸は時間、縦軸は強励磁時間設定用抵抗R2にかかる電圧(出力電圧)を示す。図1に示す微分回路に電圧Eのステップ入力を印加した場合において、ステップ入力を印加してからt秒経過後の出力電圧をVO(t)は、以下の式のように表せる。
【0061】
【数2】
【0062】
これより、図1に示す微分回路のステップ応答は、図4に示すような応答となる。すなわち、図1に示す微分回路にステップ入力が印加された場合において、時定数T(T=C1×R2)が経過したとき(t=T)には、強励磁用スイッチングトランジスタTr1のオン状態を維持することができない程の微小電圧(電圧Eの約0.37倍(e−1倍)の電圧)が当該回路から出力されることとなる。
【0063】
[アクチュエータ駆動回路の動作フロー]
図5は、本発明の実施の形態に係るアクチュエータ駆動回路の動作フローを示すフローチャートである。
【0064】
図5において、まず、入力信号供給手段としてのCPU200からソレノイド11を駆動する駆動信号が供給されていない場合、すなわち、強励磁用スイッチングトランジスタTr1及び弱励磁用スイッチングトランジスタTr2を動作させるためのステップ入力電圧が印加されていない場合(Lレベル、例えば0ボルトである場合)には、強励磁用スイッチングトランジスタTr1、弱励磁用スイッチングトランジスタTr2は共にオン動作せず、ソレノイド11は非励磁状態となっている(ステップS51)。
【0065】
次いで、CPU200から、ソレノイド11を励磁させて駆動させるためのステップ入力電圧(Hレベル、例えば5ボルト)が印加されることによって(ステップS52)、強励磁用スイッチングトランジスタTr1と弱励磁用スイッチングトランジスタTr2が同時にオン動作する(ステップS53)。
【0066】
このとき、強励磁用スイッチングトランジスタTr1のコレクタ・エミッタ間の飽和電圧をVCE1−sat、ソレノイドの直流抵抗をRL(図示せず)とすれば、ソレノイド11に流れるソレノイド電流IS1は、IS1=(VDD−VCE1−sat)/RLで表され、ソレノイド11は強励磁状態となる(ステップS54)。なお、このときのソレノイド電流IS1は、強励磁用スイッチングトランジスタTr1を流れるコレクタ電流と弱励磁用スイッチングトランジスタTr2を流れるコレクタ電流の和となるが、弱励磁電流設定用抵抗R5を高抵抗に設定しておくことによって、弱励磁用スイッチングトランジスタTr2を流れるコレクタ電流は小さくなり、そのほとんどは、強励磁用スイッチングトランジスタTr1を流れるコレクタ電流が占めることとなる。
【0067】
また、実質的にソレノイド11を強励磁させる強励磁用スイッチングトランジスタTr1には、チャタリング除去用シュミットトリガバッファIC1を介して入力電圧が印加されるため、上述のとおり、強励磁用スイッチングトランジスタTr1の誤動作を引き起こす可能性のあるチャタリングは除去されることとなる。
【0068】
次いで、ステップ入力電圧が印加されてから微分回路10の時定数Tに対応した時間が経過すると、上述のとおり、強励磁用スイッチングトランジスタTr1のベース端子にはオン動作を維持できるほどの入力電圧が印加されなくなることから、強励磁用スイッチングトランジスタTr1は、オフ動作に移行する(ステップS55)。
【0069】
ここで、時定数Tは、上述のとおり強励磁時間設定用コンデンサC1と強励磁時間設定用抵抗R2の値によって決定されることから、ソレノイド11が動作(例えば、プランジャの吸引動作)を完了することができる時間よりもこの時定数が大きくなるように、強励磁時間設定用コンデンサC1と強励磁時間設定用抵抗R2の値を決定することが望ましい。
【0070】
ステップS55において、強励磁用スイッチングトランジスタTr1がオフ動作に移行した場合、ソレノイド11に流れるソレノイド電流IS2は、弱励磁用スイッチングトランジスタTr2のコレクタ・エミッタ間の飽和電圧をVCE2−satとすれば、IS2=(VDD−VCE2−sat)/(R5+RL)で表され、ソレノイド11は弱励磁状態となる(ステップS56)。
【0071】
ここで、ステップS54の強励磁状態おけるソレノイド電流よりも、ステップS56の弱励磁状態におけるソレノイド電流の方が小さくなるように、弱励磁電流設定用抵抗R5の値を設定しておく。例えば、ソレノイドの直流抵抗RLと弱励磁電流設定用抵抗R5をほぼ等しくなるように設定すれば、強励磁用スイッチングトランジスタTr1,強励磁用スイッチングトランジスタTr2のコレクタ・エミッタ間の飽和電圧VCE1−sat,VCE2−satは、ソレノイド励磁用電圧源VDDに比して小さいため、弱励磁状態におけるソレノイド電流IS2は、強励磁状態におけるソレノイド電流IS1の約半分となる。
【0072】
これにより、強励磁用スイッチングトランジスタTr1がオフ動作に移行したことを契機として、ソレノイド電流は弱励磁用スイッチングトランジスタTr2を流れる電流のみとなるため、ソレノイド11を強励磁状態から弱励磁状態に自動的に遷移せしめることができるのみならず、無駄な消費電力を削減することが可能となる。
【0073】
また、ソレノイド11の強励磁状態から弱励磁状態への遷移は、強励磁用スイッチングトランジスタTr1のオフ時間のみで瞬時に行われ、その間、弱励磁用スイッチングトランジスタTr2は継続してオン動作していることから、ソレノイド11の励磁が遮断されず、異常電流が流れないアクチュエータ駆動を実現することができる。
【0074】
最後に、ステップ入力電圧が、Lレベル、例えば0ボルトに立ち下がると、既にオフ状態となっている強励磁用スイッチングトランジスタTr1に遅れて、弱励磁用スイッチングトランジスタTr2もオフ動作することとなる(ステップS57)。
【0075】
ステップS57において、弱励磁用スイッチングトランジスタTr2がオフ動作に移行した場合には、ソレノイド11を駆動するソレノイド電流がどこからも供給されなくなるため、ソレノイド11は非励磁状態となる(ステップS58)。
【0076】
以上、アクチュエータ駆動回路の動作フローを説明したが、本発明によれば、アクチュエータ駆動回路に内蔵された入力信号供給手段としてのCPU200等からの1本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと自動的に遷移せしめることができる。その結果、例えば、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズの抑制に寄与することとなる。
【0077】
次に、CPU等からの1本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと自動的に遷移せしめる様子を図6のタイミングチャートを用いて説明する。
【0078】
[タイミングチャート]
図6は、本発明の実施の形態に係るアクチュエータ駆動回路の動作タイミングを示すタイミングチャートである。
【0079】
図6において、図1に示す回路中の4つの箇所における電圧・電流波形を示している。すなわち、図6(a)は、CPU200からの入力(ステップ入力)電圧波形、図6(b)は、強励磁用スイッチングトランジスタTr1を流れる電流(コレクタ電流)波形、図6(c)は、弱励磁用スイッチングトランジスタTr2を流れる電流(コレクタ電流)波形、図6(d)は、ソレノイド11を流れるソレノイド電流波形、を示している。
【0080】
まず、CPU200からの入力電圧が立ち上がると(図6(a))、強励磁用スイッチングトランジスタTr1と弱励磁用スイッチングトランジスタTr2の双方がオン動作に移行し、それぞれエミッタ・コレクタ間にはコレクタ電流が流れることとなる(図6(b),(c))。
【0081】
しかし、上述のとおり、弱励磁電流設定用抵抗R5は高抵抗となるように設定されていることから、ソレノイド11を流れるソレノイド電流は、強励磁用スイッチングトランジスタTr1を流れるコレクタ電流IS1がその大部分を占めることとなる。従って、このときソレノイド11は強励磁状態に遷移する。
【0082】
なお、ソレノイド電流は、強励磁用スイッチングトランジスタTr1を流れる電流IS1、弱励磁用スイッチングトランジスタTr2を流れる電流IS2’の和(IS1+IS2’)で表されるが、ソレノイド11のインダクタンスの影響を受けてパルス状に増加せず、ソレノイド11の電磁エネルギーの蓄積に応じてなだらかに増加することとなる。
【0083】
次に、ステップ入力電圧が印加されてから、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2によって定まる時定数Tに対応した時間が経過すると、アクチュエータ駆動回路の動作フローで説明したとおり、強励磁用スイッチングトランジスタTr1はオフ動作に移行する一方で、弱励磁用スイッチングトランジスタTr2はオン動作を継続するため、ソレノイド11に流れるソレノイド電流は、すべて弱励磁用スイッチングトランジスタTr2を流れる電流IS2で占められることとなる。従って、このときソレノイド11は弱励磁状態に遷移する。
【0084】
最後に、ステップ入力電圧の立ち下がりとともに、アクチュエータ駆動回路の動作フローで説明したとおり、弱励磁用スイッチングトランジスタTr2もオフ動作に移行する。その結果、ソレノイド11に流れるソレノイド電流がなくなり、ソレノイド11は非励磁状態、すなわち初期状態に戻ることとなる。
【0085】
以上、図6に示すタイミングチャートによれば、アクチュエータ駆動回路に内蔵されたCPU等からの1本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと任意かつ自動的に遷移せしめている様子がわかる。
【0086】
[変形例]
本発明の実施の形態に係るアクチュエータ駆動回路は、DCモータを駆動する場合にも適用することができる。すなわち、DCモータの起動時には、モータ駆動のために大きな電流を必要とする一方、モータが駆動して定常状態に移行するときには、モータの回転を保持する小さな電流を必要とするので、モータの起動時と定常時とで適切な電流を供給することができる。また、磁気ヘッド等の電磁アクチュエータを駆動する回路にも適用することができる。すなわち、記録用磁気ヘッドに書き込み用の電流(いわゆるライト電流)を供給するにあたって、書き込み対象が高抗磁力カード(すなわちHi−Coカード)である場合には大きなライト電流を要し、書き込み対象が低抗磁力カード(すなわちLo−Coカード)である場合には小さなライト電流を要するが、前者の場合には、本発明に係るアクチュエータ駆動回路に組み込まれた制御回路の時定数を、入力パルスが立ち上がっている状態の継続時間と同じ値に設定することにより実質的に大きなライト電流を供給でき、後者の場合には、この時定数を極めて小さな値に設定することにより実質的に小さなライト電流を供給することができる。
【0087】
【発明の効果】
以上説明したように、本発明によれば、複数のスイッチング素子を備えたアクチュエータ駆動回路において、そのうち一のスイッチング素子を人為的操作によらず自動的にオフする制御回路を設けたことから、ソレノイド等のアクチュエータを強励磁状態から弱励磁状態に自動的に遷移せしめることができるのみならず、ソレノイドの励磁が一瞬遮断されることに起因した異常電流を流さない、といった効果を奏する。
【0088】
また、入力信号供給手段からの1本のオン・オフ信号のみでソレノイドの励磁状態を制御することが可能となるため、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズを抑制することも可能となる。
【0089】
また、複数のスイッチング素子のうち、一のスイッチング素子が動作している際の励磁電圧を定格電圧内に抑えることによって、ソレノイドを破壊することなくアクチュエータを駆動することができる。
【0090】
さらに、一のスイッチング素子を人為的操作によらず自動的にオフする制御回路の回路構成として、安価で入手し易い、例えば抵抗やコンデンサ等の受動素子を用いることによって、本発明の実施の形態に係るアクチュエータ駆動回路の製造コストを削減することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るアクチュエータ駆動回路の回路図
【図2】本発明の実施の形態に係るアクチュエータ駆動回路のチャタリング除去用シュミットトリガバッファの一態様となり得るシュミットトリガ回路を示す回路図
【図3】本発明の実施の形態に係るアクチュエータ駆動回路の微分回路の周波数特性を示す図
【図4】本発明の実施の形態に係るアクチュエータ駆動回路の微分回路のステップ応答を示す図
【図5】本発明の実施の形態に係るアクチュエータ駆動回路の動作フローを示すフローチャート
【図6】本発明の実施の形態に係るアクチュエータ駆動回路の動作タイミングを示すタイミングチャート
【図7】従来のプランジャ駆動(励磁)回路の一実施例を示す回路図
【符号の説明】
11 ソレノイド
Tr1 強励磁用スイッチングトランジスタ
Tr2 弱励磁用スイッチングトランジスタ
R5 弱励磁電流設定用抵抗
R1,R3,R4 直列抵抗
IC1 チャタリング除去用シュミットトリガバッファ
R2 強励磁時間設定用抵抗
C1 強励磁時間設定用コンデンサ
200 CPU
【発明の属する技術分野】
本発明は、起動→定常→停止をするソレノイドやモータ等のアクチュエータを駆動する駆動回路に関するものであって、特に、ソレノイドやモータ等の励磁強度を自動的に切り替えることが可能なアクチュエータ駆動回路に関するものである。
【0002】
【従来の技術】
従来より、電流を流すことによって内部に磁界を発生させる円筒状のコイル、いわゆるソレノイドを主要構成要素とし、例えば、ソレノイド内部でその中心軸に沿って往復運動を行うプランジャを設けることによって様々な機械制御を行う電磁アクチュエータや、円筒形状の鉄心に設けられたスロットの中にコイルが巻かれた回転子を設けることによって様々な機械制御を行う電磁アクチュエータが多数存在する。
【0003】
かかる電磁アクチュエータは、ソレノイドを流れる電流(以下、ソレノイド電流という)を流すことを契機として、ソレノイドを励磁状態にせしめる一方で、ソレノイド電流を遮断することを契機として、ソレノイドを非励磁状態にせしめている。また、一般的な電磁アクチュエータは、励磁状態を複数の状態に分割して、すなわち、複数の励磁状態を適宜切り替えて強励磁、弱励磁とすることによって、消費電力の削減などの様々な利益を享受することのできる機械制御を実行している(例えば特許文献1参照)。
【0004】
図7は、特許文献1に開示された発明に係るプランジャ駆動(励磁)回路を示す回路図であり、上述のとおり、励磁状態を2つの状態に分割することで、無駄な消費電力削減の効果を奏するものとなっている。
【0005】
図7において、プランジャ71の一端には電源電圧Vccが接続されており、他端には2個のNPNトランジスタ72,73がそれぞれのコレクタに接続されている。また、トランジスタ72のエミッタはアースに接続され、トランジスタ72のベースはバイアス電圧源74の正極側に接続されている。さらに、このバイアス電圧源74の負極側はスイッチ75を介してアースに接続されている。一方で、トランジスタ73のエミッタはエミッタ抵抗76を介してアースに接続され、トランジスタ73のベースはバイアス電圧源77の正極側に接続されている。また、このバイアス電圧源77の負極側はスイッチ78を介してアースに接続されている。
【0006】
かかる構成において、スイッチ75が閉じられることを契機として、トランジスタ72が導通し、プランジャ71内のソレノイドを強励磁状態にせしめ、プランジャ71の吸引動作が実現する。そして、この吸引動作が所定期間継続した後、スイッチ75が開かれ、かつ、スイッチ78が閉じられることを契機として、トランジスタ73が導通し、プランジャ71内のソレノイドを弱励磁状態にせしめ、プランジャ71の保持動作が実現する。
【0007】
ここで、エミッタ抵抗76の値をR、バイアス電圧源77の値をVb、トランジスタ73のベース・エミッタ間の電圧をVbeとすれば、ソレノイドの弱励磁状態におけるソレノイド電流の値は(Vb―Vbe)/Rで与えられることから、プランジャ71の保持動作の実現に必要かつ最小限のソレノイド電流が流れるように、RとVbを適当な値に設定することによって、保持動作時の無駄な消費電力を削減することが可能となる。
【0008】
このように、スイッチ78を開いた状態でスイッチ75を閉じることによって、プランジャ71内のソレノイドに吸引動作に必要なソレノイド電流を与えて、ソレノイドを強励磁状態にする一方で、スイッチ75を開いた状態でスイッチ78を閉じることによって、プランジャ71内のソレノイドに保持動作に必要なソレノイド電流を与えて、ソレノイドを弱励磁状態にしており、ソレノイドを強励磁状態から弱励磁状態に遷移せしめる際に行われるスイッチ75,78の切り替えを人為的操作によって行っていた。
【0009】
【特許文献1】
特開昭62−260307号公報(第1図)
【0010】
【発明が解決しようとする課題】
しかしながら、特許文献1に開示された発明は、2個のトランジスタ72,73をオン・オフ動作する手段として、人為的操作が必要なスイッチ75,78を採用しているため、プランジャ71の励磁と非励磁の切り替えにおいて人間の介在が不可避となる。従って、この特許文献1に開示された技術的思想は、自動機にそのまま適用することができないといった問題点がある。
【0011】
また、人為的操作を必要とする特許文献1に開示された発明において、人間の介在によってスイッチを数百ミリ秒という微小時間単位で連続的かつ正確に切り替えを行うことは困難である。加えて、CPUや発信回路等の情報処理ユニットを活用することによって、このようなスイッチの切り替えを自動的に行うことも考えられるが、このような情報処理ユニットを活用することは、回路を複雑化させ、製造コストの増大を招来するといった問題点がある。
【0012】
さらに、より根本的な解決課題として、上記特許文献1に開示された発明は、スイッチ75,78を用いることによってトランジスタ72,73のオン・オフ制御を行うものであることから、スイッチ75,78の機械接点がオン状態からオフ状態へ、または、オフ状態からオン状態へ移行する際に生じるチャタリングに起因したノイズを発生させ、その結果、電子機器の誤動作を引き起こす問題点を内包している。かかる問題点は、微小時間でトランジスタ72,73のオン・オフ動作を繰り返すチョッピング方式を採用した場合に、すなわち、プランジャ駆動回路を高周波帯域で使用した場合に如実に表出する。
【0013】
本発明は、このような点に鑑みてなされたものであり、その目的は、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移することによって、ソレノイドの強励磁/弱励磁/非励磁の切り替え制御を自動的に行うことができ、さらに、当該切り替えを正確かつ任意に行うことが可能であって、チャタリングに起因したノイズの発生をも抑制し得るアクチュエータ駆動回路を提供することにある。
【0014】
【課題を解決するための手段】
以上のような課題を解決するために、本発明は、互いに並列に接続された2つのスイッチング素子を備えたアクチュエータ駆動回路において、一方のスイッチング素子の制御端に、このスイッチング素子のオン・オフ動作を自動的に制御することが可能な制御回路が設けられていることを特徴とする。
【0015】
より具体的には、本発明は、以下のものを提供する。
【0016】
(1) 互いに並列に接続された第1のスイッチング素子と第2のスイッチング素子とを備え、前記第1のスイッチング素子をオン・オフ動作してアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、前記第1のスイッチング素子の制御端には、当該第1のスイッチング素子のオン・オフを自動的に制御する制御回路が設けられていることを特徴とするアクチュエータ駆動回路。
【0017】
本発明によれば、アクチュエータに対して、互いに並列となるように接続された第1のスイッチング素子と第2のスイッチング素子とを備え、第1のスイッチング素子のオン・オフ動作を切り替えることによってアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、第1のスイッチング素子の制御端(例えば、NPNトランジスタにあってはベース端子)には、この素子のオン・オフ動作を自動的に切り替えることが可能な制御回路が設けられている、という構成にしたから、第1のスイッチング素子を一定時間オン動作させ、一定時間経過後に自動的にオフ動作に切り替えることができる。
【0018】
従って、並列に接続された第1のスイッチング素子と第2のスイッチング素子のそれぞれを流れる電流の和をソレノイド電流としてアクチュエータを駆動する場合において、第1のスイッチング素子がオン動作のときには、アクチュエータにその動作のための必要量の電流が流れる一方、第1のスイッチング素子がオフとなって第2のスイッチング素子のみがオンとなっているときには、その第1のスイッチング素子の駆動電流よりも低い駆動電流が流れることとなるので、第1のスイッチング素子が自動的にオフ動作に切り替わったとき、ソレノイド電流は第2のスイッチング素子を流れる電流のみとなる結果、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移せしめることができることとなる。
【0019】
また、第1のスイッチング素子と第2のスイッチング素子とでスイッチを切り替えてオン・オフする等の人為的操作や機械的操作ではなく、第2のスイッチング素子をオン動作させつつ、第1のスイッチング素子の自動的なオフ動作を契機として、必然的かつ瞬時にソレノイドの励磁状態が変化することから、ソレノイドの励磁が一瞬遮断されたり、そのことに起因した異常電流が流れることはない。
【0020】
また、アクチュエータ駆動回路の機構・寸法設計上、第1のスイッチング素子が動作している際の励磁電圧が定格電圧の範囲内におさまらない場合があるが、かかる場合であっても、第1のスイッチング素子を所定期間経過後に自動的にオフし、第2のスイッチング素子が動作している際の励磁電圧を定格電圧内に抑えることによって、ソレノイドを破壊することなくアクチュエータを駆動することができるようになる。
【0021】
さらに、第1のスイッチング素子のオン・オフ動作を自動的に切り替える制御回路のパラメータを適正に設定することによって、ソレノイドの強励磁状態が継続する時間を、正確かつ任意に設定することができる。
【0022】
このような制御回路の回路構成としては、CPUやMPU等の中央処理制御装置を採用することも考えられるが、この他に、抵抗、コイル、コンデンサ等の受動素子のみを採用することによって、本発明を具現化するにあたって部品点数の少ないアクチュエータ駆動回路を構成することができ、ひいては、製造コストの削減にも繋がることとなる。
【0023】
ここで、「所定の駆動電流」とは、アクチュエータを駆動するのに必要な電流を意味し、より具体的には、上述のとおり、第1のスイッチング素子と第2のスイッチング素子を流れる電流の和を意味する。例えば、スイッチング素子として2つのNPNトランジスタを採用した場合には、それぞれのNPNトランジスタのコレクタ電流の和が所定の駆動電流に相当し、第1のスイッチング素子と第2のスイッチング素子が共にオン状態のときには、それぞれのスイッチング素子(NPNトランジスタ)を流れる電流の和となり、第1のスイッチング素子がオフ状態のときには、第2のスイッチング素子を流れる電流となる(第1のスイッチング素子を流れる電流は0である)。
【0024】
また、「スイッチング素子の制御端」とは、スイッチング素子をオン動作させるトリガとなる電圧・電流を供給する端子を意味し、例えば、スイッチング素子としてNPNトランジスタを採用した場合には、ベース端子に相当する。
【0025】
さらに、「スイッチング素子のオン・オフ」とは、スイッチング素子が機能しているオン状態と、スイッチング素子が機能していないオフ状態と、の双方の動作状態を意味する。
【0026】
(2) 互いに並列に接続された前記第1のスイッチング素子と前記第2のスイッチング素子とは、当該第1のスイッチング素子及び当該第2のスイッチング素子を制御する一の入力信号供給手段に接続されていることを特徴とする(1)記載のアクチュエータ駆動回路。
【0027】
本発明によれば、アクチュエータに対して、互いに並列となるように接続された第1のスイッチング素子と第2のスイッチング素子は、これらのスイッチング素子を制御する入力信号を供給する一の入力信号供給手段に接続されている、という構成にしたから、入力信号供給手段から出力された入力信号は、第1のスイッチング素子と第2のスイッチング素子の双方に同時に又は同期して供給されることとなる。
【0028】
従って、アクチュエータ駆動回路において、第1のスイッチング素子と第2のスイッチング素子は、この入力信号供給手段からの同期信号によって動作することから、例えば、アクチュエータ駆動回路に内蔵されたCPU又は信号切り替え手段からの1本のオン・オフ信号のみでソレノイドの励磁状態を制御することが可能となる。その結果、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズの抑制に貢献し得ることとなる。
【0029】
ここで、「入力信号供給手段」とは、スイッチング素子をオン動作させる信号を供給するものであって、例えば、CPUや発振回路が挙げられる。また、本発明でいう「入力信号供給手段」は、単一のものである必要はなく、例えば、交流電源、ソリッドステートリレー、又はアクチュエータ用AC/DCコンバータ等の複数の機器からなる入力信号供給ユニットを含むものである。
【0030】
(3) 前記第1のスイッチング素子と前記制御回路との間には、チャタリングを除去し、チャタリングを除去した信号で前記第1のスイッチング素子を制御するチャタリング除去回路が設けられていることを特徴とする(1)又は(2)記載のアクチュエータ駆動回路。
【0031】
本発明によれば、第1のスイッチング素子と、この第1のスイッチング素子のオン・オフ動作を切り替える制御回路との間に、チャタリングを除去し、チャタリングを除去した信号によって第1のスイッチング素子を制御することが可能なチャタリング除去回路が設けられている、という構成にしたから、第1のスイッチング素子は、チャタリングが除去された入力信号によって動作することとなる。
【0032】
従って、第1のスイッチング素子の誤動作を防止できるのみならず、他の電子機器への影響を及ぼしかねない電磁ノイズの発生を抑制することができる。
【0033】
ここで、「チャタリング」とは、機械接点がオフからオンへ、又はオンからオフへ移行する際に、単純に移行するのではなく、オン・オフを数回繰り返した後に状態が安定する現象のことをいい、これを除去する手段としては、タイマー割り込み等によるサンプリング処理、接点状態の監視等によるディレイ処理、CRフィルタによる平滑化、シュミットトリガバッファの活用等が挙げられるが、本発明は、これらの如何なる手段を用いるものであっても構わない。
【0034】
(4) 前記制御回路は、前記第1のスイッチング素子を一定時間オンする微分回路であることを特徴とする(1)から(3)のいずれか記載のアクチュエータ駆動回路。
【0035】
本発明によれば、第1のスイッチング素子のオン・オフ動作を切り替える制御回路として、この素子を一定時間オンさせておくことが可能であって、現在汎用されている微分回路を採用することとしたから、ソレノイドの励磁状態を自動的に変更し得るアクチュエータ駆動回路を容易に構成することができ、ひいては、製造に必要な部品点数を減らし、製造コストの削減を図ることが可能となる。
【0036】
ここで、「微分回路」とは、一般に、抵抗及びコンデンサによって構成される高域通過回路を意味し、時定数を定める微分回路を意味するが、本明細書においては、抵抗及びコンデンサによって構成されるものに限定されることなく、高周波信号のみを通過させ得る回路すべてを含むものとする。
【0037】
(5) 前記アクチュエータは、ソレノイドのプランジャであることを特徴とする(1)から(4)のいずれか記載のアクチュエータ駆動回路。
【0038】
本発明によれば、アクチュエータとしてソレノイドのプランジャを用いることによって、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移せしめることができるので、製品に見合ったソレノイドの駆動が可能となり、省電力かつ低発熱の装置を提供することができる。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。
【0040】
[回路構成]
図1は、本発明の実施の形態に係るアクチュエータ駆動回路の回路図である。
【0041】
図1において、電磁アクチュエータ11であるソレノイドの一端には、ソレノイド励磁用電圧源VDDが接続されており、他端には、強励磁用スイッチングトランジスタTr1のコレクタと、弱励磁電流設定用抵抗R5を介して弱励磁用スイッチングトランジスタTr2のコレクタと、が接続されている。また、強励磁用スイッチングトランジスタTr1と、弱励磁用スイッチングトランジスタTr2とは、それぞれのエミッタがアースに接続されている。なお、強励磁用スイッチングトランジスタTr1と、強励磁用スイッチングトランジスタTr2と、のエミッタ端子に接続するエミッタ抵抗(図示せず)は、電圧利得を向上させる観点から、小さくする又は除去することが好ましい。
【0042】
次に、強励磁用スイッチングトランジスタTr1のベース端子は、直列抵抗R3を介してチャタリング除去用シュミットトリガバッファIC1の出力端子に接続されている。また、チャタリング除去用シュミットトリガバッファIC1の入力端子は、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10と、直列抵抗R1を介して、アクチュエータ駆動回路の入力信号供給手段(例えば、CPU200)に接続されている。
【0043】
一方で、弱励磁用スイッチングトランジスタTr2のベース端子は、直列抵抗R4を介して、アクチュエータ駆動回路の入力供給手段(CPU200)に接続されている。
【0044】
なお、本発明の実施の形態に係るアクチュエータ駆動回路においては、その回路構成中に直列抵抗R1、R3、R4が設けられている。これらの直列抵抗は、トランジスタのベース電流を制限するための抵抗や、トランジスタのオン・オフ動作を適切に制御するための抵抗であって、設計仕様上任意に設定することができる。
【0045】
このような回路構成を有するアクチュエータ駆動回路において、チャタリング除去用シュミットトリガバッファIC1は、一般に、コンパレータ等の比較回路の出力電圧を正帰還することによってヒステリシス特性をもたせた回路を用いて構成する。かかるチャタリング除去用シュミットトリガバッファIC1の機能については、図2を用いて後述する。
【0046】
また、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10の周波数特性及びステップ応答については、図3及び図4を用いて後述する。
【0047】
なお、本発明の実施の形態に係るアクチュエータ駆動回路においては、強励磁用スイッチングトランジスタTr1、弱励磁用スイッチングトランジスタTr2として、NPNトランジスタを採用したが、本発明はこれに限られず、PNPトランジスタや電界効果トランジスタ(FET)、リレーを採用することも可能である。例えば、スイッチング素子としてFETを採用した場合には、このFETのオン・オフ動作を制御するための制御端はゲートとなり、ドレイン電流の大小によって、アクチュエータ11内のソレノイド電流を変化させることができる。なお、アクチュエータ11内のソレノイド電流を大きくする必要がある場合(例えば、数百ミリアンペア以上)には、スーパーβトランジスタ(トランジスタの電流増幅率hfeが非常に大きいトランジスタ(hfe=600〜3600)を使用したり、トランジスタ2個をダーリントン接続したりすることができる。
【0048】
また、本発明の実施の形態に係るアクチュエータ駆動回路においては、強励磁用スイッチングトランジスタTr1、弱励磁用スイッチングトランジスタTr2がオフ動作した時点でソレノイド11に発生するサージ電圧(逆起電力)を吸収することができるダイオードや、定常状態から停止状態に遷移するに際してソレノイド11に消磁電流を供給する消磁回路などは設けていないが(図1参照)、本発明の効果の妨げとならない範囲でこれらを設けることは勿論可能である。特に、スイッチング素子としてリレーを用いる場合に、上記のダイオード(フライホイールダイオード)や消磁回路を設けることができる。
【0049】
一方で、電磁アクチュエータとして、本実施例においてはソレノイドを採用したが、本発明はこれに限られず、起動状態(高電流状態)、定常状態(低電流状態)、停止状態(電流遮断状態)と遷移していく直流モータ等の電磁アクチュエータにも適用可能である。
【0050】
また、接地方式として、本実施例においてはエミッタ接地方式を採用したが、本発明の効果の妨げとならない範囲で、ベース接地方式、コレクタ接地方式等、トランジスタのどの端子を接地(共通)端子にしても構わない。
【0051】
さらに、入力供給手段(CPUその他の信号切換え手段)は、アクチュエータ駆動回路を持つ自製品が内蔵しているものでも、この自製品を制御する上位の装置が内蔵しているものであってもよい。
【0052】
[チャタリング除去機能]
図2は、チャタリング除去用シュミットトリガバッファIC1の一態様であるシュミットトリガ回路を示す回路図である。
【0053】
図2において、シュミットトリガ回路は、一般的な波形操作に用いられる汎用増幅器、すなわちオペアンプOPと、電圧を比較する際の基準となる基準電圧VSと、ヒステリシス特性を決定付ける直列抵抗R6及び直列抵抗R7と、からなる。
【0054】
オペアンプOPの基本動作は、入力信号が基準電圧Vsよりも大きいか小さいかを判別し、入力信号をパルス状に反転増幅させるものである。従って、出力電圧をVOとすれば、シュミットトリガ回路の入力部にチャタリングを含む入力電圧Viが印加された場合、プラス端子の電圧は基準電圧VSから出力電圧VOのR7/(R6+R7)倍の電圧だけずれるため、すなわち、シュミットトリガ回路はヒステリシス特性を有しているため、チャタリングを除去することが可能となる。
【0055】
[微分回路の周波数特性]
図3は、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10の周波数特性の概略を示す図である。
【0056】
図3において、横軸は周波数、縦軸は電圧利得(電流利得)を示す。ここで、図1に示す微分回路10の入力電圧をVi、出力電圧をVO、低域遮断周波数ω0を1/C1R2とすれば、以下の入出力特性を示す式が得られる。
【0057】
【数1】
【0058】
従って、高周波領域(ω→∞)においては電圧利得が1となり、低周波領域(ω→ω0)である低域遮断周波数ω0付近においては電圧利得が3デシベル(dB)下がり、低周波領域においては電圧利得が極めて小さくなる結果、図3のような周波数特性を示すようになる。かかる周波数特性を有する微分回路10に、矩形波が入力された場合には、図4に示すステップ応答が得られることとなる。
【0059】
[微分回路のステップ応答]
図4は、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2からなる微分回路10(図1参照)のステップ応答の概略を示す図である。
【0060】
図4において、横軸は時間、縦軸は強励磁時間設定用抵抗R2にかかる電圧(出力電圧)を示す。図1に示す微分回路に電圧Eのステップ入力を印加した場合において、ステップ入力を印加してからt秒経過後の出力電圧をVO(t)は、以下の式のように表せる。
【0061】
【数2】
【0062】
これより、図1に示す微分回路のステップ応答は、図4に示すような応答となる。すなわち、図1に示す微分回路にステップ入力が印加された場合において、時定数T(T=C1×R2)が経過したとき(t=T)には、強励磁用スイッチングトランジスタTr1のオン状態を維持することができない程の微小電圧(電圧Eの約0.37倍(e−1倍)の電圧)が当該回路から出力されることとなる。
【0063】
[アクチュエータ駆動回路の動作フロー]
図5は、本発明の実施の形態に係るアクチュエータ駆動回路の動作フローを示すフローチャートである。
【0064】
図5において、まず、入力信号供給手段としてのCPU200からソレノイド11を駆動する駆動信号が供給されていない場合、すなわち、強励磁用スイッチングトランジスタTr1及び弱励磁用スイッチングトランジスタTr2を動作させるためのステップ入力電圧が印加されていない場合(Lレベル、例えば0ボルトである場合)には、強励磁用スイッチングトランジスタTr1、弱励磁用スイッチングトランジスタTr2は共にオン動作せず、ソレノイド11は非励磁状態となっている(ステップS51)。
【0065】
次いで、CPU200から、ソレノイド11を励磁させて駆動させるためのステップ入力電圧(Hレベル、例えば5ボルト)が印加されることによって(ステップS52)、強励磁用スイッチングトランジスタTr1と弱励磁用スイッチングトランジスタTr2が同時にオン動作する(ステップS53)。
【0066】
このとき、強励磁用スイッチングトランジスタTr1のコレクタ・エミッタ間の飽和電圧をVCE1−sat、ソレノイドの直流抵抗をRL(図示せず)とすれば、ソレノイド11に流れるソレノイド電流IS1は、IS1=(VDD−VCE1−sat)/RLで表され、ソレノイド11は強励磁状態となる(ステップS54)。なお、このときのソレノイド電流IS1は、強励磁用スイッチングトランジスタTr1を流れるコレクタ電流と弱励磁用スイッチングトランジスタTr2を流れるコレクタ電流の和となるが、弱励磁電流設定用抵抗R5を高抵抗に設定しておくことによって、弱励磁用スイッチングトランジスタTr2を流れるコレクタ電流は小さくなり、そのほとんどは、強励磁用スイッチングトランジスタTr1を流れるコレクタ電流が占めることとなる。
【0067】
また、実質的にソレノイド11を強励磁させる強励磁用スイッチングトランジスタTr1には、チャタリング除去用シュミットトリガバッファIC1を介して入力電圧が印加されるため、上述のとおり、強励磁用スイッチングトランジスタTr1の誤動作を引き起こす可能性のあるチャタリングは除去されることとなる。
【0068】
次いで、ステップ入力電圧が印加されてから微分回路10の時定数Tに対応した時間が経過すると、上述のとおり、強励磁用スイッチングトランジスタTr1のベース端子にはオン動作を維持できるほどの入力電圧が印加されなくなることから、強励磁用スイッチングトランジスタTr1は、オフ動作に移行する(ステップS55)。
【0069】
ここで、時定数Tは、上述のとおり強励磁時間設定用コンデンサC1と強励磁時間設定用抵抗R2の値によって決定されることから、ソレノイド11が動作(例えば、プランジャの吸引動作)を完了することができる時間よりもこの時定数が大きくなるように、強励磁時間設定用コンデンサC1と強励磁時間設定用抵抗R2の値を決定することが望ましい。
【0070】
ステップS55において、強励磁用スイッチングトランジスタTr1がオフ動作に移行した場合、ソレノイド11に流れるソレノイド電流IS2は、弱励磁用スイッチングトランジスタTr2のコレクタ・エミッタ間の飽和電圧をVCE2−satとすれば、IS2=(VDD−VCE2−sat)/(R5+RL)で表され、ソレノイド11は弱励磁状態となる(ステップS56)。
【0071】
ここで、ステップS54の強励磁状態おけるソレノイド電流よりも、ステップS56の弱励磁状態におけるソレノイド電流の方が小さくなるように、弱励磁電流設定用抵抗R5の値を設定しておく。例えば、ソレノイドの直流抵抗RLと弱励磁電流設定用抵抗R5をほぼ等しくなるように設定すれば、強励磁用スイッチングトランジスタTr1,強励磁用スイッチングトランジスタTr2のコレクタ・エミッタ間の飽和電圧VCE1−sat,VCE2−satは、ソレノイド励磁用電圧源VDDに比して小さいため、弱励磁状態におけるソレノイド電流IS2は、強励磁状態におけるソレノイド電流IS1の約半分となる。
【0072】
これにより、強励磁用スイッチングトランジスタTr1がオフ動作に移行したことを契機として、ソレノイド電流は弱励磁用スイッチングトランジスタTr2を流れる電流のみとなるため、ソレノイド11を強励磁状態から弱励磁状態に自動的に遷移せしめることができるのみならず、無駄な消費電力を削減することが可能となる。
【0073】
また、ソレノイド11の強励磁状態から弱励磁状態への遷移は、強励磁用スイッチングトランジスタTr1のオフ時間のみで瞬時に行われ、その間、弱励磁用スイッチングトランジスタTr2は継続してオン動作していることから、ソレノイド11の励磁が遮断されず、異常電流が流れないアクチュエータ駆動を実現することができる。
【0074】
最後に、ステップ入力電圧が、Lレベル、例えば0ボルトに立ち下がると、既にオフ状態となっている強励磁用スイッチングトランジスタTr1に遅れて、弱励磁用スイッチングトランジスタTr2もオフ動作することとなる(ステップS57)。
【0075】
ステップS57において、弱励磁用スイッチングトランジスタTr2がオフ動作に移行した場合には、ソレノイド11を駆動するソレノイド電流がどこからも供給されなくなるため、ソレノイド11は非励磁状態となる(ステップS58)。
【0076】
以上、アクチュエータ駆動回路の動作フローを説明したが、本発明によれば、アクチュエータ駆動回路に内蔵された入力信号供給手段としてのCPU200等からの1本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと自動的に遷移せしめることができる。その結果、例えば、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズの抑制に寄与することとなる。
【0077】
次に、CPU等からの1本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと自動的に遷移せしめる様子を図6のタイミングチャートを用いて説明する。
【0078】
[タイミングチャート]
図6は、本発明の実施の形態に係るアクチュエータ駆動回路の動作タイミングを示すタイミングチャートである。
【0079】
図6において、図1に示す回路中の4つの箇所における電圧・電流波形を示している。すなわち、図6(a)は、CPU200からの入力(ステップ入力)電圧波形、図6(b)は、強励磁用スイッチングトランジスタTr1を流れる電流(コレクタ電流)波形、図6(c)は、弱励磁用スイッチングトランジスタTr2を流れる電流(コレクタ電流)波形、図6(d)は、ソレノイド11を流れるソレノイド電流波形、を示している。
【0080】
まず、CPU200からの入力電圧が立ち上がると(図6(a))、強励磁用スイッチングトランジスタTr1と弱励磁用スイッチングトランジスタTr2の双方がオン動作に移行し、それぞれエミッタ・コレクタ間にはコレクタ電流が流れることとなる(図6(b),(c))。
【0081】
しかし、上述のとおり、弱励磁電流設定用抵抗R5は高抵抗となるように設定されていることから、ソレノイド11を流れるソレノイド電流は、強励磁用スイッチングトランジスタTr1を流れるコレクタ電流IS1がその大部分を占めることとなる。従って、このときソレノイド11は強励磁状態に遷移する。
【0082】
なお、ソレノイド電流は、強励磁用スイッチングトランジスタTr1を流れる電流IS1、弱励磁用スイッチングトランジスタTr2を流れる電流IS2’の和(IS1+IS2’)で表されるが、ソレノイド11のインダクタンスの影響を受けてパルス状に増加せず、ソレノイド11の電磁エネルギーの蓄積に応じてなだらかに増加することとなる。
【0083】
次に、ステップ入力電圧が印加されてから、強励磁時間設定用コンデンサC1及び強励磁時間設定用抵抗R2によって定まる時定数Tに対応した時間が経過すると、アクチュエータ駆動回路の動作フローで説明したとおり、強励磁用スイッチングトランジスタTr1はオフ動作に移行する一方で、弱励磁用スイッチングトランジスタTr2はオン動作を継続するため、ソレノイド11に流れるソレノイド電流は、すべて弱励磁用スイッチングトランジスタTr2を流れる電流IS2で占められることとなる。従って、このときソレノイド11は弱励磁状態に遷移する。
【0084】
最後に、ステップ入力電圧の立ち下がりとともに、アクチュエータ駆動回路の動作フローで説明したとおり、弱励磁用スイッチングトランジスタTr2もオフ動作に移行する。その結果、ソレノイド11に流れるソレノイド電流がなくなり、ソレノイド11は非励磁状態、すなわち初期状態に戻ることとなる。
【0085】
以上、図6に示すタイミングチャートによれば、アクチュエータ駆動回路に内蔵されたCPU等からの1本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと任意かつ自動的に遷移せしめている様子がわかる。
【0086】
[変形例]
本発明の実施の形態に係るアクチュエータ駆動回路は、DCモータを駆動する場合にも適用することができる。すなわち、DCモータの起動時には、モータ駆動のために大きな電流を必要とする一方、モータが駆動して定常状態に移行するときには、モータの回転を保持する小さな電流を必要とするので、モータの起動時と定常時とで適切な電流を供給することができる。また、磁気ヘッド等の電磁アクチュエータを駆動する回路にも適用することができる。すなわち、記録用磁気ヘッドに書き込み用の電流(いわゆるライト電流)を供給するにあたって、書き込み対象が高抗磁力カード(すなわちHi−Coカード)である場合には大きなライト電流を要し、書き込み対象が低抗磁力カード(すなわちLo−Coカード)である場合には小さなライト電流を要するが、前者の場合には、本発明に係るアクチュエータ駆動回路に組み込まれた制御回路の時定数を、入力パルスが立ち上がっている状態の継続時間と同じ値に設定することにより実質的に大きなライト電流を供給でき、後者の場合には、この時定数を極めて小さな値に設定することにより実質的に小さなライト電流を供給することができる。
【0087】
【発明の効果】
以上説明したように、本発明によれば、複数のスイッチング素子を備えたアクチュエータ駆動回路において、そのうち一のスイッチング素子を人為的操作によらず自動的にオフする制御回路を設けたことから、ソレノイド等のアクチュエータを強励磁状態から弱励磁状態に自動的に遷移せしめることができるのみならず、ソレノイドの励磁が一瞬遮断されることに起因した異常電流を流さない、といった効果を奏する。
【0088】
また、入力信号供給手段からの1本のオン・オフ信号のみでソレノイドの励磁状態を制御することが可能となるため、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズを抑制することも可能となる。
【0089】
また、複数のスイッチング素子のうち、一のスイッチング素子が動作している際の励磁電圧を定格電圧内に抑えることによって、ソレノイドを破壊することなくアクチュエータを駆動することができる。
【0090】
さらに、一のスイッチング素子を人為的操作によらず自動的にオフする制御回路の回路構成として、安価で入手し易い、例えば抵抗やコンデンサ等の受動素子を用いることによって、本発明の実施の形態に係るアクチュエータ駆動回路の製造コストを削減することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るアクチュエータ駆動回路の回路図
【図2】本発明の実施の形態に係るアクチュエータ駆動回路のチャタリング除去用シュミットトリガバッファの一態様となり得るシュミットトリガ回路を示す回路図
【図3】本発明の実施の形態に係るアクチュエータ駆動回路の微分回路の周波数特性を示す図
【図4】本発明の実施の形態に係るアクチュエータ駆動回路の微分回路のステップ応答を示す図
【図5】本発明の実施の形態に係るアクチュエータ駆動回路の動作フローを示すフローチャート
【図6】本発明の実施の形態に係るアクチュエータ駆動回路の動作タイミングを示すタイミングチャート
【図7】従来のプランジャ駆動(励磁)回路の一実施例を示す回路図
【符号の説明】
11 ソレノイド
Tr1 強励磁用スイッチングトランジスタ
Tr2 弱励磁用スイッチングトランジスタ
R5 弱励磁電流設定用抵抗
R1,R3,R4 直列抵抗
IC1 チャタリング除去用シュミットトリガバッファ
R2 強励磁時間設定用抵抗
C1 強励磁時間設定用コンデンサ
200 CPU
Claims (5)
- 互いに並列に接続された第1のスイッチング素子と第2のスイッチング素子とを備え、当該第1のスイッチング素子をオン・オフ動作してアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、
前記第1のスイッチング素子の制御端には、当該第1のスイッチング素子のオン・オフ動作を自動的に制御する制御回路が設けられていることを特徴とするアクチュエータ駆動回路。 - 互いに並列に接続された前記第1のスイッチング素子と前記第2のスイッチング素子とは、当該第1のスイッチング素子及び当該第2のスイッチング素子を制御する一の入力信号供給手段に接続されていることを特徴とする請求項1記載のアクチュエータ駆動回路。
- 前記第1のスイッチング素子と前記制御回路との間には、チャタリングを除去し、チャタリングを除去した信号で前記第1のスイッチング素子を制御するチャタリング除去回路が設けられていることを特徴とする請求項1又は2記載のアクチュエータ駆動回路。
- 前記制御回路は、前記第1のスイッチング素子を一定時間オンする微分回路であることを特徴とする請求項1から3のいずれか記載のアクチュエータ駆動回路。
- 前記アクチュエータは、ソレノイドのプランジャであることを特徴とする請求項1から4のいずれか記載のアクチュエータ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128156A JP2004335656A (ja) | 2003-05-06 | 2003-05-06 | アクチュエータ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128156A JP2004335656A (ja) | 2003-05-06 | 2003-05-06 | アクチュエータ駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004335656A true JP2004335656A (ja) | 2004-11-25 |
Family
ID=33504411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003128156A Pending JP2004335656A (ja) | 2003-05-06 | 2003-05-06 | アクチュエータ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004335656A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014127953A (ja) * | 2012-12-27 | 2014-07-07 | Yazaki Corp | 電磁誘導負荷の制御装置 |
KR102260391B1 (ko) * | 2020-06-30 | 2021-06-04 | 한국자동차연구원 | 코일 전원 제어 장치 |
KR102359118B1 (ko) * | 2020-11-24 | 2022-02-08 | 한국자동차연구원 | 코일 전원 제어 장치 |
-
2003
- 2003-05-06 JP JP2003128156A patent/JP2004335656A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014127953A (ja) * | 2012-12-27 | 2014-07-07 | Yazaki Corp | 電磁誘導負荷の制御装置 |
US9666396B2 (en) | 2012-12-27 | 2017-05-30 | Yazaki Corporation | Electromagnetic inductive load control device |
KR102260391B1 (ko) * | 2020-06-30 | 2021-06-04 | 한국자동차연구원 | 코일 전원 제어 장치 |
KR102359118B1 (ko) * | 2020-11-24 | 2022-02-08 | 한국자동차연구원 | 코일 전원 제어 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EA026040B1 (ru) | Способ и устройство для управления работой прерывателя цепи | |
JP2003120481A (ja) | エンジン始動装置 | |
JP5618181B2 (ja) | リレー駆動回路 | |
JP2004335656A (ja) | アクチュエータ駆動回路 | |
JP6442013B2 (ja) | リレー | |
JPH0778715A (ja) | 電磁石装置の駆動回路 | |
JP4289745B2 (ja) | 電磁切換弁の駆動回路 | |
JP3147830B2 (ja) | 電磁継電器の駆動回路 | |
JPH0688545A (ja) | 電磁負荷を駆動する方法および装置 | |
EP2662554A1 (en) | Driving circuit for a magnetic valve | |
JPH0365881B2 (ja) | ||
JP2002227750A (ja) | スタータ | |
JP2002087152A (ja) | 電子制御回路 | |
JPS61240520A (ja) | リレ−の作動制御方法 | |
JP2003240150A (ja) | 油圧装置 | |
US11843380B2 (en) | Contactor, and device and method for controlling same | |
JPH06260333A (ja) | 電磁石装置 | |
JPH05291031A (ja) | 直流電磁石装置 | |
JP4174565B2 (ja) | 負荷駆動装置 | |
JPH0729730A (ja) | 電磁石励磁装置 | |
JP2661714B2 (ja) | ステッピングモータ駆動回路 | |
JPH05291032A (ja) | 直流電磁石装置 | |
KR100693929B1 (ko) | 전자접촉기의 조작코일 제어회로 | |
JP2021110438A (ja) | ラッチ式電磁弁の駆動回路 | |
JPH0945529A (ja) | 電磁石駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081010 |