KR20170120605A

KR20170120605A - 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들

Info

Publication number: KR20170120605A
Application number: KR1020177023537A
Authority: KR
Inventors: 종리트 레르드워아타위
Original assignee: 퀄컴 인코포레이티드
Priority date: 2015-02-27
Filing date: 2016-01-28
Publication date: 2017-10-31
Also published as: CN107251400A; US20160254746A1; JP2018506955A; US9595869B2; WO2016137654A1; EP3262744A1; BR112017018355A2

Abstract

본 개시내용은 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들을 포함한다. 일 실시예에서, 회로는 스위칭 조절기 및 유한 상태 기계를 포함한다. 스위칭 조절기는 하이측 및 로우측 스위치들, 및 적어도 하나의 캐패시터를 포함한다. 유한 상태 기계는 스위칭 신호 및 듀티 사이클 신호를 수신하여 스위치들에 대한 스위치 제어 신호들을 생성한다. 스위치들은 스위칭 신호 및 듀티 사이클 신호의 전이들에 대한 응답으로 유한 상태 기계의 제어 하에서 턴 온 및 턴 오프된다. 스위칭 신호는 포락선 추적 신호로부터 생성될 수 있고, 스위칭 조절기는 포락선 추적 시스템의 일부일 수 있다.

Description

유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들{MULTI-LEVEL SWITCHING REGULATOR CIRCUITS AND METHODS WITH FINITE STATE MACHINE CONTROL}

[0001] 본 출원은 2015년 2월 27일 출원된 미국 출원 번호 제 14/634,412호에 대해 우선권을 주장하고, 이의 내용은 모든 목적들을 위하여 그 전체가 인용에 의해 본원에 포함된다.

[0002] 본 개시내용은 전자 회로들 및 방법들, 및 구체적으로 유한 상태 기계(finite state machine) 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들에 관한 것이다.

[0003] 스위칭 조절기들은 수동 엘리먼트들을 상이한 전기적 구성들로 스위칭 인(switching in)하고 상이한 전기적 구성들로부터 스위칭 아웃(switching out) 함으로써 조절된 전압들 또는 전류들을 생성하는 회로들이다. 도 1은 하나의 스위칭 조절기 토폴로지(topology)의 예를 예시한다. 이런 예시적인 스위칭 조절기에서, 입력 전압(Vdd)이 인덕터(L)(103)를 충전시키도록, 스위치들(101 및 102)이 턴 온 및 턴 오프된다. 스위치(101)가 폐쇄되고 스위치(102)가 개방될 때, 에너지는 Vdd로부터 인덕터(103)로 제공되어 인덕터 전류(IL)를 생성한다. 스위치(102)는 주기적으로 폐쇄되고 스위치(101)는 개방되며, 그리고 인덕터 전류(IL)는, 인덕터의 에너지가 소산됨에 따라, 출력("out")으로 계속 흐른다. 스위치들(101 및 102)은 스위치 제어 회로(104)에 의해 제어되고, 각각의 스위치의 온/오프 시간은 다수의 상이한 애플리케이션 요건들에 따라 가변할 수 있다. 스위칭 조절기들은 전압들 및 전류들을 제공하는데 매우 효율적인 회로들이지만, 특정 애플리케이션들에서 다수의 문제들을 겪는다. 예컨대, 스위칭 조절기들에서 하나의 난제는, 스위치들이 턴 온 및 턴 오프됨에 따라 스위치들에 의해 생성되는 노이즈이다. 이것은 스위칭 노이즈로 지칭된다. 스위칭 노이즈는 더 큰 인덕터의 사용으로 효과적으로 억제될 수 있다. 그러나, 더 큰 인덕터를 사용하는 것은, 특히 출력상에서의 전압이 변화하는 경우, 효율성을 저하시키는 단점을 가진다. 스위칭 노이즈 및 효율성을 최적화하는 것은 많은 기존 스위칭 조절기 토폴로지들, 이를테면 벅(Buck) 토폴로지뿐 아니라 다른 토폴로지들(예컨대, 부스트(Boost), 플라이백(Flyback), 벅부스트(Buckbost) 등...)에서의 제약이다.

[0004] 스위칭 조절기들이 때때로 이용되는 하나의 특정 애플리케이션은 전력 증폭기 애플리케이션에서의 포락선 추적(envelope tracking)이다. 선형 전력 증폭기에서 높은 효율성을 달성하는 것은, 특히 변조 방식들이 더 복잡하게 되고 그들의 피크 대 평균 전력비가 증가하는 무선 애플리케이션들에서 난제이다. 포락선 추적(ET)은 송신 동안 효율성을 개선하기 위하여 자신의 전원 전압을 연속으로 조정함으로써 PA의 효율성을 부스팅(boost)하기 위한 방법이다.

[0005] 도 2는 하나의 타입의 포락선 추적 시스템에 대한 예시적 구성을 도시한다. 이 예에서, 입력 신호(Vin)는 전력 증폭기(PA)(203)의 입력에 제공되어 전력 증폭된 신호(Vout)를 생성한다. PA(203)는 선형 증폭기(201) 및 스위칭 스테이지(202)의 구성으로부터 전원 전압(Vdd) 및 전원 전류(Idd)를 수신한다. 선형 스테이지 및 스위칭 스테이지는 전력 증폭기 입력 신호(Vin)의 포락선에 기반하여 Vdd의 레벨을 조정하도록 함께 작동하여 전력 증폭기(203)의 효율성을 개선한다. 이 예에서, 선형 증폭기(201)는 예컨대 Vin의 포락선을 표현하는 포락선 추적 신호들(ET)을 수신한다. 선형 증폭기(201)는 전압(Vdd) 및 전류(Iamp)를 생성할 수 있다. 스위칭 스테이지(202)는 포락선 신호에 기반하는 스위칭 신호(SW)를 수신한다. 이 예에서, SW는 Iamp를 감지함으로써 생성된다. 스위칭 스테이지(202)는 전압(Vdd) 및 전류(Isw)를 생성한다. 전류들(Iamp 및 Isw)의 합은 PA(203)에 의해 유도된 전원 전류(Idd)이다. 스위칭 조절기 스테이지(202)는 ET의 효율성을 부스팅하지만 노이즈가 있다. 선형 조절기 스테이지(201)는 속도가 더 높으며, PA의 피크 효율성을 달성하기 위하여 최적의 전원 전압을 보장하지만, (전력) 손실이 있다. 불행하게도, 노이즈 및 효율성은 모순되는 성능 요건들이다. 포락선 추적 애플리케이션들은 때때로 노이즈 및 효율성뿐 아니라, 예컨대 대역폭 및 출력 전압 동적 범위 같은 다른 성능 메트릭(metric)들에 대해 매우 엄격한 요건들을 가진다.

[0006] 본 개시내용은 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들을 포함한다. 일 실시예에서, 회로는 스위칭 조절기 및 유한 상태 기계를 포함한다. 스위칭 조절기는 하이(high)측 및 로우(low)측 스위치들, 및 적어도 하나의 캐패시터를 포함한다. 유한 상태 기계는 스위칭 신호 및 듀티 사이클(duty cycle) 신호를 수신하여 스위치들에 대한 스위치 제어 신호들을 생성한다. 스위치들은 스위칭 신호 및 듀티 사이클 신호의 전이들에 대한 응답으로 유한 상태 기계의 제어 하에서 턴 온 및 턴 오프된다. 스위칭 신호는 포락선 추적 신호로부터 생성될 수 있고, 스위칭 조절기는 포락선 추적 시스템의 일부일 수 있다.

[0007] 다음 상세한 설명 및 첨부되는 도면들은 본 개시내용의 성질 및 장점들의 더 나은 이해를 제공한다.

[0008] 도 1은 하나의 스위칭 조절기 토폴로지(topology)의 예를 예시한다.
[0009] 도 2는 하나의 타입의 포락선 추적 시스템에 대한 예시적 구성을 도시한다.
[0010] 도 3은 일 실시예에 따른 스위칭 조절기 회로를 예시한다.
[0011] 도 4a는 실시예에 따른 높은 듀티 사이클에 대한 회로의 동작을 예시한다.
[0012] 도 4b는 도 4a의 회로에 대한 파형들을 예시한다.
[0013] 도 5a는 실시예에 따른 낮은 듀티 사이클에 대한 회로의 동작을 예시한다.
[0014] 도 5b는 도 5a의 회로에 대한 파형들을 예시한다.
[0015] 도 6a는 실시예에 따라 높은 듀티 사이클로부터 낮은 듀티 사이클로 전이하는 회로의 동작을 예시한다.
[0016] 도 6b는 도 6a의 회로에 대한 파형들을 예시한다.
[0017] 도 7은 실시예에 따른 예시적인 유한 상태 기계를 예시한다.
[0018] 도 8은 실시예에 따른 유한 상태 기계의 제 1 스테이지를 예시한다.
[0019] 도 9는 실시예에 따른 유한 상태 기계의 제 2 스테이지를 예시한다.
[0020] 도 10은 실시예에 따른 방법을 예시한다.
[0021] 도 11은 실시예에 따른 전류 감지 이력 제어기를 포함하는 예시적인 회로를 예시한다.
[0022] 도 12는 다른 실시예에 따른 예시적인 스위칭 조절기 피드백 루프를 예시한다.

[0023] 본 개시내용은 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들에 관한 것이다. 다음 설명에서, 설명의 목적들을 위하여, 다수의 예들 및 특정 세부사항들은 본 개시내용의 완전한 이해를 제공하기 위하여 설명된다. 그러나, 청구항들에 표현된 바와 같은 본 개시내용이 이들 예들 단독의 또는 아래에서 설명되는 다른 특징들과 조합한 특징들 중 일부 또는 모두를 포함할 수 있고, 그리고 본원에 설명된 특징들 및 개념들의 수정들 및 등가물들을 더 포함할 수 있다는 것이 당업자에게 명백할 것이다.

[0024] 본 개시내용의 특징들 및 장점들은 스위칭 조절기들에 유용한 다양한 혁신적인 양상들 및 기법들을 예시하는 특정 예들에 관련하여 본원에 설명된다. 예컨대, 특정 실시예들은 3-레벨 벅 스테이지 구성을 가지는 낮은 노이즈, 높은 효율성, 포락선 추적 증폭기에 대한 혁신적인 이력 제어 기법을 포함할 수 있다. 일 예는 모든-디지털 제어 구현을 이용할 수 있고, 따라서 더 진보된 저비용 CMOS 기법들의 장점들을 취할 수 있으며, 여기서 고속 디바이스들이 이용가능하지만 이들은 전압-내성이 덜하다. 일부 실시예들은 정규 벅 스테이지를 사용하여 노이즈 및 효율성 성능 측면에서 종래의 포락선 추적 기법에 상당한 개선을 제공할 수 있다. 본원에 개시된 특정 제어 방식들은 포락선 추적 맥락에서 설명되지만, 본 개시내용의 특정 양상들은 모든 다른 스위칭 조절기 토폴로지들에 더 일반적으로 적용가능할 수 있다.

[0025] 포락선 추적 증폭기들은 종종 노이즈, 효율성, 대역폭, 및 출력 전압 동적 범위 성능에 대해 엄격한 요건들을 가진다. 고전압 애플리케이션들을 위한 플라잉(flying) 캐패시터 3-레벨 벅 컨버터들은 예컨대 공급 전압의 절반만큼 각각의 스위치에 대한 전압 스트레스를 감소시키도록 구성될 수 있다. 다중-레벨 토폴로지는 또한, 노이즈와 효율성 간의 바람직한 트레이드오프(tradeoff)들을 달성할 수 있어, 예컨대 작은 컴포넌트들을 선정하게 하고 따라서 비용을 감소시키게 하므로, 아래의 예들에서 설명된 바와 같은 포락선 추적에 사용될 수 있다. 포락선 추적에 다중-레벨 토폴로지를 적용하는 것은 난제인데, 그 이유는 통상적인 PWM 제어가 높은 대역폭 요건들을 충족시키기에 너무 느리기 때문이다. 본 개시내용의 특정 실시예들은 예컨대 더 빠른 제어를 제공하는 모든-디지털 제어 방식을 포함하며, 이는 진보된 CMOS 기법의 장점들을 취할 수 있다.

[0026] 도 3은 일 실시예에 따른 스위칭 조절기 회로를 예시한다. 일 실시예에서, 스위칭 조절기는 하이측 스위치들, 로우측 스위치들, 출력 인덕터, 및 제어 회로(여기서, 유한 상태 기계 - FSM)를 포함한다. 이 예는 포락선 추적에 적용되는 본 개시내용의 유리한 특징들을 예시하지만, 여기에 설명된 특징들은 또한 다른 스위칭 조절기 토폴로지들(예컨대, 벅, 부스트, 벅부스트, 플라이백 등)에 적용가능하다. 이 예에서, 전력 증폭기(PA)(350)는 증폭될 입력 신호(Vin)를 수신하고 그리고 일부 애플리케이션들(예컨대, 무선 송신기들)에서, 예컨대, 안테나에 커플링될 수 있는 전력 증폭기 출력 신호(Vout)를 생성한다. 본 개시내용에 따른 다중-레벨 스위칭 조절기들은 복수의 하이측 스위치들(예컨대, 트랜지스터들(M2 및 M3)), 복수의 로우측 스위치들(예컨대, 트랜지스터들(M0 및 M1)), 및 적어도 하나의 캐패시터(C)(390)를 포함할 수 있다. 이 예에서, 캐패시터(390)는 하이측 스위치들(예컨대, M2 및 M3) 간의 제 1 노드에 커플링되는 제 1 단자 및 로우측 스위치들(예컨대, M0 및 M1) 간의 제 2 노드에 커플링되는 제 2 단자를 가진다. 하이측 스위치들 및 로우측 스위치들은 유한 상태 기계(304)에 의해 생성되는 스위치 제어 신호들(φ3, φ2, φ1, 및 φ0)을 수신하여 스위치들을 턴 온 및 오프한다. 이 예에서, 스위치들은 MOS 트랜지스터들이고, 스위치 제어 신호들은 구동기 회로들(310-313)을 통하여 수신되고, 회로들(310 및 311)은 비인버팅이고 회로들(312 및 313)은 인버팅이다.

[0027] 본 개시내용의 특징들 및 장점들은 스위칭 신호(예컨대, ETDRV) 및 듀티 사이클 신호(예컨대, D)를 수신하여 입력들을 구동기 회로들에 제공함으로써 스위치 제어 신호들을 생성하는 유한 상태 기계(FSM)(304)를 포함한다. 이 예에서, FSM(304)은 스위치 제어 신호들(φ3, φ2, φ1, 및 φ0)을 생성하여, 스위칭 신호 및 듀티 사이클 신호에 기반하여 하이측 스위치들 및 로우측 스위치들을 제어한다. 예컨대, 듀티 사이클 신호는 임계치(예컨대, 50% 듀티 사이클) 초과이거나 미만인 듀티 사이클에 대응할 수 있고, 증폭기 입력에서의 제어 신호에 대한 응답으로 증폭기로부터의 전류 극성(예컨대, 포지티브 또는 네거티브)을 표시하는 스위칭 신호가 증폭기에 의해 생성될 수 있다. 하이측 스위치들 및 로우측 스위치들은 스위칭 신호 및 듀티 사이클 신호의 전이들에 대한 응답으로 유한 상태 기계의 제어 하에서 턴 온 및 오프된다.

[0028] 다양한 실시예들에서, 증폭기는 예컨대 에러 증폭기 또는 포락선 추적 증폭기일 수 있고, 제어 신호는 각각 에러 신호 또는 시변적인 제어 신호(예컨대, 포락선 추적(ET) 신호 또는 평균 전력 추적(APT) 신호)일 수 있다. 도 3에 도시된 예에서, 증폭기는 예컨대, 디지털-아날로그 컨버터(도시되지 않음)에 의해 생성되는 차동 포락선 추적 신호(DACP/DACN)를 수신하는 포락선 추적 증폭기(301)이다. 증폭기(301)로부터의 전류(Iamp)는 예컨대 저항기 또는 유사한 전류 감지 방식일 수 있는 전류 센서(302)에 의해 감지된다. 일 실시예에서, 전류 센서(302)는 증폭기로부터의 출력 전류를 감지하고, 그에 따라, 스위칭 조절기에 대한 스위칭 신호를 생성하기 위한 전류 감지 이력 제어기를 포함한다. 전류 감지 이력 제어기의 하나의 예시적인 구현이 아래에 도시되고, 예컨대 이력 비교기의 입력 단자들 간에 구성되는 직렬 저항기를 포함할 수 있다. 전류 센서(302)는 이 예에서 ETDRV인 스위칭 신호를 생성한다. 이 예에서, ETDRV는 증폭기(301)로부터의 포지티브 및 네거티브 전류를 표현한다. 스위칭 신호(ETDRV)는 입력으로서 FSM(304)에 제공된다.

[0029] FSM(304)은 또한 스위칭 조절기의 듀티 사이클에 대응하는 듀티 사이클 신호(D)를 수신할 수 있다. 이 예에서, 출력 전압(VAMP)은 기준 전압에 비교되어 듀티 사이클을 결정하고 듀티 사이클 신호(D)를 생성한다. 일 실시예에서, 비교기(303)는 출력 전압을 기준 전압에 비교하기 위하여 사용될 수 있다. 이 예에서, 비교기(303)는 이력 비교기이고 기준 전압은 1/2 전원 전압이다. 예컨대, 전원 단자는 전원 전압(여기서, VBATT)을 수신할 수 있다. 이런 예시적인 회로는 VBATT를 나누기 위하여 직렬 저항기들(306 및 307)을 포함하는 저항 분배기를 사용한다. 버퍼(305)는 VBATT/2를 생성하기 위하여 사용되고, VBATT/2는 비교기(303)의 하나의 입력에 제공된다. 비교기(303)의 제 2 입력은 스위칭 조절기의 출력 단자에 커플링되어 스위칭 조절기 출력 전압(VAMP)을 수신한다. VBATT는 또한 스위치(M3)에서 스위칭 조절기에 입력되는 전원 전압이다. 듀티 사이클은 스위칭 조절기 출력 전압(VAMP) 대 스위칭 조절기 입력 전압(VBATT)의 비이다. 예로서, 오십-퍼센트(50%) 듀티 사이클은 VAMP = VBATT/2(즉, VAMP/VBATT = 0.5)에 대응할 수 있다.

[0030] 유한 상태 기계(304)는 듀티 사이클 신호(D) 및 스위칭 신호(ETDRV)의 변화들에 기반하여 스위치들(M0-M3)을 턴 온 및 오프할 수 있다. 포락선 추적 애플리케이션에 대해, 전압(VAMP)은 PA(350)에 대한 전원 전압이다.

[0031] 도 4a는 실시예에 따른 높은 듀티 사이클에 대한 회로의 동작을 예시한다. 듀티 사이클이 임계치(예컨대, 50%)보다 더 클 때, 유한 상태 기계는 스위칭 신호의 변화들에 대한 응답으로 미리결정된 상태들의 시퀀스를 통해 전이하도록 하이측 스위치들 및 로우측 스위치들을 제어한다. 이 예에서, 미리결정된 상태들의 시퀀스는 인덕터(L)를 전원 전압 및 캐패시터 상에 저장된 전원 전압의 일부(예컨대, VBATT/2)에 교번적으로 커플링시킨다. FSM의 상태 시퀀스는 아래에 더 상세히 설명된다.

[0032] 이 예에서, 스위칭 조절기 스위치들은 처음에 (a)에 도시된 바와 같은 상태이고, 여기서 M3는 턴 온되고, M2는 턴 오프되고, M1은 턴 온되고, 그리고 M0는 턴 오프된다는 것을 가정하자. 이 상태에서, 하이측 스위치들은 캐패시터(C)를 충전시키도록 구성되고 로우측 스위치들은 캐패시터를 인덕터에 커플링시키도록 구성된다. 구체적으로, 이 상태에서, VBATT는 M3를 통하여 캐패시터(C)의 단자에 커플링되고, 따라서 캐패시터(C)를 충전시킨다. 캐패시터(C)는 VBATT/2와 동일한 전압을 저장한다. 따라서, 트랜지스터(M1)가 턴 온될 때, 인덕터(L)의 하나의 단자는 전하를 공급하는 캐패시터(C)의 다른 단자 상의 전압(VBATT/2)에 커플링된다. 이 상태에서, 인덕터 전류(IL)는 감소(램프 다운(ramp down))할 것이다.

[0033] 도 4b는 도 4a의 회로에 대한 파형들을 예시한다. 도 4b에 예시된 바와 같이, 회로가 상태(a)로 구성되는 시간 기간 동안 인덕터 전류(IL)는 램프 다운한다. 따라서, 증폭기 전류(Iamp)는 처음에 낮고 램핑 업한다. 이 예에서, Imap가 충분히 증가할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 네거티브 극성으로부터 포지티브 극성으로 (예컨대, Iamp 및 IL의 제로 크로싱(zero crossing)에서) 전이되었다는 것을 표시한다. ETDRV의 전이와 네거티브로부터 포지티브로의 Iamp 전이 간의 지연은 예컨대 전류 센서(302)의 비교기에서의 히스테리시스(hysteresis)로 인한 것일 수 있다. FSM(304)은 (b)에서 도시된 바와 같이 [1010](즉, M3 온, M2 오프, M1 온, M0 오프)으로부터 [1100](즉, M3 온, M2 온, M1 오프, M0 오프)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 상태의 변화로 ETDRV의 변화에 응답한다.

[0034] 이런 상태에서, 하이측 스위치들은 인덕터를 전원 전압(VBATT)에 커플링하고, 로우측 스위치들은 개방 회로가 된다. 따라서, 전류(IL)는 도 4b의 (b)에 도시된 바와 같이 램프 업하기 시작하고 (이전에 포지티브이고 증가하는) 증폭기 전류(Iamp)는 램프 다운한다.

[0035] Iamp가 충분히 감소할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 포지티브 극성으로부터 네거티브 극성으로 전이했음을 표시한다. FSM(304)은 (c)에서 도시된 바와 같이 [1100](즉, M3 온, M2 온, M1 오프, M0 오프)으로부터 [0101](즉, M3 오프, M2 온, M1 오프, M0 온)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 다른 상태 변화로 ETDRV의 변화에 응답한다.

[0036] 이 상태에서, 로우측 스위치들은 캐패시터(C)를 방전시키도록 구성되고 하이측 스위치들은 캐패시터를 인덕터에 커플링시키도록 구성된다. 구체적으로, 이 상태에서, 기준 전압(여기서, 접지(GND))은 M0를 통하여 캐패시터(C)의 단자에 커플링되고, 따라서 캐패시터(C)를 방전시킨다. 캐패시터(C)는 VBATT/2와 동일한 전압을 저장한다. 따라서, 트랜지스터(M2)가 턴 온될 때, 인덕터(L)의 하나의 단자는 전하를 공급하는 캐패시터(C) 상의 전압(VBATT/2 )에 커플링되고 인덕터 전류(IL)는 감소(램프 다운)할 것이다. 인덕터 전류(IL)는 도 4b의 (c)에서 도시된 바와 같이 램프 다운하고 (이전에 네거티브이고 감소하는) 증폭기 전류(Iamp)는 램프 업한다.

[0037] Iamp가 충분히 증가할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 네거티브 극성으로부터 포지티브 극성으로 전이했음을 표시한다. FSM(304)은 (d)에서 도시된 바와 같이 [0101](즉, M3 오프, M2 온, M1 오프, M0 온)로부터 [1100](즉, M3 온, M2 온, M1 오프, M0 오프)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 다른 상태 변화로 ETDRV의 변화에 응답한다. 상태(d)는 하이측 스위치들이 인덕터를 전원 전압에 커플링하게 함으로써 상태(b)와 동일하게 스위치들을 동작시키지만, ETDRV가 상태를 변화시킬 때 상태(a)([1010])로 다시 전이한다. 따라서, 듀티 사이클 신호가 변화되지 않을 때(예컨대, D=1, 50%보다 더 큼), FSM(305)은 스위칭 신호의 변화들에 대한 응답으로 위에서 예시된 바와 같이 네개(4)의 상태들을 포함하는 전체 사이클을 통하여 전이할 수 있다.

[0038] 스위칭 노드(VSW) 상의 전압들은 도 4b에 도시된다. 도 4b에 도시된 바와 같이, 50%의 예시적인 듀티 사이클 동안, VSW는 전원 전압(VBATT)과 1/2 전원 전압(VBATT/2) 간에서 스위칭한다. 따라서, 스위치들(M0-M3)은 감소된 스트레스로 더 낮은 전압들에서 동작한다. 도 3을 참조하면, 부가적인 분로 조절기들(Isrc(308) 및 Isnk(309))은 예컨대 충전과 방전 간의 불균형에 의해 유발되는 전류 손실을 보충하기 위하여 사용될 수 있다.

[0039] 도 5a는 실시예에 따른 낮은 듀티 사이클에 대한 회로의 동작을 예시한다. 듀티 사이클이 임계치, 예컨대 50%보다 더 작을 때, 유한 상태 기계는 스위칭 신호의 변화들에 대한 응답으로 미리결정된 상태들의 시퀀스를 통해 전이하도록 하이측 스위치들 및 로우측 스위치들을 제어한다. 이 예에서, 미리결정된 상태들의 시퀀스는 인덕터(L)를 기준 전압(예컨대, 접지) 및 캐패시터 상에 저장된 전원 전압의 일부(예컨대, VBATT/2)에 교번적으로 커플링시킨다. 이 시퀀스에 대한 FSM의 상태 시퀀스는 또한 아래에 더 상세히 설명된다.

[0040] 이 예에서, 스위칭 조절기 스위치들은 처음에 (a)에 도시된 바와 같은 상태[0011]이고, 여기서 M3는 턴 오프되고, M2는 턴 오프되고, M1은 턴 온되고, 그리고 M0는 턴 온된다는 것을 가정하자. 이 상태에서, 로우측 스위치들은 인덕터를 접지에 커플링시키도록 구성되고, 하이측 스위치들은 개방 회로가 된다. 도 4b는 상태(a) 동안 램핑 다운하는 전류(IL)를 도시하는, 도 4a의 회로의 파형들을 예시한다. 따라서, (이전에 네거티브 및 감소하는) 증폭기 전류(Iamp)는 램프 업한다.

[0041] Iamp가 충분히 증가할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 네거티브 극성으로부터 포지티브 극성으로 전이했음을 표시한다. FSM(304)은 도 5a의 (b)에서 도시된 바와 같이 [0011](즉, M3 오프, M2 오프, M1 온, M0 온)로부터 [0101](즉, M3 오프, M2 온, M1 오프, M0 온)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 다른 상태 변화로 ETDRV의 변화에 응답한다.

[0042] 이 상태에서, 로우측 스위치들은 캐패시터(C)를 방전시키도록 구성되고 하이측 스위치들은 캐패시터를 인덕터에 커플링시키도록 구성된다. 구체적으로, 이 상태에서, 접지는 M0를 통하여 캐패시터(C)의 단자에 커플링되고, 따라서 캐패시터(C)를 방전시킨다. 캐패시터(C)는 VBATT/2와 동일한 전압을 저장한다. 따라서, 트랜지스터(M2)가 턴 온될 때, 인덕터(L)의 하나의 단자는 전하를 공급하는 캐패시터(C)의 나머지 하나의 단자 상의 전압(VBATT/2)에 커플링된다. 이 상태에서, 인덕터 전류(IL)는 증가(램프 업)할 것이다.

[0043] 도 5b에 예시된 바와 같이, 회로가 상태(b)로 구성되는 시간 기간 동안 인덕터 전류(IL)는 램프 업한다. 따라서, 증폭기 전류(Iamp)는 처음에 높고 램핑 다운한다. 이 예에서, Iamp가 충분히 감소할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 포지티브 극성으로부터 네거티브 극성으로 전이했음을 표시한다. FSM(304)은 도 5a의 (c)에서 도시된 바와 같이 [0101](즉, M3 오프, M2 온, M1 오프, M0 온)로부터 [0011](즉, M3 오프, M2 오프, M1 온, M0 온)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 다른 상태 변화로 ETDRV의 변화에 응답한다.

[0044] 도 5a의 상태(c)는 로우측 스위치들이 인덕터를 접지에 커플링하게 함으로써 도 5a의 상태(a)와 동일하게 스위치들을 동작시키지만, ETDRV가 상태를 변화시킬 때 상태(d)([1010])로 전이한다. 상태(c)에서, 인덕터 전류(IL)는 감소하고 Iamp는 증가한다. Iamp가 충분히 증가할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 네거티브 극성으로부터 포지티브 극성으로 전이했음을 표시한다. FSM(304)은 (d)에서 도시된 바와 같이 [0011](즉, M3 오프, M2 오프, M1 온, M0 온)로부터 [1010](즉, M3 온, M2 오프, M1 온, M0 오프)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 다른 상태 변화로 ETDRV의 변화에 응답한다.

[0045] 이 상태에서, 하이측 스위치들은 캐패시터(C)를 충전시키도록 구성되고 로우측 스위치들은 캐패시터를 인덕터에 커플링시키도록 구성된다. 구체적으로, 이 상태에서, VBATT는 M3를 통하여 캐패시터(C)의 단자에 커플링되고, 따라서 캐패시터(C)를 충전시킨다. 캐패시터(C)는 VBATT/2와 동일한 전압을 저장한다. 따라서, 트랜지스터(M1)가 턴 온될 때, 인덕터(L)의 하나의 단자는 전하를 공급하는 캐패시터(C) 상의 전압(VBATT/2)에 커플링되고 인덕터 전류(IL)는 증가(램프 업)할 것이다. 인덕터 전류(IL)는 도 5b의 (d)에 도시된 바와 같이 램프 업하고 (이전에 포지티브이고 증가하는) 증폭기 전류(Iamp)는 램프 다운한다.

[0046] Iamp가 충분히 감소할 때, 전류 감지 회로(302)의 출력은 스위칭 신호(ETDRV)의 상태를 변화시키고, 이는 Iamp가 포지티브 극성으로부터 네거티브 극성으로 전이했음을 표시한다. FSM(304)은 [1010](즉, M3 온, M2 오프, M1 온, M0 오프)으로부터 다시 상태(a)[0011](즉, M3 오프, M2 오프, M1 온, M0 온)로 출력 신호들(φ3, φ2, φ1, 및 φ0)의 변화를 유발하는 다른 상태 변화로 ETDRV의 변화에 응답한다. 따라서, 듀티 사이클 신호가 변화되지 않을 때(예컨대, D=0, 50% 미만), FSM(305)은 스위칭 신호의 변화들에 대한 응답으로 도 5a에 예시된 바와 같이 네개(4)의 상태들을 포함하는 전체 사이클을 통하여 전이할 수 있다. 도 4a와 유사하게, VSW는 1/2 전원 전압(VBAT/2)과 접지 간에서 스위칭한다. 따라서, 스위치들(M0-M3)은 감소된 스트레스로 더 낮은 전압들에서 동작한다.

[0047] 도 6a는 실시예에 따라 높은 듀티 사이클로부터 낮은 듀티 사이클로 전이하는 회로의 동작을 예시한다. 다양한 동작 조건들하에서, 스위칭 조절기의 출력 전압(예컨대, 도 3의 VAMP)은 변화할 수 있고, 이것은 차례로 듀티 사이클을 변화시킬 수 있다. 본 개시내용의 실시예들은 듀티 사이클을 모니터하고 듀티 사이클 신호(예컨대, 도 3의 D)의 상태를 변화시킬 수 있고, 이는 유한 상태 기계의 상태 전이들 및 스위칭 조절기의 하이측 스위치들 및 로우측 스위치들의 상태들에서 대응하는 변화들을 유발할 수 있다. 그러나, 본 개시내용의 특징들 및 장점들은, FSM이 하나 또는 그 초과의 특정 상태들에 있을 때 FSM이 하이 및/또는 로우측 스위치들의 대응하는 변화들을 갖는 듀티 사이클 신호의 변화들에만 응답할 수 있도록, 듀티 사이클 신호의 변화들에 응답하는 FSM 상태들을 제한하는 것을 포함한다.

[0048] 도 6에 의해 예시된 바와 같이, 듀티 사이클이 임계치를 크로싱할 때, 유한 상태 기계는 스위칭 신호의 변화들에 대한 FSM 응답 상태들 중 특정 상태들을 통하여 전이하도록 하이측 스위치들 및 로우측 스위치들을 제어한다. 그러나, FSM의 모든 상태들이 듀티 사이클 신호의 변화들에 응답하지 않고, 그리고 FSM은 듀티 사이클의 변화들에 응답하는 하이 및/또는 로우측 스위치들의 변화들을 특정 상태들로 제한할 수 있다. 따라서, 임계치를 크로싱하는 듀티 사이클에 대응하는 듀티 사이클 신호의 변화들은, 유한 상태 기계가 그런 변화들에 응답하는 특정 상태들 중 하나가 아니면, 하이측 스위치들 및 로우측 스위치들의 상태를 변화시키지 않는다.

[0049] 이것은, 예컨대 듀티 사이클 신호가 논리 1로부터 논리 0으로 전이할 때 하이 및 로우측 스위치들의 시퀀스를 도시하는 도 6a에 예시된다. D가 처음에 논리 1이기 때문에, 상태들의 시퀀스는 도 4a에 도시된 것과 같다. 그러나, D가 1로부터 0으로 전이할 때, FSM은 즉각 응답하지 않는다. 오히려, FSM은, FSM이 특정 상태들에 있을 때, 도 4a의 상태 시퀀스로부터 도 5a의 상태 시퀀스로만 전이할 수 있다. 이 예에서, 상태들(a)-(b)은 D=1 상태들이고, 전이는, 임계치(예컨대, 50%) 초과 및 미만인 듀티 사이클에 대해 둘 모두의 상태 시퀀스들에 의해 공유되는 특정 상태인 상태(c) 상에서 발생한다. 예컨대, 상태(d)는 도 5a의 D=0 상태(c)에 대응한다.

[0050] 도 6b는 도 6a의 회로에 대한 파형들을 예시한다. 도 6b는, 상태(c)에서, 도 4a에서와 같이 VSW가 VBATT와 VBATT/2 간에서 스위칭하는 높은 듀티 사이클 동작으로부터 도 5a에서와 같이 VSW가 VBATT/2와 접지 간에서 스위칭하는 낮은 듀티 사이클 동작으로 시스템이 전이함을 예시한다.

[0051] 일반적으로, 도 6a의 시퀀스는, 하이측 스위치들 및 로우측 스위치들이 플라잉(flying) 캐패시터를 충전시키거나 방전시키는 특정 상태들로 구성된 후, 하이측 스위치들 및 로우측 스위치들이 듀티 사이클 신호의 변화들에 응답하는 것을 예시한다. 예컨대, 도 6a에서, 상태(c)는 낮은 듀티 사이클 동작으로 전이하기 전에 캐패시터(C)를 방전한다.

[0052] 도 7은 실시예에 따른 예시적인 유한 상태 기계를 예시한다. 이 예에서, FSM은 제 1 스테이지 FSM(FSM1)(701) 및 제 2 스테이지 FSM(FSM2)(702)을 포함한다. FSM1(701)은 듀티 사이클 신호(D) 및 스위칭 신호(ETDRV)를 수신하고 아래에서 설명되는 다섯 개(5)의 상태들을 포함한다. FSM2(702)는 FSM1(701)의 출력들을 수신하고 또한 아래에서 설명되는 일곱 개(7)의 상태들을 포함한다. FSM2(702)는 위에서 설명된 바와 같이 하이측 및 로우측 스위치들의 온 및 오프 상태를 제어하는 스위치 제어 신호들(φ3, φ2, φ1, 및 φ0)을 생성한다.

[0053] 도 8은 실시예에 따른 유한 상태 기계의 제 1 스테이지를 예시한다. 이 다이어그램에서, 원은 상태를 표현하고 상태들 간의 전이들은 화살표들에 의해 표현된다. 전이들을 유발하는 입력들은 화살표들 위에 도시되고, 출력들은 원들 내에 도시된다. 예컨대, FSM1이 상태(0/00)이고 01 입력(즉, D=0 및 ETDRV=1)을 수신하면, FSM1은 상태(1/01)로 전이하고 01을 출력한다. D=0일 때, ETDRV의 입력 전이들이 출력에 반영되고 D의 입력 전이들이 출력의 변화들을 유발하지 않는 것을 주목하라. D에서의 전이들은 단지 상태(1/01)로부터 D=1 상태(3/11)로 전이할 수 있다. 유사하게, D=1일 때, ETDRV의 입력 전이들은 출력에 반영되고 D의 입력 전이들은 출력의 변화들을 유발하지 않는다. D에서의 전이들은 단지 상태(2/10)로부터 D=0 상태(0/00)로 전이할 수 있다. 따라서, D=1 사이클 및 D=0 사이클 간의 전이는 예컨대, 위에서 언급된 바와 같이, 전이 동안 플라잉 캐패시터의 충전 및 방전의 완전한 사이클을 보장하도록 제어될 수 있다. FSM1은 입력들(D) 및 ETDRV를 컨디셔닝(condition)할 수 있고 예컨대 FSM2로의 무효한 전이들을 방지할 수 있다. 4/00은 FSM의 시작에서의 대기 상태이고, 여기서 시스템이 인에이블될 때 종료가 발생한다.

[0054] 도 9는 실시예에 따른 유한 상태 기계의 제 2 스테이지를 예시한다. 도 9에 예시된 바와 같이, FSM2는 하이측 및 로우측 스위치들을 턴 온 및 오프하기 위한 복수의 상태들을 가질 수 있다. 제 1 복수의 상태들은 임계치 초과의 듀티 사이클(예컨대, D=1; >50% 듀티 사이클)에 대응하고, 제 2 복수의 상태들은 임계치 미만의 듀티 사이클(예컨대, D=0; <50% 듀티 사이클)에 대응한다. 도 4a 및 9를 참조하여, D=1일 때, 하이측 및 로우측 트랜지스터들(M0-M3)은 다음과 같이 전이할 수 있다: 도 4a의 상태(a)는 A/1010에 대응하고, 도 4a의 상태(b)는 D/1100에 대응하고, 도 4a의 상태(c)는 5//0101에 대응하고, 그리고 도 4a의 상태(d)는 C/1100에 대응하고, 여기서 상태들 간의 전이들은, FSM1을 통과하고 도 9에서 상태들 간의 화살표들 옆에 도시된(예컨대,[D, ETDRV] =[11],[10],[11],[10]) 스위칭 신호(ETDRV)의 변화들에 의해 유발된다. 듀티 사이클 신호(D)가 변화되지 않고 있는 한, FSM2는 상태들(A/, D/, 5/ 및 C/) 중 하나로 남을 것이다.

[0055] 그러나, D가 예컨대 임계치 미만으로 떨어지는 듀티 사이클에 대한 응답으로 0으로 전이할 때, FSM2는 상태들(3/ 및 4/)뿐 아니라 상태들(5/ 및 A/)을 통해 전이할 수 있다. 그러나, FSM2는 D=1 사이클 및 D=0 사이클 둘 모두에 의해 공유된 상태들(예컨대, 상태들 5/ 및 A/) 상에서만 전이할 수 있다. 따라서, FSM2가 상태(D/)에 있는 동안 D가 0으로 전이하면, 시스템은, 낮은 듀티 사이클 상태 시퀀스를 시작하기 전에 FSM2가 5/일 때까지 대기할 것이다(예컨대, ETDRV가 전이할 때까지 대기함). 다른 말로, FSM2는, FSM2가 낮은 듀티 사이클 시퀀스 및 높은 듀티 사이클 시퀀스에 의해 공유되는 상태에 있을 때에만 상이한 듀티 사이클 시퀀스에 진입할 수 있다. 도 5a에 도시된 낮은 듀티 사이클(D=0) 시퀀스에 대해, 하이측 및 로우측 트랜지스터들(M0-M3)은 다음과 같이 전이할 수 있다: 도 5a의 상태(a)는 4/0011에 대응하고, 도 5a의 상태(b)는 5/0101에 대응하고, 도 5a의 상태(c)는 3/0011에 대응하고, 도 5a의 상태(c)는 A/1010에 대응한다.

[0056] 도 10은 실시예에 따른 방법을 예시한다. 1001에서, 스위칭 조절기의 감지된 출력 전압은 기준 전압, 이를테면 전원 전압의 절반에 비교될 수 있고, 이에 따라, 제 1 신호가 1002에서 생성된다. 제 1 신호는 예컨대 이력 비교기에 의해 생성되는 디지털 신호일 수 있다. 1003에서, 전류는 스위칭 조절기의 제어 증폭기로부터 감지되고, 이에 따라, 제 2 신호는 1004에서 생성된다. 제 2 신호는 예컨대, 제어 증폭기로부터의 전류의 극성을 감지하기 위하여 비교기의 입력 단자들 간에 직렬 저항기가 구성되는 다른 이력 비교기에 의해 생성된 디지털 신호일 수 있다. 일 실시예에서, 제어 증폭기는 스위칭 조절기의 피드백 루프의 일부이다. 다른 실시예에서, 제어 증폭기는 예컨대, 포락선 추적 신호(ET)를 수신하는 포락선 추적 증폭기이다. 1005에서, 제 1 및 제 2 신호들은 유한 상태 기계에서 수신된다. 유한 상태 기계는 제 1 신호 및 제 2 신호의 변화들에 대한 응답으로 출력 스테이지 내의 복수의 직렬 구성된 스위치들 및 캐패시터를 턴 온시키기 위한 스위치 제어 신호들을 생성한다.

[0057] 도 11은 실시예에 따른 전류 감지 이력 제어기를 포함하는 예시적인 회로를 예시한다. 이 예에서, 스위칭 조절기는 전원 전압(Vdd)에 커플링되는 제 1 단자를 가지는 제 1 스위치(1101), 제 1 스위치(1101)와 스위칭 노드 간에 구성되는 제 2 스위치(1102), 스위칭 노드에 커플링되는 제 3 스위치(1103), 및 제 3 스위치(1103)와 기준 전압(접지) 간에 구성되는 제 4 스위치(1004)를 포함한다. 스위칭 조절기는, 스위칭 노드에 커플링되는 제 1 단자, 및 제 2 단자를 가지는 인덕터(L), 및 제 1 스위치(1101)와 제 2 스위치(1102) 간에 구성되는 제 1 단자와, 제 3 스위치(1103)와 제 4 스위치(1104) 간에 구성되는 제 2 단자를 가지는 캐패시터(1150)를 더 포함한다. 이 예에서, 선형 증폭기(1106)는 포락선 추적 신호를 수신한다. 증폭기(1106)는 시변적인 전압 제어 신호(예컨대, ET 신호 또는 APT 신호)를 수신하기 위한 입력 및 출력 전압(Vamp)을 생성하기 위한 출력을 가질 수 있고, 이 예에서 출력 전압(Vamp)은 전력 증폭기(1105)에 대한 전원 전압이다. 증폭기(1105)의 출력은 인덕터(L)의 제 2 단자에 커플링된다. 전류 감지 이력 제어기는 증폭기(1106)로부터의 출력 전류(Iamp)를 감지하고, 그에 따라, 스위칭 조절기에 대한 스위칭 신호를 생성한다. 이 예에서, 전류 감지 이력 제어기는 히스테리시스를 가지는 비교기(1108)의 2개의 입력들 간의 증폭기 출력 전류(Iamp)와 직렬로 구성되는 저항기(1107)를 포함한다. 비교기의 출력은 스위칭 신호(SW)이고, 스위칭 신호(SW)는 스위치들(1101-1104)을 턴 온 및 오프하도록 스위치 제어 회로(1150)를 구동한다. 하나의 예시적인 스위치 제어 회로(1150)는, 위에서 설명된 유한 상태 기계를 포함할 수 있지만, 다른 ET 및 APT 애플리케이션들이 다중-레벨 스위칭 조절기의 성능 특징들로부터 이익을 얻을 수 있다.

[0058] 도 12는 다른 실시예에 따른 예시적인 스위칭 조절기 피드백 루프를 예시한다. 이 예에서, 스위칭 신호는 에러 증폭기(1201) 및 펄스 폭 변조(PWM) 비교기(1202)로부터 생성된다. 에러 증폭기는 피드백 신호(fb)(이를테면, 전압 또는 전류) 및 기준 신호를 수신하고 에러 신호를 생성할 수 있다. 에러 증폭기의 출력은 예컨대 저항기(Rcomp) 및 캐패시터(Ccomp)를 포함하는 보상 네트워크, 및 입력 PWM 비교기(1202)에 커플링될 수 있다. 이 예에서, PWM 비교기(1202)의 다른 입력은 램프 신호("RAMP")를 수신하고 출력상에 스위칭 신호를 생성한다.

[0059] 위의 설명은, 특정 실시예들의 양상들이 어떻게 구현될 수 있는지의 예들과 함께 본 개시내용의 다양한 실시예들을 예시한다. 위의 예들은 유일한 실시예들인 것으로 간주되지 않아야 하고, 다음 청구항들에 의해 정의된 바와 같은 특정 실시예들의 유연성 및 장점들을 예시하기 위하여 제시된다. 위의 개시내용 및 다음 청구항들에 기반하여, 다른 어레인지먼트들, 실시예들, 구현들 및 등가물들은 청구항들에 의해 정의된 바와 같은 본 개시내용의 범위에서 벗어남이 없이 이용될 수 있다.

Claims

회로로서,
복수의 하이(high)측 스위치들, 복수의 로우(low)측 스위치들, 및 상기 하이측 스위치들 간의 제 1 노드에 커플링되는 제 1 단자 및 상기 로우측 스위치들 간의 제 2 노드에 커플링되는 제 2 단자를 가지는 적어도 하나의 캐패시터를 포함하는 스위칭 조절기 ― 상기 하이측 스위치들 및 상기 로우측 스위치들은 스위치 제어 신호들을 수신함 ―; 및
상기 스위치 제어 신호들을 생성하기 위하여 스위칭 신호 및 듀티 사이클(duty cycle) 신호를 수신하는 유한 상태 기계(finite state machine)
를 포함하고,
상기 유한 상태 기계는 상기 스위칭 신호 및 상기 듀티 사이클 신호에 기반하여 상기 하이측 스위치들 및 상기 로우측 스위치들을 제어하고,
상기 하이측 스위치들 및 상기 로우측 스위치들은 상기 스위칭 신호 및 상기 듀티 사이클 신호의 전이(transition)들에 대한 응답으로 상기 유한 상태 기계의 제어 하에서 턴 온 및 오프되는,
회로.
제 1 항에 있어서,
상기 듀티 사이클이 임계치보다 더 클 때, 상기 유한 상태 기계는 상기 스위칭 신호의 변화들에 대한 응답으로 미리결정된 상태들의 시퀀스를 통하여 전이하도록 상기 하이측 스위치들 및 상기 로우측 스위치들을 제어하는,
회로.
제 2 항에 있어서,
상기 미리결정된 상태들의 시퀀스는 인덕터를 전원 전압 및 상기 적어도 하나의 캐패시터 상에 저장된 상기 전원 전압의 일부(fraction)에 교번적으로 커플링시키는,
회로.
제 2 항에 있어서,
상기 미리결정된 상태들의 시퀀스는:
상기 하이측 스위치들이 상기 적어도 하나의 캐패시터를 충전시키도록 구성되고 상기 로우측 스위치들이 상기 적어도 하나의 캐패시터를 인덕터에 커플링시키도록 구성되는 제 1 상태;
상기 하이측 스위치들이 상기 인덕터를 전원 전압에 커플링시키는 제 2 상태;
상기 하이측 스위치들이 상기 적어도 하나의 캐패시터를 상기 인덕터에 커플링시키도록 구성되고 상기 로우측 스위치들이 상기 적어도 하나의 캐패시터를 방전시키도록 구성되는 제 3 상태; 및
상기 하이측 스위치들이 상기 인덕터를 상기 전원 전압에 커플링시키는 제 4 상태
를 포함하는,
회로.
제 1 항에 있어서,
상기 듀티 사이클이 임계치보다 더 작을 때, 상기 유한 상태 기계는 상기 스위칭 신호의 변화들에 대한 응답으로 미리결정된 상태들의 시퀀스를 통하여 전이하도록 상기 하이측 스위치들 및 상기 로우측 스위치들을 제어하는,
회로.
제 5 항에 있어서,
상기 미리결정된 상태들의 시퀀스는 인덕터를 상기 적어도 하나의 캐패시터 상에 저장된 전원 전압의 일부와 기준 전압에 교번적으로 커플링시키는,
회로.
제 5 항에 있어서,
상기 미리결정된 상태들의 시퀀스는:
상기 로우측 스위치들이 인덕터를 기준 전압에 커플링시키는 제 1 상태;
상기 하이측 스위치들이 상기 적어도 하나의 캐패시터를 충전시키도록 구성되고 상기 로우측 스위치들이 상기 적어도 하나의 캐패시터를 상기 인덕터에 커플링시키도록 구성되는 제 2 상태;
상기 하이측 스위치들이 상기 인덕터를 상기 기준 전압에 커플링시키는 제 3 상태; 및
상기 하이측 스위치들이 상기 적어도 하나의 캐패시터를 상기 인덕터에 커플링시키도록 구성되고 상기 로우측 스위치들이 상기 적어도 하나의 캐패시터를 방전시키도록 구성되는 제 4 상태
를 포함하는,
회로.
제 1 항에 있어서,
상기 듀티 사이클이 임계치를 크로싱(cross)할 때, 상기 유한 상태 기계는 상기 스위칭 신호의 변화들에 대한 응답으로 복수의 상태들 중 특정 상태들을 통해 전이하도록 상기 하이측 스위치들 및 상기 로우측 스위치들을 제어하고, 상기 임계치를 크로싱하는 상기 듀티 사이클에 대응하는 상기 듀티 사이클 신호의 변화들은, 상기 유한 상태 기계가 상기 특정 상태들 중 하나에 있지 않으면, 상기 하이측 스위치들 및 상기 로우측 스위치들의 상태를 변화시키지 않는,
회로.
제 8 항에 있어서,
상기 하이측 스위치들 및 상기 로우측 스위치들이 상기 적어도 하나의 캐패시터를 충전시키거나 방전시키는 특정 상태들로 구성된 후, 상기 하이측 스위치들 및 상기 로우측 스위치들이 상기 듀티 사이클 신호의 변화들에 응답하는,
회로.
제 1 항에 있어서,
상기 하이측 스위치들은 전원 전압을 수신하도록 구성되는 제 1 스위치, 및 상기 제 1 스위치와 스위칭 노드 간에 구성되는 제 2 스위치를 포함하고, 상기 로우측 스위치들은 상기 스위칭 노드에 커플링되는 제 3 스위치, 및 상기 스위칭 노드와 기준 전압 간에 구성되는 제 4 스위치를 포함하고, 상기 적어도 하나의 캐패시터는 상기 제 1 스위치와 상기 제 2 스위치 간의 제 1 노드에 커플링되는 제 1 단자 및 상기 제 3 스위치와 상기 제 4 스위치 간의 제 2 노드에 커플링되는 제 2 단자를 가지는 단일 캐패시터인,
회로.
제 10 항에 있어서,
상기 듀티 사이클이 오십 퍼센트(50%)보다 더 클 때, 상기 유한 상태 기계는 복수의 상태들을 통하여 전이하도록 상기 제 1 스위치, 제 2 스위치, 제 3 스위치 및 제 4 스위치를 제어하고,
제 1 상태에서, 상기 제 1 스위치는 턴 온되고, 상기 제 2 스위치는 턴 오프되고, 상기 제 3 스위치는 턴 온되고, 그리고 상기 제 4 스위치는 턴 오프되고;
상기 제 1 상태 다음 제 2 상태에서, 상기 제 1 스위치는 턴 온되고, 상기 제 2 스위치는 턴 온되고, 상기 제 3 스위치는 턴 오프되고, 그리고 상기 제 4 스위치는 턴 오프되고;
상기 제 2 상태 다음 제 3 상태에서, 상기 제 1 스위치는 턴 오프되고, 상기 제 2 스위치는 턴 온되고, 상기 제 3 스위치는 턴 오프되고, 그리고 상기 제 4 스위치는 턴 온되고; 그리고
상기 제 3 상태 다음 제 4 상태에서, 상기 제 1 스위치는 턴 온되고, 상기 제 2 스위치는 턴 온되고, 상기 제 3 스위치는 턴 오프되고, 그리고 상기 제 4 스위치는 턴 오프되는,
회로.
제 10 항에 있어서,
상기 듀티 사이클이 오십 퍼센트(50%)보다 더 작을 때, 상기 유한 상태 기계는 복수의 상태들을 통하여 전이하도록 상기 제 1 스위치, 제 2 스위치, 제 3 스위치 및 제 4 스위치를 제어하고,
제 1 상태에서, 상기 제 1 스위치는 턴 오프되고, 상기 제 2 스위치는 턴 오프되고, 상기 제 3 스위치는 턴 온되고, 그리고 상기 제 4 스위치는 턴 온되고;
상기 제 1 상태 다음 제 2 상태에서, 상기 제 1 스위치는 턴 오프되고, 상기 제 2 스위치는 턴 온되고, 상기 제 3 스위치는 턴 오프되고, 그리고 상기 제 4 스위치는 턴 온되고;
상기 제 2 상태 다음 제 3 상태에서, 상기 제 1 스위치는 턴 오프되고, 상기 제 2 스위치는 턴 오프되고, 상기 제 3 스위치는 턴 온되고, 그리고 상기 제 4 스위치는 턴 온되고; 및
상기 제 3 상태 다음 제 4 상태에서, 상기 제 1 스위치는 턴 온되고, 상기 제 2 스위치는 턴 오프되고, 상기 제 3 스위치는 턴 온되고, 그리고 상기 제 4 스위치는 턴 오프되는,
회로.
제 1 항에 있어서,
상기 하이측 스위치들은 전원 전압과 스위칭 노드 간에 직렬로 구성되는 제 1 PMOS 트랜지스터 및 제 2 PMOS 트랜지스터를 포함하고, 그리고 상기 로우측 스위치들은 상기 스위칭 노드와 기준 전압 간에 직렬로 구성되는 제 1 NMOS 트랜지스터 및 제 2 NMOS 트랜지스터를 포함하는,
회로.
제 1 항에 있어서,
상기 스위칭 신호는 증폭기에 의해 생성되고, 상기 증폭기는 포락선 추적(envelope tracking) 입력 신호를 수신하여 상기 스위칭 조절기의 출력상에 전압을 생성하는,
회로.
제 1 항에 있어서,
상기 스위칭 조절기의 출력 전압에 커플링되는 제 1 입력 및 기준 전압에 커플링되는 제 2 입력을 가지는 비교기를 더 포함하는,
회로.
방법으로서,
제 1 신호를 생성하기 위하여 스위칭 조절기의 감지된 출력 전압을 전압 기준에 비교하는 단계;
제 2 신호를 생성하기 위하여 제어 신호에 대한 응답으로 상기 스위칭 조절기의 제어 증폭기로부터의 전류를 감지하는 단계;
상기 스위칭 조절기의 출력 스테이지에서 스위치들의 상태를 제어하기 위하여 유한 상태 기계에서 상기 제 1 신호 및 상기 제 2 신호를 수신하는 단계
를 포함하고,
상기 출력 스테이지는 공급 전압과 기준 전압 간에 직렬로 구성되는 복수의 스위치들, 및 제 1 스위치와 제 2 스위치 간에 구성되는 제 1 단자 및 제 3 스위치와 제 4 스위치 간에 구성되는 제 2 단자를 가지는 적어도 하나의 캐패시터를 포함하고, 그리고
상기 복수의 스위치들은 상기 제 1 신호 및 상기 제 2 신호의 변화들에 대한 응답으로 턴 온 및 오프되는,
방법.
제 16 항에 있어서,
상기 전류를 감지하는 단계는 상기 전류의 극성을 결정하는 단계를 포함하는,
방법.
제 16 항에 있어서,
듀티 사이클이 임계치보다 더 클 때, 상기 유한 상태 기계는 상기 스위칭 신호의 변화들에 대한 응답으로 제 1 미리결정된 상태들의 시퀀스를 통하여 전이하도록 상기 복수의 스위치들을 제어하고, 그리고 상기 듀티 사이클이 상기 임계치보다 더 작을 때, 상기 유한 상태 기계는 상기 스위칭 신호의 변화들에 대한 응답으로 제 2 미리결정된 상태들의 시퀀스를 통해 전이하도록 상기 복수의 스위치들을 제어하는,
방법.
회로로서,
스위칭 조절기 ― 상기 스위칭 조절기는:
전원 전압에 커플링되는 제 1 단자를 가지는 제 1 스위치;
상기 제 1 스위치와 스위칭 노드 간에 구성되는 제 2 스위치;
상기 스위칭 노드에 커플링되는 제 3 스위치;
상기 제 3 스위치와 기준 전압 간에 구성되는 제 4 스위치;
상기 스위칭 노드에 커플링되는 제 1 단자, 및 제 2 단자를 가지는 인덕터; 및
상기 제 1 스위치와 상기 제 2 스위치 간에 구성되는 제 1 단자 및 상기 제 3 스위치와 상기 제 4 스위치 간에 구성되는 제 2 단자를 가지는 캐패시터를 포함함 ―;
증폭기 ― 상기 증폭기는 시변적인 전압 제어 신호를 수신하기 위한 입력 및 출력 전압을 생성하기 위한 출력을 가지며, 상기 증폭기의 출력은 상기 인덕터의 상기 제 2 단자에 커플링됨 ―; 및
상기 증폭기로부터의 출력 전류를 감지하고, 그에 따라, 상기 스위칭 조절기에 대한 스위칭 신호를 생성하기 위한 전류 감지 이력 제어기
를 포함하는,
회로.
제 19 항에 있어서,
상기 시변적인 제어 신호는 포락선 추적 신호 또는 평균 전력 추적 신호인,
회로.