JP5032447B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP5032447B2
JP5032447B2 JP2008296311A JP2008296311A JP5032447B2 JP 5032447 B2 JP5032447 B2 JP 5032447B2 JP 2008296311 A JP2008296311 A JP 2008296311A JP 2008296311 A JP2008296311 A JP 2008296311A JP 5032447 B2 JP5032447 B2 JP 5032447B2
Authority
JP
Japan
Prior art keywords
voltage
output
current
circuit
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008296311A
Other languages
English (en)
Other versions
JP2010124614A (ja
Inventor
淳一 畑岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2008296311A priority Critical patent/JP5032447B2/ja
Publication of JP2010124614A publication Critical patent/JP2010124614A/ja
Application granted granted Critical
Publication of JP5032447B2 publication Critical patent/JP5032447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、パルス幅変調信号によりスイッチング素子のオン・オフ制御を行って入力電圧を所望の直流電圧に変換するスイッチング電源装置に関し、特に、過電流保護回路を備えたスイッチング電源装置に関する。
一般的なスイッチング電源装置は、所定の値を超えた出力電流が流れないように、出力電流の供給能力を制限する過電流保護回路が設けられている。これは、出力に接続された負荷である電子機器等が低インピーダンス故障したとき等に、過大な出力電流が流れ続けることによってその電子機器等が発熱・焼損するのを防止するとともに、スイッチング電源装置自体の故障や発熱・焼損を防止することを目的とする。
従来、過電流保護回路を備えたスイッチング電源装置として、例えば特許文献1に開示されているように、スイッチング素子に流れるスイッチング電流を検出する素子電流検出回路の出力電圧と、過電流保護基準電圧源が生成する過電流保護基準電圧とを比較することによってスイッチング電流のピーク値を制限する過電流保護回路と、変圧器に設けられた第二の一次巻線と、第二の一次巻線電圧を整流平滑し、スイッチング素子がオンの期間に発生する第二の一次巻線の電圧を整流平滑して入力電圧に比例した電圧を出力する入力電圧検出部と、前記入力電圧検出部の出力電圧に基づいて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成部とを備え、入力電圧が高くなると、スイッチング電流のピーク値がより小さく制限されるよう、過電流保護基準電圧を補正する動作を行うスイッチング電源装置がある。この構成によれば、高入力電圧時に顕著に発生する過電流保護の遅れ時間によるスイッチング電流のピーク値の増加を防止することができる。
また、特許文献2に開示されているように、負荷電流の流路に直列に挿入された検出抵抗と、この検出電圧によって順バイアスされるトランジスタと、このトランジスタがオンしたときに出力電圧を低下させて過電流保護を行う制御手段とを備えたDC−DCコンバータであって、負荷電流と無関係に順電流が供給されるダイオードの順電圧降下の少なくとも一部を前記検出抵抗の両端電圧に加えて前記トランジスタを順バイアスするDC−DCコンバータがある。この構成によれば、前記検出抵抗の損失を軽減し、また、前記トランジスタのベース・エミッタ電圧Vbeの温度変動による過電流保護性能の変動を補償することができる。
特開2004−343900号公報 特開平10−174427号公報
しかし、特許文献1に開示されたスイッチング電源装置の場合、過電流保護基準電圧を外部から補正する手段は1つだけであり、スイッチング電源装置の安全性を確保するためには不十分であった。例えば、スイッチング電流のピーク値を制限する過電流保護方式の場合、通常は、過電流保護動作によってスイッチ素子のオン時間が狭められ出力電圧が低下するが、オン時間が狭くなると、過電流保護の遅れ時間の影響を受けやすくなり、低入力電圧時であっても、スイッチング電流のピーク値を制限しきれず、安全な範囲を越えてしまうおそれがある。従って、入力電圧が変動しても常に安全性を確保するためには、出力電圧の情報に基づいて過電流保護基準電圧を補正することが好ましい場合が多い。また、過電流動作が継続することによって、内部部品の温度がスイッチング電流に起因して上昇し、許容範囲を超えるおそれがある。従って、内部部品の温度情報に基づいて過電流基準電圧を補正する機能を備えることが好ましい場合がある。しかし、特許文献1のスイッチング電源装置は、入力電圧に基づいてのみ過電流保護基準電圧の補正を行うものであり、スイッチング電源装置の様々な動作状態に対する安全性を確保するには必ずしも十分とはいえない。
また、特許文献1のスイッチング電源装置は、素子電流検出回路および過電流保護回路などが1チップに集積されているが、素子電流検出回路の内部構成については詳細に説明されていない。一般的なスイッチング電源装置では、スイッチング電流を高精度に検出するため、例えば、スイッチング素子と直列に電流検出抵抗を挿入し、電流検出抵抗によって素子電流を電圧に変換する素子電流検出回路が用いられる。このような一般的なスイッチング電源装置に特許文献1の過電流保護回路の構成を適用した場合、素子電流を高精度に検出するためには、電流検出抵抗に所定の値以上の大きな電圧降下を生じさせる必要があるため、電流検出抵抗の損失が増加し、検出抵抗が大型化するという問題があった。
一方、特許文献2に開示されたDC−DCコンバータの場合、特許文献1のスイッチング電源装置の課題となる電流検出抵抗の損失を低減する効果を有する反面、出力電圧を低下させるトランジスタがターンオンする閾値、すなわち、電流検出抵抗の検出電圧上限は、ダイオードの順方向電圧の温度変動を利用してトランジスタの動作点を補正するのみである。従って、特許文献1のスイッチング電源装置と同様に、DC−DCコンバータの様々な動作状態に対する安全性を確保するには必ずしも十分ではなかった。
また、特許文献2のDC−DCコンバータは、スイッチング素子に流れるスイッチング電流に比べ、比較的緩慢に変動する負荷電流を検知して出力電圧を低下させる方式であるため、例えば、スイッチング電流のピーク値の急増によってスイッチング素子に急峻な電流ストレスが加わっても、それを高速に、かつ高精度に検知することが困難なため、スイッチング素子の破損を防止できない場合があった。
この発明は、上記背景技術に鑑みて成されたもので、少なくとも出力電圧の情報に基づいて過電流保護基準電圧を補正する手段を備え、スイッチング電源装置の様々な動作状態に対してスイッチング電流及び出力電流を確実に安全な範囲に制限するとともに、電流検出抵抗の損失を低減することが可能な過電流保護回路を備えたスイッチング電源装置を提供することを目的とする。
この発明は、所定のスイッチング周波数でパルス幅変調された駆動パルスを出力する駆動パルス生成回路と、この駆動パルス生成回路からの駆動パルスによってオン・オフし、直流の入力電圧を断続して交流電圧を発生させるスイッチング素子と、前記交流電圧が印加される入力巻線及び前記交流電圧を変圧した電圧を出力する出力巻線を備えたトランスと、前記出力巻線から出力される交流電圧を整流平滑して出力電圧を生成し、負荷に出力電流を供給する整流平滑回路とを備えたスイッチング電源装置であって、
前記出力電流の制御に関する所定の目標値であって変更可能な電流制御用直流電圧を出力する直流電圧発生回路と、前記スイッチング素子に流れるスイッチング電流の流路に挿入され、電流検出電圧を発生する電流検出抵抗と、前記電流検出電圧を検知してスイッチング電流を制限するための電流制限信号を出力する電流制限信号生成回路とを備え、前記電流制限信号生成回路は、前記トランスに設けた補助巻線を有し、前記補助巻線に発生するパルス電圧に基づいて前記出力電圧の変化に応じた第一の直流電圧を生成して出力する出力電圧モニタ回路と、前記直流電圧発生回路の電流制御用直流電圧に基づいて可変される第二の直流電圧生成手段と、前記第一及び第二の直流電圧の加算電圧と前記電流検出電圧とを比較し、前記電流検出電圧の方が大きくなると、スイッチング電流を制限するための電流制限信号を出力する比較手段とを備え、前記駆動パルス生成回路は、前記電流制限信号が出力されると前記スイッチング素子を駆動する駆動パルスのオン・デューティが広くなるのを止め若しくは狭くするように動作するスイッチング電源装置である。
また、前記出力電圧モニタ回路は、その出力端のプラス電位側が前記電流検出抵抗の一端に接続され、前記第二の直流電圧生成手段及び比較手段は、一端が前記直流電圧発生回路の出力に接続された第一の抵抗と、前記第一の抵抗の他端に一端が接続された第二の抵抗と、コレクタ端子が前記第二の抵抗の他端に接続され、ベース端子が前記第一の抵抗と第二の抵抗の中点に接続され、エミッタ端子が前記出力電圧モニタ回路出力端の基準電位側に接続された第一のNPNトランジスタと、ベース端子が前記第一のNPNトランジスタのコレクタに接続され、エミッタ端子が前記電流検出抵抗の他端に接続され、コレクタ端子が前記電流制限信号生成回路の出力である第二のNPNトランジスタとを備え、前記電流検出抵抗は、前記スイッチング素子に電流が流れたときに、前記第二のNPNトランジスタのエミッタ端子の方が前記第一のNPNトランジスタのエミッタ端子よりも低い電位になる方向に前記電流検出電圧を発生する構成としてもよい。
さらに、前記トランス及び前記整流平滑回路は、シングルフォワード方式の電力変換を行う構成を備え、前記出力電圧モニタ回路は、第一のモニタ用抵抗とモニタ用コンデンサとの並列回路と、前記並列回路に直列接続された第二のモニタ用抵抗とで成る積分回路を備え、前記積分回路の入力は、整流用ダイオードを介して前記補助巻線の両端に接続され、前記整流用ダイオードは、前記スイッチング素子がオンの期間に発生する電圧を半波整流する向きに接続され、前記出力電圧モニタ回路の出力は、前記積分回路出力に発生する電圧とした構成としてもよい。
この発明のスイッチング電源装置によれば、少なくとも出力電圧モニタ回路を介して出力電圧情報を抽出し、出力電圧が低くなると、電流制御信号生成回路が動作する閾値を低下させる方向に補正する手段を備え、出力電圧が低下したときのスイッチングの遅延時間の影響を補正するので、スイッチング電源装置及び負荷を確実に保護することができる。さらに、直流電圧発生回路は、入力電圧、環境温度などの任意の信号入力に基づいて、出力電流制御に関する所定の目標値となる電流制御用直流電圧を発生し、電流制御信号生成回路が動作する閾値を補正する動作を行うことができ、スイッチング電源装置の様々な動作状態に対して、過電流保護特性の最適化を図ることができる。
以下、この発明のスイッチング電源装置の一実施形態について、図1から図5に基づいて説明する。まず、回路全体の概略の構成を、図1に示す回路図に基づいて説明する。スイッチング電源装置10は、直流の入力電源Einと直列にトランスT1の入力巻線T1aとスイッチング素子TR1の直列回路が接続されている。トランスT1の2次側には、出力巻線T1bが設けられ、その両端には、交流電圧を整流平滑して出力電圧Voutを生成する整流平滑回路12が接続され、出力電圧Vout端子が、負荷14に接続されている。出力電圧Vout端子には、出力電圧Voutと所定の基準電圧Vrefとの差分を増幅した出力電圧制御信号V(vol)を出力する反転増幅器から成る誤差増幅回路16に接続されている。さらに誤差増幅回路16から出力された出力電圧制御電圧V(vol)に基づいてパルス幅変調を行い、スイッチング素子TR1の駆動端子に向けて駆動パルスVgを出力することができる駆動パルス生成回路18を備えている。
スイッチング素子TR1のソース端子と入力電源Einのマイナス端子間には電流検出抵抗R0が挿入され、電流検出抵抗R0に流れるスイッチング電流Iswに応じた電圧V(R0)がその両端に発生する。そして電流検出抵抗R0の両端は、後述する過電流保護回路を構成する電流制限信号生成回路20に接続されている。
また、スイッチング素子TR1のソース端子を基準電位として過電流保護回路を構成する直流電圧発生回路22が設けられている。直流電圧発生回路22は、スイッチング電流Iswを制限するための電流制御用直流電圧Vcを発生させ、後段の電流制限信号生成回路20に入力する。この電流制御用直流電圧Vcは、外部から所定の可変信号を受け、その可変信号に基づいて調整することができる。
電流制御用直流電圧Vcが入力される電流制限信号生成回路20は、さらに出力電圧モニタ回路20aを備えている。出力電圧モニタ回路20aは、トランスT1に設けられた補助巻線T1cと、補助巻線T1cに発生する電圧を整流用ダイオードD21と、抵抗及びコンデンサで構成された積分回路を介して、出力電圧Voutに略比例した電圧を生成し、第一の直流電圧である電圧V(C21)として出力する。
また、電流制限信号生成回路20は、出力電圧モニタ回路20aの他に、複数のトランジスタと抵抗で構成された回路を備え、電流制御用直流電圧Vcに依存する第二の直流電圧である電圧V(R32)を生成すると共に、上記電圧V(C21)と電圧V(R32)の加算電圧と電流検出抵抗R0の電圧V(R0)とを比較し、電圧V(R0)が上記加算電圧を超えようとすると、スイッチング電流を制限するための電流制限信号V(cur)を出力する機能を備えている。
駆動パルス生成回路18は、電流制限信号V(cur)が入力されると、先に述べた電圧制御信号V(vol)によるパルス幅変調から、電流制限信号V(cur)によるパルス幅変調に動作モードが切り替わり、スイッチング素子TR1の駆動パルスVgを出力する機能を備えている。
次に、スイッチング電源装置10の個々の回路ブロックごとに詳細な構成と動作を説明する。スイッチング素子TR1、トランスT1及び整流平滑回路12で構成されるインバータ回路は、図1に示すように、入力電源Einと直列にトランスT1の1次側巻線T1aとスイッチング素子TR1が接続され、スイッチング素子TR1のオン・オフ動作によってトランスT1の2次側巻線T1bに交流電圧V2を発生させる。なお、トランスT1の各巻線の極性等は、周知のシングルフォワード方式に構成されている。
トランスT1の2次側巻線T1bには、整流平滑回路12が接続されている。整流平滑回路12は、スイッチング素子TR1がオンのときに導通してパルス電流を流すフォワード側整流素子TR2と、フォワード側整流素子TR2と相補的にオン・オフするフライホイール側整流素子TR3と、スイッチ素子TR1のオン・オフ動作に同期をとって各整流素子TR2,TR3を駆動する同期整流駆動回路12aとが整流機能を担い、チョークコイルLoとコンデンサCoが平滑機能を担っている。すなわち、整流平滑回路12は、2次側巻線T1bに誘起された電圧を整流平滑し、コンデンサCoの両端に出力電圧Voutを出力動作を行う。そして、コンデンサCoの両端には、負荷14が接続され、出力電圧Vout及び出力電流Ioutが供給される。
誤差増幅回路16は、図1に示すように、反転入力端子に出力電圧アナログ信号が入力されるオペアンプOP1と、その非反転入力に接続される所定の基準電圧Vrefと、利得調整及び位相補償のための帰還素子Zfとを備え、出力電圧制御信号V(vol)を出力する反転増幅回路である。従って、出力電圧制御信号V(vol)は、出力電圧と基準電圧Vrefとの差分が増幅されたものであって、出力電圧が基準電圧Vrefよりも高くなると、連続的に低下し、逆の場合には連続的に上昇する。
直流電圧発生回路22は、例えば汎用のデジタルプロセッサ(マイコン)を用いて構成することができ、ここでは、スイッチング素子TR1の温度を検出する図示しない温度検出手段や入出力電圧検出手段等から送られる可変信号を受け、検出温度が所定温度を超える等、検出信号が所定の閾値を跨ぐと、電流制御用直流電圧Vcを変化させる動作を行う。スイッチング素子TR1の温度を検出する場合その温度の変化の速度は、スイッチング素子のスイッチングの1サイクル(例えば、数100kHz程度)に比較して非常に緩慢であるため、直流電圧発生回路22は、上記の可変信号に対する電流制御用直流電圧Vcの高速応答性は必要なく、10kHz程度の低いクロック周波数で動作する汎用デジタルプロセッサを用いて安価に構成することができる。 電流検出抵抗R0は、図1に示すように、スイッチング電流Iswが流れる経路に挿入されている。スイッチング電源装置10において、スイッチング電流Iswは略台形状を繰り返すパルス電流であって、そのピーク値Iswpと出力電流Ioutとの関係は、トランスT1の1次側巻数N1及び2次側巻数N2を用いて表すと、ピーク値Iswp≒(N2/N1)×Ioutとなる。つまり、電流検出抵抗R0に発生する電流検出電圧V(R0)のピーク値は、スイッチングの遅延時間の影響を無視すれば、出力電流Ioutに略比例した値となる。このように、スイッチング電源装置10では、スイッチング電流Iswを電流検出抵抗R0を介して観測することによって、出力電流Ioutを検出している。なお、出力電流Ioutが流れたとき、電流検出電圧V(R0)は、スイッチング素子TR1のソース端子に接続された側が高電位になる向きに発生する。
電流制限信号生成回路20が有する出力電圧モニタ回路20aは、第一のモニタ用抵抗である抵抗R21とモニタ用コンデンサであるコンデンサC21と並列回路と、その並列回路に直列接続された第二のモニタ用抵抗である抵抗R22とで成る積分回路を備え、この積分回路の入力は、整流用のダイオードD21を介して補助巻線T1cの両端に接続されている。ダイオードD21はスイッチング素子TR1がオンの期間に発生する補助巻線T1cの電圧を整流することが可能な向きに取り付けられている。そして、この積分回路の出力であるコンデンサC21の両端の電圧V(C21)が電圧モニタ回路20aの出力電圧となる。
出力電圧モニタ回路20aは、次のように動作する。まず、整流用ダイオードD21は補助巻線T1cに発生する電圧V3の矩形波状の交流波形を半波整流する。スイッチング素子TR1がオンの期間に補助巻線T1cに発生する電圧は、図1における補助巻線T1cのドット側を高電位側とする電圧Vin・(N3/N1)であり、スイッチング周期Tの中でスイッチング素子TR1のオン時間Tonの期間だけ継続する。ここで、N1はトランスT1の入力巻線T1aの巻数、N3は出力巻線T1cの巻数である。一方、オン時間Ton以外の期間は、ドット側を低電位側とする電圧が発生する。従って、上記のように半波整流された波形をR21,R22,C21から成る積分回路を通すと、ほぼ、以下の式(1)で表される電圧V(C21)を出力する。
Figure 0005032447
さらに、電流制限信号生成回路20は、直流電圧発生回路22の出力に一端が接続された抵抗R31と、一端が抵抗R31の他の一端に接続された抵抗R32と、コレクタ端子が抵抗R32の他の一端に接続され、エミッタ端子が出力電圧モニタ回路20aの出力端であるコンデンサC21の基準電位側の一端に接続されたトランジスタTR31を備え、トランジスタTR31のベース端子は、抵抗R31と抵抗R32の中点の接続されている。さらに、ベース端子がトランジスタTR31のコレクタ端子に接続され、エミッタ端子が電流検出抵抗R0の入力電源Einのマイナス端子側に接続されたトランジスタTR32が設けられ、そのコレクタ端子はオープン・コレクタとして電流制限信号生成回路20の出力を構成している。なお、トランジスタTR31,TR32は、NPNトランジスタである。
次に、電流制限信号生成回路20全体の動作について、図2に基づいて説明する。トランジスタTR31は能動状態で動作しており、ベース・エミッタ間には、ベース・エミッタ間電流によって発生する電圧VBE1が発生している。
ここで、トランジスタTR31,TR32のベース・エミッタ間電流によって発生する電圧VBE1とVBE2が同じ特性を示し、トランジスタTR31とトランジスタTR32がオンできる電圧が等しくVBEであるとした場合、電流検出電圧V(R0)が電圧V(R32)+V(C21)と等しい値になったときに、Vbe2=VBEとなり、トランジスタTR32がオンすることができる。例えば、スイッチング電流Isw=0のとき、トランジスタTR32のベース・エミッタ間に印加されている電圧Vbe2は、ベース・エミッタ間の電圧VBEよりも低いため、オンできない。しかし、スイッチング電流Iswが増加し、電流検出電圧V(R0)が電圧V(R32)と電圧V(C21)の加算電圧に達すると、トランジスタTR32のベース・エミッタ間に印加されている電圧Vbe2は、TR32がオンできるベース・エミッタ間の電圧VBEに達し、オンすることができる。
従って、電流制限信号生成回路20は、直流電圧発生回路22から供給される電流制御用直流電圧Vcで定まる電圧V(R32)と出力電圧モニタ回路20aが出力する電圧V(C21)との加算電圧と、電流検出電圧V(R0)とを、トランジスタTR31,TR32がオンするときのベース・エミッタ間電圧VBEを介して比較する。そして、電流検出電圧V(R0)の方が低いとき、すなわち、スイッチング電流Iswおよび出力電流Ioutが小さいときは、トランジスタTR32のコレクタ端子はハイレベルを出力する。逆に、電流検出電圧V(R0)が上記加算電圧に達したとき、すなわち、スイッチング電流Iswおよび出力電流Ioutが所定の値を超えようとすると、ローレベルを出力する。
直流電圧発生回路22は、スイッチング素子TR1の温度が所定温度を超えると、電圧V(R32)と電圧V(C21)の加算電圧を減少させるように電流制御用直流電圧Vcを変化させる動作を行う。電流制御用直流電圧Vcが低下すると電圧V(R32)は減少するため、比較的小さなスイッチング電流IswでトランジスタTR32がオンできるようになる。また、出力電圧モニタ回路20aは、出力電圧Voutが低くなると、電圧V(C21)を低下させる動作を行う。従って、比較的小さなスイッチング電流IswでトランジスタTR32がオンできるようになる。以下、説明の便宜のため、電圧V(R32)と電圧V(C21)の加算電圧を過電流保護閾値Vrと称す。
駆動パルス生成回路18は、図3に示すように、のこぎり波電圧V(osc)を生成するのこぎり波発生回路18bと、のこぎり波電圧V(osc)が反転端子に入力され、誤差増幅回路16の出力である端子a1から入力された出力電圧制御信号V(vol)が非反転端子に入力される比較器CP11とを備えている。さらに、比較器CP11の出力信号と、端子a2から入力される電流制御信号V(cur)とが入力されるナンド回路NAND11と、ナンド回路NAND11の出力信号がリセット端子Rに入力され、発信器OS11が発生するトリガ信号がセット端子Sに入力され、出力端子Qが駆動パルス生成回路18の端子a0に接続された周知のセット・リセット・フリップ・フロップFF11(以下、RS−FF11という)とで構成する信号選択回路18aを備えている。そして、RS−FF11の出力端子Qが出力する信号は、スイッチング素子TR1を駆動する駆動パルスVgとなり、端子a0を介してスイッチング素子TR1の駆動端子であるゲートに入力される。
のこぎり波発生回路18bは、電圧一定の直流電源Vcc11と、一端が直流電源Vcc11に接続された充電抵抗R11と、その充電抵抗R11の他の一端とグランド間に接続されたタイマーコンデンサC11と、タイマーコンデンサC11の両端に接続されたリセット素子S11と、リセット素子S11を制御する発振器OS11とを備えており、タイマーコンデンサC11の両端に発生する電圧V(osc)が出力される。
発振器OS11は、インパルス状のトリガパルスを発生する。このトリガパルスは周期一定の繰り返しパルスであって、スイッチング素子TR1のスイッチング周波数と、スイッチング素子TR1のターンオンのタイミングを決定するものである。また、リセット素子S11は、トリガパルスが入力されるとタイマーコンデンサC11の両端を短絡し、瞬時に開放状態となり、次のトリガパルスが入力されるまではその開放状態を継続する働きをする。
このように構成された駆動パルス生成回路18は、以下のように動作する。まず、のこぎり波発生回路18bは、発振器OS11からトリガパルスが入力され、リセット素子S11がタイマーコンデンサC11の両端を短絡し、電荷が放電されてV(osc)≒0となる。さらに、リセット素子S11は瞬時に開放状態となり、直流電源Vcc11から充電抵抗R11を介して供給される充電電流によってタイマーコンデンサC11が充電され、V(osc)が上昇する。このとき、充電抵抗R11とタイマーコンデンサC11の直列回路が有する時定数はトリガパルスの周期に比べて十分大きな値に設定されているので、V(osc)は、ほぼ一定の傾きをもって直線的に上昇する。その後、次のトリガパルスが入力されるとリセット素子S11が短絡し、上記の動作を繰り返す。このような動作によって、タイマーコンデンサC11の両端にのこぎり波電圧V(osc)を発生させている。
比較器CP11は、出力電圧制御信号V(vol)がのこぎり波電圧V(osc)よりも高い場合にはハイレベルを、逆の場合にはローレベルを出力する。ナンド回路NAND11の一方の入力端子には、端子a2から入力された電流制限信号V(cur)が入力され、他方の入力端子に比較器CP11の出力信号が入力されている。これにより、比較器CP11からの信号がローレベル、又は電流制限信号V(cur)のいずれか一方がローレベルになると、ナンド回路NAND11の出力がハイレベルとなる。RS−FF11は、セット端子Sに入力される発振器OS11のインパルス状のトリガパルスにより、出力端子Qの出力がハイレベルとなり、リセット端子Rにナンド回路NAND11からハイレベル信号が入力されことによって、出力端子Qの出力がローレベルに反転する。RS−FF11の出力端子Qから出力される信号は、スイッチング素子TR1の駆動端子に入力される駆動パルスVgである。すなわち、出力端子Qがハイレベルを出力している期間はスイッチング素子TR1をオンし、ローレベルを出力している期間はスイッチング素子TR1をオフする動作を行う。
次に、上記のように構成されたスイッチング電源10の一連の動作を、図4、図5に基づいて説明する。図4のタイムチャートにおける期間1は、図5に示す出力電圧Vout−出力電流Iout特性の出力電圧Voutが一定に推移する領域内で動作している期間である。この期間1では、スイッチング電流Iswは小さな値であり、電流検出電圧V(R0)は過電流保護閾値Vrに達していないため、電流制限信号生成回路20が出力する電流制限信号V(cur)はハイレベルを維持し、駆動パルス生成回路18のナンド回路NAND11の一方の入力端子には、継続的にハイレベルの信号が入力している。従って、RS−FF11の出力端子Qに発生する駆動パルスVgは、比較器CP11の出力信号と同一のロジックとなり、図4のタイムチャートに示すように、駆動パルスVgは、もっぱら誤差増幅回路16が出力する出力電圧制御信号V(vol)に基づいてパルス幅制御されている。
このように、スイッチング電源10は、出力電圧Voutが誤差増幅回路16内の基準電圧Vrefと等しくなるようスイッチング素子TR1の駆動パルスVgのオン時間Tonが決定され、出力電圧Voutが制御される。出力電圧Voutは、ほぼ、式(2)のように表すことができる。
Figure 0005032447
ここで、N1:入力巻線T1aの巻数、N2:出力巻線T1bの巻数、T:スイッチング周期、Ton:スイッチング素子TR1のオン時間である。
なお、式(2)と上述の式(1)より、出力電圧モニタ回路20aの出力電圧V(C21)と出力電圧Voutは、ほぼ比例関係を有することが分かる。
期間2は、例えば負荷の電子機器が低インピーダンスに故障し、出力電流Ioutが増加したことにより過電流保護回路が動作し、スイッチング電流Iswが所定の電流値を超えないよう制限されている状態である。
誤差増幅回路16は、出力電圧Voutが所定の基準電圧Vrefより低いので、出力電圧制御信号V(vol)を上昇させる。やがて、出力電圧制御信号V(vol)がのこぎり波電圧V(osc)よりも高くなると、比較器CP11の出力は常時ローレベルとなり、出力電圧制御信号V(vol)に基づくパルス幅変調は行うことができない状態になる。
一方、スイッチング電流Iswの増大により、電流検出抵抗R0に発生する電流検出電圧V(R0)が増大して過電流保護閾値Vrに達し、電流制限信号V(cur)がローレベルになる。すると、駆動パルス生成回路18のナンド回路NAND11の入力がローレベルになり、ナンド回路NAND11の出力がローレベルからハイレベルになる。これにより、電流制限信号V(cur)がハイレベルからローレベルに反転するタイミングで、ナンド回路NAND11からリセット端子Rにリセット信号が出力される。そして、RS−FF11の出力端子Qが発生させる駆動パルスVgは、そのリセット信号が入力されたタイミングで、ハイレベルからローレベルに反転し、スイッチング素子TR1をオフさせる。さらに、RS−FF11は、セット端子Sに次のセット信号が入力されるまで、出力端子Qの状態を保持する。従って、出力端子Qがローレベルになってスイッチング素子TR1がオフすると、スイッチング電流Iswが流れなくなって電流制限信号V(cur)がハイレベルに反転するが、次の周期に移るまでの間、出力端子Qの状態(ローレベル)は保持され、スイッチングTR1はオフ状態を維持する。以上の動作によって、出力電流Ioutは過電流設定値を超えないよう制限され、同時に、スイッチング素子TR1のオン時間Tonが短くなるので、式(2)に従って、出力電圧Voutが低下する。
出力電圧Voutが低下すると、反転増幅器である誤差増幅回路16はハイレベルに飽和し、出力電圧制御信号V(vol)はそのハイレベルの飽和電圧値を継続する。従って、RS−FF11の出力端子Qに発生する駆動パルスVgは、電流制限信号V(cur)がローレベルに反転するタイミングに同期してローレベルに反転し、図4のタイムチャートに示すように、駆動パルスVgは、もっぱら電流制限信号生成回路20が出力する出力電圧制御信号V(cur)に基づいて生成されることとなる。
ここで、期間2における出力電圧Voutと出力電流ioutの関係について、図5に基づいて説明する。期間2では、出力電圧Vout−出力電流Iout特性のグラフにおいて、出力電圧Voutがやや低下した状態で動作する。仮に、出力電圧モニタ回路20aの出力電圧V(C21)が出力電圧Voutに応じて変化しない固定値だとすれば、出力電圧Vout−出力電流Iout特性は軌跡(a)を描き、出力電圧Voutが低下するほど、駆動パルス生成回路18の動作の遅れ時間等の影響が顕著となり、出力電流Ioutが増加してしまう特性となる。しかし、スイッチング電源回路10では、出力電圧Voutが低下すると、同時に電圧V(C21)も低下し、その分だけ過電流保護閾値Vrも低下するので、軌跡(b)のように出力電流Ioutの増加を抑制する動作が行われる。
期間3は、期間2の状態で放置された結果、スイッチング素子TR1が所定の温度等を超えたため、図4に示すように、直流電圧発生回路22が電流制御用直流電圧Vcを変化させ、その状態で過電流保護動作が継続している期間である。電流制御用直流電圧Vcが低下すると、同時に抵抗R32の電圧V(R32)が低くなり、その分だけ過電流保護閾値Vrも低くなるので、図5に示すように、出力電流Ioutを一層小さな値に制限する動作が行われ、スイッチング素子TR1の発熱による破損を防止することができる。
以上説明したように、スイッチング電源装置10は、出力電圧モニタ回路20aを介して出力電圧情報である電圧V(C21)を抽出し、出力電圧Voutが低くなるとスイッチング電流Iswのピーク値が低下するように過電流保護閾値Vrを補正するので、入力電圧によらず、スイッチング電源装置10及び負荷14を確実に保護することができる。さらに、直流電圧発生回路22は、入力電圧Vin、環境温度などの任意の信号入力に応じて電流制御用直流電圧Vcを変化させ、過電流保護閾値Vrを変化させる動作を行ことができ、スイッチング電源装置の様々な動作状態に対して、過電流保護特性の最適化を図ることができる。
また、一般に、スイッチング素子TR1を急峻な電流ストレスから確実に保護するためには、出力電圧Voutの変動に対して、駆動パルスVgの数パルス以内の短時間のうちに過電流保護閾値Vrを変化させる必要があるが、スイッチング電源装置10では、出力電圧モニタ回路20aのようにコンデンサと抵抗等で構成できる簡単な回路を用いて、高精度、かつ高速応答可能な性能を実現している。一方、環境温度等は比較的が緩慢に変動するため、例えばクロック周波数が10kHz程度の安価な汎用マイクロプロセッサで構成した直流電圧発生回路22であっても、満足な応答性能を得ることができる。
さらに、上記のような確実な過電流保護特性が得られることから、スイッチング電流による電気ストレス受けやすい部品を定格電流や定格温度に過剰に余裕のある大型のものに変更しなくても安全が確保されるので、スイッチング電源装置10自体の小型化、低コスト化に寄与することができる。
なお本発明は、上記実施形態に限定するものではなく、トランジスタTR31のエミッタ端子とコンデンサC21の接続点に抵抗を挿入し、過電流保護閾値Vrの補正動作を微調整してもよい。また、所定の回路部分に、上述した過電流保護に係る動作に影響のない範囲で、スイッチング・ノイズや外来ノイズを吸収するコンデンサ、スナバ回路又はフィルタ等を付加し、回路の誤動作の防止を図ってもよい。
また、電力変換方式として、シングルフォワード方式の他、プッシュプル方式、ブリッジ方式、フライバック方式、極性反転型チョッパ方式等に構成されたスイッチング電源にも適用可能である。
さらに、直流電圧発生回路22が発生する電流制御用直流電圧Vc、および、出力電圧モニタ回路20aの出力電圧V(C21)は、必ずしも完全な直流電圧でなくてもよい。例えば、電圧V(C21)にスイッチング周波数と同一周波数のリップル電圧を重畳させることによって、周知のスロープ補正技術に相当する利得調整作用を生じさせ、過電流保護動作の安定度を向上させることも可能である。
この発明のスイッチング電源装置の一実施形態を示す回路部である。 この実施形態が備える直流電圧発生回路、電圧制限信号生成回路、及び電流検出抵抗の動作を説明する回路図である。 この実施形態が備える駆動パルス生成回路の構成を示す機能ブロック図である。 この実施形態の動作を示すタイムチャートである。 この実施形態の動作を示す出力電圧−出力電流特性のグラフである。
符号の説明
10 スイッチング電源装置
12 整流平滑回路
18 駆動パルス生成回路
20 電流制限信号生成回路
20a 出力電圧モニタ回路
22 直流電圧発生回路
C21 モニタ用コンデンサ
D21 整流用ダイオード
R0 電流検出抵抗
R21,R22 モニタ用抵抗
R31,R32 抵抗
T1 トランス
T1a 入力巻線
T1b 出力巻線
T1c 補助巻線
TR1 スイッチング素子
TR31,TR32 トランジスタ

Claims (3)

  1. 所定のスイッチング周波数でパルス幅変調された駆動パルスを出力する駆動パルス生成回路と、この駆動パルス生成回路からの駆動パルスによってオン・オフし、直流の入力電圧を断続して交流電圧を発生させるスイッチング素子と、前記交流電圧が印加される入力巻線及び前記交流電圧を変圧した電圧を出力する出力巻線を備えたトランスと、前記出力巻線から出力される交流電圧を整流平滑して出力電圧を生成し、負荷に出力電流を供給する整流平滑回路とを備えたスイッチング電源装置において、
    前記出力電流の制御に関する所定の目標値であって変更可能な電流制御用直流電圧を出力する直流電圧発生回路と、前記スイッチング素子に流れるスイッチング電流の流路に挿入され、電流検出電圧を発生する電流検出抵抗と、前記電流検出電圧を検知してスイッチング電流を制限するための電流制限信号を出力する電流制限信号生成回路とを備え、
    前記電流制限信号生成回路は、
    前記トランスに設けた補助巻線を有し、前記補助巻線に発生するパルス電圧に基づいて前記出力電圧の変化に応じた第一の直流電圧を生成して出力する出力電圧モニタ回路と、
    前記直流電圧発生回路の電流制御用直流電圧に基づいて可変される第二の直流電圧生成手段と、
    前記第一及び第二の直流電圧の加算電圧と前記電流検出電圧とを比較し、前記電流検出電圧の方が大きくなると、スイッチング電流を制限するための電流制限信号を出力する比較手段とを備え、
    前記駆動パルス生成回路は、前記電流制限信号が出力されると前記スイッチング素子を駆動する駆動パルスのオン・デューティが広くなるのを止め若しくは狭くするように動作することを特徴とするスイッチング電源装置。
  2. 前記出力電圧モニタ回路は、その出力端のプラス電位側が前記電流検出抵抗の一端に接続され、
    前記第二の直流電圧生成手段及び比較手段は、
    一端が前記直流電圧発生回路の出力に接続された第一の抵抗と、前記第一の抵抗の他端に一端が接続された第二の抵抗と、コレクタ端子が前記第二の抵抗の他端に接続され、ベース端子が前記第一の抵抗と第二の抵抗の中点に接続され、エミッタ端子が前記出力電圧モニタ回路出力端の基準電位側に接続された第一のNPNトランジスタと、ベース端子が前記第一のNPNトランジスタのコレクタに接続され、エミッタ端子が前記電流検出抵抗の他端に接続され、コレクタ端子が前記電流制限信号生成回路の出力である第二のNPNトランジスタとを備え、
    前記電流検出抵抗は、前記スイッチング素子に電流が流れたときに、前記第二のNPNトランジスタのエミッタ端子の方が前記第一のNPNトランジスタのエミッタ端子よりも低い電位になる方向に前記電流検出電圧を発生することを特徴とする請求項1記載のスイッチング電源装置。
  3. 前記トランス及び前記整流平滑回路は、シングルフォワード方式の電力変換を行う構成を備え、前記出力電圧モニタ回路は、第一のモニタ用抵抗とモニタ用コンデンサとの並列回路と、前記並列回路に直列接続された第二のモニタ用抵抗とで成る積分回路を備え、前記積分回路の入力は、整流用ダイオードを介して前記補助巻線の両端に接続され、前記整流用ダイオードは、前記スイッチング素子がオンの期間に発生する電圧を半波整流する向きに接続され、前記出力電圧モニタ回路の出力は、前記積分回路出力に発生する電圧であることを特徴とする請求項1または2記載のスイッチング電源装置。
JP2008296311A 2008-11-20 2008-11-20 スイッチング電源装置 Active JP5032447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008296311A JP5032447B2 (ja) 2008-11-20 2008-11-20 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008296311A JP5032447B2 (ja) 2008-11-20 2008-11-20 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2010124614A JP2010124614A (ja) 2010-06-03
JP5032447B2 true JP5032447B2 (ja) 2012-09-26

Family

ID=42325447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008296311A Active JP5032447B2 (ja) 2008-11-20 2008-11-20 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP5032447B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189434B1 (ko) * 2010-12-27 2012-10-10 엘지이노텍 주식회사 전원 공급 장치
JP6174542B2 (ja) * 2014-10-09 2017-08-02 コーセル株式会社 スイッチング電源装置
CN111740381B (zh) * 2020-07-10 2022-08-19 广东美芝制冷设备有限公司 开关电源电路、空调设备及冰箱
CN112345882B (zh) * 2020-10-14 2022-10-11 云南电网有限责任公司文山供电局 一种基于模糊推理系统的快速故障检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3561878B2 (ja) * 2000-03-21 2004-09-02 富士通アクセス株式会社 過電流保護回路
JP4064296B2 (ja) * 2003-05-16 2008-03-19 松下電器産業株式会社 スイッチング電源装置、およびスイッチング電源制御用半導体装置
JP4396386B2 (ja) * 2004-05-13 2010-01-13 株式会社村田製作所 過電流保護回路
JP2008035297A (ja) * 2006-07-31 2008-02-14 Sharp Corp 電源回路装置及びこの電源回路装置を備えた電子機器

Also Published As

Publication number Publication date
JP2010124614A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP4908386B2 (ja) スイッチング電源装置及びその駆動方法
US10158289B2 (en) DC/DC converter
US9812856B2 (en) Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit
KR100801498B1 (ko) 스위칭 제어 회로 및 자려형 dc―dc 컨버터
US8624572B2 (en) Switching control circuit and switching power-supply apparatus
US8873254B2 (en) Isolated flyback converter with sleep mode for light load operation
US7443700B2 (en) On-time control for constant current mode in a flyback power supply
US6980444B2 (en) Switching power supply
JP2009136105A5 (ja)
US20140268913A1 (en) Adaptive Peak Power Control
US20150381032A1 (en) Soft-off control circuit, power converter and associated control method
JPH10225105A (ja) Dc/dcコンバータ
US10170906B2 (en) Semiconductor device for power supply control
JP3691500B2 (ja) スイッチング電源装置
JP2009153234A (ja) スイッチング電源装置
KR101789799B1 (ko) 피드백 회로 및 이를 포함하는 전원 공급 장치
JP6860118B2 (ja) 力率改善回路及び半導体装置
JP5442525B2 (ja) 力率改善回路
US11664735B2 (en) Isolated power supply and control circuit thereof
JP6381963B2 (ja) スイッチング電源回路
JP5032447B2 (ja) スイッチング電源装置
JP4830235B2 (ja) 電源回路
JP2006340414A (ja) Dc/dcコンバータおよびその過電圧防止方法
JP2007295800A (ja) 電源回路
JP6395318B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250