JP2006340414A - Ｄｃ／ｄｃコンバータおよびその過電圧防止方法 - Google Patents

Abstract

【課題】 電源投入時に誤動作することなく、確実に出力電圧の過電圧を防止すること。
【解決手段】 出力電圧Ｖ_ＯＵＴとして入力電圧Ｖ_ＩＮを昇圧した電圧を出力する昇圧型ＤＣ／ＤＣコンバータ１０Ａにおいて、過電圧防止回路１６Ａは、スイッチング素子１１に流れる電流Ｉ１を検出して検出電圧Ｖ_Ｉ１を出力する抵抗器Ｒ５と、基準電圧Ｖ_ｒ１を発生する基準電圧発生回路１６１と、検出電圧と基準電圧とを比較する比較器１６２とを備える。比較器１６２は、検出電圧が基準電圧より高いときに、論理ローレベルの比較結果信号を出力する。ＰＷＭ増幅器１５の出力端子とスイッチング素子１１の制御端子との間に挿入されたアンドゲート１８は、論理ローレベルの比較結果信号に応答して、ＰＷＭ信号を強制的に論理ローレベルにする。
【選択図】 図２

Description

本発明は、ＤＣ／ＤＣコンバータに関し、特に、ＤＣ／ＤＣコンバータの過電圧防止方法に関する。

この技術分野において周知のように、ＤＣ／ＤＣコンバータとは、ある電圧レベルの直流電圧（入力電圧）を他の電圧レベルの直流電圧（出力電圧）に変換する電力変換器のことをいう。ＤＣ／ＤＣコンバータはスイッチングレギュレータとも呼ばれる。ここで、入力電圧の電圧レベルよりも出力電圧の電圧レベルが高いＤＣ／ＤＣコンバータは昇圧型ＤＣ／ＤＣコンバータと呼ばれ、入力電圧の電圧レベルよりも出力電圧の電圧レベルが低いＤＣ／ＤＣコンバータは降圧型ＤＣ／ＤＣコンバータと呼ばれる。また、出力電圧として入力電圧を反転した電圧を出力するＤＣ／ＤＣコンバータは反転型ＤＣ／ＤＣコンバータと呼ばれる。本発明は、昇圧型ＤＣ／ＤＣコンバータ及び反転型ＤＣ／ＤＣコンバータに係る。

昇圧型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチング素子として用い、これをスイッチングさせ、入力電圧をいったん交流電圧に変えて、インダクタやトランスなどのインダクタンス素子によって電圧を昇圧した後、整流して出力電圧に変換する。

一方、反転型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチング素子として用い、これをスイッチングさせ、入力電圧をいったん交流電圧に変えて、インダクタやトランスなどのインダクタンス素子によって電圧を反転した後、整流して出力電圧に変換する。

従来のＤＣ／ＤＣコンバータにおいては、後述するように、出力電圧それ自体を監視することによって、出力電圧の過電圧を防止している。

図１を参照して、従来の昇圧型ＤＣ／ＤＣコンバータ１０について説明する。昇圧型ＤＣ／ＤＣコンバータ１０には、電源入力端子ＶＩＮと、スイッチ端子ＳＷと、電源出力端子ＶＯＵＴと、フィードバック端子ＦＢとを持つ。電源入力端子ＶＩＮと接地端子との間には、図示しない入力電源から入力電圧Ｖ_ＩＮが印加される。入力電圧Ｖ_ＩＮは例えば１２Ｖである。

電源入力端子ＶＩＮとスイッチ端子ＳＷとの間には、インダクタＬ１が接続されている。すなわち、インダクタＬ１の一端は電源入力端子ＶＩＮに接続され、インダクタＬ１の他端は、スイッチ端子ＳＷに接続されている。

スイッチ端子ＳＷと電源出力端子ＶＯＵＴとの間にはショットキーバリアダイオードＳＢＤが接続されている。すなわち、ショットキーバリアダイオードＳＢＤのアノードはスイッチ端子ＳＷに接続され、ショットキーバリアダイオードＳＢＤのカソードは電源出力端子ＶＯＵＴに接続されている。

電源出力端子ＶＯＵＴと接地端子との間には、出力コンデンサＣ_ＯＵＴが接続されている。この出力コンデンサＣ_ＯＵＴの両端間には入力電圧Ｖ_ＩＮよりも高い出力電圧Ｖ_ＯＵＴが生成される。出力電圧Ｖ_ＯＵＴは例えば３２Ｖである。図示の例では、出力コンデンサＣ_ＯＵＴは１μＦの容量値を持つ。

出力コンデンサＣ_ＯＵＴと並列に、第１及び第２の抵抗器Ｒ１、Ｒ２が直列に接続されている。すなわち、第１の抵抗器Ｒ１の一端は出力端子ＶＯＵＴに接続され、第１の抵抗器Ｒ１の他端は第２の抵抗器Ｒ２の一端に接続され、第２の抵抗器Ｒ２の他端は接地端子に接続されている。第１の抵抗器Ｒ１と第２の抵抗器Ｒ２との接続点はフィードバック端子ＦＢに接続されている。図示の例において、第１の抵抗器Ｒ１は１５０ｋΩの抵抗値を持ち、第２の抵抗器Ｒ２は１０ｋΩの抵抗値を持つ。したがって、出力電圧Ｖ_ＯＵＴが３２Ｖの場合、フィードバック端子ＦＢには２Ｖのフィードバック電圧Ｖ_ＦＢが現れる。

とにかく、第１及び第２の抵抗器Ｒ１、Ｒ２の組み合わせは、出力電圧Ｖ_ＯＵＴを検出して、フィードバック電圧Ｖ_ＦＢを出力する出力電圧検圧手段（分圧器）として動作する。

スイッチ端子ＳＷと接地端子との間には、スイッチング素子１１が接続されている。図示のスイッチング素子ＳＷは、制御端子としてゲートを持つＮチャネルＦＥＴで構成されている。スイッチング素子１１はインダクタＬ１を周期的に接地端子へショートするためのものである。インダクタＬ１をショートすると、インダクタＬ１に磁気的エネルギーが蓄えられる。このショートが解除されると、インダクタＬ１の両端の電圧と入力電圧Ｖ_ＩＮとが組み合わさった電圧が、ショットキーバリアダイオードＳＢＤを介して、昇圧電圧（出力電圧）Ｖ_ＯＵＴとして出力コンデンサＣ_ＯＵＴに蓄えられる。尚、スイッチング素子ＳＷのオン／オフは、後述するパルス幅変調（ＰＷＭ）信号によって制御される。

昇圧型ＤＣ／ＤＣコンバータ１０は、発振器（ＯＳＣ）１２と、基準電圧発生回路１３と、誤差増幅器１４と、パルス幅変調（ＰＷＭ）比較器１５と、を更に有する。

発振器１２は、電源入力端子ＶＩＮと接地端子との間に接続され、三角波の発振信号を発振する。三角波の発振信号の代わりに、発振器１２はノコギリ波の発振信号を発振しても良い。

基準電圧発生回路１３は、電源入力端子ＶＩＮと接地端子との間に接続され、基準電圧Ｖrefを発生する。図示の例では、基準電圧発生回路１３は、２Ｖの基準電圧Ｖrefを発生する。この基準電圧Ｖrefは、誤差増幅器１４の反転入力端子に接続されている。誤差増幅器１４の非反転入力端子には、前述したフィードバック端子ＦＢからフィードバック電圧Ｖ_ＦＢが供給される。誤差増幅器１４は、基準電圧Ｖrefとフィードバック電圧Ｖ_ＦＢとの間の差を求めて、誤差信号を出力する。誤差信号はＰＷＭ比較器１５の反転入力端子に供給される。ＰＷＭ比較器１５の非反転入力端子には、発振器１２から出力される発振信号が供給される。ＰＷＭ比較器１５は、誤差信号と発振信号とを比較して、上記パルス幅変調（ＰＷＭ）信号をスイッチング素子１１へ供給する。

従来の昇圧型ＤＣ／ＤＣコンバータ１０は、出力電圧Ｖ_ＯＵＴの過電圧を防止する過電圧防止回路１６を更に備えている。過電圧防止回路１６は、出力電圧Ｖ_ＯＵＴを分圧して分圧電圧Ｖ_ＤＶを出力する、直列接続された２つの抵抗器Ｒ３、Ｒ４から成る分圧器と、過電圧防止用の基準電圧Ｖ_r１を発生する基準電圧発生回路１６１と、分圧電圧Ｖ_ＤＶと基準電圧Ｖ_r１とを比較する比較器１６２とから構成されている。比較器１６２の比較結果信号は、スイッチング素子１１のゲートと接地端子との間に接続された、別のスイッチング素子１７のゲートに供給される。スイッチング素子１７はＮチャネルＦＥＴから構成されている。

詳述すると、分圧電圧Ｖ_ＤＶは比較器１６２の非反転入力端子に供給され、基準電圧Ｖ_r１は比較器１６２の反転入力端子に供給されている。分圧電圧Ｖ_ＤＶが基準電圧Ｖ_r１よりも高くなると、比較器１６２は、出力電圧Ｖ_ＯＵＴが過電圧であると判定して、論理ハイレベルの比較結果信号を出力する。この論理ハイレベルの比較結果信号に応答して、スイッチング素子１７はオンする。これにより、スイッチング素子１１はオフするので、昇圧型ＤＣ／ＤＣコンバータ１０の動作が停止し、出力電圧Ｖ_ＯＵＴの過電圧が防止される。この結果、昇圧型ＤＣ／ＤＣコンバータ１０の後段の集積回路（ＩＣ）へ過電圧が供給されるのを防止することができる。

とにかく、従来の昇圧型ＤＣ／ＤＣコンバータ１０における過電圧防止回路１６は、出力電圧Ｖ_ＯＵＴそれ自体を監視することによって、出力電圧Ｖ_ＯＵＴの過電圧を防止している。

しかしながら、従来の過電圧防止回路１６は、電源投入時に誤動作する虞がある。その為、従来の昇圧型ＤＣ／ＤＣコンバータ１０においては、過電圧防止回路１６をイニシャルするためのイニシャル回路が更に必要となる。

したがって、本発明の課題は、電源投入時に誤動作することなく、確実に出力電圧の過電圧を防止することができるＤＣ／ＤＣコンバータおよびその過電圧防止方法を提供することにある。

本発明の他の課題は、イニシャル回路が不要な過電圧防止回路を備えた、ＤＣ／ＤＣコンバータおよびその過電圧防止方法を提供することにある。

本発明の第１の態様によれば、インダクタ（Ｌ１）と、該インダクタをスイッチングするスイッチング素子（１１）とを有するＤＣ／ＤＣコンバータにおける、出力電圧（Ｖ_ＯＵＴ）の過電圧を防止する方法であって、前記スイッチング素子に流れる電流（Ｉ１）を監視することにより、前記出力電圧の過電圧を防止する（１６Ａ；１６Ｂ）ことを特徴とする、ＤＣ／ＤＣコンバータ（１０Ａ；１０Ｂ）の過電圧防止方法が得られる。

上記本発明の第１の態様によるＤＣ／ＤＣコンバータの過電圧防止方法において、前記スイッチング素子を流れる電流が所定の電流値より大きくなったときに、前記スイッチング素子を強制的にオフにして（１８；１９）、前記出力電圧の過電圧を防止するようにして良い。前記ＤＣ／ＤＣコンバータは、昇圧型ＤＣ／ＤＣコンバータから構成されても良いし、反転型ＤＣ／ＤＣコンバータから構成されても良い。

本発明の第２の態様によれば、インダクタ（Ｌ１）と、該インダクタをスイッチングするスイッチング素子（１１）とを備え、入力電圧（Ｖ_ＩＮ）を該入力電圧とは異なる電圧レベルを持つ出力電圧（Ｖ_ＯＵＴ）に変換するＤＣ／ＤＣコンバータにおいて、前記スイッチング素子に流れる電流（Ｉ１）を監視することにより、前記出力電圧の過電圧を防止する過電圧防止回路（１６Ａ；１６Ｂ）を備えたことを特徴とするＤＣ／ＤＣコンバータ（１０Ａ；１０Ｂ）が得られる。

上記本発明の第２の態様によるＤＣ／ＤＣコンバータにおいて、前記過電圧防止回路によって前記出力電圧が過電圧と判定されたときに、前記スイッチング素子を強制的にオフにする抑止回路（１８；１９）を備えるようにして良い。

上記ＤＣ／ＤＣコンバータは、前記出力電圧として前記入力電圧を昇圧した電圧を出力する昇圧型ＤＣ／ＤＣコンバータ（１０Ａ）から構成されて良い。この場合、前記昇圧型ＤＣ／ＤＣコンバータ（１０Ａ）は、前記スイッチング素子をオン／オフするためのＰＷＭ信号を前記スイッチング素子の制御端子へ供給するＰＷＭ増幅器（１５）を備えていて良い。前記過電圧防止回路（１６Ａ）は、前記スイッチング素子に流れる電流を検出して検出電圧（Ｖ_Ｉ１）を出力する電流検出手段（Ｒ５）と、基準電圧（Ｖ_ｒ１）を発生する基準電圧発生回路（１６１）と、前記検出電圧と前記基準電圧とを比較して、前記検出電圧が前記基準電圧より高いときに前記出力電圧が過電圧であると判定する比較器（１６２）とを備えるものであって良い。前記電流検出手段は、例えば、前記スイッチング素子と接地端子との間に挿入された抵抗器（Ｒ５）から構成されて良い。また、前記スイッチング素子は、例えば、前記ＰＷＭ信号が論理ハイレベルのときにオンするＮチャネルＦＥＴ（１１）から構成されて良い。この場合、前記比較器（１６２）は、前記検出電圧が前記基準電圧より高いときに、論理ローレベルの比較結果信号を出力するもので良い。前記抑止回路は、前記ＰＷＭ増幅器の出力端子と前記スイッチング素子の制御端子との間に挿入されて、前記論理ローレベルの比較結果信号に応答して、前記ＰＷＭ信号を強制的に論理ローレベルにするアンドゲート（１８）から構成されて良い。

上記ＤＣ／ＤＣコンバータは、前記出力電圧として前記入力電圧を反転した電圧を出力する反転型ＤＣ／ＤＣコンバータ（１０Ｂ）から構成されて良い。この場合、前記反転型ＤＣ／ＤＣコンバータ（１０Ｂ）は、前記スイッチング素子をオン／オフするためのＰＷＭ信号を前記スイッチング素子の制御端子へ供給するＰＷＭ増幅器（１５）を備えていて良い。前記過電圧防止回路（１６Ｂ）は、前記スイッチング素子に流れる電流を検出して検出電圧（Ｖ_Ｉ１）を出力する電流検出手段（Ｒ５、１６３）と、基準電圧（Ｖ_ｒ１）を発生する基準電圧発生回路（１６１）と、前記検出電圧と前記基準電圧とを比較して、前記検出電圧が前記基準電圧より高いときに前記出力電圧が過電圧であると判定する比較器（１６２）と、を備えるもので良い。前記電流検出手段は、例えば、前記入力電圧が印加される電源入力端子と前記スイッチング素子との間に挿入された抵抗器（Ｒ５）と、前記抵抗器の両端の電位差を増幅して、前記検出電圧を出力する増幅器（１６３）とから構成されて良い。前記スイッチング素子は前記ＰＷＭ信号が論理ローレベルのときにオンするＰチャネルＦＥＴ（１１Ａ）から構成さて良い。この場合、前記比較器（１６２）は、前記検出電圧が前記基準電圧より高いときに、論理ローレベルの比較結果信号を出力するものであって良い。前記抑止回路は、前記ＰＷＭ増幅器の出力端子と前記スイッチング素子の制御端子との間に挿入されて、前記論理ローレベルの比較結果信号に応答して、前記ＰＷＭ信号を強制的に論理ハイレベルにするナンドゲート（１９）から構成されて良い。

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。

本発明では、スイッチング素子を流れる電流を監視することにより、ＤＣ／ＤＣコンバータにおける出力電圧の過電圧を防止しているので、電源投入時に誤動作することなく、確実に出力電圧の過電圧を防止することができる。また、スイッチング素子を流れる電流を監視して出力電圧の過電圧を防止する過電圧防止回路は、イニシャル回路が不要である。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

図２を参照して、本発明の第１の実施の形態に係るＤＣ／ＤＣコンバータ１０Ａについて説明する。図示のＤＣ／ＤＣコンバータ１０Ａは、昇圧型ＤＣ／ＤＣコンバータである。図示の昇圧型ＤＣ／ＤＣコンバータ１０Ａは、過電圧防止回路の構成が図１に示したものと相違している点を除いて、図１に示した従来の昇圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有し動作をする。従って、過電圧防止回路に１６Ａの参照符号を付してある。図１に示したものと同様の機能を有するものには同一の参照符号を付して、説明を簡略化するためにそれらの説明については省略する。

図示の過電圧防止回路１６Ａは、スイッチング素子１１と接地端子との間に接続されて、スイッチング素子１１に流れる電流Ｉ１を検出して検出電圧Ｖ_Ｉ１を出力する抵抗器Ｒ５と、過電圧防止用の基準電圧Ｖ_r１を発生する基準電圧発生回路１６１と、検出電圧Ｖ_Ｉ１と基準電圧Ｖ_r１とを比較する比較器１６２とから構成されている。比較器１６２の比較結果信号は、スイッチング素子１１のゲート（制御端子）とＰＷＭ比較器１５の出力端子との間に挿入された、アンドゲート１８の一方の入力端子に供給される。

詳述すると、検出電圧Ｖ_Ｉ１は比較器１６２の反転入力端子に供給され、基準電圧Ｖ_r１は比較器１６２の非反転入力端子に供給されている。検出電圧Ｖ_Ｉ１が基準電圧Ｖ_r１よりも高くなると、比較器１６２は、出力電圧Ｖ_ＯＵＴが過電圧であると判定して、論理ローレベルの比較結果信号を出力する。この論理ローレベルの比較結果信号に応答して、アンドゲート１８はＰＷＭ比較器１５から出力されるＰＷＭ信号を抑止して、強制的に論理ローレベルにする。これにより、スイッチング素子１１はオフするので、昇圧型ＤＣ／ＤＣコンバータ１０Ａの動作が停止し、出力電圧Ｖ_ＯＵＴの過電圧が防止される。この結果、昇圧型ＤＣ／ＤＣコンバータ１０Ａの後段の集積回路（ＩＣ）へ過電圧が供給されるのを防止することができる。

すなわち、本発明に係る過電圧防止回路１６Ａでは、スイッチング素子１１に流れる電流Ｉ１を比較器１６２を使用して制限させ、出力電圧Ｖ_ＯＵＴの昇圧率を制限させている。とにかく、過電圧防止回路１６Ａは、スイッチング素子１１に流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止している。

このような構成の昇圧型ＤＣ／ＤＣコンバータ１０Ａでは、スイッチング素子１１を流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止しているので、電源投入時に誤動作することなく、確実に出力電圧Ｖ_ＯＵＴの過電圧を防止することができる。また、スイッチング素子１１を流れる電流Ｉ１を監視して出力電圧Ｖ_ＯＵＴの過電圧を防止する過電圧防止回路は、イニシャル回路が不要である。

図示の昇圧型ＤＣ／ＤＣコンバータ１０Ａにおいて、インダクタＬ１（すなわち、スイッチング素子１１）を流れるピーク電流Ｉ_ＰＫは、下記の数１で表される。

ここで、／Ｉ_{Ｌ（ｍａｘ）}は、図３に示されるように、インダクタＬ１を流れる最大平均電流を表し、ΔＩ_{Ｌ（ｍａｘ）}は、図３に示されるように、インダクタＬ１を流れる電流の最大の変動成分（振幅）を表す。尚、図３は、インダクタＬ１（スイッチング素子１１）を流れる電流Ｉ１の波形を表している。また、Ｉ_ＯＵＴは出力電流を表し、Ｄ_ＯＮはオンデューティを表し、ｆ_ＯＳＣは発振器１２の発振周波数を表し、ＬはインダクタＬ１のインダクタンス値を表す。

また、出力電圧Ｖ_ＯＵＴは、入力電圧Ｖ_ＩＮからオンデューティＤ_ＯＮとオフデューティＤ_ＯＦＦと用いて、下記の数２で表される。

例えば、入力電圧Ｖ_ＩＮ＝１２Ｖ、インダクタＬ１のインダクタンス値Ｌ＝４７μＨ、発振器１２の発振周波数ｆ_ＯＳＣ＝５００ｋＨｚ、出力電流Ｉ_ＯＵＴ＝５０ｍＡのとき、過電圧防止回路１６Ａにおいてスイッチング素子１１を流れるピーク電流Ｉ_ＰＫを３００ｍＡで検出することにすれば、出力電圧Ｖ_ＯＵＴを出力電圧Ｖ_ＯＵＴ＝３３Ｖで制限をかけることができる。

尚、本発明に係る過電圧防止方法は、図２に示した昇圧型ＤＣ／ＤＣコンバータ１０Ａだけでなく、後述する反転型ＤＣ／ＤＣコンバータにも適用可能である。

図４を参照して、本発明の第１の実施の形態に係るＤＣ／ＤＣコンバータ１０Ｂについて説明する。図示のＤＣ／ＤＣコンバータ１０Ｂは、反転型ＤＣ／ＤＣコンバータである。図示の反転型ＤＣ／ＤＣコンバータ１０Ｂは、１２Ｖの入力電圧Ｖ_ＩＮを−１７Ｖの出力電圧Ｖ_ＯＵＴに変換する装置である。図２に示されたものと同様の機能を有するものには同一の参照を付し、以下では、相違点について説明する。

反転型ＤＣ／ＤＣコンバータ１０Ｂでは、スイッチング素子としてＰチャネルＦＥＴ１１Ａを使用している。従って、その制御端子（ゲート）に論理ローレベルの信号が供給されたとき、スイッチング素子１１Ａはオンする。スイッチング素子１１Ａは電源入力端子ＶＩＮ側に配置され、インダクタＬ１が接地端子側に配置されている。すなわち、電源入力端子ＶＩＮとスイッチ端子ＳＷとの間にスイッチング素子１１Ａが接続され、スイッチ端子ＳＷと接地端子との間にインダクタＬ１が接続されている。スイッチ端子ＳＷにショットキーバリアダイオードＳＢＤのカソードが接続され、ショットキーバリアダイオードＳＢＤのアノードは電源出力端子ＶＯＵＴに接続されている。

電源出力端子ＶＯＵＴと接地端子との間には、第１及び第２の抵抗器Ｒ１、Ｒ２と基準電圧源２０とが直列に接続されている。これは、反転型ＤＣ／ＤＣコンバータ１０Ｂでは、出力電圧Ｖ_ＯＵＴとして負電圧を出力するので、第１及び第２の抵抗器Ｒ１、Ｒ２の接続点であるフィードバック端子ＦＢの電位を正電圧にして、正のフィードバック電圧Ｖ_ＦＢを発生させるためである。

反転型ＤＣ／ＤＣコンバータ１０Ｂは過電圧防止回路１６Ｂを有する。過電圧防止回路１６Ｂは、抵抗器Ｒ５と、増幅器１６３と、基準電圧発生回路１６１と、比較器１６２とから構成されている。

抵抗器Ｒ５は、電源入力端子ＶＩＮとスイッチング素子１１Ａとの間に接続されている。増幅器１６３は、抵抗器Ｒ５の両端の電位差を増幅して、スイッチング素子１１Ａに流れる電流Ｉ１に相当する検出電圧Ｖ_Ｉ１を出力する。とにかく、抵抗器Ｒ５と増幅器１６３との組み合わせは、スイッチング素子１１Ａを流れる電流Ｉ１を検出する電流検出手段として働く。基準電圧発生回路１６１は過電圧防止用の基準電圧Ｖ_r１を発生する。比較器１６２は検出電圧Ｖ_Ｉ１と基準電圧Ｖ_r１とを比較する。比較器１６２の比較結果信号は、スイッチング素子１１Ａのゲート（制御端子）とＰＷＭ比較器１５の出力端子との間に挿入された、ナンドゲート１９の一方の入力端子に供給される。

詳述すると、増幅器１６３から出力される検出電圧Ｖ_Ｉ１は比較器１６２の反転入力端子に供給され、基準電圧Ｖ_r１は比較器１６２の非反転入力端子に供給されている。検出電圧Ｖ_Ｉ１が基準電圧Ｖ_r１よりも高くなると、比較器１６２は、出力電圧Ｖ_ＯＵＴが過電圧であると判定して、論理ローレベルの比較結果信号を出力する。この論理ローレベルの比較結果信号に応答して、ナンドゲート１９はＰＷＭ比較器１５から出力されるＰＷＭ信号を抑止して、強制的に論理ハイレベルにする。これにより、スイッチング素子１１Ａはオフするので、反転型ＤＣ／ＤＣコンバータ１０Ｂの動作が停止し、出力電圧Ｖ_ＯＵＴの過電圧が防止される。この結果、反転型ＤＣ／ＤＣコンバータ１０Ｂの後段の集積回路（ＩＣ）へ過電圧が供給されるのを防止することができる。

すなわち、本発明に係る過電圧防止回路１６Ｂでは、スイッチング素子１１Ａに流れる電流Ｉ１を比較器１６２を使用して制限させ、出力電圧Ｖ_ＯＵＴの反転率を制限させている。とにかく、過電圧防止回路１６Ｂは、スイッチング素子１１Ａに流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止している。

このような構成の反転型ＤＣ／ＤＣコンバータ１０Ｂでは、スイッチング素子１１Ａを流れる電流Ｉ１を監視することにより、出力電圧Ｖ_ＯＵＴの過電圧を防止しているので、電源投入時に誤動作することなく、確実に出力電圧Ｖ_ＯＵＴの過電圧を防止することができる。また、スイッチング素子１１Ａを流れる電流Ｉ１を監視して出力電圧Ｖ_ＯＵＴの過電圧を防止する過電圧防止回路は、イニシャル回路が不要である。

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上記実施の形態では、スイッチング素子としてＦＥＴを用いているが、バイポーラトランジスタを用いても良いのは勿論である。

従来のＤＣ／ＤＣコンバータを示すブロック図である。 本発明の第１の実施の形態に係るＤＣ／ＤＣコンバータを示すブロック図である。 インダクタ（スイッチング素子）を流れる電流の波形を示す波形図である。 本発明の第２の実施の形態に係るＤＣ／ＤＣコンバータを示すブロック図である。

符号の説明

Ｌ１ インダクタ
ＳＢＤ ショットキーバリアダイオード
Ｃout 出力コンデンサ
１０Ａ 昇圧型ＤＣ／ＤＣコンバータ
１０Ｂ 反転型ＤＣ／ＤＣコンバータ
１１ スイッチング素子（ＮチャネルＦＥＴ）
１１Ａ スイッチング素子（ＰチャネルＦＥＴ）
１２ 発振器（ＯＳＣ）
１３ 基準電圧発生回路
１４ 誤差増幅器
１５ パルス幅変調（ＰＷＭ）比較器
１６Ａ、１６Ｂ 過電圧防止回路
Ｒ５ 抵抗器（電流検出手段）
１６１ 基準電圧発生回路
１６２ 比較器
１６３ 増幅器
１８ アンドゲート（抑止回路）
１９ ナンドゲート（抑止回路）

Claims (14)

1. インダクタと、該インダクタをスイッチングするスイッチング素子とを有するＤＣ／ＤＣコンバータにおける、出力電圧の過電圧を防止する方法であって、前記スイッチング素子に流れる電流を監視することにより、前記出力電圧の過電圧を防止することを特徴とする、ＤＣ／ＤＣコンバータの過電圧防止方法。
2. 前記スイッチング素子を流れる電流が所定の電流値より大きくなったときに、前記スイッチング素子を強制的にオフにして、前記出力電圧の過電圧を防止する、請求項１に記載のＤＣ／ＤＣコンバータの過電圧防止方法。
3. 前記ＤＣ／ＤＣコンバータが昇圧型ＤＣ／ＤＣコンバータから成る、請求項１に記載のＤＣ／ＤＣコンバータの過電圧防止方法。
4. 前記ＤＣ／ＤＣコンバータが反転型ＤＣ／ＤＣコンバータから成る、請求項１に記載のＤＣ／ＤＣコンバータの過電圧防止方法。
5. 前記インダクタと、該インダクタをスイッチングするスイッチング素子とを備え、入力電圧を該入力電圧とは異なる電圧レベルを持つ出力電圧に変換するＤＣ／ＤＣコンバータにおいて、
   前記スイッチング素子に流れる電流を監視することにより、前記出力電圧の過電圧を防止する過電圧防止回路を備えたことを特徴とするＤＣ／ＤＣコンバータ。
6. 前記過電圧防止回路によって前記出力電圧が過電圧と判定されたときに、前記スイッチング素子を強制的にオフにする抑止回路を備える、請求項５に記載のＤＣ／ＤＣコンバータ。
7. 前記ＤＣ／ＤＣコンバータが、前記出力電圧として前記入力電圧を昇圧した電圧を出力する昇圧型ＤＣ／ＤＣコンバータから成る、請求項６に記載のＤＣ／ＤＣコンバータ。
8. 前記昇圧型ＤＣ／ＤＣコンバータは、前記スイッチング素子をオン／オフするためのＰＷＭ信号を前記スイッチング素子の制御端子へ供給するＰＷＭ増幅器を備え、
   前記過電圧防止回路は、
   前記スイッチング素子に流れる電流を検出して検出電圧を出力する電流検出手段と、
   基準電圧を発生する基準電圧発生回路と、
   前記検出電圧と前記基準電圧とを比較して、前記検出電圧が前記基準電圧より高いときに前記出力電圧が過電圧であると判定する比較器と
   を備えることを特徴とする請求項７に記載のＤＣ／ＤＣコンバータ。
9. 前記電流検出手段が、前記スイッチング素子と接地端子との間に挿入された抵抗器から成る、請求項８に記載のＤＣ／ＤＣコンバータ。
10. 前記スイッチング素子は前記ＰＷＭ信号が論理ハイレベルのときにオンするＮチャネルＦＥＴから構成され、
    前記比較器は、前記検出電圧が前記基準電圧より高いときに、論理ローレベルの比較結果信号を出力し、
    前記抑止回路は、前記ＰＷＭ増幅器の出力端子と前記スイッチング素子の制御端子との間に挿入されて、前記論理ローレベルの比較結果信号に応答して、前記ＰＷＭ信号を強制的に論理ローレベルにするアンドゲートから構成されている、請求項８又は９に記載のＤＣ／ＤＣコンバータ。
11. 前記ＤＣ／ＤＣコンバータが前記出力電圧として前記入力電圧を反転した電圧を出力する反転型ＤＣ／ＤＣコンバータから成る、請求項６に記載のＤＣ／ＤＣコンバータ。
12. 前記反転型ＤＣ／ＤＣコンバータは、前記スイッチング素子をオン／オフするためのＰＷＭ信号を前記スイッチング素子の制御端子へ供給するＰＷＭ増幅器を備え、
    前記過電圧防止回路は、
    前記スイッチング素子に流れる電流を検出して検出電圧を出力する電流検出手段と、
    基準電圧を発生する基準電圧発生回路と、
    前記検出電圧と前記基準電圧とを比較して、前記検出電圧が前記基準電圧より高いときに前記出力電圧が過電圧であると判定する比較器と、
    を備えることを特徴とする請求項１１に記載のＤＣ／ＤＣコンバータ。
13. 前記電流検出手段が、
    前記入力電圧が印加される電源入力端子と前記スイッチング素子との間に挿入された抵抗器と、
    前記抵抗器の両端の電位差を増幅して、前記検出電圧を出力する増幅器と
    から構成されている、請求項１２に記載のＤＣ／ＤＣコンバータ。
14. 前記スイッチング素子は前記ＰＷＭ信号が論理ローレベルのときにオンするＰチャネルＦＥＴから構成され、
    前記比較器は、前記検出電圧が前記基準電圧より高いときに、論理ローレベルの比較結果信号を出力し、
    前記抑止回路は、前記ＰＷＭ増幅器の出力端子と前記スイッチング素子の制御端子との間に挿入されて、前記論理ローレベルの比較結果信号に応答して、前記ＰＷＭ信号を強制的に論理ハイレベルにするナンドゲートから構成されている、請求項１２又は１３に記載のＤＣ／ＤＣコンバータ。
    

Images