JP6002465B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、入力電圧から出力電圧を生成するスイッチングレギュレータに関するものである。

従来より、スイッチング素子を周期的にオン／オフさせることにより、入力電圧から出力電圧を生成するスイッチングレギュレータが実用化されている。このようなスイッチングレギュレータには、出力電流が過電流状態となったときにスイッチング動作を強制的に停止させるための、過電流保護回路が装備されていることが多い。

なお、上記に関連する従来技術の一例としては、特許文献１及び特許文献２を挙げることができる。

特開平１０−１４６０４６号公報 特開２００２−１７１７４９号公報

しかしながら、過電流保護回路は様々な要因により誤動作する可能性がある。例えば、装置起動時に発生するラッシュ電流を過電流として誤検出する可能性がある。

上記の課題について、図１２〜図１４に示す従来の構成例を示し、その問題点を説明する。図１２は、過電流保護回路を備えたスイッチングレギュレータの第１従来例を示している。図１２の構成によれば、過電流保護回路１０４が過電流を検出した後に、スイッチ素子１１２をオフさせるとともに、ソフトスタート回路１０３をディスチャージさせる。このため、次回起動時にはソフトスタート機能が働くため、比較的安全な回路といえる。しかしながら上記の構成では、装置起動時のラッシュ電流を過電流として検出した場合、ソフトスタート動作が絶えず繰り返されることとなり、出力電圧ＯＵＴが立ち上がらなくなってしまうという問題がある。

また図１３は、過電流保護回路を備えたスイッチングレギュレータの第２従来例を示している。図１３の構成によれば、装置起動時において、ソフトスタート電圧ＳＳが所定値に上昇するまで過電流保護回路１０４の動作を停止させるためのマスク信号ＭＡＳＫを、マスク回路１３０により生成する。これにより、上述したラッシュ電流による起動不良を回避することができる。しかしながら上記の構成では、マスク信号ＭＡＳＫにより過電流保護回路１０４が動作停止されている状態において、抵抗１２１等がショートして帰還電圧ＦＢが意図せず引き下げられた場合、スイッチ素子１１２が常にＯＮとなる。この結果、出力電流Ｉｏｕｔが流れ続けて、装置または周辺部品を破壊してしまう可能性がある。

また図１４は、過電流保護回路を備えたスイッチングレギュレータの第３従来例を示している。図１４の構成によれば、パルスバイパルス方式によりスイッチング電圧を制御する構成において、過電流保護回路１０４が過電流を検出した回数をカウンタ１４０により計測する。カウンタ１４０は、所定回数を超えて連続的に過電流が検出された場合に、ソフトスタート回路１０３をディスチャージさせる。従って、過電流検出回数が所定回数に達するまでの期間は、ソフトスタート回路１０３の不要なディスチャージを防止できる。ただしこの期間において、過電流が大きかった場合、例えスイッチ素子１１２を即座にオフさせたとしても、パルスバイパルス制御で各周期毎にスイッチ素子１１２のオン動作は繰り返される。このため、スイッチ素子１１２がオンされる度に、過大な出力電流Ｉｏｕｔが断続的に流れつづける状態となり、装置破壊につながる可能性がある。

本発明は上述した問題に鑑み、適切な過電流保護動作を実現することができるスイッチングレギュレータを提供することを目的とする。

上記目的を達成するために、本発明に係るスイッチングレギュレータは、入力電圧から出力電圧を生成するためにオン／オフされるスイッチング素子と、所定の周期で前記スイッチング素子のオン／オフ制御を行う制御回路と、前記スイッチング素子に流れる電流を検出し、該電流が予め定められた第１閾値を上回っているか否かに応じた第１過電流検出信号と、前記第１閾値よりも小さい第２閾値を該電流が上回っているか否かに応じた第２過電流検出信号と、該電流が前記第２閾値を上回った回数が予め定められた回数に達したか否かに応じた第３過電流検出信号と、を生成する過電流検出回路とを有することを特徴とする構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチングレギュレータは、前記制御回路が、前記第１過電流検出信号または前記第２過電流検出信号に応じて前記電流が過電流状態であると判定した時に、前記スイッチング素子の次周期のオンタイムが到来するまで前記スイッチング素子を強制的にオフさせることを特徴とする構成（第２の構成）にするとよい。

また、上記第２の構成から成るスイッチングレギュレータは、起動時に緩やかに立ち上がるソフトスタート電圧を生成するソフトスタート回路を有し、前記ソフトスタート回路は、前記第１過電流検出信号または前記第３過電流検出信号に応じて前記電流が過電流状態であると判定した時に、前記ソフトスタート電圧をディスチャージさせることを特徴とする構成（第３の構成）にするとよい。

また、上記第３の構成から成るスイッチングレギュレータは、前記過電流検出回路が、前記入力電圧の印加端と前記スイッチング素子との間に設けられた抵抗の低電位端に生じる抵抗電圧と所定の第１閾値電圧とを比較し、該比較の結果に応じて前記第１過電流検出信号を生成する第１比較器と、前記第１閾値よりも大きい第２閾値電圧と前記抵抗電圧とを比較し、該比較の結果に応じて前記第２過電流検出信号を生成する第２比較器と、前記抵抗電圧が前記第２閾値電圧を下回った回数をカウントし、該回数が予め定められた回数に達したか否かに応じて前記第３過電流検出信号を生成するカウンタ部と、を有することを特徴とする構成（第４の構成）にするとよい。

また、上記第４の構成から成るスイッチングレギュレータは、前記スイッチングレギュレータが、前記出力電圧に応じた帰還電圧と、所定の基準電圧及び前記ソフトスタート電圧のいずれか低い方との差に応じた誤差信号を生成する誤差信号生成回路を有し、前記制御回路は、前記誤差信号に応じて前記スイッチング素子のオン／オフ制御を行うことを特徴とする構成（第５の構成）にするとよい。

また、上記第５の構成から成るスイッチングレギュレータは、前記スイッチングレギュレータは、前記入力電圧の印加端と前記出力電圧の印加端との間に接続されたコイルと、前記コイルの第１端と接地端との間に接続された第１整流素子と、前記コイルの第２端と前記出力電圧の印加端との間に接続された第２整流素子と、を有し、前記スイッチング素子として、前記入力電圧の印加端と前記コイルの第１端との間に接続されている第１スイッチング素子と、前記コイルの第２端と接地端との間に接続されている第２スイッチング素子とを含むことを特徴とする構成（第６の構成）にするとよい。

また、上記第５の構成から成るスイッチングレギュレータは、前記制御回路が、前記誤差信号に応じて、前記スイッチング素子のオン／オフを行うパルス電圧を生成し、前記第２比較器より入力される前記第２過電流検出信号に応じて、前記パルス電圧のパルス幅を制限するパルスバイパルス制御を行うことを有することを特徴とする構成（第７の構成）にするとよい。

また、上記第４の構成から成るスイッチングレギュレータは、前記ソフトスタート回路が、コンデンサの充放電を行うことにより前記ソフトスタート電圧を生成するものであり、前記コンデンサの充電電流を生成する電流源と、前記コンデンサを放電するための放電スイッチと、前記第１過電流検出信号及び前記第３過電流検出信号に基づいて前記放電スイッチのオン／オフ制御を行う論理ゲートと、を有することを特徴とする構成（第８の構成）にするとよい。

また、本発明に係る車載機器は、上記第１〜第８いずれかの構成から成るスイッチングレギュレータを有することを特徴とする構成（第９の構成）にするとよい。

また、本発明に係る車両は、上記第９の構成から成る車載機器と、前記車載機器に電力を供給するバッテリとを有することを特徴とする構成（第１０の構成）にするとよい。

本発明によれば、ラッシュ電流のような非定常的な電流を過電流として誤検出することを回避できるとともに、過電流の発生時においてスイッチング動作を適切に停止することが可能なスイッチングレギュレータを提供することが可能となる。

スイッチングレギュレータの全体構成を示すブロック図 ＶＬ電圧生成回路の一構成例を示す回路図 スイッチングレギュレータの動作モードを示すテーブル 昇降圧動作の一例を示すタイミングチャート 昇降圧動作の一変形例を示すタイミングチャート 電圧ＶＡ及びＶＢと動作モードとの相関関係を示すテーブル 平均コイル電流の低減効果を示すテーブル 過電流検出回路及びソフトスタート回路の構成を示した回路図 ＯＣＰＬによりソフトスタート電圧がディスチャージされる例を示したタイミングチャート ＯＣＰＨによりソフトスタート電圧がディスチャージされる例を示したタイミングチャート スイッチ電圧とスイッチング動作制御との関係を示した模式図 スイッチングレギュレータを搭載した車両の一構成例を示す外観図 スイッチングレギュレータの一従来例を示す回路図 スイッチングレギュレータの一従来例を示す回路図 スイッチングレギュレータの一従来例を示す回路図

＜全体構成＞
図１は、スイッチングレギュレータの全体構成を示すブロック図である。本構成例で示される昇降圧型のスイッチングレギュレータ１は、半導体装置１０と、これに外部接続される種々のディスクリート部品（例えば、スイッチング素子Ｍ１及びＭ２、コイル（インダクタ）Ｌ１、ダイオードＤ１及びＤ２、コンデンサＣ１〜Ｃ５、並びに、抵抗Ｒ１及びＲ２）を有する。

スイッチング素子Ｍ１及びＭ２は、それぞれ、入力電圧ＩＮを昇圧または降圧して出力電圧ＯＵＴを生成するためにオン／オフされる第１スイッチング素子（降圧用スイッチング素子）及び第２スイッチング素子（昇圧用スイッチング素子）に相当する。スイッチング素子Ｍ１及びＭ２は、それぞれ制御電圧Ｇ１及びＧ２に応じてオン／オフ（両端間の導通／非導通）を切り替えるスイッチング動作を行う。スイッチング素子Ｍ１及びＭ２としてＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］が用いられている場合、スイッチング動作は、ゲートに入力される制御電圧Ｇ１及びＧ２に応じて、ソース・ドレイン間の導通／非導通を切り替える動作となる。本構成例において、スイッチング素子Ｍ１はＰチャネル型ＭＯＳＦＥＴであり、スイッチング素子Ｍ２はＮチャネルＭＯＳＦＥＴであるが、これに限定されるものではない。

半導体装置（レギュレータＩＣ）１０は、内部電源生成回路２１と、バンドギャップ電圧生成回路２２と、低電圧誤動作防止回路２３と、サーマルシャットダウン回路２４と、発振回路３１と、スロープ生成回路３２と、ソフトスタート回路３３と、誤差増幅器３４と、オペアンプ３５と、比較器３６及び３７と、抵抗３８ａ及び３８ｂと、ショート回路保護用比較器４１と、過電圧保護用比較器４２と、制御回路５１と、過電流検出回路５２と、ドライバ５３と、ＶＬ電圧生成回路５４と、ドライバ５５と、論理和演算器６１と、Ｎチャネル型ＭＯＳ電界効果トランジスタＭ３（以下、「スイッチング素子Ｍ３」という）と、を有する。

また、半導体装置１０は、外部との接続に用いられる端子Ｔ１〜Ｔ１５を有する。端子Ｔ１は、入力電圧印加端子である。端子Ｔ２及びＴ３は、スイッチ電流検出端子である。端子Ｔ４は、スイッチング素子Ｍ１の制御端子である。端子Ｔ５は、ドライバ５３の下側駆動電圧印加端子である。端子Ｔ６は、ドライバ５５の上側駆動電圧印加端子である。端子Ｔ７は、スイッチング素子Ｍ２の制御端子である。端子Ｔ８は、接地端子である。端子Ｔ９は、ソフトスタート調整端子である。端子Ｔ１０は、帰還電圧印加端子である。端子Ｔ１１は、位相補償端子である。端子Ｔ１２は、発振周波数調整端子である。端子Ｔ１３は、内部電源電圧印加端子である。端子Ｔ１４は、イネーブル端子である。端子Ｔ１５は、正常動作信号の出力端子である。

端子Ｔ１は、入力電圧ＩＮ（例えば４〜４０Ｖ）の印加端（バッテリなどの外部電源）に接続されている。また、端子Ｔ１は、コンデンサＣ１の一端、コンデンサＣ２の一端、及び、抵抗Ｒ１の一端にも接続されている。

コンデンサＣ１の他端は接地端に接続されている。コンデンサＣ２の他端は端子Ｔ５に接続されている。抵抗Ｒ１の他端はスイッチング素子Ｍ１のソースに接続されている。抵抗Ｒ１の両端は、それぞれ、端子Ｔ２及び端子Ｔ３に接続されている。スイッチング素子Ｍ１のドレインは、ダイオードＤ１のカソードとコイルＬ１の一端に接続されている。ダイオードＤ１のアノードは、接地端に接続されている。ダイオードＤ１は、第１整流素子に相当し、同期整流トランジスタと置換することも可能である。

なお、スイッチング素子Ｍ１のドレインには、スイッチング素子Ｍ１のオン／オフに応じて矩形波状のスイッチ電圧ＳＷ１が現れる。スイッチング素子Ｍ１がオンされているときには、スイッチ電圧ＳＷ１がハイレベル（ほぼ入力電圧ＩＮ）となり、スイッチング素子Ｍ１がオフされているときには、スイッチ電圧ＳＷ１がローレベル（ほぼ接地電圧ＧＮＤ）となる。

コイルＬ１の他端は、ダイオードＤ２のアノードとスイッチング素子Ｍ２のドレインに接続されている。スイッチング素子Ｍ２のソースは接地端に接続されている。ダイオードＤ２のカソードは、コンデンサＣ３の一端と出力電圧ＯＵＴの印加端に接続されている。コンデンサＣ３の他端は、接地端に接続されている。ダイオードＤ２は、第２整流素子に相当し、同期整流トランジスタと置換することも可能である。

なお、スイッチング素子Ｍ２のドレインには、スイッチング素子Ｍ２のオン／オフに応じて矩形波状のスイッチ電圧ＳＷ２が現れる。スイッチング素子Ｍ２がオフされているときには、スイッチ電圧ＳＷ２がハイレベル（ほぼ出力電圧ＯＵＴ）となり、スイッチング素子Ｍ２がオンされているときには、スイッチ電圧ＳＷ２がローレベル（ほぼ接地電圧ＧＮＤ）となる。

スイッチング素子Ｍ１のゲートは端子Ｔ４に接続されている。スイッチング素子Ｍ２のゲートは、端子Ｔ７に接続されている。抵抗Ｒ２は、発振回路３１が生成する矩形波電圧ＣＬＫの周波数調整に用いられる抵抗であり、一端が端子Ｔ１２に接続され、他端が接地端に接続されている。コンデンサＣ４は、主に内部電源電圧ＲＥＧの位相補償に用いられるコンデンサであり、一端が端子Ｔ１３に接続され、他端が接地端に接続されている。端子Ｔ１０には、出力電圧ＯＵＴに応じた帰還電圧ＦＢが入力される。端子Ｔ１０と端子Ｔ１１は、外付けの位相補償回路（抵抗とコンデンサ）を介して接続されている。

内部電源電圧生成回路２１は、内部電源電圧ＲＥＧが印加される端子Ｔ１３とイネーブル信号が外部入力される端子Ｔ１４に接続されており、入力電圧ＩＮから半導体装置１０の内部で使用される内部電源電圧ＲＥＧを生成する。内部電源電圧ＲＥＧは、入力電圧ＩＮに比べて電圧値等の精度が高くなるように生成される。内部電源電圧ＲＥＧは、サーマルシャットダウン回路２４やドライバ５５の駆動電圧等として用いられる。

内部電源電圧生成回路２１は、生成した内部電源電圧ＲＥＧを、端子Ｔ１３に接続された外部ライン（半導体装置１０の外部に設けられた伝送ライン）を介して半導体装置１０の外部に一旦送出した後、半導体装置１０内に引き込む。例えば外部ラインに送出された内部電源電圧ＲＥＧは、端子Ｔ６を介して半導体装置１０内に戻り、ドライバ５５の電源端子に入力される。この外部ラインには位相補償用のコンデンサＣ４が接続されている。

このように、半導体装置１０では、内部電源電圧ＲＥＧの伝送ラインの少なくとも一部を半導体装置１０の外側に設けて、位相補償用のコンデンサＣ４を外付けとすることにより、半導体装置１０の省スペース化等が容易となっている。

バンドギャップ電圧生成回路２２は、内部電源電圧生成回路２１から供給される内部電源電圧ＲＥＧを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源電圧ＲＥＧよりも更に安定するように生成され、半導体装置１０内の各部において利用される。

低電圧誤動作防止回路２３は、半導体装置１０においてＵＶＬＯ［Under Voltage Lock Out］機能を発揮させる回路である。低電圧誤動作防止回路２３は、入力電圧ＩＮが低過ぎることに起因する誤動作を防ぐため、例えば、所定値以上の入力電圧ＩＮが入力されないと半導体装置１０がオンしないようにする。

サーマルシャットダウン回路２４は、過熱（過度な温度上昇）によるスイッチングレギュレータ１の熱暴走等を防止する回路である。サーマルシャットダウン回路２４は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、スイッチング素子Ｍ１及びＭ２のスイッチング動作が停止されるようにする。なお、サーマルシャットダウン回路２４の動作精度等の観点から、サーマルシャットダウン回路２４の駆動電圧としては、入力電圧ＩＮではなく、より電圧値等の精度が高い内部電源電圧ＲＥＧが用いられる。

発振回路３１は、所定周波数の矩形波電圧ＣＬＫを生成してスロープ生成回路３２と制御回路４１に出力する。矩形波電圧ＣＬＫの周波数は、抵抗Ｒ２を用いて調整することが可能である。

スロープ生成回路３２は、発振回路３１が生成した矩形波電圧ＣＬＫに対して、立ち上り（或いは立ち下り）に傾斜を付ける処理を施すことにより、スロープ電圧ＳＬＯＰＥ（鋸波電圧、三角波電圧、或いは、これに準じた波形の電圧信号）を生成し、これを比較器３６及び３７の非反転入力端子に出力する。なお、スロープ電圧ＳＬＯＰＥは、その最大値ＶＭＡＸが反転基準電圧Ｖ２よりも大きく、且つ、その最小値ＶＭＩＮが反転基準電圧Ｖ２よりも小さく設定されている。

ソフトスタート回路３３は、出力電圧ＯＵＴのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路３３は、スイッチングレギュレータ１の起動時に誤差増幅器３４へ適切なソフトスタート電圧ＳＳを供給し、出力電圧ＯＵＴが緩やかに立ち上がるようにする。ソフトスタート電圧ＳＳは、例えば過電流検出回路５２から受け取る過電流検出信号に基づいてディスチャージされる。ソフトスタート回路３３には、ソフトスタート時間設定用のコンデンサＣ５が接続されている。コンデンサＣ５は、一端が端子Ｔ９を介してソフトスタート回路３３に接続されており、他端が接地端に接続されている。

誤差増幅器３４は、反転入力端子に印加される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、非反転入力端子に印加される所定の基準電圧Ｖ１との差分を増幅して誤差電圧ＶＡを生成する誤差信号生成回路に相当する。なお、スイッチングレギュレータ１の起動時には、誤差増幅器３４の非反転入力端子に入力される電圧として、基準電圧Ｖ１ではなくソフトスタート電圧ＳＳが優先される。誤差増幅器３４の出力端は、抵抗３８ａを介してオペアンプ３５の反転入力端子に接続されているとともに、比較器３６の反転入力端子及び端子Ｔ１１に接続されている。

オペアンプ３５の非反転入力端子には、所定の反転基準電圧Ｖ２が印加されている。オペアンプ３５の出力端子は、比較器３７の反転入力端子に接続されるとともに、抵抗３８ｂを介してオペアンプ３５の反転入力端子に接続されている。なお、抵抗３８ａ、抵抗３８ｂ、及び、オペアンプ３５は、所定の反転基準電圧Ｖ２を基準として、誤差電圧ＶＡを反転させた反転誤差電圧ＶＢを生成する信号反転回路（反転増幅器）に相当する。すなわち、誤差電圧ＶＡが高くなると反転誤差電圧ＶＢが低くなり、逆に、誤差電圧ＶＡが低くなると反転誤差電圧ＶＢが高くなる。

比較器３６は、誤差電圧ＶＡとスロープ電圧ＳＬＯＰＥを比較して比較電圧ＣＭＰ１を生成する第１比較回路に相当する。比較電圧ＣＭＰ１は、誤差電圧ＶＡがスロープ電圧ＳＬＯＰＥよりも大きいときにローレベルとなり、誤差電圧ＶＡがスロープ電圧ＳＬＯＰＥよりも小さいときにハイレベルとなる。

比較器３７は、反転誤差電圧ＶＢとスロープ電圧ＳＬＯＰＥを比較して比較電圧ＣＭＰ２を生成する第２比較回路に相当する。比較電圧ＣＭＰ２は、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥよりも大きいときにローレベルとなり、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥよりも小さいときにハイレベルとなる。

ショート回路保護用比較器４１は、非反転入力端子に帰還電圧ＦＢが、反転入力端子に所定電圧Ｖ３が各々入力され、これらの電圧の比較結果をショート回路保護信号ＳＣＰとして出力する。また、過電圧保護用比較器４２は、非反転入力端子に帰還電圧ＦＢが、反転入力端子に所定電圧Ｖ４が各々入力され、これらの電圧の比較結果を過電圧保護信号ＯＶＰとして出力する。

制御回路５１は、比較電圧ＣＭＰ１及びＣＭＰ２と矩形波電圧ＣＬＫに基づいて、スイッチング素子Ｍ１及びＭ２のオン／オフ制御（ＰＷＭ［pulse width modulation］制御）を行う。

より具体的に述べると、制御回路５１は、比較電圧ＣＭＰ１と矩形波電圧ＣＬＫに基づいて、スイッチング素子Ｍ１をオン／オフするための制御電圧Ｇ１を生成する。制御電圧Ｇ１は、ドライバ５３及び端子Ｔ４を介してスイッチング素子Ｍ１のゲートに入力される。このように、ドライバ５３は、制御回路５１とスイッチング素子Ｍ１を結ぶ、制御電圧Ｇ１の伝送ライン上に設けられている。

制御電圧Ｇ１がハイレベルのとき、スイッチング素子Ｍ１はオフとなり、制御電圧Ｇ１がローレベルのとき、スイッチング素子Ｍ１はオンとなる。これにより、比較電圧ＣＭＰ１のデューティに応じて、スイッチング素子Ｍ１のスイッチング動作が行われる。

また、制御回路５１は、比較電圧ＣＭＰ２と矩形波電圧ＣＬＫに基づいて、スイッチング素子Ｍ２をオン／オフするための制御電圧Ｇ２を出力する。制御電圧Ｇ２は、ドライバ５５及び端子Ｔ７を介して、スイッチング素子Ｍ２のゲートに入力される。このように、ドライバ５５は、制御回路５１とスイッチング素子Ｍ２を結ぶ、制御電圧Ｇ２の伝送ライン上に設けられている。

制御電圧Ｇ２がハイレベルのとき、スイッチング素子Ｍ２はオンとなり、制御電圧Ｇ２がローレベルのとき、スイッチング素子Ｍ２はオフとなる。これにより、比較電圧ＣＭＰ２のデューティに応じて、スイッチング素子Ｍ２のスイッチング動作が行われる。

過電流検出回路５２は、端子Ｔ２及び端子Ｔ３の電圧に基づいて抵抗Ｒ１を流れる電流の値を検出する。そして、過電流検出回路５２は、当該検出値が所定の上限値を超えたとき（つまり抵抗Ｒ１に流れる電流が過電流状態であることを検出したとき）に、過電流検出信号の波形を変化させる。なお、過電流検出回路５２が実施する過電流保護動作の詳細については後述する。

ドライバ５３の第１電源端子は、端子Ｔ１に接続されており、入力電圧ＩＮが入力される。ＶＬ電圧生成回路５４は、ドライバ５３の第２電源端子と端子Ｔ５との間に接続されており、入力電圧ＩＮの電圧を一定電圧Ｖｓだけ低下させた電圧ＶＬを生成し、ドライバ５３の第２電源端子に供給する。この電圧Ｖｓは、ドライバ５３の駆動電圧（第１電源端子の電圧と第２電源端子の電圧との差）として適正な大きさの電圧である。

論理和演算器６１の第１入力端は、ショート回路保護信号ＳＣＰの印加端に接続されている。論理和演算器６１の第２入力端は、過電圧保護信号ＯＶＰの印加端に接続されている。論理和演算器６１の出力端は、スイッチング素子Ｍ３のゲートに接続されている。スイッチング素子Ｍ３のソースは、接地単に接続されている。スイッチング素子Ｍ３のドレインは、端子Ｔ１５に接続されている。

論理和演算器６１の入力端にショート回路保護信号ＳＣＰ及び過電圧保護信号ＯＶＰのいずれかが印加されると、論理和演算器６１の出力信号は、ハイレベルに固定される。これにより、スイッチング素子Ｍ３のソースとゲートとの間に、スイッチング素子Ｍ３のオンスレッショルド電圧を上回るような電位差を生じさせる。

この結果、スイッチング素子Ｍ３はオンとなり、スイッチング素子Ｍ３のソースとドレインとの間が短絡される。この短絡により正常動作信号が停止されることにより、端子Ｔ１５に外部接続された装置は、半導体装置１０に異常が発生したことを検知する。

図２は、ＶＬ電圧生成回路５４の構成を示している。ＶＬ電圧生成回路５４では、入力電圧ＩＮの入力端と接地端との間において、ツェナーダイオード５４ａ及び５４ｂと定電流源５４ｃとが直列に接続された形態で設けられている。なお、ツェナーダイオード５４ａ及び５４ｂのツェナー電圧の和は電圧Ｖｓに設定されており、定電流源５４ｃは、電圧ＶＬの生成に必要な電流Ｉを流すように設定されている。

ＶＬ電圧生成回路５４によれば、ツェナーダイオード５４ａ及び５４ｂと定電流源５４ｃとの間にて電圧ＶＬ（＝ＩＮ−Ｖｓ）が生成され、ドライバ５３の第２電源端子に供給される。なお、ＶＬ電圧生成回路５４の構成は上述した形態に限られることなく、他の形態となっていても構わない。

ＶＬ電圧生成回路５４によれば、入力電圧ＩＮの電圧変動などに関わらずドライバ５３に適正な駆動電圧を供給し、ドライバ５３に過剰な電圧が加わることは防止される。このように、ＶＬ電圧生成回路５４は、ドライバ５３の第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。

＜スイッチングレギュレータの基本動作＞
次に、スイッチングレギュレータ１の基本動作について説明する。スイッチングレギュレータ１の動作形態は、基本的に、出力電圧ＯＵＴが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に、目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。

昇圧モードにおいては、誤差電圧ＶＡがスロープ電圧ＳＬＯＰＥより定常的に大きくなる。従って、昇圧モードにおいては、比較電圧ＣＭＰ１が定常的にローレベルになり、スイッチング素子Ｍ１は定常的にオンになる。

ここで、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥより大きいときには、比較電圧ＣＭＰ２がローレベルとなり、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥより小さいときには、比較電圧ＣＭＰ２がハイレベルとなる。このように、比較電圧ＣＭＰ２は、反転誤差電圧ＶＢとスロープ電圧ＳＬＯＰＥとの大小関係に応じたレベル変動を生じ、スイッチング素子Ｍ２は、この比較電圧ＣＭＰ２のレベル変動に応じてオン／オフが切り替わる。

スイッチング素子Ｍ２がオンになると、コイルＬ１に磁気エネルギーが蓄積され、スイッチング素子Ｍ２がオフになると、コイルＬ１に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子Ｍ２のオン／オフの切替が繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、入力電圧ＩＮを昇圧した出力電圧ＯＵＴが生成される。

一方、降圧モードにおいては、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥより定常的に大きくなる。従って、降圧モードにおいては、比較電圧ＣＭＰ２が定常的にローレベルになり、スイッチング素子Ｍ２は定常的にオフになる。

ここで、誤差電圧ＶＡがスロープ電圧ＳＬＯＰＥより大きいときには、比較電圧ＣＭＰ１がローレベルとなり、誤差電圧ＶＡがスロープ電圧ＳＬＯＰＥより小さいときには、比較電圧ＣＭＰ１がハイレベルとなる。このように、比較電圧ＣＭＰ１は、誤差電圧ＶＡとスロープ電圧ＳＬＯＰＥとの大小関係に応じたレベル変動を生じ、スイッチング素子Ｍ１は、この比較電圧ＣＭＰ１のレベル変動に応じてオン／オフが切り替わる。

スイッチング素子Ｍ１がオンになると、コイルＬ１に磁気エネルギーが蓄積され、スイッチング素子Ｍ１がオフになると、コイルＬ１に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子Ｍ１のオン／オフの切替が繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、入力電圧ＩＮを降圧した出力電圧ＯＵＴが生成される。

なお、スイッチングレギュレータ１は、入力電圧ＩＮと出力電圧ＯＵＴが近いときに、スイッチング素子Ｍ１及びＭ２が共にオン／オフを繰り返す昇降圧モードとなる。

＜昇降圧動作の詳細＞
図３は、スイッチングレギュレータ１の動作モード（降圧モード、昇降圧モード、及び昇圧モード）を示すテーブルである。本テーブルには、入力電圧ＩＮ及び出力電圧ＯＵＴの大小関係と、これに対応するスイッチングレギュレータ１の動作モード、並びに、スイッチング素子Ｍ１及びＭ２のオン／オフ状態（スイッチ電圧ＳＷ１及びＳＷ２の波形）が描写されている。

スイッチングレギュレータ１において、制御回路５１は、比較電圧ＣＭＰ１及びＣＭＰ２に基づいてスイッチング素子Ｍ１及びＭ２を独立制御することにより、入力電圧ＩＮと出力電圧ＯＵＴの大小関係に応じた動作モードの切替制御と、制御電圧Ｇ１及びＧ２のデューティ制御を同時並列的に実施する。以下、具体的に説明する。

入力電圧ＩＮが出力電圧ＯＵＴよりも大きい状態（ＩＮ＞ＯＵＴ）において、制御回路５１は、スイッチング素子Ｍ１を比較電圧ＣＭＰ１に応じたデューティでオン／オフし、スイッチング素子Ｍ２を定常的にオフするように、制御電圧Ｇ１及びＧ２を生成する。この状態は、スイッチングレギュレータ１の降圧モードに相当する。

また、入力電圧ＩＮが出力電圧ＯＵＴと近い状態（ＩＮ≒ＯＵＴ）において、制御回路５１は、スイッチング素子Ｍ１を比較電圧ＣＭＰ１に応じたデューティでオン／オフし、スイッチング素子Ｍ２を比較電圧ＣＭＰ２に応じたデューティでオン／オフするように、制御電圧Ｇ１及びＧ２を生成する。この状態は、スイッチングレギュレータ１の昇降圧モードに相当する。

また、入力電圧ＩＮが出力電圧ＯＵＴよりも小さい状態（ＩＮ＜ＯＵＴ）において、制御回路５１は、スイッチング素子Ｍ１を定常的にオンし、スイッチング素子Ｍ２を比較電圧ＣＭＰ２に応じたデューティでオン／オフするように、制御電圧Ｇ１及びＧ２を生成する。この状態は、スイッチングレギュレータ１の昇圧モードに相当する。

ここで、スイッチングレギュレータ１の発熱量（損失）を低減するために重要な点は、スイッチング素子Ｍ１及びＭ２がいずれもオン／オフされる昇降圧モードにおいて、スイッチング素子Ｍ１のオン期間中には、スイッチング素子Ｍ２を極力長くオフし、スイッチング素子Ｍ１のオフ期間中には、スイッチング素子Ｍ２を極力長くオンすることである。

上記動作を実現するために、制御回路５１では、スイッチング素子Ｍ１をオンすると同時にスイッチング素子Ｍ２を必ずオフさせるためのタイミング制御が実施される。以下では、図４Ａを参照しながら、上記のタイミング制御について詳細に説明する。

図４Ａは、昇降圧動作の一例を示すタイミングチャートであり、上から順に、矩形波電圧ＣＬＫ、スロープ電圧ＳＬＯＰＥ、制御電圧Ｇ１及びＧ２（比較電圧ＣＭＰ１及びＣＭＰ２と同等）、並びに、スイッチ電圧ＳＷ１及びＳＷ２が描写されている。図４Ａでは、スイッチングレギュレータ１が昇降圧モードとなる状況の一例として、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥの最大値ＶＭＡＸよりも小さくかつ誤差電圧ＶＡよりも大きい状況が例示されている。

時刻ｔ１において、矩形波電圧ＣＬＫがローレベルからハイレベルに立ち上がると、制御回路５１は、矩形波電圧ＣＬＫの立上りエッジをトリガとして、制御電圧Ｇ１及びＧ２をいずれもハイレベルからローレベルに立ち下げる。その結果、時刻ｔ１では、スイッチング素子Ｍ１がオンされると同時にスイッチング素子Ｍ２がオフされる。また、時刻ｔ１において、スロープ信号生成回路３２は、矩形波電圧ＣＬＫの立上りエッジをトリガとしてスロープ電圧ＳＬＯＰＥを最小値ＶＭＩＮ（例えばＧＮＤ）にディスチャージ（放電）する。

時刻ｔ２において、矩形波電圧ＣＬＫがハイレベルからローレベルに立ち下がると、スロープ信号生成回路３２は、矩形波電圧ＣＬＫの立下りエッジをトリガとして、スロープ電圧ＳＬＯＰＥの傾斜生成（充電）を開始する。その結果、時刻ｔ２以降、スロープ電圧ＳＬＯＰＥは所定の傾斜を持って上昇する。

時刻ｔ３において、スロープ電圧ＳＬＯＰＥが誤差電圧ＶＡを上回り、比較電圧ＣＭＰ１がローレベルからハイレベルに立ち上がると、制御回路５１は、制御電圧Ｇ１をローレベルからハイレベルに立ち上げる。その結果、時刻ｔ３では、スイッチング素子Ｍ１がオンからオフに切り替えられる。なお、誤差電圧ＶＡが小さいほどスイッチング素子Ｍ１のオフタイミングは早くなり、誤差電圧ＶＡが大きいほどスイッチング素子Ｍ１のオフタイミングは遅くなる。すなわち、スイッチング素子Ｍ１のオンデューティは、誤差電圧ＶＡの電圧値に応じて変化する。

時刻ｔ４において、スロープ電圧ＳＬＯＰＥが反転誤差電圧ＶＢを上回り、比較電圧ＣＭＰ２がローレベルからハイレベルに立ち上がると、制御回路５１は、制御電圧Ｇ２をローレベルからハイレベルに立ち上げる。その結果、時刻ｔ４では、スイッチング素子Ｍ２がオフからオンに切り替えられる。なお、誤差電圧ＶＢが小さいほどスイッチング素子Ｍ２のオンタイミングは早くなり、誤差電圧ＶＢが大きいほどスイッチング素子Ｍ２のオンタイミングは遅くなる。すなわち、スイッチング素子Ｍ２のオンデューティは、誤差電圧ＶＢの電圧値に応じて変化する。

その後も、制御回路５１は、時刻ｔ１〜ｔ４と同様の動作を繰り返すことにより、矩形波電圧ＣＬＫに基づいてスイッチング素子Ｍ１をオンすると同時にスイッチング素子Ｍ２をオフさせる一方、比較信号ＣＭＰ１に基づいてスイッチング素子Ｍ１をオフし、且つ、比較信号ＣＭＰ２に基づいてスイッチング素子Ｍ２のオンするように、制御電圧Ｇ１及びＧ２を生成する。

すなわち、本構成例のスイッチングレギュレータ１において、制御回路５１は、矩形波電圧ＣＬＫに基づいてスイッチング素子Ｍ１のオン遷移とスイッチング素子Ｍ２のオフ遷移を同時に行う一方、比較信号ＣＭＰ１及びＣＭＰ２に基づいてスイッチング素子Ｍ１のオフ遷移とスイッチング素子Ｍ２のオン遷移を互いに独立して行うように、制御電圧Ｇ１及びＧ２を生成する。

このような構成であれば、スイッチング素子Ｍ１及びＭ２がいずれもオン／オフされる昇降圧モードにおいて、スイッチング素子Ｍ１のオン期間中には、スイッチング素子Ｍ２を極力長くオフし、スイッチング素子Ｍ１のオフ期間中には、スイッチング素子Ｍ２を極力長くオンすることができるので、スイッチングレギュレータ１の発熱量（損失）を低減することが可能となる。

なお、スロープ生成回路３２の小型化を鑑みると、スロープ電圧ＳＬＯＰＥとしては、三角波電圧よりも鋸波電圧を生成することが望ましい。三角波電圧を生成する場合、スロープ生成回路３２には、充電速度（例えば立上りの傾斜）を定める第１電流源回路だけでなく、放電速度（例えば立下りの傾斜）を定める第２電流源回路を設ける必要がある。一方、鋸波電圧を生成する場合には、上記の第２電流源回路が不要となるので、その分だけスロープ生成回路３２の小型化を図ることが可能となる。

また、パルス抜けの防止を鑑みても、スロープ電圧ＳＬＯＰＥとしては、三角波電圧よりも鋸波電圧を生成することが望ましい。例えば、三角波電圧と誤差電圧ＶＡを比較する場合、三角波電圧の放電開始（ｔ１）から次の充電開始（ｔ２）までに、三角波電圧が誤差電圧ＶＡを下回っていなければ、比較電圧ＣＭＰ１のパルス抜けが生じてスイッチング素子Ｍ１のオン／オフ制御を正しく行うことができなくなる。一方、鋸波電圧であれば、鋸波電圧の放電開始（ｔ１）とほぼ同時に放電動作が完了し、次の充電開始（ｔ２）までには確実に鋸波電圧が誤差電圧ＶＡを下回るので、比較電圧ＣＭＰ１のパルス抜けが生じるおそれはなく、スイッチング素子Ｍ１のオン／オフ制御を正しく行うことができる。

なお、図４Ａでは、矩形波電圧ＣＬＫの立下りエッジをトリガとしてスロープ電圧ＳＬＯＰＥの傾斜生成を開始する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、図４Ｂで示すように、矩形波電圧ＣＬＫの立上りエッジ（時刻ｔ１）から所定の遅延時間τが経過した時点（時刻ｔ２’）でスロープ電圧ＳＬＯＰＥの傾斜生成を開始する構成としても構わない。

図５は、誤差電圧ＶＡ及び反転誤差電圧ＶＢと動作モードとの相関関係を示すテーブルである。先では、入力電圧ＩＮと出力電圧ＯＵＴとの大小関係に応じて、スイッチングレギュレータ１の動作モードが切り替わる旨の説明を行ったが、比較器３６及び３７の動作に着目して見ると、スイッチングレギュレータ１の動作モードは、誤差電圧ＶＡ及び反転誤差電圧ＶＢとスロープ電圧ＳＬＯＰＥとの大小関係に応じて切り替わることが分かる。

具体的に述べると、反転誤差電圧ＶＢがスロープ電圧ＳＬＯＰＥの最大値ＶＭＡＸよりも大きいとき（ＶＢ＞ＶＭＡＸ）には、比較電圧ＣＭＰ２が定常的にローレベルとなるので、スイッチング素子Ｍ２が定常的にオフとなる。一方、スイッチング素子Ｍ１は、誤差電圧ＶＡとスロープ電圧ＳＬＯＰＥとの大小関係に応じて、オン／オフが周期的に切り替わる状態となる。この状態は、スイッチングレギュレータ１の降圧モードに相当する。スイッチング周期をＴとし、スイッチング素子Ｍ１のオン時間をＴｏｎ１とすると、出力電圧ＯＵＴは、次の（Ａ）式で算出することができる。
ＯＵＴ＝（Ｔｏｎ１／Ｔ）×ＩＮ … （Ａ）

また、誤差電圧ＶＡと反転誤差電圧ＶＢの双方がスロープ電圧ＳＬＯＰＥの最大値ＶＭＡＸよりも小さいとき（ＶＭＡＸ≧（ＶＡ，ＶＢ））には、誤差電圧ＶＡ及びＶＢとスロープ電圧ＳＬＯＰＥとの大小関係に応じてスイッチング素子Ｍ１及びＭ２が共にオン／オフを繰り返す状態となる。この状態は、スイッチングレギュレータ１の昇降圧モードに相当する。スイッチング素子Ｍ１のオン時間をＴｏｎ１とし、スイッチング素子Ｍ２のオフ時間をＴｏｆｆ２とすると、出力電圧ＯＵＴは、次の（Ｂ）式で算出することができる。
ＯＵＴ＝（Ｔｏｎ１／Ｔｏｆｆ２）×ＩＮ … （Ｂ）

また、誤差電圧ＶＡがスロープ電圧ＳＬＯＰＥの最大値ＶＭＡＸよりも大きいとき（ＶＡ＞ＶＭＡＸ）には、比較電圧ＣＭＰ１が定常的にローレベルとなるので、スイッチング素子Ｍ１が定常的にオンとなる。一方、スイッチング素子Ｍ２は、反転誤差電圧ＶＢとスロープ電圧ＳＬＯＰＥとの大小関係に応じて、オン／オフが周期的に切り替わる状態となる。この状態は、スイッチングレギュレータ１の昇圧モードに相当する。スイッチング周期をＴとし、スイッチング素子Ｍ２のオフ時間をＴｏｆｆ２とすると、出力電圧ＯＵＴは次の（Ｃ）式で算出することができる。
ＯＵＴ＝（Ｔ／Ｔｏｆｆ２）×ＩＮ … （Ｃ）

図６は、平均コイル電流の低減効果を示すテーブルであり、出力電圧ＯＵＴ＝６Ｖ、平均出力電流Ｉｏ＝２Ａという条件の下、各動作モード（降圧モード（ＩＮ＝１２Ｖ）、昇降圧モード（ＩＮ＝６Ｖ）、及び、昇圧モード（ＩＮ＝３Ｖ））における平均コイル電流ＩＬを算出した結果が示されている。なお、本テーブル中のＸ行目には、従来構成（図７Ａ及び図７Ｂを参照）で得られる平均コイル電流ＩＬの算出結果が示されており、本テーブル中のＹ行目には、本構成例（図１を参照）で得られる平均コイル電流ＩＬの算出結果が示されている。

本テーブルのＸ行目とＹ行目を比較すれば明らかなように、本構成例のスイッチングレギュレータ１であれば、スイッチング周期Ｔ毎の平均コイル電流ＩＬを抑えることができるので、スイッチングレギュレータ１の発熱量（損失）を低減することが可能となる。

＜過電流保護動作の詳細＞
図７は、図１の構成より制御回路５１、過電流検出回路５２、ソフトスタート回路３３、ドライバ５３及び５５、及び出力段（コイルＬ１、スイッチング素子Ｍ１、スイッチング素子Ｍ２、ダイオードＤ１、ダイオードＤ２、コンデンサＣ３、及び抵抗Ｒ１）を抽出し、それぞれの構成を示した回路ブロック図である。

制御回路５１は、論理回路５１１を有する。過電流検出回路５２は、上側比較器５２１と、下側比較器５２２と、カウンタ５２３と、を有する。ソフトスタート回路３３は、論理和演算器３３１と、スイッチング素子３３２と、定電流源３３３と、を有する。なお本構成例において、スイッチング素子３３２はＮチャネル型ＭＯＳＦＥＴであるが、これに限定されるものではない。

上側比較器５２１の非反転入力端（＋）は、定電圧源に接続され、所定の閾値電圧ＶｔｈＨが印加されている。上側比較器５２１の反転入力端（−）は、端子Ｔ３に接続されている。上側比較器５２１の出力端子は、論理回路５１１と論理和演算器３３１の第１入力端子とに接続されている。

下側比較器５２２の非反転入力端（＋）は、定電圧源に接続され、所定の閾値電圧ＶｔｈＬが印加されている。なお、閾値電圧ＶｔｈＬは閾値電圧ＶｔｈＨよりも高い電圧となるよう、予め各定電圧源が設計されている。下側比較器５２２の反転入力端（−）は、端子Ｔ３に接続されている。下側比較器５２２の出力端子は、論理回路５１１と、カウンタ５２３の入力端子に接続されている。カウンタ５２３の出力端子は、論理和演算器３３１の第２入力端子に接続されている。

論理和演算器３３１の出力端子は、スイッチング素子３３２のゲートに接続されている。スイッチング素子３３２のソースは、接地端に接続されている。スイッチング素子３３２のドレインは、端子Ｔ９に接続される一方、定電流源３３３に接続されている。

なお、図７ではは、昇降圧動作が可能なスイッチングレギュレータ１を示しているが、昇圧動作及び高圧動作のいずれか一方のみが可能な構成のスイッチングレギュレータ１において、本発明の過電流保護動作を適応する形態でもよい。

例えば、図７の構成からスイッチング素子Ｍ２、ダイオードＤ２、及びドライバ５５を除いた、降圧動作のみ可能な構成のスイッチングレギュレータ１において、本発明の過電流保護動作を適応する形態でもよい。或いは、図７の構成からスイッチング素子Ｍ１、ダイオードＤ１、及びドライバ５３を除いた、昇圧動作のみ可能な構成のスイッチングレギュレータ１において、本発明の過電流保護動作を適応する形態でもよい。

次に、制御回路５１の動作について説明する。

制御回路５１が有する論理回路５１１は、比較信号ＣＭＰ１を入力し、比較信号ＣＭＰ１の波形に応じた制御電圧Ｇ１を生成する。また論理回路５１１は、比較信号ＣＭＰ２を入力し、比較信号ＣＭＰ２の波形に応じた制御電圧Ｇ２を生成する。また論理回路５１１は、下側比較器５２２より入力される出力信号Ｓ２を用いて、制御電圧Ｇ１または制御電圧Ｇ２のパルス幅を制限するパルスバイパルス型の過電流保護動作を行う。

また論理回路５１１は、出力信号Ｓ１または出力信号Ｓ２の論理に基づいて、スイッチングレギュレータ１のシャットダウンを行う。論理回路５１１は例えば、後述する過電流検出回路５２により過電流が検出された場合等に、スイッチングレギュレータ１のシャットダウンを行う。

次に、過電流検出回路５２の動作について説明する。

過電流検出回路５２に含まれる上側比較器５２１、及び下側比較器５２２は、抵抗Ｒ１の低電位端に現れる電圧Ｖ１１と所定の閾値電圧ＶｔｈＨ、ＶｔｈＬとを比較することにより、スイッチング素子Ｍ１へ流れる電流Ｉｓｗを監視する過電流検出回路として機能する。

上側比較器５２１（＝第１比較器）は、電圧Ｖ１１と閾値電圧ＶｔｈＨとを比較し、比較結果に基づいて出力信号Ｓ１（＝第１過電流検出信号）の論理レベルを決定する。出力信号Ｓ１は、電圧Ｖ１１が閾値電圧ＶｔｈＨよりも高い場合にローレベルとされ、電圧Ｖ１１が閾値電圧ＶｔｈＨよりも低い場合にハイレベルとされる。出力信号Ｓ１がハイレベルとなると、後述するソフトスタート回路３３において、ソフトスタート電圧ＳＳのディスチャージが行われる。

下側比較器５２２（＝第２比較器）は、電圧Ｖ１１と閾値電圧ＶｔｈＬとを比較し、比較結果に基づいて出力信号Ｓ２（＝第１過電流検出信号）の論理レベルを決定する。出力信号Ｓ２は、電圧Ｖ１１が閾値電圧ＶｔｈＬよりも高い場合にローレベルとされ、電圧Ｖ１１が閾値電圧ＶｔｈＬよりも低い場合にハイレベルとされる。

カウンタ５２３は、出力信号Ｓ２がハイレベルに立ち上がった回数をカウントする。またカウンタ５２３は、上記のカウント数が所定回数に達した場合に、出力信号Ｓ３（＝第３過電流検出信号）をローレベルからハイレベルに立ち上げる。この結果、後述するソフトスタート回路３３において、ソフトスタート電圧ＳＳのディスチャージが行われる。なお出力信号Ｓ３は、例えばハイレベルに立ち上げられてから所定時間経過後に、ローレベルに引き下げられる。

次に、ソフトスタート回路３３の動作について説明する。

ソフトスタート回路３３に含まれる論理和演算器３３１は、第１入力端子及び第２入力端子に入力される信号の論理和に基づき、スイッチング素子３３２のゲートへ電圧を印加する。つまり、出力信号Ｓ１及び出力信号Ｓ３のいずれかがハイレベルになった場合に、スイッチング素子３３２のゲートにハイレベル電圧が印加される。

スイッチング素子３３２のゲートにハイレベル電圧が印加されると、スイッチング素子３３２がオンとなり、コンデンサＣ５と接地端とが電気的に接続される。これにより、コンデンサＣ５に蓄積されている電荷が流れ、ソフトスタート電圧ＳＳがディスチャージされる。

以上に説明した電圧Ｖ１１、閾値電圧ＶｔｈＨ、及び閾値電圧ＶｔｈＬと、スイッチングレギュレータ１の動作との関係を模式的に表したのが、図１０である。先述した通り、電圧Ｖ１１は電流Ｉｓｗが大きいほど低下する電圧信号である。このため図１０に示すように、電圧Ｖ１１が閾値電圧ＶｔｈＨよりも低い場合、極めて大きな過電流が発生しているとみなされ、即座にスイッチングレギュレータ１がシャットダウンされ、ソフトスタート電圧ＳＳのディスチャージが行われる。

一方、電圧Ｖ１１が閾値電圧ＶｔｈＨより高く、且つ閾値電圧ＶｔｈＬより低い場合、過電流が発生していると認識されるが即座にはシャットダウンされず、電圧Ｖ１１が閾値電圧ＶｔｈＬを下回った回数がカウントされ、所定カウントでシャットダウンされる。一方、電圧Ｖ１１が閾値電圧ＶｔｈＬより高い場合、過電流が発生していないとみなされ、通常動作が行われる。

以上に説明した動作に伴い変化する各信号、各電圧、各電流の波形について、図８及び図９のタイミングチャートを用いつつ説明する。なお図８及び図９は、本構成例のスイッチングレギュレータ１が降圧モード（スイッチ電圧ＳＷ２が常にハイレベル）で動作している場合の波形を例示したものである。

図８は、図１０の中段に示す状態において、カウンタ５２３のカウント数が所定カウントに達することにより、ソフトスタート電圧ＳＳのディスチャージが行われる例を示したタイミングチャートである。また図９は、図１０の中段に示す状態において、電圧Ｖ１１が閾値電圧ＶｔｈＨを下回ることにより、ソフトスタート電圧ＳＳのディスチャージが行われる例を示したタイミングチャートである。なお図９は、過電流を検出してからスイッチング制御を行うまでの遅延をより明確に示すために、図８と比較して大きいスケールで表記している。

図８及び図９は上段より、ＯＳＣ３１により生成される矩形波電圧ＣＬＫ、トランジスタＭ１とコイルＬ１との接続ノードに表れるスイッチ電圧ＳＷ１、閾値電圧ＶｔｈＨ及び抵抗値により定められる閾値電流ＩｔｈＨ、閾値電圧ＶｔｈＬ及び抵抗値により定められる閾値電流ＩｔｈＬ、コイルＬ１に流れる電流ＩＬ、スイッチング素子Ｍ１へ流れる電流Ｉｓｗ、出力信号Ｓ１〜Ｓ３、ソフトスタート電圧ＳＳ、誤差増幅器３４に印加される基準電圧Ｖｒｅｆ、を示している。なおスイッチ電圧ＳＷ１の破線部分は、パルスバイパルス制御によりパルス幅が制限された部分を示している。

まず図８の例では、破線で示した時刻ｔ１１で、電流ＩＬが閾値電流ＩｔｈＬを上回っている。これにより下側比較器５２２により出力される出力信号Ｓ２がハイレベルに立ち上がる。この立ち上がりを検知した論理回路５１１は、スイッチング素子Ｍ１をオフさせる。これにより、電流Ｉｓｗの電流経路が遮断され、出力信号Ｓ２がローレベルに立ち下がる。またこれにより、電流ＩＬが徐々に減少していく。

時刻ｔ１１の次に矩形波電圧ＣＬＫが立ち上がった時点で、論理回路５１１は、再びスイッチング素子Ｍ１をオンする。これにより電流Ｉｓｗが流れるが、再び電流Ｉｓｗが閾値電流ＩｔｈＬを上回り、出力信号Ｓ２がハイレベルに立ち上がる。この結果、論理回路５１１は、スイッチング素子Ｍ１をオフさせる。

以上の動作が継続的に繰り返され、やがて破線で示した時刻ｔ１２において、出力信号Ｓ２が立ち上がった回数がＫ回となる。これを検知したカウンタ５２３は、出力信号Ｓ３を立ち上げる。これにより、ソフトスタート回路３３のスイッチング素子３３２がオンされ、ソフトスタート電圧ＳＳのディスチャージされる。

以上に説明した本実施形態の構成によれば、電流ＩＬが閾値電流ＩｔｈＬを超えた回数が所定回数に達しない場合はソフトスタート電圧ＳＳのディスチャージを行わないため、例えばラッシュ電流のような非定常的な電流を過電流として誤検出し、不要なディスチャージが行われることを回避できる。このため、先の図１２で示した課題は解決されている。

また本実施形態の構成によれば、スイッチングレギュレータ１の起動不良を回避するための動作停止期間を、電流検出回路５２に設ける必要がない。このため、この動作停止期間においてショート等により出力電流Ｉｏｕｔが流れ続けて、装置または周辺部品を破壊するといった不具合を回避できる。このため、先の図１３で示した課題は解決されている。

次に図９の例では、破線で示した時刻ｔ２１で、電流ＩＬが閾値電流ＩｔｈＬを上回っている。これにより下側比較器５２２により出力される出力信号Ｓ２がハイレベルに立ち上がる。この立ち上がりを検知した論理回路５１１は、スイッチング素子Ｍ１をオフさせる。これにより、電流Ｉｓｗの電流経路が遮断され、出力信号Ｓ２がローレベルに立ち下がる。またこれにより、電流ＩＬが徐々に減少していく。

ただし、出力信号Ｓ２がハイレベルに立ち上がってからスイッチング素子Ｍ１がオフされるまでには、ｔΔに示すだけの遅延が発生する。この遅延により、電流ＩＬは実際には閾値電流ＩｔｈＬを少しだけ上回る。このため、電流ＩＬが急激に増加した場合、次に矩形波電圧ＣＬＫが立ち上がるまでに電流ＩＬが下がり切らず、徐々に上昇していくこととなる。

この結果、破線で示した時刻ｔ２２で、出力信号Ｓ２に基づく過電流保護動作に依らず、電流ＩＬが閾値電流ＩｔｈＨを上回る。これにより、上側比較器５２１により出力される出力信号Ｓ１がハイレベルに立ち上がる。この結果、ソフトスタート回路３３のスイッチング素子３３２がオンされ、ソフトスタート電圧ＳＳがディスチャージされる。このように図９の例では、図８の例と異なり、出力信号Ｓ２の立ち上がりのカウント数が所定回数に達する前に、ディスチャージが行われる。

以上に説明した本実施形態の構成によれば、電流ＩＬが急激に増加した場合に、カウンタ５２３によるカウントを行うことなく、即座にシャットダウン及びソフトスタート電圧ＳＳのディスチャージを行うことができる。このため、パルスバイパルス制御で各周期毎にスイッチ素子Ｍ１のオン動作が繰り返され、スイッチ素子Ｍ１がオンされる度に、過大な出力電流Ｉｏｕｔが断続的に流れつづけるといった不具合を回避できる。このため、先の図１４で示した課題は解決されている。

また、本実施形態の構成によれば、電流ＩＬが急激に上昇して閾値電流ＩｔｈＨを上回った場合だけでなく、電流ＩＬが閾値電流ＩｔｈＨと閾値電流ＩｔｈＬとの間で増減する状態が所定期間継続した場合にも、ソフトスタート電圧ＳＳをディスチャージすることができる。つまり、閾値電流ＩｔｈＬ及び閾値電流ＩｔｈＨのいずれで過電流保護がかかったとしても、ソフトスタート電圧ＳＳのディスチャージを行うことができる。

このため、次回の再起動時には、確実にソフトスタート動作を伴って出力電圧が緩やかに上昇する。従って、電流ＩＬも十分に抑制された状態から徐々に上昇していくので、万一過電流の原因が解消されていないとしても、装置の再起動と同時に過大な電流ＩＬが流れることはなく、装置破壊につながる等の不具合を回避できる。

＜車両＞
図１１は、スイッチングレギュレータ１を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、車載機器Ｘ１１〜Ｘ１７と、これらの車載機器Ｘ１１〜Ｘ１７に電力を供給するバッテリ（図１１では不図示）と、を搭載している。

車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

車載機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic Toll Collection System］など、ユーザの任意で車両Ｘに装着される電子機器である。

なお、先に説明したスイッチングレギュレータ１は、車載機器Ｘ１１〜Ｘ１７のいずれにも組み込むことが可能である。

＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば、車載用システム電源ＩＣに適用することが可能である。ただし、本発明の適用対象はこれに限定されるものではなく、他の用途に供される半導体装置にも広く適用することが可能である。

１ スイッチングレギュレータ
１０ 半導体装置
２１ 内部電源電圧生成回路
２２ バンドギャップ電圧生成回路
２３ 低電圧誤動作防止回路
２４ サーマルシャットダウン回路
３１ 発振回路
３２ スロープ生成回路
３３ ソフトスタート回路
３３１ 論理和演算器
３３２ スイッチング素子（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
３３３ 定電流源
３４ 誤差増幅器
３５ オペアンプ
３６、３７ 比較器
３８ａ、３８ｂ 抵抗
４１ ショート回路保護用比較器
４２ 過電圧保護用比較器
５１ 制御回路
５１１ 論理回路
５２ 過電流検出回路
５２１ 上側比較器
５２２ 下側比較器
５２３ カウンタ
５３ ドライバ
５４ ＶＬ電圧生成回路
５５ ドライバ
６１ 論理和演算器
Ｃ１〜Ｃ５ コンデンサ
Ｄ１、Ｄ２ ダイオード
Ｌ１ コイル（インダクタ）
Ｍ１ スイッチング素子（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
Ｍ２ スイッチング素子（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
Ｍ３ スイッチング素子（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
Ｒ１、Ｒ２ 抵抗
Ｔ１〜Ｔ１５ 端子
Ｘ 車両
Ｘ１１〜Ｘ１７ 車載機器

Claims (7)

1. 入力電圧から出力電圧を生成するためにオン／オフされるスイッチング素子と、
   起動時に緩やかに立ち上がるソフトスタート電圧を生成するソフトスタート回路と、
   前記出力電圧に応じた帰還電圧と、所定の基準電圧及び前記ソフトスタート電圧のいずれか低い方との差に応じた誤差信号を生成する誤差信号生成回路と、
   前記誤差信号に応じて、前記スイッチング素子のオン／オフを行うパルス電圧を生成し、所定の周期で前記スイッチング素子のオン／オフ制御を行う制御回路と、
   前記スイッチング素子に流れる電流を検出し、該電流が予め定められた第１閾値を上回っているか否かに応じた第１過電流検出信号と、前記第１閾値よりも小さい第２閾値を該電流が上回っているか否かに応じた第２過電流検出信号と、該電流が前記第２閾値を上回った回数が予め定められた回数に達したか否かに応じた第３過電流検出信号と、を生成する過電流検出回路と
   を有し、
   前記制御回路は、前記第２過電流検出信号に応じて前記電流が過電流状態であると判定した時に、前記パルス電圧のパルス幅を制限するパルスバイパルス制御を行い、
   前記ソフトスタート回路は、前記第１過電流検出信号に応じて前記電流が過電流状態であると判定した時に、前記電流に応じたディスチャージ時間で前記ソフトスタート電圧をディスチャージさせ、前記第３過電流検出信号に応じて前記電流が過電流状態であると判定した時に、一定のディスチャージ時間で前記ソフトスタート電圧をディスチャージさせることを特徴とするスイッチングレギュレータ。
2. 前記過電流検出回路は、
   前記入力電圧の印加端と前記スイッチング素子との間に設けられた抵抗の低電位端に生じる抵抗電圧と所定の第１閾値電圧とを比較し、該比較の結果に応じて前記第１過電流検出信号を生成する第１比較器と、
   前記第１閾値よりも大きい第２閾値電圧と前記抵抗電圧とを比較し、該比較の結果に応じて前記第２過電流検出信号を生成する第２比較器と、
   前記抵抗電圧が前記第２閾値電圧を下回った回数をカウントし、該回数が予め定められた回数に達したか否かに応じて前記第３過電流検出信号を生成するカウンタ部と、を有すること
   を特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記スイッチングレギュレータは、前記入力電圧の印加端と前記出力電圧の印加端との間に接続されたコイルと、前記コイルの第１端と接地端との間に接続された第１整流素子と、前記コイルの第２端と前記出力電圧の印加端との間に接続された第２整流素子と、を有し、
   前記スイッチング素子として、前記入力電圧の印加端と前記コイルの第１端との間に接続されている第１スイッチング素子と、前記コイルの第２端と接地端との間に接続されている第２スイッチング素子とを含むこと
   を特徴とする請求項１又は請求項２に記載のスイッチングレギュレータ。
4. 前記ソフトスタート回路は、コンデンサの充放電を行うことにより前記ソフトスタート電圧を生成するものであり、
   前記コンデンサの充電電流を生成する電流源と、前記コンデンサを放電するための放電スイッチと、前記第１過電流検出信号及び前記第３過電流検出信号に基づいて前記放電スイッチのオン／オフ制御を行う論理ゲートと、を有すること
   を特徴とする請求項１〜３のいずれかに記載のスイッチングレギュレータ。
5. 前記論理ゲートは論理和演算器であり、前記論理和演算器の第１入力端子に前記第１過電流検出信号が供給され、前記論理和演算器の第２入力端子に前記第３過電流検出信号が供給されることを特徴とする請求項４に記載のスイッチングレギュレータ。
6. 請求項１〜５のいずれかに記載のスイッチングレギュレータ
   を有することを特徴とする車載機器。
7. 請求項６に記載の車載機器と、
   前記車載機器に電力を供給するバッテリと、
   を有することを特徴とする車両。
   

Images